CN108027843B - 基于功率密度的时钟单元间距 - Google Patents
基于功率密度的时钟单元间距 Download PDFInfo
- Publication number
- CN108027843B CN108027843B CN201680052191.3A CN201680052191A CN108027843B CN 108027843 B CN108027843 B CN 108027843B CN 201680052191 A CN201680052191 A CN 201680052191A CN 108027843 B CN108027843 B CN 108027843B
- Authority
- CN
- China
- Prior art keywords
- keep
- out region
- type
- clock
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 claims abstract description 29
- 230000000694 effects Effects 0.000 claims description 9
- 238000012545 processing Methods 0.000 claims description 4
- 230000004044 response Effects 0.000 claims description 2
- 239000011295 pitch Substances 0.000 description 17
- 230000007717 exclusion Effects 0.000 description 6
- 238000013461 design Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000000007 visual effect Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000004984 smart glass Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/396—Clock trees
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Architecture (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本文中公开了用于基于功率密度的时钟单元间距以及结果所得的集成电路(IC)的技术。在一个示例中,这些技术确定不同类型的时钟单元的功率使用密度,因为功率使用密度与热和IR降有关。随着每一类型的时钟单元的功率使用密度被确定,这些技术为每一类型的时钟单元指派禁布区,该禁布区并非所有类型的时钟单元都是固定的。这些区域反而基于与针对每一类型的时钟单元的估计的功率使用密度相对应的热和IR降。时钟单元随后被放置在IC的布局中。结果所得的IC具有被充分间隔开以降低热和IR降,同时具有极好的时序收敛和性能的时钟单元。
Description
相关申请的交叉引用
本申请要求于2015年9月11日提交的题为“POWER-DENSITY-BASED CLOCK CELLSPACING(基于功率密度的时钟单元间距)”的美国专利申请No.14/852,340的权益,其通过援引全部明确纳入于此。
背景
公开领域
本公开一般涉及集成电路(IC)的物理设计,并且更具体地涉及在IC中基于时钟单元的功率密度来分布这些时钟单元。
相关技术描述
大多数集成电路(IC)包括高功率和低功率单元,诸如高功率时钟单元和低功率数据单元。为了增加高级半导体处理节点中的IC性能,这些单元被越来越密集地间隔开。除了该密集间隔各单元的一般趋势以外,通过将各时钟单元密集地封装在一起还改善了IC性能。然而,时钟单元的这种密集聚集可在IC设计中导致本地动态热点,这增加了热逸溃(thermal runway)和大量IR降的可能性。
一种处置该问题的传统方式是使各时钟单元间隔开一间距值。然而,这样做牺牲了IC设计的性能。由于难以发现最优的间距值,因此牺牲了性能。较小的间距值仍可导致热逸溃和IR降,而较大的间距值可导致时序收敛问题并降低性能。
概述
在一示例方面,公开了一种集成电路。该集成电路(IC)包括:具有第一禁布区的多个第一类型的时钟单元,该第一类型具有第一功率使用密度;以及具有第二禁布区的多个第二类型的时钟单元。第一类型的时钟单元和第二类型的时钟单元具有不同的功率使用密度,其中第一和的二功率使用密度中较高的一者具有较大的禁布区。IC还包括多个时钟单元在集成电路上的布局,该布局将多个第一类型的时钟单元和多个第二类型的时钟单元分开,以使得相应时钟单元的相应禁布区不重叠。
在一示例方面,公开了一种方法。该方法为第一类型的时钟单元接收或确定第一禁布区,并为第二类型的时钟单元确定第二禁布区。该方法用禁布区来放置第一类型的时钟单元和第二类型的时钟单元,而使第一禁布区和第二禁布区不重叠。
在一示例方面,公开了一种集成电路。该集成电路包括时钟单元布局,该时钟单元布局基于集成电路中的多个时钟单元类型的相应功率使用密度。时钟单元布局具有:与第一类型的时钟单元相关联的第一禁布区,其中该第一类型具有第一功率使用密度;与第二类型的时钟单元相关联的第二禁布区,该第二类型具有第二功率使用密度;以及与第三类型的时钟单元相关联的第三禁布区,该第三类型具有第三功率使用密度。第一功率使用密度高于第二功率使用密度,且第二功率使用密度高于第三功率使用密度。在该时钟布局中,第一禁布区表示在第一类型的时钟单元中的每一者周围的多个灵活禁布区的全体的平均,第二禁布区表示在第二类型的时钟单元中的每一者周围的多个灵活的禁布区的全体的平均,而第三禁布区表示在第三类型的时钟单元中的每一者周围多个灵活的禁布区的全体的平均。同样,第一禁布区大于第二禁布区,且第二禁布区大于第三禁布区。由此,针对禁布区的较大的宽度间距或较大的高度间距可被使用。
在一示例方面,公开了一种放置系统。该放置系统可包括计算机处理器和具有指令的计算机可读介质,这些指令响应于一个或多个计算机处理器的执行而实现放置管理器。该放置管理器被配置成为第一和第二类型的时钟单元接收第一和第二禁布区。该放置管理器用这些禁布区来在集成电路中放置第一类型的时钟单元和第二类型的时钟单元,而使第一禁布区和第二禁布区不重叠。
附图简述
图1解说了针对三个不同的时钟单元(小时钟单元、中时钟单元和大时钟单元)的三个示例禁布区。
图2解说了示例准许的时钟单元放置及其禁布区。
图3解说了集成电路(IC)的一部分的示例布局,该布局使各时钟单元充分间隔开,以降低IR降的热和负面影响,而同时准许极好的时序收敛和性能。
图4解说了用于基于时钟单元的功率使用密度来为这些时钟单元确定禁布区或者接收并放置这些时钟单元而不其相应的禁布区不重叠的示例方法。
图5解说了包括放置管理器的示例放置系统。
图6解说了示例时钟单元和五个不同形式的禁布区。
图7解说了示例气球状禁布区,这在宽度或高度尺寸方面是灵活的但具有最小面积。
图8解说了其中可使用时钟单元布局的示例电子设备。
详细描述
概览
如上所提及的,传统上,通过使各时钟单元间隔开一间距值来解决热和IR降。然而,该间距值通常不充分解决热和IR降,或者牺牲了IC设计的性能。
存在许多不同类型的时钟单元,从而产生不同量的热和IR降。由于此,本文档中描述的技术估计针对不同类型的时钟单元中的每一者的功率使用密度,因为功率使用密度与热和IR降有关。随着针对每一类型的功率使用密度被确定,这些技术指派禁布区,与传统的技术相反,该禁布区并非对所有类型的时钟单元都是固定的。该区域反而基于与针对每一类型的时钟单元的估计的功率使用密度相对应的热和IR降。通过这么做,时钟单元的布局可更好地解决两者:充分的空间以降低热和IR降,而同时准许极好的时序收敛和性能。
作为示例,假设IC被设计为具有四个不同的时钟单元。这四个不同的时钟单元的尺寸被不同地设定,并且更重要地,这四个不同的时钟单元具有不同的功率使用密度。在构建IC的架构时,但在时钟和数据单元的布局之前,四种类型中的每一类型中的多个时钟单元被选择。基于针对四个时钟单元类型中的每一时钟单元类型的估计的功率使用密度,这些技术分别为这四个时钟单元类型确定宽度(“X”)和高度(“Y”)间距为1.5个单位、2个单位、3个单位和4.5个单位的禁布区。术语“单位”在本文中被用于传达禁布区的尺寸的变化,该尺寸取决于众多因素,包括晶体管尺寸、材料、功率使用密度等等。在该示例情形中,假设14纳米节点,并且由此这些单位是微米。在这些时钟单元的放置期间,放置模块创建时钟单元和数据单元的布局,在该布局中,时钟单元的禁布区不重叠。在IC的使用期间,足够的空间被维持在时钟单元的周围,以使得负面的热效应(包括IR降)得以避免。此外,具有低功率使用密度的时钟单元(诸如类型一和类型二)可彼此相当接近。由此,第一类型和第二类型可甚至分开3.5个单位,即类型一的1.5个加上类型2的2个。相反,第四时钟单元类型的高功率使用密度和伴随的高热输出被间隔为使得该类型的时钟单元足以驱散热量而没有负面的热效应,诸如第四类型的两个时钟单元分开9个单位。
这只是其中可执行用于基于功率密度的时钟单元间距的技术的方式的一个简单的示例。下面提供了其他示例。本文档现在转至示例环境,在该示例环境后描述示例系统和方法。
不同类型的时钟单元的示例禁布区
图1解说了针对三个不同的时钟单元(小时钟单元102、中时钟单元104和大时钟单元106)的三个示例禁布区。在本示例中,禁布区是平面中包围时钟单元102、104、106中的每一者的矩形。如所示出的,小禁布区108和中禁布区110分别在宽度间距(每一侧上的X)和高度间距(每一侧上的Y)两者方面具有相同的尺寸。大禁布区112在宽度间距方面比在高度间距方面具有更大的间距。三个禁布区108、110和112针对每一时钟单元被不同地设定尺寸。此处,宽度间距是距时钟单元的两个宽度边界中的每一者的距离,其分别被标记在宽度边界114、116和118处。类似地,高度间距是距时钟单元的两个高度边界中的每一者的距离,其分别被标记在高度边界120、122和124处。禁布区108、110和112中的每一者的尺寸也被示为该单元的尺寸(如a或b)与包围该单元的区域的部分的和,即:
禁布区的总宽度:a+2x
禁布区的总高度:b+2y
因此,时钟单元的放置被制作成使得各禁布区不重叠。继续该示例,考虑图2,其解说了准许的时钟单元放置及其禁布区。布局部分202解说了两个相同类型的时钟单元,此处为两者都具有大禁布区112的大时钟单元106。两个时钟单元106被间隔为与由禁布区112所准许的那样靠近。注意,它们在时钟单元106之间间隔2y,其中如上所提及的,y是3.0。布局部分204解说了两个不同类型的时钟单元(即大时钟单元106和小时钟单元102),其中两个时钟单元与由禁布区112和108所准许的一样近。此处,由于高度和宽度方面的间距不同,因此为了清楚起见使用了数字。对于禁布区112,高度间距为3.0。对于禁布区108,高度和宽度间距两者都为1.5,这些单元之间的组合间距的高度尺寸为4.5。
考虑解说了集成电路(IC)的一部分的布局302的图3来总结该示例。布局302准许被充分间隔以降低热并甚至消除IR降的负面影响,而同时准许极好的时序收敛和性能的时钟单元304。在布局302中示出了七个示例时钟单元304,还示出了许多数据单元306(出于视觉清楚起见仅标记出了三个)和自由空间308(出于视觉清楚起见仅标记出了三个)。这些时钟单元304包括相同和不同类型的混合,其中所示出的每一类型具有特定禁布区310(用虚线矩形示出,仅标记出了三个)。注意这些禁布区310中的两个禁布区重叠,其在区域重叠312处被示出。基于针对时钟单元304的禁布区310的形状,该重叠在一些情形中是可接受的,而在其他情形中是不可接受的,以下将更详细地描述该区域重叠312。
示例方法
结合以上描述的示例禁布区和布局,本讨论转至用于基于功率密度的时钟单元间距的示例方法。在这些方法之后,将描述其他示例禁布区和示例电子设备环境。
图4解说了用于基于时钟单元的功率使用密度来确定针对这些时钟单元的禁布区的方法400。该方法被示为指定执行的操作但不必然受限于次序或组合的框。在下面讨论的各部分中,可对图1-3和图5-8作出参考,其旨在仅作为非限制示例。
在402,确定针对多种类型的时钟单元的功率使用密度。该功率使用密度可在特定状态或条件下近似于潜在的热输出。这些状态或条件可变化,并且由此为每一类型的时钟单元确定的功率使用密度也可变化。
例如,考虑图5,图5解说了放置系统502。放置系统502包括一个或多个计算机处理器504和计算机可读存储介质(“介质”)506。介质506可包括任何类型的数据存储介质,诸如易失性存储器、非易失性存储器、光学介质(例如,光盘)、磁性介质(例如,磁盘或磁带)等等。
介质506包括放置管理器508或具有对放置管理器508的访问权。放置管理器508被配置成确定功率使用密度和禁布区(或在已经被确定的情况下接收禁布区),并基于这些禁布区来放置时钟单元以构建IC。放置管理器508还可将其他单元(诸如数据单元)放置在那些禁布区中,因为数据单元的功率使用密度很低。针对放置管理器508所描述的功能可以在硬件、软件、固件、或其任何组合中实现。如果在软件中实现,则功能可被存储为介质506上的可执行指令。作为示例而非限制,介质506可包括RAM、ROM、EEPROM、CD-ROM或其他光盘存储,磁盘存储或其他磁性存储设备,或者可用于携带或存储信息的任何其他非瞬态介质。
放置管理器508可为这些类型的时钟单元确定功率使用密度,该确定可基于假设作为该确定的部分的各状态和条件。首先,可基于针对每一时钟单元的最大功率使用密度来为每一时钟单元估计功率使用密度,最大功率使用密度假设这些时钟单元完全并且总是在操作。其次,基于平均或中值功率使用密度来为每一类型的时钟单元估计功率使用密度。第三,可使用移除了罕见的高功率使用密度情形的非最大功率使用密度,以使得对于某一高百分比(例如,99%)的可能使用场景而言,功率使用密度被设置在最高功率使用密度处。此外,这些功率使用估计中的每一者还可基于对其中将放置时钟单元的核的可能使用。由此,一些核(例如,以下描述的GPU、CPU、存储器和调制解调器)可能用于每一核如何被使用的变化而具有更高的功率使用密度。
还注意,在一些情形中,当所使用的类型的时钟单元约为相同尺寸时,功率使用密度可基于时钟单元的功率使用,而很少顾及时钟单元的尺寸。然而,在许多情形中,较大的时钟单元具有较高的功率使用,但也具有更大的面积,以驱散由较高的功率使用导致的热量。由此,在许多情形中,在确定功率使用密度并由此确定禁布区的尺寸时,考虑这些类型的时钟单元的尺寸以及这些单元的估计功率使用两者。
作为一个示例,假设针对特定类型的时钟单元的当前功率使用密度被估计和表示为PD当前。还假设(如图1中示出的)特定时钟单元的尺寸为宽度a和高度b。随后,宽度间距被表示为x,而高度间距被表示为y。这个连同降低或消除负面热效应的估计目标功率密度被表示为PD目标。通过这么做,通过具有高度间距和宽度间距为x和y的禁布区,可达成将避免负热效应的目标功率使用密度。这在数学上被表示为:
(a*b)*PD当前=(a+2x)*(b+2y)*PD目标
在404,基于多种类型的时钟单元的功率使用密度来确定针对这些类型的时钟单元中的每一者的禁布区。继续图5的示例,对于具有逐步变高的功率使用密度的十六种类型的时钟单元而言,放置管理器508(在宽度和高度尺寸两方面)确定每一时钟单元类型的相应禁布区的间距。结果所得的禁布区被存储在介质506中的禁布区510处。尽管未示出,但距时钟单元边界的这些宽度和高度间距中的每一者为从约0.9到约3.35微米,其对应于针对这16种类型的时钟单元的功率使用密度。
除了为每一类型的时钟单元估计的功率使用密度外,禁布区的间距还可基于各种因素。可使用准许某一小失败可能性的间距,例如以使得可使用更小的间距,例如可准许0.1、0.01或0.001的失败率。同样,时钟单元的使用时间可影响与功率使用密度相关联的间距,该间距可基于IC的热特性,诸如导热性和热质量。由此,如果预期较短的使用时间,则热效应(诸如,来自热逸溃的IR降)成为问题可需要较多的时间,并且由此可准许针对每一类型的时钟单元的较小间距。
然而,在该解说中,时钟单元禁布区基于稳定状态使用期间(例如,延长的时间段期间)的最大功率使用密度。在该情形中,针对宽度和高度尺寸两者的间距也相等,尽管这不是必须的。
如上所提及的,禁布区可被成形为矩形,其在所有的方向上具有或不具有相同的间距或者甚至在两个宽度或两个高度上是相同的。除了这些矩形之外,还构想了各种其他形式的禁布区。
例如考虑解说时钟单元602的图6用以下五个不同形式的禁布区示出了五个时间:自由角禁布区604;半角禁布区606;弧形角禁布区608;矩形禁布区610;以及灵活间距禁布区612。
自由角禁布区604具有距时钟单元602的宽度和高度边界的宽度和高度间距,但在时钟单元602的各角(以自由空间614示出)处不具有间距。
半角禁布区606具有距时钟单元602的宽度和高度边界616、618的宽度和高度间距(以y和x尺寸示出)以及半角间距,该半角间距以用于形成半角630的宽度和高度间距最接近时钟单元602的角624的边620、622以及从该宽度和高度间距的边620、622的端点628的线为界。
弧形角禁布区608具有距时钟单元602的宽度和高度边界632、634的宽度和高度间距(以y和x尺寸示出)以及弧形角间距,该弧形角间距以用于形成弧形角646的宽度和高度间距最接近时钟单元602的角640的边636、638以及从该宽度和高度间距的边636、638的端点644的弧线642为界。弧形凸线642可以是来自宽度和高度间距的边636、638的端点644的弧线,该弧线用标记弧线的移动以形成弧形凸线642的箭头示出。
弧形角646和半角630是通过放置时钟单元602来准许的附加灵活性的示例,并近似于其中可存在热逸溃并且由此存在IR降的区域。这样的灵活性不是必须的,但可帮助IC的附加放置灵活性和改善的性能。如图6所示并在以上描述的,矩形禁布区610得益于简单的总高度和宽度,从而允许放置管理器508的设计和放置方面更大的简单性。矩形禁布区610包括完整的角648。
除了角尺寸和形状外,还构想了其他形式的灵活性。由此,考虑由放置管理器508确定的灵活间距禁布区612。此处,时钟单元602可被放置在灵活间距禁布区612内的某个区域范围650内。注意,第一禁布区的总宽度或总高度对于多个第一类型的时钟单元中的每一者而言是固定的,但相对的宽度间距或高度间距在多个第一类型的时钟单元之间彼此变化。由此,总宽度对于相同类型的单元而言保持固定,总高度也是如此,但用区域范围650来准许某个限额。
在数学上,这可表示为:
y1+y2=yT
x1+x2=xT
由此,yT是总高度,y1是一侧上的高度间距,而y2是相对测上的高度间距。类似地,xT是总高度,x1是一侧上的高度间距,而x2是相对测上的高度间距。
在404,放置管理器508可确定又一形式的禁布区,即如图7所示的气球状禁布区702。气球状禁布区702在宽度或高度尺寸方面是灵活的,但在至少部分包围每一时钟单元的面积方面是固定的。
此处,初始禁布区是卵形或椭圆形。然而,在其他示例中,初始禁布区可以是另一形状。时钟单元704在气球状禁布区702内,且气球状禁布区702内放置有具有小禁布区(出于视觉简略起见结合示出,只是采用了经放大的形式)的另一时钟单元706。通过这样做,干扰区域708将气球状禁布区702与时钟单元706的禁布区重叠。该干扰区域708的量(出于清楚起见被示为被放大)被使用或者其某个倍数(例如,1.2、1.5、2.0)被使用以扩展气球状禁布区702的区域,或者在没有倍数的情形中被使用以改变该区域的形状。这在用扩展区域扩展的气球710处被示为原始气球状禁布区和经扩展的气球710之间的扩展区712。
出于进一步解释的目的,考虑被示为在干扰区域716处与原始气球状禁布区714重叠的四个时钟单元706(也具有小禁布区)。结果所得的经扩展的气球718具有四个扩展区,两个准许扩展区720和两个非准许扩展区722。放置管理器508可确定一些干扰被准许,而太多干扰可降低禁布区的有效性并由此引入潜在的热逸溃。尽管扩展区域可以是干扰区域的倍数以补偿位置(例如,时钟单元706与时钟单元704的接近度),但该倍数具有限制。此处,放置管理器508确定非准许扩展区722对于降低热量积聚而言太过远离时钟单元704(加阴影的区域被指示为对时钟单元704的热耗散具有太少的益处)。由此,四个时钟单元706中的至少两个时钟单元的放置不被准许。
再次考虑图3中示出的区域重叠312。此处,如上所述,该区域重叠312可被准许或不被准许。对于禁布区604、606、608、612和702而言,区域重叠312将可能被准许。对于矩形禁布区610,放置管理器508将不准许区域重叠312,并且由此不准许导致区域重叠312的两个时钟单元中的至少一个时钟单元的放置。
在406,接收针对这些类型的时钟单元中的每一者的禁布区。注意,在一些情形中,禁布区被在先前被确定,或者由另一实体确定,并且由此被接收而非被确定。由此,方法400可始于操作406,或者从操作402或404前进到408而跳过操作406。这在图4中用虚线箭头示出。
在408,放置时钟单元,而没有其相应的禁布区的重叠,诸如针对一种类型的时钟单元的禁布区被放置在另一类型的时钟单元的禁布区内。这些时钟单元被放置在针对集成电路的一部分的布局中,该布局诸如为图3中示出的集成电路(IC)的部分的布局302。
可重复对构建具有由各间距分开的时钟单元的IC有效的方法400,这些间距针对时钟单元的类型及其功率使用密度而变化。通过这么做,时钟单元的布局可更好地解决两者:充分的空间以降低热和IR降,同时还准许极好的时序收敛和性能。
示例电子设备
结合以上描述的示例禁布区和布局,本讨论转至可实现具有基于功率密度的时钟单元间距的IC的示例电子设备。
图8解说了示例电子设备802。电子设备802可以是移动设备或电池供电的设备,或被设计成在操作期间由输电网络供电的固定设备。电子设备802的示例包括服务器计算机、网络交换机或路由器、一片数据中心、个人计算机、台式计算机、笔记本计算机、平板计算机、智能电话、娱乐设备、或可穿戴计算设备(诸如智能手表、智能眼镜、或服装制品)。电子设备802还可以是具有嵌入式电子器件的设备或其部分。具有嵌入式电子器件的电子设备802的示例包括客车、工业装备、冰箱或其他家用电器、无人机或其他无人驾驶飞行器(UAV)、或动力工具。
对于无线能力,电子设备802可包括耦合到收发机806以实现无线信号的接收或传输的天线804。为了与用户进行交互,电子设备802可包括用户输入/输出(I/O)接口808,仅举几个例子,诸如为键盘、鼠标、话筒、触敏屏幕、相机、加速度计、触觉机制、扬声器、显示屏、或投影仪等。电子设备802包括集成电路(IC)810,该IC 810被耦合到收发机806以使IC810能具有对收到无线信号的访问,或者提供无线信号以供经由天线804传输。
IC 810可包括微处理器812、图形处理单元(GPU)814、存储器阵列816和调制解调器818,其中的每一者可包括具有带有如上所提及的禁布区的时钟单元的布局。微处理器812可用作中央处理单元(CPU)或另一通用处理器。GPU 814可尤其适配成处理要向用户显示的视觉相关数据。存储器阵列816存储微处理器812、GPU 814或用户文件的数据。针对存储器阵列816的存储器的示例类型包括随机存取存储器(RAM),诸如动态RAM(DRAM)或静态RAM(SRAM)、闪存等。
调制解调器818对信号进行调制以将信息编码到该信号中,或对信号进行解调以提取经编码的信息。除了所示出的那些部件以外,IC 810还可包括附加的或替换的部件,诸如I/O接口、收发机或接收机链的另一部件、经定制或硬编码的处理器(诸如,专用集成电路(ASIC))、传感器(诸如加速度计)等等。
IC 810还可包括片上系统(SOC)。SOC可集成足够数目或类型的组件以使得SOC能够作为笔记本、移动电话或排他地或主要地使用一个芯片的另一电子装备而提供计算功能。SOC或IC 810的组件一般可被称为块或核。核或电路系统块的示例包括电压调节器、存储器阵列、存储器控制器、通用处理器、加密处理器、调制解调器、向量处理器、I/O接口或通信控制器、无线控制器和GPU。这些核或电路系统块中的任一者(诸如处理器或GPU核)可进一步包括多个内部核。这些核中的每一者可包括通过基于功率使用密度的禁布区来间隔的时钟单元,如以上所提及的。
除非上下文另外指示,否则本文中对单词“或”的使用可被认为是对“包括性或”或准许包括或应用通过单词“或”链接的一个或多个项的术语的使用(例如,短语“A或B”可被解释为仅准许“A”、被解释为仅准许“B”或被解释为准许“A”和“B”两者)。尽管用结构特征和/或方法动作专用的语言描述了本主题,但可以理解,所附权利要求书中定义的主题不必限于上述具体特征或动作,包括不必限于布置各特征的组织或执行操作的次序。
Claims (28)
1.一种集成电路,包括:
具有第一禁布区的多个第一类型的时钟单元,所述第一类型具有第一功率使用密度;
具有第二禁布区的多个第二类型的时钟单元,所述第二类型具有第二功率使用密度,所述第一和所述第二功率使用密度是不同的,所述第一和第二功率使用密度中较高的一者具有比所述第一和第二功率使用密度中较低的一者更大的禁布区;以及
所述多个第一类型的时钟单元和所述多个第二类型的时钟单元在所述集成电路上的布局,所述布局将所述多个第一类型的时钟单元与所述多个第二类型的时钟单元分开,以使得相应时钟单元的相应禁布区不重叠。
2.如权利要求1所述的集成电路,其特征在于,所述第一和第二禁布区具有分别与所述第一和第二功率使用密度成比例的尺寸。
3.如权利要求1所述的集成电路,其特征在于,所述第一类型的时钟单元是矩形的,且所述第一禁布区是包围所述第一类型的时钟单元中的每一者的矩形。
4.如权利要求1所述的集成电路,其特征在于,所述第一禁布区具有相同的宽度间距和高度间距,所述宽度间距具有距所述第一类型的时钟单元的两个宽度边界中的每一者的距离,且所述高度间距具有距所述第一类型的时钟单元的两个高度边界中的每一者的距离。
5.如权利要求1所述的集成电路,其特征在于,所述第一禁布区被形成为自由角禁布区,所述自由角禁布区具有距所述第一类型的时钟单元的宽度和高度边界的宽度和高度间距。
6.如权利要求1所述的集成电路,其特征在于,所述第一禁布区被形成为半角禁布区,所述半角禁布区具有距所述第一类型的时钟单元的宽度和高度边界的宽度和高度间距,以及半角间距,所述半角间距以所述宽度和高度间距最接近所述第一类型的时钟单元的角的边以及从所述宽度和高度间距的所述边的端点的线为界。
7.如权利要求1所述的集成电路,其特征在于,所述第一禁布区被形成为弧形角禁布区,所述弧形角禁布区具有距所述第一类型的时钟单元的宽度和高度边界的宽度和高度间距,以及弧形角间距,所述弧形角间距以所述宽度和高度间距最接近所述第一类型的时钟单元的角的边以及从所述宽度和高度间距的所述边的端点的弧形凸线为界。
8.如权利要求7所述的集成电路,其特征在于,所述弧形凸线是来自所述宽度和高度间距的所述边的端点的弧线。
9.如权利要求1所述的集成电路,其特征在于,所述第一禁布区具有小于所述第一功率使用密度的功率使用密度,并且所述第二禁布区具有小于所述第二功率使用密度的功率使用密度。
10.如权利要求1所述的集成电路,其特征在于,所述第一禁布区和所述第二禁布区的尺寸是基于避免由所述第一和第二功率使用密度导致的负面热效应的目标功率使用密度来选择的。
11.一种放置系统,包括:
一个或多个计算机处理器;
具有指令的一个或多个计算机可读介质,所述指令响应于由所述一个或多个计算机处理器的执行,实现放置管理器,所述放置管理器被配置成:
为第一类型的时钟单元接收第一禁布区;
为第二类型的时钟单元接收第二禁布区,所述第二禁布区具有与所述第一禁布区不同的尺寸;以及
在集成电路中放置所述第一类型的时钟单元和所述第二类型的时钟单元,而使所述第一禁布区和所述第二禁布区不重叠,所述放置管理器被进一步配置成分别基于所述第一类型的时钟单元的功率使用密度和所述第二类型的时钟单元的功率使用密度来确定所述第一禁布区和所述第二禁布区。
12.如权利要求11所述的放置系统,其特征在于,所述放置管理器被进一步配置成在确定所述第一和第二禁布区之前,确定所述第一和第二类型的时钟单元的所述功率使用密度。
13.如权利要求11所述的放置系统,其特征在于,所述放置管理器被进一步配置成将数据单元放置在所述第一禁布区或所述第二禁布区内。
14.如权利要求13所述的放置系统,其特征在于,所述第一禁布区具有第一宽度间距和第一高度间距,且所述第二禁布区具有第二宽度间距和第二高度间距,并且其中由所述放置管理器进行的放置使所述第一类型的时钟单元和所述第二类型的时钟单元间隔至少所述第一宽度间距和所述第二宽度间距之和或所述第一高度间距和所述第二高度间距之和。
15.如权利要求11所述的放置系统,其特征在于,所述第一禁布区或所述第二禁布区是自由角禁布区、半角禁布区、弧形角禁布区、矩形禁布区、灵活间距禁布区或气球状禁布区。
16.一种集成电路,包括:
时钟单元布局,所述时钟单元布局基于所述集成电路中的多个时钟单元类型的相应功率使用密度,所述时钟单元布局具有:
与第一类型的时钟单元相关联的第一禁布区,所述第一类型具有第一功率使用密度;
与第二类型的时钟单元相关联的第二禁布区,所述第二类型具有第二功率使用密度;以及
与第三类型的时钟单元相关联的第三禁布区,所述第三类型具有第三功率使用密度,所述第一功率使用密度高于所述第二功率使用密度,所述第二功率使用密度高于所述第三功率使用密度,
所述第一禁布区表示所述第一类型的时钟单元中的每一者周围的多个禁布区的全体的平均,
所述第二禁布区表示所述第二类型的时钟单元中的每一者周围的多个禁布区的全体的平均,
所述第三禁布区表示所述第三类型的时钟单元中的每一者周围的多个禁布区的全体的平均,
所述第一禁布区大于所述第二禁布区,且所述第二禁布区大于所述第三禁布区,
其中所述布局将所述多个第一类型的时钟单元与所述多个第二类型的时钟单元分开,以使得相应时钟单元的相应禁布区不重叠。
17.如权利要求16所述的集成电路,其特征在于,所述第一、第二和第三禁布区包围相应时钟单元中的每一者。
18.如权利要求16所述的集成电路,其特征在于,所述第一、第二和第三禁布区在宽度和高度尺寸方面变化,但具有固定的面积。
19.如权利要求16所述的集成电路,其特征在于,所述集成电路包括微处理器、图形处理单元(GPU)、存储器阵列或调制解调器,并且其中所述时钟单元布局在所述微处理器、所述GPU、所述存储器阵列或所述调制解调器的一部分内。
20.如权利要求16所述的集成电路,其特征在于,通过具有更大的宽度间距、高度间距或面积,所述第一禁布区大于所述第二禁布区,且所述第二禁布区大于所述第三禁布区。
21.一种可由放置系统执行的用于在集成电路中放置单元的方法,所述方法包括:
为第一类型的时钟单元接收或确定第一禁布区;
为第二类型的时钟单元接收或确定第二禁布区,所述第二禁布区具有与所述第一禁布区不同的尺寸;以及
放置所述第一类型的时钟单元和所述第二类型的时钟单元,而使所述第一禁布区和所述第二禁布区不重叠,所述接收或确定所述第一禁布区或所述第二禁布区确定所述第一和第二禁布区,所述第一禁布区是基于所述第一类型的时钟单元的功率使用密度来确定的,而所述第二禁布区是基于所述第二类型的时钟单元的功率使用密度来确定的。
22.如权利要求21所述的方法,其特征在于,所述功率使用密度近似于潜在的热输出。
23.如权利要求21所述的方法,其特征在于,所述功率使用密度近似于潜在的IR降。
24.如权利要求21所述的方法,其特征在于,进一步包括在确定所述第一和第二禁布区之前,确定所述第一类型和第二类型的时钟单元的所述功率使用密度。
25.如权利要求21所述的方法,其特征在于,所述第一禁布区和所述第二禁布区是平面中分别包围所述第一类型和第二类型的时钟单元的间距,并且分别具有距所述第一类型和第二类型的时钟单元的边界的宽度和高度间距。
26.如权利要求25所述的方法,其特征在于,所述第一禁布区具有第一宽度间距和第一高度间距,且所述第二禁布区具有第二宽度间距和第二高度间距,并且其中放置所述第一类型的时钟单元和所述第二类型的时钟单元使所述第一类型的时钟单元与所述第二时钟单元间隔至少所述第一宽度间距和所述第二宽度间距之和或所述第一高度间距和所述第二高度间距之和。
27.如权利要求21所述的方法,其特征在于,所述第一禁布区具有小于所述第一类型的时钟单元的功率使用密度的功率使用密度,并且所述第二禁布区具有小于所述第二类型的时钟单元的功率使用密度的功率使用密度。
28.如权利要求21所述的方法,其特征在于,所述第一禁布区和所述第二禁布区的尺寸是基于避免由所述第一类型和第二类型的时钟单元的功率使用密度导致的负面热效应的目标功率使用密度来选择的。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/852,340 | 2015-09-11 | ||
US14/852,340 US9824174B2 (en) | 2015-09-11 | 2015-09-11 | Power-density-based clock cell spacing |
PCT/US2016/040709 WO2017044179A1 (en) | 2015-09-11 | 2016-07-01 | Power-density-based clock cell spacing |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108027843A CN108027843A (zh) | 2018-05-11 |
CN108027843B true CN108027843B (zh) | 2019-12-13 |
Family
ID=56618227
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201680052191.3A Active CN108027843B (zh) | 2015-09-11 | 2016-07-01 | 基于功率密度的时钟单元间距 |
Country Status (7)
Country | Link |
---|---|
US (1) | US9824174B2 (zh) |
EP (1) | EP3347836B1 (zh) |
JP (1) | JP2018528617A (zh) |
KR (1) | KR101883966B1 (zh) |
CN (1) | CN108027843B (zh) |
BR (1) | BR112018004750A2 (zh) |
WO (1) | WO2017044179A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7218666B2 (ja) * | 2019-04-26 | 2023-02-07 | 富士通株式会社 | 設計方法、および設計プログラム |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1953180A (zh) * | 2003-11-04 | 2007-04-25 | 松下电器产业株式会社 | 半导体集成电路及其设计方法 |
CN201584403U (zh) * | 2009-12-29 | 2010-09-15 | 华为技术有限公司 | 芯片散热装置及芯片 |
CN102598254A (zh) * | 2009-10-23 | 2012-07-18 | 新思科技有限公司 | 用于硅通孔的esd/天线二极管 |
CN102637226A (zh) * | 2012-03-27 | 2012-08-15 | 中国人民解放军国防科学技术大学 | Pcb封装架构方法 |
CN103761100A (zh) * | 2014-01-24 | 2014-04-30 | 浪潮(北京)电子信息产业有限公司 | 一种快速画出差分信号过孔周围禁布区域的方法及系统 |
CN104809264A (zh) * | 2014-01-28 | 2015-07-29 | 格罗方德半导体公司 | 用于创建集成电路布局方法、计算机系统及可读储存媒介 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0922944A (ja) * | 1995-07-06 | 1997-01-21 | Hitachi Ltd | 半導体集積回路装置の設計方法およびこれを用いた半導体集積回路装置 |
JPH113942A (ja) * | 1997-06-11 | 1999-01-06 | Seiko Epson Corp | 半導体装置 |
US6631502B2 (en) * | 2002-01-16 | 2003-10-07 | International Business Machines Corporation | Method of analyzing integrated circuit power distribution in chips containing voltage islands |
US6538314B1 (en) * | 2002-03-29 | 2003-03-25 | International Business Machines Corporation | Power grid wiring for semiconductor devices having voltage islands |
US6895568B2 (en) * | 2002-09-30 | 2005-05-17 | Sun Microsystems, Inc. | Correction of spacing violations between pure fill via areas in a multi-wide object class design layout |
US6924661B2 (en) * | 2003-02-10 | 2005-08-02 | International Business Machines Corporation | Power switch circuit sizing technique |
TWI259939B (en) * | 2004-12-02 | 2006-08-11 | Univ Nat Chiao Tung | A power gating structure with concurrent data retention and intermediate modes |
US7266797B2 (en) * | 2005-05-19 | 2007-09-04 | International Business Machines Corporation | Automated and electrically robust method for placing power gating switches in voltage islands |
JP2007258215A (ja) * | 2006-03-20 | 2007-10-04 | Fujitsu Ltd | セル配置プログラム、セル配置装置、及びセル配置方法 |
US7469199B2 (en) * | 2006-04-06 | 2008-12-23 | International Business Machines Corporation | Apparatus and method for selectively monitoring multiple voltages in an IC or other electronic chip |
JP2008059225A (ja) * | 2006-08-30 | 2008-03-13 | Fujitsu Ltd | 半導体回路を構成するセルまたはマクロに放熱コンポーネントを配置しうる放熱形成領域を設定する方法、半導体回路を構成するセルまたはマクロに対する放熱コンポーネント配置方法、放熱形成領域設定プログラム、および、放熱コンポーネント配置プログラム |
JP4814044B2 (ja) * | 2006-10-05 | 2011-11-09 | ルネサスエレクトロニクス株式会社 | パターン設計方法 |
JP2008218730A (ja) * | 2007-03-05 | 2008-09-18 | Nec Electronics Corp | 半導体装置の設計方法及び設計プログラム |
US7831946B2 (en) | 2007-07-31 | 2010-11-09 | International Business Machines Corporation | Clock distribution network wiring structure |
JP5309538B2 (ja) * | 2007-11-26 | 2013-10-09 | 富士通セミコンダクター株式会社 | 半導体集積回路の設計方法 |
US7873923B2 (en) * | 2008-02-28 | 2011-01-18 | International Business Machines Corporation | Power gating logic cones |
US8020138B2 (en) * | 2008-06-02 | 2011-09-13 | International Business Machines Corporation | Voltage island performance/leakage screen monitor for IP characterization |
US8051391B2 (en) * | 2008-08-04 | 2011-11-01 | Texas Instruments Incorporated | Method for layout of random via arrays in the presence of strong pitch restrictions |
US8601428B2 (en) | 2011-12-13 | 2013-12-03 | Qualcomm Incorporated | System and method for use case-based thermal analysis of heuristically determined component combinations and layouts in a portable computing device |
US8701070B2 (en) | 2012-09-13 | 2014-04-15 | Taiwan Semiconductor Manufacturing Company Limited | Group bounding box region-constrained placement for integrated circuit design |
US8984463B2 (en) | 2012-11-28 | 2015-03-17 | Qualcomm Incorporated | Data transfer across power domains |
US9032356B2 (en) | 2013-03-06 | 2015-05-12 | Lsi Corporation | Programmable clock spreading |
US9891279B2 (en) | 2013-06-17 | 2018-02-13 | Stmicroelectronics International N.V. | Managing IR drop |
-
2015
- 2015-09-11 US US14/852,340 patent/US9824174B2/en active Active
-
2016
- 2016-07-01 KR KR1020187009471A patent/KR101883966B1/ko active IP Right Grant
- 2016-07-01 CN CN201680052191.3A patent/CN108027843B/zh active Active
- 2016-07-01 JP JP2018512993A patent/JP2018528617A/ja active Pending
- 2016-07-01 WO PCT/US2016/040709 patent/WO2017044179A1/en active Application Filing
- 2016-07-01 EP EP16750284.8A patent/EP3347836B1/en active Active
- 2016-07-01 BR BR112018004750A patent/BR112018004750A2/pt not_active Application Discontinuation
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1953180A (zh) * | 2003-11-04 | 2007-04-25 | 松下电器产业株式会社 | 半导体集成电路及其设计方法 |
CN102598254A (zh) * | 2009-10-23 | 2012-07-18 | 新思科技有限公司 | 用于硅通孔的esd/天线二极管 |
CN201584403U (zh) * | 2009-12-29 | 2010-09-15 | 华为技术有限公司 | 芯片散热装置及芯片 |
CN102637226A (zh) * | 2012-03-27 | 2012-08-15 | 中国人民解放军国防科学技术大学 | Pcb封装架构方法 |
CN103761100A (zh) * | 2014-01-24 | 2014-04-30 | 浪潮(北京)电子信息产业有限公司 | 一种快速画出差分信号过孔周围禁布区域的方法及系统 |
CN104809264A (zh) * | 2014-01-28 | 2015-07-29 | 格罗方德半导体公司 | 用于创建集成电路布局方法、计算机系统及可读储存媒介 |
Non-Patent Citations (1)
Title |
---|
一种手机与卡类终端的PCB热设计方法;徐银芳;《电子产品世界》;20101004;第1-3页 * |
Also Published As
Publication number | Publication date |
---|---|
BR112018004750A2 (pt) | 2018-09-25 |
US20170076030A1 (en) | 2017-03-16 |
EP3347836B1 (en) | 2023-03-01 |
KR101883966B1 (ko) | 2018-07-31 |
JP2018528617A (ja) | 2018-09-27 |
US9824174B2 (en) | 2017-11-21 |
EP3347836A1 (en) | 2018-07-18 |
WO2017044179A1 (en) | 2017-03-16 |
CN108027843A (zh) | 2018-05-11 |
KR20180039175A (ko) | 2018-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109388595B (zh) | 高带宽存储器系统以及逻辑管芯 | |
US10114480B2 (en) | Screen content display method and system | |
US20220043504A1 (en) | Throttling of components using priority ordering | |
US20120192116A1 (en) | Pinch Zoom Velocity Detent | |
KR20140029050A (ko) | 패턴 형성 방법 | |
US9754402B2 (en) | Graphics processing method and graphics processing apparatus | |
US10380308B2 (en) | Power distribution networks (PDNs) using hybrid grid and pillar arrangements | |
TWI673677B (zh) | 半導體裝置 | |
US20200107444A1 (en) | Compact semiconductor chip system and method | |
CN103299423A (zh) | 用于多阈值电压装置的使用双重折线图案化的标准单元架构 | |
US20150302022A1 (en) | Data deduplication method and apparatus | |
US20160174362A1 (en) | Apparatus, system and method to protect signal communication integrity | |
TW201638812A (zh) | 半導體佈局中單元配置的方法及其系統 | |
US10473718B2 (en) | Multibit vectored sequential with scan | |
CN108027843B (zh) | 基于功率密度的时钟单元间距 | |
CN102982536B (zh) | 处理图像的方法和设备 | |
CN115797182B (zh) | 一种特征图插值方法、装置、设备和存储介质 | |
US9405883B2 (en) | Power rail for preventing DC electromigration | |
US9910059B2 (en) | Method and system for analyzing motion of subject using event-based sensor | |
CN115964984A (zh) | 用于数字芯片版图平衡绕线的方法和装置 | |
US20180124918A1 (en) | Circuit board and circuit board combination | |
US11030976B2 (en) | Image combination device and display system comprising the same | |
US11238557B2 (en) | Workload-based maximum current | |
US20200013377A1 (en) | Information processing system, information processing apparatus, and information processing method | |
US8868388B2 (en) | Contact defining device, contact defining method, and non-transitory computer readable storage medium |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |