CN108022931A - 半导体存储器件 - Google Patents

半导体存储器件 Download PDF

Info

Publication number
CN108022931A
CN108022931A CN201710610251.5A CN201710610251A CN108022931A CN 108022931 A CN108022931 A CN 108022931A CN 201710610251 A CN201710610251 A CN 201710610251A CN 108022931 A CN108022931 A CN 108022931A
Authority
CN
China
Prior art keywords
region
cell array
array region
bit line
plug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710610251.5A
Other languages
English (en)
Other versions
CN108022931B (zh
Inventor
金莹做
金锡九
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN108022931A publication Critical patent/CN108022931A/zh
Application granted granted Critical
Publication of CN108022931B publication Critical patent/CN108022931B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

半导体存储器件。该半导体存储器件包括：单元阵列区域，所述单元阵列区域形成在基板上；字线接触区域；以及页面缓冲区域，所述页面缓冲区域经由多条位线联接到所述单元阵列区域，其中，所述多条位线中的至少一条具有朝向所述字线接触区域的弯曲结构。根据实施方式，可减少由自然的单元插头弯曲现象引起的单元插头与接触插头之间的错位，从而提高半导体存储器件的操作可靠性。

Description

半导体存储器件
技术领域
本发明的各实施方式总体上涉及半导体存储器件，更具体地，涉及能够提高操作可靠性的半导体存储器件。
背景技术
半导体存储器件可包括能够存储数据的多个存储单元。
已经提出包括三维布置的存储单元的三维半导体存储器件，以用来实现更高的集成度。
三维半导体存储器件可包括彼此交替堆叠的层间绝缘层和字线，以及形成在穿过它们的沟道孔中的沟道层。存储单元可沿沟道层堆叠。每个沟道层可联接在位线与源极层之间。
然而，当制造具有垂直堆叠结构的三维半导体存储器件时，在沟道层与位线之间可能发生错位，导致位线漏电流，这会导致半导体存储器件操作故障。
发明内容
各种实施方式针对一种具有改进的操作可靠性的半导体存储器件。
根据实施方式，一种半导体存储器件可包括：单元阵列区域，所述单元阵列区域形成在基板上；字线接触区域；以及页面缓冲区域，所述页面缓冲区域经由多条位线联接到所述单元阵列区域，其中，所述多条位线中的至少一条具有朝向所述字线接触区域的弯曲结构。
根据实施方式，一种半导体存储器件可包括：单元阵列区域，所述单元阵列区域形成在基板上；字线接触区域，所述字线接触区域从堆叠在所述单元阵列区域上的字线延伸；以及页面缓冲区域，所述页面缓冲区域经由多条位线联接到所述单元阵列区域，其中，所述单元阵列区域包括将所述多条位线联接到所述单元阵列区域中的多个单元插头的多个第一接触插头，其中，所述页面缓冲区域包括将所述多条位线联接到所述页面缓冲区域中的多个晶体管的多个第二接触插头，并且其中，所述多个第一接触插头中的至少一个相对于所述多个第二接触插头向所述字线接触区域偏移。
根据实施方式，一种半导体存储器件可包括：多个单元插头，所述多个单元插头从基板延伸；多个导电层，所述多个导电层围绕所述多个单元插头，所述多个导电层堆叠在所述基板上并在第一方向上延伸；以及多条位线，所述多条位线联接到所述多个单元插头并且在与所述第一方向交叉的第二方向上延伸，其中，所述多条位线中的至少一条具有在所述第一方向上的弯曲结构。
附图说明
通过参照附图的以下详细描述，本发明的上述和其它特征以及优点对于本发明所属领域技术人员而言将变得更加明显，在附图中：
图1是例示根据本发明的实施方式的半导体存储器件的图；
图2是例示根据本发明的另一实施方式的半导体存储器件的图；
图3是图1的部分C的布局图；
图4是图2的部分C的布局图；
图5是沿图1的线A-A'截取的截面图；
图6是沿图2的线A-A'截取的截面图；
图7是示出根据本发明的实施方式的接触插头和位线的位置以及根据不考虑单元插头弯曲趋势的现有技术的位置的图；
图8是示出根据本发明的另一实施方式的接触插头和位线的位置以及根据不考虑单元插头弯曲趋势的现有技术的位置的图；
图9是示出根据本发明的实施方式的在单元阵列区域上方的接触插头和在页面缓冲区域上方的接触插头的位置的图；
图10是示出根据本发明的另一实施方式的在单元阵列区域上方的接触插头和在页面缓冲区域上方的接触插头的位置的图；
图11A是例示根据实施方式的可应用于图1的部分C的刻蚀掩模的平面图；
图11B是沿图11A的线A-A'截取的刻蚀掩模以及穿过刻蚀掩模形成在刻蚀掩模下方的位线的截面图；
图11C是沿图11A的线B-B'截取的刻蚀掩模以及穿过刻蚀掩模形成在刻蚀掩模下方的位线的截面图；
图12A是用于说明当刻蚀金属层而不是图11B所示的绝缘层时形成在金属层下方的位线的刻蚀掩模的截面图；
图12B是当刻蚀金属层而不是图11C所示的绝缘层时形成在金属层下方的刻蚀掩模和位线的截面图；
图13是例示根据另一实施方式的可应用于图2所示的部分C的刻蚀掩模的平面图；
图14是例示根据本发明的实施方式的存储系统的示例性配置的框图；以及
图15是例示根据实施方式的计算系统的示例性配置的框图。
具体实施方式
在下文中，将参照附图详细描述各示例性实施方式。在附图中，元件的厚度和间隔为了便于说明而被夸大，并且与实际物理厚度相比可被夸大。在描述本发明时，可省略对本发明的要点而言次要的公知特征。还应注意，在向每个附图中的元件提供附图标记时，相同的附图标记可指示在不同附图中示出的相同元件。
图1是例示根据实施方式的半导体存储器件的图。
参照图1，半导体存储器件可包括单元阵列区域CAR、字线接触区域WCTR、解码电路区域DCR和页面缓冲区域PBR。
单元阵列可位于单元阵列区域CAR中，并且用于存储数据的存储单元可形成在单元阵列中。在一个实施方式中，每个串可被形成为U形。例如，串联联接有至少一个源极选择晶体管、多个源极侧存储单元、至少一个管状晶体管、多个漏极侧存储单元和至少一个漏极选择晶体管的每个串可布置在单元阵列区域CAR中。在另一实施方式中，每个串可以是沿着从基板SUB的表面延伸的沟道层的直线型串。例如，串联联接有至少一个源极选择晶体管、多个存储单元和至少一个漏极选择晶体管的每个串可布置在单元阵列区域CAR中。
字线、选择线(例如，漏极选择线和源极选择线)和位线可布置在单元阵列区域CAR中。字线和位线中的每一个可电联接到多个存储单元。例如，每条字线可联接到形成存储单元的页面的多个存储单元。每条位线可联接到存储单元的对应串。在图1中，位线由附图标记BL0至BLn指示。
字线接触区域WCTR可从堆叠在单元阵列区域CAR中的字线延伸，以便单独驱动堆叠的存储单元。字线接触区域WCTR可联接到字线接触插头。字线接触区域WCTR可形成为稍后描述的阶梯式堆叠结构。尽管图1中未示出，但是半导体存储器件还可包括从形成在单元阵列区域CAR中的选择线延伸的选择线接触区域。
例如，当基于单元阵列区域CAR在逆时针方向上限定四个表面<1>至<4>时，字线接触区域WCTR可被形成为面向彼此相对的第一表面<1>和第三表面<3>中的至少一个。例如，如图1所示，字线接触区域WCTR可被限定在第一表面<1>和第三表面<3>中的每一个上。然而，在另一示例中，如图2所示，字线接触区域WCTR可仅被形成在第一表面<1>上。
当串被布置成U形时，字线接触区域通常可被限定在单元阵列区域的两个表面上。当串被布置成直线结构时，字线接触区域通常可被限定在单元阵列区域的一个表面上。因此，图1例示了采用U形串的实施方式，而图2例示了采用直线型串的实施方式。然而，我们注意到，本发明不仅限于U形串和直线型串。
参照图1和图2，字线接触区域WCTR可布置在单元阵列区域CAR与解码电路区域DCR之间。将字线电联接到解码电路区域DCR的驱动晶体管的布线结构可布置在字线接触区域WCTR中。布线结构可包括字线接触插头。
字线可从单元阵列区域CAR延伸到字线接触区域WCTR。为了便于堆叠的字线与字线接触插头之间的电连接，字线可在字线接触区域WCTR中具有阶梯式结构。
形成在解码电路区域DCR中的驱动晶体管可经由用于将操作电压传送到存储串的选择线和字线联接到单元阵列区域CAR的对应存储串。例如，解码电路区域DCR可包括行解码器。行解码器可包括控制是否将操作电压施加到选择线和字线的多个通过晶体管(passtransistor)。
页面缓冲区域PBR可联接到单元阵列区域CAR的位线BL0至BLn，可向单元列区域CAR发送数据和从单元阵列区域CAR接收数据，并且可临时存储传送的数据。页面缓冲区域PBR可包括预充电电路、位线选择晶体管、感测电路和输入/输出电路。
尽管图1和图2中未示出，但是半导体存储器件可包括作为被配置为驱动存储单元并读取存储在存储单元中的数据的外围电路的字线驱动器、感测放大器和控制电路。
如图1和图2所示，将页面缓冲区域PBR联接到单元阵列区域CAR的位线BL0至BLn中的至少一条可具有向外弯曲的结构。位线BL0至BLn中的至少一条弯曲位线的弯曲程度可朝向解码电路区域DCR增加。换句话说，位线BL0至BLn中的至少一条弯曲位线的弯曲程度可朝向字线接触区域WCTR增加。
当字线接触区域如图1所示被限定在单元阵列区域的两侧时，位线的弯曲程度可从单元阵列区域的中心向两个边缘增加。换句话说，当字线接触区域如图1所示被限定在单元阵列区域的两侧时，位线的弯曲程度可在两个方向上增加。
根据另一实施方式，当字线接触区域WCTR如图2所示仅形成在单元阵列区域的一侧时，位线的弯曲程度可从中心仅朝向形成有字线接触区域WCTR的一个边缘增加。换句话说，当字线接触区域WCTR如图2所示仅形成在单元阵列区域的一侧时，位线的弯曲程度可在单个方向上增加。
为了更详细地描述位线弯曲结构，可将位线分成三部分。在单元阵列区域CAR和页面缓冲区域PBR上方延伸的位线BL0至BLn中的每一条可被划分为设置在单元阵列区域CAR上的第一部分P1、设置在页面缓冲区域PBR上的第二部分P2以及设置在单元阵列区域CAR与页面缓冲区域PBR之间的第三部分P3，且第三部分P3将第一部分P1和第二部分P2彼此联接。
各位线的第三部分P3的斜率可在从位于单元阵列区域CAR的中心上方的中心位线BLa的第三部分朝向位于单元阵列区域CAR的边缘上方的边缘位线BL0或BLn的第三部分的方向上增加。在下文中，位线的第三部分P3的斜率可指示如图1和图2所示的形成在位线的P3部分与y轴之间的角度。如图1和图2所示，位线的部分P1和P2通常沿着Y方向延伸。
位线BL0至BLn的第三部分P3的斜率从中心位线朝向边缘位线增加，因此，两条或更多条位线的第三部分P3可具有从Y轴方向以不同角度偏移的不同取向。另一方面，位线的第一部分P1和第二部分P2可具有基本相同的取向(例如，沿着Y轴方向延伸)。一条或更多条位线的第三部分P3可具有如图1和图2以及下面要描述的图3和图4所示的斜率。然而，本发明不限于此。例如，在一个实施方式中，位线的部分P1和P2也可从Y方向(具体地，在第三部分P3与第一部分P1和第二部分P2的相邻部分之间的边界)部分地倾斜，以允许更平稳的过渡。
根据实施方式，当字线接触区域被限定在单元阵列区域的两侧(即，在第一表面<1>和第三表面<3>上)时，位线的弯曲程度可在朝向第一表面和第三表面的两个方向上增加。根据另一实施方式，当字线接触区域被限定在单元阵列区域的一侧(即，仅在第一表面<1>上)时，位线的弯曲程度可在朝向第一表面<1>的一个方向上增加。
具有如上所述的弯曲位线结构的半导体存储器件可显著减少或消除由单元插头弯曲现象引起的单元插头与接触插头之间的错位，从而可提高半导体存储器件的操作可靠性。
在下文中，参照图3至图15更详细地描述具有弯曲位线结构的半导体存储器件的结构。
图3是根据实施方式的半导体存储器件的部分C(图1)的布局图。图4是根据另一实施方式的半导体存储器件的部分C(图2)的布局图。在下文中，为了便于说明，假设总共九条位线BL0至BLn(即，n＝8)设置在一个单元阵列区域CAR上方。然而，本发明不限于此。
参照图3和图4，页面缓冲区域PBR和单元阵列区域CAR可经由位线BL0至BL8彼此联接。位线BL0至BL8可在单元阵列区域CAR和页面缓冲区域PBR上方延伸。位线BL0至BL8可大致沿y轴方向在单元阵列区域CAR和页面缓冲区域PBR上方延伸。
如下文要描述的图5和图6所示的将位线BL0至BL8联接到单元插头CP0至CP8的接触插头CTP0至CTP8可布置在单元阵列区域CAR中。将位线BL0至BL8与形成页面缓冲区域PBR的页面缓冲电路的晶体管连接的接触插头CT0至CT8可布置在页面缓冲区域PBR上方。
位线BL0至BL8中的每一条的第一部分P1可设置在单元阵列区域CAR中，位线BL0至BL8中的每一条的第二部分P2可设置在页面缓冲区域PBR中，并且位线BL0至BL8中的每一条的第三部分P3可设置在单元阵列区域CAR与页面缓冲区域PBR之间的基板SUB中。
位线BL0至BL8的第三部分P3的斜率可从中心向边缘增加。当字线接触区域被限定在单元阵列区域的两侧时，第三部分P3的斜率可在两个方向上增加(参见图3)。当字线接触区域被限定在单元阵列区域的一侧时，第三部分P3的斜率可在一个方向上增加(参见图4)。
更具体地，首先将参照图3来描述位线的P3部分的斜率的双向增加。例如，当第五位线BL4是位于单元阵列区域CAR的中心上方的中心位线时，位线BL3的与第五位线BL4的左侧相邻的第三部分P3可具有比位线BL4的第三部分P3的斜率更大的斜率，位线BL2的与位线BL3左侧相邻的第三部分P3可具有比位线BL3的第三部分P3的斜率更大的斜率，位线BL1的与位线BL2的左侧相邻的第三部分P3可具有比位线BL2的第三部分P3的斜率更大的斜率，并且位线BL0的与位线BL1的左侧相邻的第三部分P3可具有比位线BL1的第三部分P3的斜率更大的斜率。如上所述，位线BL0至BL8的第三部分P3的斜率从中心向左边缘增加。
以相同的方式，位线BL5、BL6、BL7和BL8的第三部分P3的斜率可从中心向右边缘增加。换句话说，当位线BL4位于单元阵列区域CAR的中心时，位线BL5的与位线BL4的右侧相邻的第三部分P3可具有比位线BL4的第三部分P3的斜率更大的斜率，位线BL6的与位线BL5的右侧相邻的第三部分P3可具有比位线BL5的第三部分P3的斜率更大的斜率，位线BL7的与位线BL6的右侧相邻的第三部分P3可具有比位线BL6的第三部分P3的斜率更大的斜率，并且位线BL8的与位线BL7的右侧相邻的第三部分P3可具有比位线BL7的第三部分P3的斜率更大的斜率。
参照图3描述了基于位于中心上方的中心位线BL4的斜率的变化。然而，本发明不限于此。考虑到下面要描述的单元插头弯曲现象，第三部分的斜率可基于位线BL3至BL5或位线BL2至BL6朝向两个边缘增加。然而，在任一种情况下，第三部分的斜率可朝向两个边缘增加。
参照图4，例示了位线的P3部分的斜率的单向增加。因此，第五位线BL4是位于单元阵列区域CAR的中心上方的中心位线。位线BL3的与位线BL4的左侧相邻的第三部分P3可具有比位线BL4的第三部分P3的斜率更大的斜率，位线BL2的与位线BL3的左侧相邻的第三部分P3可具有比位线BL3的第三部分P3的斜率更大的斜率，位线BL1的与位线BL2的左侧相邻的第三部分P3可具有比位线BL2的第三部分P3的斜率更大的斜率，并且位线BL0的与位线BL1的左侧相邻的第三部分P3可具有比位线BL1的第三部分P3的斜率更大的斜率。如上所述，位线BL0至BL8的第三部分P3的斜率可从中心向左边缘增加。
然而，与图3所示的双向情况相反，位线BL5至BL8的与位线BL4的右侧相邻的第三部分的斜率可以不变。在图4中，描述了基于位于中心的位线BL4的斜率的变化。然而，本发明不限于此。考虑到下面要描述的单元插头弯曲现象，第三部分的斜率可基于位线BL3或位线BL5朝向左边缘增加。然而，在任一种情况下，根据图4的实施方式，第三部分的斜率可仅朝向一个边缘增加。
以上描述了当一条位线具有与其相邻的位线不同的形状时的弯曲结构。在一个实施方式中，也可以以位线组为单位提供弯曲结构。换句话说，第三部分的斜率可以以位线组为单位增加，每个位线组包括至少两条位线，并且因此当每个位线组具有与其相邻的位线组不同的形状时，也可提供弯曲结构。
例如，参照如图3所示的第三部分的斜率在两个方向上增加的实施方式，包括位线BL0和BL1的第一位线组的第三部分P3可具有比包括位线BL2和BL3的第二位线组的第三部分P3的斜率更大的斜率，并且第二位线组的第三部分P3可具有比包括位线BL4的第三位线组的第三部分P3的斜率更大的斜率。
以相同的方式，包括位线BL5和BL6的第四位线组的第三部分P3可具有比第三位线组的第三部分P3的斜率更大的斜率，并且包括位线BL7和BL8的第五位线组的第三部分P3可具有比第四位线组的第三部分P3的斜率更大的斜率。
包括在同一组中的位线的第三部分可具有相同的斜率。由于半导体存储器件可包括数百条至数千条位线，因此形成以各自包括两条或更多条位线的组为单位的弯曲结构可有利于简化制造工艺。以组为单位而不是单独地改变位线的P3部分的斜率的相同的技术概念也可应用于图4的位线具有在单个方向上增加的斜率的实施方式。
如上所述，布置在页面缓冲区域PBR与单元阵列区域CAR之间的位线的第三部分P3的斜率可朝向字线接触区域WCTR增加，使得位线可具有弯曲结构。
在下文中，将描述具有上述弯曲结构的位线与单元插头之间的垂直连接结构。
图5是沿图1的线A-A'截取的截面图。图6是沿图2的线A-A'截取的截面图。
参照图5和图6，可在单元阵列区域CAR中形成单元插头CP0至CP8。单元插头CP0至CP8可从如图1和图2所示的基板SUB向上延伸穿过绝缘层ILD和导电层CL。单元插头CP0至CP8中的每一个可包括沟道层和围绕沟道层的存储层。存储层可形成在穿过绝缘层和导电层的沟道孔中。存储层可具有包括阻挡绝缘层、数据存储层和隧穿绝缘层的多层结构。例如，存储层可具有氧化物层/氮化物层/氧化物层的多层结构。如图5和图6所示，一个单元插头和一个接触插头被例示为联接到一条位线。然而，应当理解，沿着位线(例如，Y轴方向)以有规律的间隔分隔开的多个单元插头可联接到一条位线。另外，应当理解，沿着位线以有规律的间隔分隔开的多个接触插头可联接到一条位线。为了便于说明，在图5和图6中，假设总共九条位线BL0至BL8(即，n＝8)沿着x轴方向在一个单元阵列区域CAR上方以有规律的间隔分隔开，并且假设对应的九个单元插头CP0至CP8沿着X轴方向在一行间隔开，并经由九个对应的接触插头CTP0至CTP8联接到位线。然而，本发明不限于此，并且在实际的半导体器件中，可布置的多条位线和对应的单元插头和接触插头以及单行中的X轴方向可变化。
单元插头CP0至CP8可由于在半导体存储器件的制造工艺期间引起的各种应力而被弯曲。例如，半导体存储器件的制造工艺可包括形成包括绝缘层ILD和牺牲层的堆叠结构的工艺、形成穿过堆叠结构的单元插头CP0至CP8的工艺、以阶梯方式对堆叠结构进行构图的工艺、形成覆盖阶梯式堆叠结构的绝缘层IL的工艺、形成穿过堆叠结构的狭缝SI的工艺、通过经由狭缝SI去除牺牲层来形成开口并且利用导电层CL填充开口的工艺。
可在覆盖阶梯式堆叠结构的绝缘层IL与形成阶梯式堆叠结构的绝缘层ILD之间施加拉力/压力。因此，单元插头CP0至CP8可朝向字线接触区域WCTR弯曲。所述力可随着更多绝缘层ILD被堆叠以形成堆叠结构而增加。具体地，所述力可朝向字线接触区域WCTR增加。换句话说，靠近字线接触区域WCTR的部分可经受比远离字线接触区域WCTR的部分更大的力。
因此，当字线接触区域WCTR被限定在单元阵列区域的两侧时，单元插头CP0至CP8可如图5所示在单元阵列区域CAR的靠近字线接触区域WCTR的两个边缘处双向弯曲。换句话说，单元插头可在单元阵列区域CAR的与字线接触区域WCTR相邻的两个边缘处弯曲最大，并且单元插头可朝向单元阵列区域CAR的中心弯曲较小。
在另一示例中，当字线接触区域被限定在单元阵列区域的一侧时，单元插头CP0至CP8可如图6所示在单元阵列区域CAR的靠近字线接触区域WCTR的一个边缘处单向弯曲。换句话说，单元插头可在单元阵列区域CAR的与字线接触区域WCTR相邻的一个边缘处弯曲最大，并且单元插头可朝向单元阵列区域CAR的中心(即，远离字线接触区域WCTR)弯曲较小。
考虑到单元插头CP0至CP8的弯曲趋势，接触插头CTP0至CTP8和位线BL0至BL8可从单元阵列区域CAR的中心朝向边缘(即，朝向字线接触区域WCTR)偏移。因此，当单元插头弯曲时，可通过根据实施方式的考虑到弯曲现象设计的接触插头和位线来避免错位。在接触插头CTP0至CTP8中也可能发生弯曲现象，并且可通过考虑到弯曲现象设计的位线来避免错位。上述拉力/压力可能与接触插头的弯曲现象有关。当接触插头的总高度被设计得高时，接触插头的高度也可能与接触插头的弯曲现象有关。另选地，在通过CMP工艺使绝缘层ILD平整的工艺期间可包括的步骤可能与接触插头的弯曲现象有关。
在下文中，将参照图5和图6更详细地描述接触插头的偏移结构。
根据实施方式，考虑到单元插头CP0至CP8的上述弯曲趋势，接触插头CTP0至CTP8中的至少一个可能从原始位置偏移。因此，接触插头CTP0至CTP8中的每一个的底表面可与单元插头CP0至CP8当中的对应单元插头的顶表面对齐。
根据实施方式，参照图5，图5示出发生双向弯曲现象，位于最外边缘(即，最靠近阶梯式堆叠结构)的接触插头CTP0和CTP8偏移的距离可与位于最外边缘(即，最靠近阶梯式堆叠结构)的单元插头CP0和CP8的弯曲水平对应。例如，当接触插头CP0和CP8具有较高的弯曲水平时，接触插头CTP0和CTP8可从原始位置偏移较大距离。
单元插头CP0至CP8可相对于位于单元阵列区域CAR的中心的单元插头CP4对称地弯曲，这是由于在单元阵列区域CAR的两侧(即，如上文参照图1所述的第一表面<1>和第三表面<3>)形成具有阶梯式堆叠结构的字线接触区域WCTR。
由于上述压力/拉力的影响从字线接触区域WCTR朝向单元阵列区域CAR的中心逐渐消退，所以单元插头的弯曲现象可在中心附近减小。因此，例如，位于单元阵列区域CAR的中心的接触插头CTP4可不偏移。换句话说，位于两个边缘处的接触插头CTP0和CTP8可偏移最大距离。每一个接触插头偏移的距离可在远离字线接触区域朝向中心移动的方向上逐渐减小。因此，位于中心的接触插头CTP4可不偏移。以上描述了位于中心的接触插头CTP4由于压力/拉力的影响减小而不偏移。然而，本发明不限于此。考虑到单元插头的弯曲趋势，当单元插头的弯曲水平低时，从接触插头CTP3和CTP5开始可不发生偏移(即，接触插头CTP3至CTP5可不偏移)。当单元插头的弯曲水平更低时，可从接触插头CTP2和CTP6开始不发生偏移(即，接触插头CTP2至CTP6可不偏移)。在任一种情况下，每个接触插头偏移的距离可远离字线接触区域WCTR而减小。
单元插头CP0至CP8的弯曲水平可基于单元插头的上部相对于其下部的位置的差来测量。
根据另一实施方式，参照图6，图6示出了发生单向弯曲现象，位于最外边缘(即，最靠近阶梯式堆叠结构)的接触插头CTP0偏移的距离可与位于最外边缘(即，最靠近阶梯式堆叠结构)的单元插头CP0的弯曲水平对应。例如，当单元插头CP0具有高的弯曲水平时，接触插头CTP0可从原始位置偏移较大距离。
与图5所示的双向弯曲现象相反，单元插头CP0至CP8的弯曲趋势可具有纵向不对称结构，这是由于仅在单元阵列区域CAR的一侧处(即，仅在第一表面<1>上)限定形成有阶梯式堆叠结构的字线接触区域WCTR。
由于上述压力/拉力朝向远离字线接触区域WCTR的单元阵列区域CAR的中心逐渐消退，所以可减小单元插头的弯曲现象。因此，例如，可从位于单元阵列区域CAR的中心的接触插头CTP4开始不发生偏移。换句话说，位于一个边缘的接触插头CTP0可偏移最大距离。每个接触插头偏移的距离可远离字线接触区域而减小。因此，可从位于中心的接触插头CTP4开始不发生偏移。以上描述了由于压力/拉力的影响减小而从位于中心的接触插头CTP4开始不发生偏移。然而，本发明不限于此。考虑到单元插头的弯曲趋势，当单元插头具有较低的弯曲水平时，从接触插头CTP3开始可不发生偏移(即，接触插头CTP3至CTP8可不偏移)。当弯曲水平较低时，从接触插头CTP2开始可不发生偏移(即，接触插头CTP2至CTP8可不偏移)。另一方面，从接触插头CTP5开始可不发生偏移(即，接触插头CTP5至CTP8可不偏移)。当弯曲水平较高时，从接触插头CTP6开始可不发生偏移(即，接触插头CTP6至CTP8可不偏移)。在任一种情况下，接触插头偏移的距离可远离字线接触区域WCTR而减小。
在下文中，将再次参照图5和图6描述位线的偏移结构。
根据实施方式，位线BL0至BL8中的一条或更多条的第一部分P1(图1至图4)从原始部分偏移。
根据实施方式，参照图5，图5示出了发生双向弯曲现象，位线BL0和BL8的位于最外边缘(即，最靠近阶梯式堆叠结构)的第一部分偏移的距离可与单元插头CP0和CP8的位于最外边缘(即，最靠近阶梯式堆叠结构)的弯曲水平对应。例如，当单元插头CP0和CP8具有较高的弯曲水平时，位线BL0和BL8的第一部分可从原始位置偏移较大距离。
由于上述压力/拉力的影响朝向远离字线接触区域WCTR的单元阵列区域CAR的中心逐渐消退，因此可减小单元插头的弯曲现象。因此，例如，位线BL4的位于单元阵列区域的中心的第一部分可不偏移。换句话说，位线BL0和BL8的位于两个边缘处的第一部分可偏移最大距离。位线偏移的距离可远离字线接触区域而减小。因此，位线BL4的位于中心的第一部分可不偏移。以上描述了位线BL4的位于中心的的第一部分由于压力/拉力的影响减小而不偏移。然而，本发明不限于此。当单元插头的弯曲水平低时，从位线BL3和BL5的第一部分开始可不发生偏移(即，位线BL3至BL5的第一部分可不偏移)。当弯曲水平更低时，从位线BL2和BL6的第一部分开始可不发生偏移(即，位线BL2至BL6的第一部分可不偏移)。在任一种情况下，位线的每个第一部分偏移的距离可从字线接触区域WCTR起减小。
参照图6，图6示出发生单向弯曲现象，位线BL0的位于最外边缘(即，最靠近阶梯式堆叠结构)的第一部分偏移的距离可与位于最外边缘(即，最靠近阶梯式堆叠结构)的单元插头CP0的弯曲水平对应。例如，当单元插头CP0具有高弯曲水平时，位线BL0的第一部分可从原始位置偏移大的距离。
由于上述压力/拉力的影响朝向远离字线接触区域WCTR的单元阵列区域CAR的中心逐渐消退，所以可减小单元插头的弯曲现象。因此，位线BL4的位于单元阵列区域CAR的中心的第一部分可不偏移。换句话说，位线BL0的位于一个边缘的第一部分可偏移最大距离。每条位线偏移的距离可远离字线接触区域WCTR而减小。因此，可从位线BL4的第一部分开始不发生偏移。
以上描述了由于压力/拉力的影响的减小，导致从位线BL4的位于单元阵列区域CAR的中心的第一部分开始可不发生偏移。然而，本发明不限于此。当单元插头的弯曲水平低时，从位线BL3的第一部分开始可不发生偏移(即，位线BL3至BL8的第一部分可不偏移)。当弯曲水平更低时，从位线BL2的第一部分开始可不发生偏移(即，位线BL2至BL8的第一部分可不偏移)。另选地，当单元插头具有较高的弯曲水平时，从位线BL5的第一部分开始可不发生偏移(即，位线BL5至BL8的第一部分可不偏移)。当单元插头具有更高的弯曲水平时，从位线BL6的第一部分开始可不发生偏移(即，位线BL6至BL8的第一部分可不偏移)。在任一种情况下，每条位线偏移的距离可远离字线接触区域而减小。
图7是示出根据一个实施方式的接触插头CTP0至CTP8和位线BL0至BL8的位置以及在不考虑单元插头的弯曲趋势的情况下设计的常规接触插头和位线的位置的图。此外，图8是示出根据另一实施方式的接触插头CTP0至CTP8和位线BL0至BL8的位置以及在不考虑单元插头的弯曲趋势的情况下设计的常规接触插头和位线的位置的图。在图7和图8中，根据实施方式的位置由实线表示，现有位置由虚线表示。
首先，参照图7，图7示出接触插头和位线在两个方向上偏移，除了位于中心的接触插头CTP4之外，接触插头CTP0至CTP8可按照接触插头CTP0至CTP3和CTP5至CTP8远离接触插头CTP4的顺序(即，接触插头CTP0至CTP3和CTP5至CTP8靠近字线接触区域的顺序)从原始位置偏移距离s1、s2、s3和s4。可以满足关系s1<s2<s3<s4。此外，除了位于中心的位线BL4之外，位线BL0至BL8可按照位线BL0至BL3和BL5至BL8远离位线BL4的顺序(即，位线CTP0至CTP3和CTP5至CTP8靠近字线接触区域的顺序)从原始位置偏移距离d1、d2、d3和d4。可以满足关系d1<d2<d3<d4。
参照图8，图8示出接触插头和位线在一个方向上偏移，除了从位于中心的接触插头CTP4到离字线接触区域最远的接触插头CTP8的范围内的接触插头CTP4至CTP8之外，接触插头CTP0至CTP8可按照接触插头CTP0至CTP3远离接触插头CTP4的顺序(即，接触插头CTP0至CTP3靠近字线接触区域的顺序)从原始位置偏移距离s1、s2、s3和s4。可以满足关系s1<s2<s3<s4。此外，除了从位于中心的位线BL4到离字线接触区域最远的位线BL8的范围内的位线BL4至BL8之外，位线BL0至BL8可按照位线BL0至BL3远离位线BL4的顺序(即，位线BL0至BL3接近字线接触区域的顺序)从原始位置偏移距离d1、d2、d3和d4。可以满足关系d1<d2<d3<d4。
以上描述了接触插头和位线基于位于中心的接触插头CTP4和位线BL4而偏移。然而，如上文参照图3至图6所述，本发明不限于此。
如上所述，根据实施方式，考虑到单元插头CP0至CP8的弯曲趋势，接触插头CTP0至CTP8和位线BL0至BL8可在朝向形成有阶梯式堆叠结构的字线接触区域WCTR的方向上偏移，以防止在单元插头CP0至CP8弯曲时由于单元插头CP0至CP8的位置变化而导致的错位。因此，根据实施方式，可防止位线漏电流，并由此可显著提高半导体存储器件的操作可靠性。此外，根据实施方式，可通过减少为防止由于错位引起的故障而提供的现有虚拟单元插头的数量来减小半导体存储器件的尺寸。
由于单元插头CP0至CP8位于单元阵列区域CAR中，所以包括接触插头和位线的多层金属线可仅在单元阵列区域CAR中偏移。包括页面缓冲区域PBR的外围电路区域可保持其现有布局而不经受上述偏移，从而可使设计上的改变最小化。
此外，由于位线BL0至BL8在单元阵列区域CAR和页面缓冲区域PBR上方延伸，所以与单元阵列区域CAR对应的部分可偏移，而与页面缓冲区域PBR对应的部分可不偏移。因此，位线的在单元阵列区域和页面缓冲区域之间的第三部分可被倾斜以将要偏移的第一部分联接到不偏移的第二部分。如上文参照图1至图4所述，至少一条位线可具有向外弯曲的结构。
单元阵列区域CAR的多层金属线可偏移，而页面缓冲区域PBR可不偏移并且保持其现有布局。由于单元阵列区域中的接触插头联接到与页面缓冲区域中的接触插头相同的位线，所以在上述单元阵列区域CAR中，接触插头CTP0至CTP8的偏移距离s1、s2、s3和s4可与单元阵列区域CAR中的接触插头CTP0至CTP8相对于页面缓冲区域PBR中的接触插头CT0至CT8偏移的距离对应。
这将参照图9和图10进行更详细地描述。
图9是示出根据实施方式的在单元阵列区域上方的接触插头的位置和在页面缓冲区域上方的接触插头的位置的图。
参照施加了双向偏移的图9，根据实施方式的单元阵列区域CAR中的接触插头CTP0至CTP8可根据单元插头的弯曲趋势相对于页面缓冲区域PBR中的接触插头CT0至CT8偏移。偏移方向可以是朝向形成有阶梯式堆叠结构的字线接触区域WCTR的方向。
例如，接触插头CTP5可在从单元阵列区域的中心朝向右边缘(即，朝向右字线接触区域)的方向上从接触插头CT5偏移距离s1。接触插头CTP6可在上述方向上相对于接触插头CT6偏移距离s2。接触插头CTP7可在上述方向上相对于接触插头CT7偏移距离s3。此外，接触插头CTP8可在上述方向上相对于接触插头CT8偏移距离s4。位于中心的接触插头CTP4可与单元阵列区域CAR中的接触插头CT4共线布置。
由于字线接触区域被限定在单元阵列区域的两侧，所以接触插头CTP0至CTP3和接触插头CTP5至CTP8可相对于接触插头CTP4垂直对称。更具体地，接触插头CTP3可在从单元阵列区域的中心到左边缘(即，朝向左字线接触区域)的方向上相对于接触插头CT3偏移距离s1。接触插头CTP2可在上述方向上相对于接触插头CT2偏移距离s2。接触插头CTP1可在上述方向上相对于接触插头CT1偏移距离s3。接触插头CTP0可在上述方向上相对于接触插头CT0偏移距离s4。
图10是示出根据另一实施方式的在单元阵列区域上方的接触插头的位置和在页面缓冲区域上方的接触插头的位置的图。参照被施加了单向偏移的图10，关于上文参照图9描述的接触插头CTP0至CTP4和CT0至CT4的相同描述也可应用于图10中。
在下文中，将参照图11A至图13描述用于获取根据实施方式的弯曲的位线结构的刻蚀掩模。为了便于说明，首先将描述在单元阵列区域CAR的两侧限定的存储单元，在该存储单元中限定了字线接触区域WCTR。
图11A是例示根据实施方式的可应用于图1所示的部分C的刻蚀掩模的平面图。图11B是沿图11A的线A-A'截取的刻蚀掩模的截面图，以用于说明在该刻蚀掩模下方的位线BL0至BL8。此外，图11C是沿图11A的线B-B'截取的刻蚀掩模的截面图，以用于说明在该刻蚀掩模下方形成的位线BL0至BL8。
参照图11A至图11C，可在单元阵列区域CAR和页面缓冲区域PBR上方形成第一掩模图案MP。此外，可在第一掩模图案MP的侧壁上形成间隔物SP。为了形成间隔物SP，可在第一掩模图案MP的整个表面上共形地涂覆间隔物材料层(未示出)并对其进行非均质刻蚀。间隔物材料层(未示出)可具有相对于第一掩模图案MP(例如，硅氧化物)的刻蚀选择性。间隔物材料层可通过诸如ALD或CVD的已知方法形成。
随后，在去除掩模图案MP之后，可使用间隔物SP作为刻蚀掩模来刻蚀绝缘层IL1，以形成沟槽。随后，可通过用金属材料填充沟槽来形成位线BL0至BL8。如上所述，为了便于说明，假设存在总共9条位线BL0至BL8。因此，为了形成九条位线，第一掩模图案MP可包括五个多边形图案MPa至MPe，并且间隔物SP可包括在多边形图案MPa至MPe的相应侧壁上形成的五个间隔物对SPa至Spe。
如上所述，位于单元阵列区域CAR中的位线的第一部分P1可偏移，而页面缓冲区域PBR中的位线的第二部分P2可不偏移。此外，单元阵列区域CAR和页面缓冲区域PBR之间的位线的第三部分P3的斜率可从中心向边缘增加，以便联接第一部分和第二部分。因此，可形成弯曲的位线结构。为了形成该弯曲的位线结构，根据实施方式的刻蚀掩模可被形成如下。
第一掩模图案MP的多边形图案MPa至MPe可被形成为使得单元阵列区域CAR中的多边形图案MPa至MPe中的每一个的线宽Wc可大于页面缓冲区域PBR中的多边形图案中的每一个的线宽Wp(即，Wc>Wp)。单元阵列区域CAR中的多边形图案可具有相同的线宽。另外，页面缓冲区域PBR中的多边形图案可具有相同的线宽。
同时，间隔物SP的间隔物对SPa至Spe可被形成为使得单元阵列区域CAR中的间隔物对之间的距离Sc可大于页面缓冲区域PBR中的间隔物对之间的距离Sp(即，Sc>Sp)。单元阵列区域CAR中的间隔物对可具有相同的距离。另外，页面缓冲区域PBR中的间隔物对也可具有相同的距离。
此外，由于字线接触区域WCTR被限定在单元阵列区域CAR的两侧，所以多边形图案Mpa至MPe和间隔物对SPa至Spe可相对于中心彼此垂直对称。例如，多边形图案Mpa和MPb以及多边形图案MPd和MPe可相对于位于中心的多边形图案MPc垂直对称，并且间隔物对SPa和SPb以及间隔物对SPd和SPe可相对于间隔物对SPc彼此垂直对称。当字线接触区域被限定在单元阵列区域的一侧时，刻蚀掩模可具有在形成有字线接触区域的一个方向上的弯曲结构，这将参照图13进行描述。
间隔物对SPa至Spe可具有相同的线宽。
如上所述，单元阵列区域CAR中的多边形图案的MPa至MPe的线宽以及间隔物对SPa至Spe之间的距离可大于页面缓冲区域PBR中的多边形图案的MPa至MPe的线宽以及间隔物对SPa至Spe之间的距离，并且多边形图案Mpa至MPe以及间隔物对SPa至Spe可相对于中心垂直对称。随后，在去除多边形图案之后，可使用间隔物对作为刻蚀掩模去除绝缘层IL1以形成沟槽，并且可用金属材料填充沟槽。因此，位线BL0至BL8可被形成为使得位线BL0至BL8可如图11B所示在单元阵列区域CAR中偏移，并且可如图11C所示在页面缓冲区域PBR中不偏移。此外，位线的将偏移的第一部分P1和未偏移的第二部分P2彼此联接的第三部分P3可具有在单元阵列区域CAR与页面缓冲区域PBR之间从中心向边缘增加的斜率。因此，可获得弯曲的位线结构。
另选地，可通过直接刻蚀金属层M1而不是绝缘层IL1来形成位线BL0至BL8。图12A是当刻蚀金属层而不是图11B所示的绝缘层时的刻蚀掩模的截面图，以用于说明形成在刻蚀掩模下方的位线。此外，图12B是当刻蚀金属层而不是图11C所示的绝缘层时的刻蚀掩模的截面图，以用于说明形成在刻蚀掩模下方的位线。如图12A和图12B所示，第二掩模图案SMP可包括形成九条位线的九个多边形图案SMPa至SMPi。单元阵列区域CAR中的第二掩模图案SMP的多边形图案SMPa至SMPi中的每一个的线宽Wcs可大于页面缓冲区域PBR中的第二掩模图案SMP的多边形图案SMPa至SMPi中的每一个的线宽Wps(即，Wcs>Wps)。
单元阵列区域CAR中的第二掩模图案SMP的多边形图案SMPa至SMPi之间的距离Scs可与页面缓冲区域PBR中的第二掩模图案SMP的多边形图案SMPa至SMPi之间的距离Sps基本相同(即，Scs＝Sps)。在这点上，如上文参照图11A至图11C描述的间隔物对SPa至Spe可具有基本相同的线宽。通过使用九个多边形图案SMPa至SMPi作为刻蚀掩模来刻蚀金属层M1，可形成位线BL0至BL8，使得位线BL0至BL8可如图12A所示在单元阵列区域中偏移，并且可如图12B所示在页面缓冲区域中不偏移。此外，位线的斜率可从单元阵列区域与页面缓冲区域之间的中心向边缘增加。因此，可获得弯曲的位线结构。
通过使用上述刻蚀掩模形成弯曲的位线结构，可使外围电路区域以及页面缓冲区域的设计上的改变最小化。
图13是根据另一实施方式的可应用于图2中示出的部分C的刻蚀掩模的平面图。可提供图13的刻蚀掩模以形成单向弯曲结构，而不是上文参照图11A至图12B所述的双向弯曲结构。
除了上文参照图11A至图12B描述的刻蚀掩模现在在一个方向上而不是在两个方向上构成之外，相同的描述可应用于图13。更具体地，仅靠近限定字线接触区域的一侧的多边形图案(例如，Mpa和MPb)可在单元阵列区域中具有比在页面缓冲区域中更大的线宽(即，Wc>Wp)。另一方面，远离字线接触区域的多边形图案(例如，MPd和MPe)的线宽可保持不变。仅靠近限定字线接触区域的一侧的间隔物对可在单元阵列区域中具有比在页面缓冲区域更大的距离(例如，SPa与SPb之间的距离和SPb与SPc之间的距离)(即，Sc>Sp)。另一方面，远离字线接触区域的间隔物对之间的距离(例如，SPc与SPd之间的距离和SPd与SPe之间的距离)可保持不变。
如上所述，多边形图案的线宽和基于中心靠近字线接触区域的间隔物对之间的距离在单元阵列区域中可比在页面缓冲区域中更大。随后，在去除多边形图案之后，可使用间隔物对作为刻蚀掩模来刻蚀绝缘层以形成沟槽，并且可用金属材料填充沟槽。因此，可形成在单元阵列区域中偏移并且在页面缓冲区域中不偏移的位线，从而可形成朝向限定字线接触区域的一侧单向弯曲的位线结构。
图14是例示根据实施方式的存储系统1100的框图。
参照图14，存储系统1100可包括存储器件1120和存储控制器1110。
存储器件1120可具有上文参照图1至图13所述的结构。例如，存储器件1120可具有至少一部分位线可向外弯曲且用于形成接触插头和位线的多层金属线可在单元阵列区域中偏移的弯曲结构。此外，存储器件1120可以是包括多个闪存芯片的多芯片封装。
存储控制器1110可被配置为控制存储器件1120。存储控制器1110可包括静态随机存取存储器(SRAM)1111、中央处理器(CPU)1112、主机接口1113、误差检查和校正单元(ECC)1114和存储接口1115。SRAM 1111可用作CPU 1112的操作存储器。CPU 1112可执行用于与存储控制器1110进行数据交换的一般控制操作。主机接口1113可包括用于联接到存储系统1100的主机的数据交换协议。此外，ECC 1114可检测并校正在从非易失性存储器件1120读取的数据中包括的误差。存储接口1115可在非易失性存储器件1120与存储控制器1110之间进行连接(interface)。存储控制器1110还可包括存储代码数据的只读存储器(ROM)以与主机连接。
具有上述配置的存储系统1100可以是将存储器件1120和存储控制器1110相结合的固态硬盘(SSD)或存储卡。例如，当存储系统1100是SSD时，存储控制器1110可经由包括通用串行总线(USB)、多媒体卡(MMC)、外围组件快速互连(PCI-E)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、小型计算机小型接口(SCSI)、增强型小型磁盘接口(ESDI)和集成驱动电子(IDE)的接口协议中的一种与外部装置(例如，主机)通信。
图15是示出根据实施方式的计算系统1200的配置的框图。
参照图15，计算系统1200可包括通过系统总线1260彼此电联接的CPU 1220、RAM1230、用户接口1240、调制解调器1250和存储系统1210。此外，当计算系统1200是移动装置时，可进一步包括电池以将操作电压施加到计算系统1200。计算系统1200还可包括应用芯片组、相机图像处理器(CIS)或移动DRAM。
如上文结合图14所述，存储系统1210可包括非易失性存储器1212和存储控制器1211。
本发明提供一种改进的三维半导体器件，其减少和/或防止由单元插头弯曲现象引起的单元插头和对应的接触插头之间的错位。该改进的三维半导体器件通过显著减少或消除由于半导体存储器件的单元插头和对应的接触插头的错位而导致的故障风险，呈现出提高的操作可靠性。
此外，可增加在半导体器件中可包括的堆叠层的数量。
此外，根据实施方式，可减小位线漏电流，并且可减少虚拟单元插头的数量。
此外，根据实施方式，可减少外围电路区域的设计上的改变。
对于本领域技术人员而言显而易见的是，在不脱离本发明的精神或范围的情况下，可对本发明的上述示例性实施方式进行各种修改。因此，本发明旨在覆盖所有的这种修改，只要它们在所附权利要求及其等同物的范围内即可。
相关申请的交叉引用
本申请要求于2016年11月4日提交的韩国专利申请No.10-2016-0146710的优先权，所述韩国专利申请的全部公开内容通过引用全部合并于此。

Claims (20)

1.一种半导体存储器件，该半导体存储器件包括：
单元阵列区域，所述单元阵列区域形成在基板上；
字线接触区域；以及
页面缓冲区域，所述页面缓冲区域经由多条位线联接到所述单元阵列区域，
其中，所述多条位线中的至少一条具有朝向所述字线接触区域的弯曲结构。
2.根据权利要求1所述的半导体存储器件，其中，所述多条位线具有弯曲结构，并且所述多条位线的弯曲程度朝向所述字线接触区域增加。
3.根据权利要求1所述的半导体存储器件，其中，所述多条位线的弯曲程度在从所述单元阵列区域的中心朝向位于所述单元阵列区域的一个边缘和/或另一边缘上方的至少一条位线的方向上增加。
4.根据权利要求1所述的半导体存储器件，
其中，所述字线接触区域位于所述单元阵列区域的第一侧和所述单元阵列区域的与所述第一侧相对的第二侧中的至少一侧上，并且
其中，所述页面缓冲区域位于所述单元阵列区域的将所述第一侧与所述第二侧联接的第三侧处。
5.根据权利要求1所述的半导体存储器件，其中，所述多条位线在所述单元阵列区域和所述页面缓冲区域上方延伸。
6.根据权利要求1所述的半导体存储器件，其中，所述多条位线中的每一条包括设置在所述单元阵列区域上的第一部分、设置在所述页面缓冲区域上的第二部分以及设置在所述单元阵列区域与所述页面缓冲区域之间的第三部分，所述第三部分连接每条位线的所述第一部分和所述第二部分。
7.根据权利要求6所述的半导体存储器件，其中，所述多条位线的第三部分中的两个或更多个具有彼此不同的形状。
8.根据权利要求6所述的半导体存储器件，其中，所述多条位线的第三部分中的两个或更多个具有在从位于中心处的第三部分朝向位于一个边缘的第三部分和位于另一边缘的第三部分中的至少一个的方向上增加的斜率。
9.根据权利要求6所述的半导体存储器件，其中，所述多条位线的第一部分中的至少一个具有比所述多条位线的第二部分中的至少一个更大的线宽。
10.根据权利要求6所述的半导体存储器件，其中，第三部分中的至少一个的线宽朝向所述字线接触区域增加。
11.根据权利要求6所述的半导体存储器件，其中，第一部分之间的距离中的至少一个与第二部分之间的距离中的至少一个相同。
12.根据权利要求1所述的半导体存储器件，
其中，所述单元阵列区域包括将所述多条位线联接到所述单元阵列区域中的多个单元插头的多个第一接触插头，
其中，所述页面缓冲区域包括将所述多条位线联接到所述页面缓冲区域中的多个晶体管的多个第二接触插头，并且
其中，所述多个第一接触插头中的至少一个相对于所述多个第二接触插头向所述字线接触区域偏移。
13.根据权利要求12所述的半导体存储器件，其中，所述多个第一接触插头中的至少一个偏移的距离朝向所述字线接触区域增加。
14.根据权利要求1所述的半导体存储器件，
其中，所述字线接触区域包括阶梯式堆叠结构，并且
所述阶梯式堆叠结构通过从所述单元阵列区域延伸在所述基板上交替堆叠的层间绝缘层和导电层而形成。
15.根据权利要求1所述的半导体存储器件，
其中，所述多条位线由形成在所述单元阵列区域和所述页面缓冲区域上方的多个掩模图案和形成在所述多个掩模图案的各侧壁上的多个间隔物对形成，
其中，所述多个掩模图案中的至少一个在所述单元阵列区域中的宽度比在所述页面缓冲区域中的宽度更大，并且
其中，所述多个间隔物对中的至少一对在所述单元阵列区域中的距离比在所述页面缓冲区域中的距离更大。
16.一种半导体存储器件，该半导体存储器件包括：
单元阵列区域，所述单元阵列区域形成在基板上；
字线接触区域，所述字线接触区域从堆叠在所述单元阵列区域上的字线延伸；以及
页面缓冲区域，所述页面缓冲区域经由多条位线联接到所述单元阵列区域，
其中，所述单元阵列区域包括将所述多条位线联接到所述单元阵列区域中的多个单元插头的多个第一接触插头，
其中，所述页面缓冲区域包括将所述多条位线联接到所述页面缓冲区域中的多个晶体管的多个第二接触插头，并且
其中，所述多个第一接触插头中的至少一个相对于所述多个第二接触插头向所述字线接触区域偏移。
17.根据权利要求16所述的半导体存储器件，其中，所述多个第一接触插头中的至少一个偏移的距离朝向所述字线接触区域增加。
18.一种半导体存储器件，该半导体存储器件包括：
多个单元插头，所述多个单元插头从基板延伸；
多个导电层，所述多个导电层围绕所述多个单元插头，所述多个导电层堆叠在所述基板上并在第一方向上延伸；以及
多条位线，所述多条位线联接到所述多个单元插头并且在与所述第一方向交叉的第二方向上延伸，
其中，所述多条位线中的至少一条在所述第一方向上具有弯曲结构。
19.根据权利要求18所述的半导体存储器件，其中，所述多条位线的弯曲程度在所述第一方向上增加。
20.根据权利要求18所述的半导体存储器件，其中，所述导电层在所述第一方向上延伸以形成阶梯式结构。
CN201710610251.5A 2016-11-04 2017-07-25 半导体存储器件 Active CN108022931B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160146710A KR102633031B1 (ko) 2016-11-04 2016-11-04 반도체 메모리 소자
KR10-2016-0146710 2016-11-04

Publications (2)

Publication Number Publication Date
CN108022931A true CN108022931A (zh) 2018-05-11
CN108022931B CN108022931B (zh) 2021-11-02

Family

ID=62064112

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710610251.5A Active CN108022931B (zh) 2016-11-04 2017-07-25 半导体存储器件

Country Status (3)

Country Link
US (2) US10163927B2 (zh)
KR (1) KR102633031B1 (zh)
CN (1) CN108022931B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112582393A (zh) * 2019-09-27 2021-03-30 旺宏电子股份有限公司 半导体结构及其制造方法
CN113257832A (zh) * 2020-02-12 2021-08-13 爱思开海力士有限公司 半导体存储器装置

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9132436B2 (en) 2012-09-21 2015-09-15 Applied Materials, Inc. Chemical control features in wafer process equipment
US10256079B2 (en) 2013-02-08 2019-04-09 Applied Materials, Inc. Semiconductor processing systems having multiple plasma configurations
US9362130B2 (en) 2013-03-01 2016-06-07 Applied Materials, Inc. Enhanced etching processes using remote plasma sources
US9309598B2 (en) 2014-05-28 2016-04-12 Applied Materials, Inc. Oxide and metal removal
US9355922B2 (en) 2014-10-14 2016-05-31 Applied Materials, Inc. Systems and methods for internal surface conditioning in plasma processing equipment
US9966240B2 (en) 2014-10-14 2018-05-08 Applied Materials, Inc. Systems and methods for internal surface conditioning assessment in plasma processing equipment
US11637002B2 (en) 2014-11-26 2023-04-25 Applied Materials, Inc. Methods and systems to enhance process uniformity
US10573496B2 (en) 2014-12-09 2020-02-25 Applied Materials, Inc. Direct outlet toroidal plasma source
US9728437B2 (en) 2015-02-03 2017-08-08 Applied Materials, Inc. High temperature chuck for plasma processing systems
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
US9741593B2 (en) 2015-08-06 2017-08-22 Applied Materials, Inc. Thermal management systems and methods for wafer processing systems
US9691645B2 (en) 2015-08-06 2017-06-27 Applied Materials, Inc. Bolted wafer chuck thermal management systems and methods for wafer processing systems
US9349605B1 (en) 2015-08-07 2016-05-24 Applied Materials, Inc. Oxide etch selectivity systems and methods
US10504700B2 (en) 2015-08-27 2019-12-10 Applied Materials, Inc. Plasma etching systems and methods with secondary plasma injection
US10504754B2 (en) 2016-05-19 2019-12-10 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US10522371B2 (en) 2016-05-19 2019-12-31 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US9865484B1 (en) 2016-06-29 2018-01-09 Applied Materials, Inc. Selective etch using material modification and RF pulsing
US10629473B2 (en) 2016-09-09 2020-04-21 Applied Materials, Inc. Footing removal for nitride spacer
US10546729B2 (en) 2016-10-04 2020-01-28 Applied Materials, Inc. Dual-channel showerhead with improved profile
US9934942B1 (en) 2016-10-04 2018-04-03 Applied Materials, Inc. Chamber with flow-through source
US10163696B2 (en) 2016-11-11 2018-12-25 Applied Materials, Inc. Selective cobalt removal for bottom up gapfill
US10026621B2 (en) 2016-11-14 2018-07-17 Applied Materials, Inc. SiN spacer profile patterning
US10566206B2 (en) 2016-12-27 2020-02-18 Applied Materials, Inc. Systems and methods for anisotropic material breakthrough
US10431429B2 (en) 2017-02-03 2019-10-01 Applied Materials, Inc. Systems and methods for radial and azimuthal control of plasma uniformity
US10319739B2 (en) * 2017-02-08 2019-06-11 Applied Materials, Inc. Accommodating imperfectly aligned memory holes
US10943834B2 (en) 2017-03-13 2021-03-09 Applied Materials, Inc. Replacement contact process
US11276559B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Semiconductor processing chamber for multiple precursor flow
US11276590B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Multi-zone semiconductor substrate supports
US10497579B2 (en) 2017-05-31 2019-12-03 Applied Materials, Inc. Water-free etching methods
US10920320B2 (en) 2017-06-16 2021-02-16 Applied Materials, Inc. Plasma health determination in semiconductor substrate processing reactors
US10541246B2 (en) 2017-06-26 2020-01-21 Applied Materials, Inc. 3D flash memory cells which discourage cross-cell electrical tunneling
KR102389928B1 (ko) * 2017-06-27 2022-04-25 삼성전자주식회사 3차원 반도체 메모리 장치
US10727080B2 (en) 2017-07-07 2020-07-28 Applied Materials, Inc. Tantalum-containing material removal
US10541184B2 (en) 2017-07-11 2020-01-21 Applied Materials, Inc. Optical emission spectroscopic techniques for monitoring etching
US10043674B1 (en) 2017-08-04 2018-08-07 Applied Materials, Inc. Germanium etching systems and methods
US10297458B2 (en) 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
US10903054B2 (en) 2017-12-19 2021-01-26 Applied Materials, Inc. Multi-zone gas distribution systems and methods
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
US10854426B2 (en) 2018-01-08 2020-12-01 Applied Materials, Inc. Metal recess for semiconductor structures
US10679870B2 (en) 2018-02-15 2020-06-09 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus
US10964512B2 (en) 2018-02-15 2021-03-30 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus and methods
TWI716818B (zh) 2018-02-28 2021-01-21 美商應用材料股份有限公司 形成氣隙的系統及方法
US10593560B2 (en) 2018-03-01 2020-03-17 Applied Materials, Inc. Magnetic induction plasma source for semiconductor processes and equipment
US10319600B1 (en) 2018-03-12 2019-06-11 Applied Materials, Inc. Thermal silicon etch
US10497573B2 (en) 2018-03-13 2019-12-03 Applied Materials, Inc. Selective atomic layer etching of semiconductor materials
US10573527B2 (en) 2018-04-06 2020-02-25 Applied Materials, Inc. Gas-phase selective etching systems and methods
US10490406B2 (en) 2018-04-10 2019-11-26 Appled Materials, Inc. Systems and methods for material breakthrough
US10699879B2 (en) 2018-04-17 2020-06-30 Applied Materials, Inc. Two piece electrode assembly with gap for plasma control
US10886137B2 (en) 2018-04-30 2021-01-05 Applied Materials, Inc. Selective nitride removal
US10755941B2 (en) 2018-07-06 2020-08-25 Applied Materials, Inc. Self-limiting selective etching systems and methods
US10872778B2 (en) 2018-07-06 2020-12-22 Applied Materials, Inc. Systems and methods utilizing solid-phase etchants
US10672642B2 (en) 2018-07-24 2020-06-02 Applied Materials, Inc. Systems and methods for pedestal configuration
US11049755B2 (en) 2018-09-14 2021-06-29 Applied Materials, Inc. Semiconductor substrate supports with embedded RF shield
US10892198B2 (en) 2018-09-14 2021-01-12 Applied Materials, Inc. Systems and methods for improved performance in semiconductor processing
US11062887B2 (en) 2018-09-17 2021-07-13 Applied Materials, Inc. High temperature RF heater pedestals
US11417534B2 (en) 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal
US11682560B2 (en) 2018-10-11 2023-06-20 Applied Materials, Inc. Systems and methods for hafnium-containing film removal
US11121002B2 (en) 2018-10-24 2021-09-14 Applied Materials, Inc. Systems and methods for etching metals and metal derivatives
KR102706729B1 (ko) * 2018-11-02 2024-09-19 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 패턴 형성방법
US11437242B2 (en) 2018-11-27 2022-09-06 Applied Materials, Inc. Selective removal of silicon-containing materials
US11721527B2 (en) 2019-01-07 2023-08-08 Applied Materials, Inc. Processing chamber mixing systems
US10920319B2 (en) 2019-01-11 2021-02-16 Applied Materials, Inc. Ceramic showerheads with conductive electrodes
US11011209B2 (en) * 2019-10-01 2021-05-18 Sandisk Technologies Llc Three-dimensional memory device including contact-level bit-line-connection structures and methods of making the same
JP2022037583A (ja) 2020-08-25 2022-03-09 キオクシア株式会社 半導体装置およびフォトマスク

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030102515A1 (en) * 1997-08-22 2003-06-05 Luan Tran Memory cell arrays
CN1902713A (zh) * 2003-12-31 2007-01-24 桑迪士克股份有限公司 用于非易失性存储器的灵活和区域有效的列冗余
US20080101120A1 (en) * 2006-10-23 2008-05-01 Samsung Electronics Co., Ltd. Method of programming multi-pages and flash memory device of performing the same
CN101483194A (zh) * 2007-11-08 2009-07-15 三星电子株式会社 垂直型非易失性存储器器件及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5864496A (en) * 1997-09-29 1999-01-26 Siemens Aktiengesellschaft High density semiconductor memory having diagonal bit lines and dual word lines
US6967365B2 (en) * 2003-07-15 2005-11-22 Texas Instruments Incorporated Ferroelectric memory cell with angled cell transistor active region and methods for fabricating the same
JP4580787B2 (ja) 2005-03-16 2010-11-17 株式会社東芝 半導体記憶装置およびその形成方法
KR100927396B1 (ko) 2007-03-29 2009-11-19 주식회사 하이닉스반도체 반도체 메모리 장치
JP2009141278A (ja) * 2007-12-10 2009-06-25 Toshiba Corp 不揮発性半導体記憶装置
KR101166069B1 (ko) 2011-01-28 2012-07-19 주식회사 루셈 씨오에프형 반도체 패키지 및 이를 위한 테이프 배선 기판
KR102031187B1 (ko) * 2012-10-05 2019-10-14 삼성전자주식회사 수직형 메모리 장치
KR102004242B1 (ko) 2013-12-13 2019-07-26 삼성전자주식회사 반도체 소자 및 그의 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030102515A1 (en) * 1997-08-22 2003-06-05 Luan Tran Memory cell arrays
CN1902713A (zh) * 2003-12-31 2007-01-24 桑迪士克股份有限公司 用于非易失性存储器的灵活和区域有效的列冗余
US20080101120A1 (en) * 2006-10-23 2008-05-01 Samsung Electronics Co., Ltd. Method of programming multi-pages and flash memory device of performing the same
CN101483194A (zh) * 2007-11-08 2009-07-15 三星电子株式会社 垂直型非易失性存储器器件及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112582393A (zh) * 2019-09-27 2021-03-30 旺宏电子股份有限公司 半导体结构及其制造方法
CN113257832A (zh) * 2020-02-12 2021-08-13 爱思开海力士有限公司 半导体存储器装置
CN113257832B (zh) * 2020-02-12 2024-05-14 爱思开海力士有限公司 半导体存储器装置

Also Published As

Publication number Publication date
CN108022931B (zh) 2021-11-02
KR20180050042A (ko) 2018-05-14
US10163927B2 (en) 2018-12-25
US20190081073A1 (en) 2019-03-14
US10483281B2 (en) 2019-11-19
US20180130818A1 (en) 2018-05-10
KR102633031B1 (ko) 2024-02-05

Similar Documents

Publication Publication Date Title
CN108022931A (zh) 半导体存储器件
JP6829552B2 (ja) 補助ビットラインを含む半導体素子およびその製造方法
US10141332B2 (en) Manufacturing method for semiconductor device having hole penetrating stack structure
US9870991B1 (en) Semiconductor device
CN103681806B (zh) 半导体装置及其制造方法
US9564451B1 (en) Semiconductor device and manufacturing method thereof
US9165820B2 (en) Integrated circuit devices including interconnections insulated by air gaps and methods of fabricating the same
CN109216366A (zh) 三维半导体器件及其制造方法
CN103855165A (zh) 半导体存储器件及其制造方法
CN102201416A (zh) 三维半导体装置及其制造方法
JP2012094869A (ja) ３次元半導体記憶素子
CN102867831A (zh) 半导体器件及其制造方法
US10217760B2 (en) Semiconductor device and method of manufacturing the same
US10483203B2 (en) Semiconductor memory device having pads of varying widths
US8754395B1 (en) Semiconductor device and method of manufacturing the same
US20210098479A1 (en) Vertical non-volatile memory device
US9543230B2 (en) Semiconductor device and method of manufacturing the same
CN109801915B (zh) 半导体器件及其制造方法
US10756112B2 (en) Etchant composition, method of manufacturing semiconductor device using the same, and semiconductor device
US9455265B2 (en) Semiconductor 3D stacked structure and manufacturing method of the same
KR20230099759A (ko) 3차원 반도체 메모리 장치 및 이를 포함하는 전자 시스템

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant