KR100927396B1 - 반도체 메모리 장치 - Google Patents

Abstract

본 발명은 쉐어드 비트라인 구조의 반도체 메모리 장치에서 비트라인과 센스앰프를 연결하기 위한 연결부의 저항값을 줄일 수 있는 반도체 메모리 장치를 제공하기 위한 것으로, 이를 위해 본 발명은 데이터 신호를 감지증폭하기 위한 센스앰프; 입력된 어드레스에 대응하는 다수의 제1 워드라인과, 상기 다수의 제1 워드라인중 선택된 워드라인에 대응하는 데이터 신호를 상기 센스앰프로 전달하기 위한 제1 연결부를 구비한 제1 셀어레이; 및 상기 어드레스에 대응하는 다수의 제2 워드라인과, 상기 다수의 제2 워드라인중 선택된 워드라인에 대응하는 데이터 신호를 상기 센스앰프로 전달하기 위한 제2 연결부를 구비한 제2 셀어레이를 구비하는 반도체 메모리 장치를 제공한다.

반도체, 메모리, 셀어레이, 연결부, 저전압.

Description

반도체 메모리 장치{SEMICONDUCTOR MEMORY DEVICE}

도1은 반도체 메모리 장치의 회로도.

도2는 본 발명의 바람직한 실시예에 따른 반도체 메모리 장치의 블럭구성도.

도3은 도2에 도시된 반도체 메모리 장치의 동작파형도.

도4은 종래기술에 의한 셀 레이아웃도.

도5는 본 발명의 바람직한 실시예에 따른 반도체 메모리 장치의 셀 레이아웃도.

* 도면의 주요부분에 대한 부호의 설명 *

110A, 120A: 워드라인 드라이버 100A: 셀어레이

110B, 120B: 워드라인 드라이버 100B: 셀어레이

200A, 200B: 센스앰프 제어부 300A, 300B: 연결부

400 : 비트라인 센스앰프 500: 비트라인 프리차지부

본 발명은 반도체 메모리 장치에 관한 것으로, 특히 반도체 메모리 장치의 비트라인 센스앰프와 셀어레이를 연결하는 연결부에 관한 것이다.

반도체 메모리 장치는 데이터를 저장하기 위한 반도체 장치이다. 기술이 발달하면서 최소한의 면적으로 최대한 많은 데이터를 반도체 메모리 장치에 저장하기를 요구받아 왔다. 따라서 반도체 메모리 장치를 구성하는 단위셀은 데이터를 저장할 수 있는 한 최대한 작게 설계된다. 단위셀에 저장된 데이터의 신호도 매우 작기 때문에 이를 외부로 출력하기 위해서는 증폭하는 센스앰프가 필요하다.

일반적으로 반도체 메모리 장치는 단위셀의 데이터를 감지 증폭하기 위해 비트라인 센스앰프를 구비하고 있다. 다수의 단위셀이 그룹된 셀어레이에 비트라인 센스앰프가 배치되어, 대응하는 셀어레이에 저장된 데이터신호를 감지 증폭하고 있다.

이전에는 셀어레이마다 대응하는 센스앰프가 배치되었으나, 보다 반도체 메모리 장치의 회로면적을 줄이기 위해서, 이웃한 셀어레이에 하나의 센스앰프가 공유되는 쉐어드 비트라인 센스앰프구조가 최근에는 널리 사용되고 있다. 쉐어드 비트라인 센스앰프 구조는 비트라인 센스앰프가 이웃한 2개의 센스앰프에 각각 공유되고 있기 때문에, 데이터 억세스가 일어나는 셀어레이와 공유된 비트라인 센스앰프와 연결하기 위한 스위치와, 데이터 억세스가 일어나지 않는 셀어레이와 공유된 비트라인 센스앰프를 분리하는 스위치가 필요하다. 비트라인 센스앰프를 구비하는 센스앰프부는 전술한 스위치를 위한 모스트랜지스터까지 구비해야 하기 때문에 많 은 회로면적을 차지하게 된다.

도1은 반도체 메모리 장치의 회로도이다.

도1에 도시된 바와 같이, 반도체 메모리 장치는 셀어레이(10A,10B)와, 워드라인 드라이버(11A, 12A, 11B, 12B)와, 센스앰프 제어부(20A, 20B)와, 연결부(30A,30B), 비트라인 센스앰프(40)을 구비한다.

셀어레이(10A,10B)는 다수의 워드라인과 비트라인이 교차하면서 배치되고, 교차되는 지점마다 하나의 단위셀을 구비하고 있다. 워드라인 드라이버(11A, 12A, 11B, 12B)는 셀어레이(10A,10B)에 있는 워드라인을 드라이빙 하기 위한 블럭이다.센스앰프 제어부(20A, 20B)는 센스앰프에 구동전압을 제공하기 위한 회로블럭이다. 연결부(30A,30B)는 셀어레이(10A,10B)와 비트라인 센스앰프(40)을 연결하기 위한 회로블럭이다.

도1에 도시된 바와 같이, 쉐어드 비트라인 구조에서는 하나의 센스앰프가 이웃한 셀어레이와 연결되려면, 연결부(30A,30B)를 거쳐야 한다. 연결부(30A,30B)는 모스트랜지스터로 구현되는데, 비트라인 센스앰프는 최대한 비트라인에 인가된 신호를 빠르게 감지증폭하기 위해서 구동능력이 큰 모스트랜지스터로 구현된다. 따라서 연결부(30A,30B)를 구성하는 모스트랜지스터는 상대적으로 작은 회로면적으로 구현되고, 그러다 보니 채널폭이 작게 설계된다. 그러나, 연결부를 통한 누설전류를 줄이기 위해서는 채널길이는 상대적으로 크게 설계하기 때문에 결과적으로 연결부를 구성하는 모스트랜지스터의 턴온저항은 증가할 수 밖에 없다. 이러다 보니 센스앰프에서 보다 빠르게 감지 증폭하려고 해도 연결부의 저항값이 증가된 상태이기 때문에, 빠르게 감지 증폭동작을 수행할 수 없다.

본 발명은 전술한 문제를 해결하기 위해, 연결부의 저항값을 줄일 수 있는 반도체 메모리 장치를 제공함을 목적으로 한다.

본 발명은 데이터 신호를 감지증폭하기 위한 센스앰프; 입력된 어드레스에 대응하는 다수의 제1 워드라인과, 상기 다수의 제1 워드라인중 선택된 워드라인에 대응하는 데이터 신호를 상기 센스앰프로 전달하기 위한 제1 연결부를 구비한 제1 셀어레이; 및 상기 어드레스에 대응하는 다수의 제2 워드라인과, 상기 다수의 제2 워드라인중 선택된 워드라인에 대응하는 데이터 신호를 상기 센스앰프로 전달하기 위한 제2 연결부를 구비한 제2 셀어레이를 구비하는 반도체 메모리 장치를 제공한다.

또한, 상기 제1 연결부는 상기 제1 워드라인과 교차하며, 상기 제1 워드라인중 선택된 워드라인의 데이터를 전달하기 위한 비트라인과 상기 센스앰프를 연결하기 위한 제1 모스트랜지스터를 구비하며, 상기 제1 모스트랜지스터의 벌크전압은 접지전압보다 더 낮은 것을 특징으로 한다.

또한, 상기 제1 모스트랜지스터의 벌크단에 서로 다른 벌크전압을 제공하기 위한 벌크전압 제공부를 더 구비하는 것을 특징으로 한다.

또한, 상기 벌크전압 제공부는 상기 접지전압보다 더 낮은 제1 벌크전압을 상기 제1 모스트랜지스터가 턴오프되었을 때에 상기 제1 모스트랜지스터의 벌크전압으로 제공하기 위한 제2 모스트랜지스터; 및 상기 제1 벌크전압보다 더 낮은 레벨의 제2 벌크전압을 상기 제1 모스트랜지스터가 턴온되었을 때 상기 제1 모스트랜지스터의 벌크전압으로 제공하기 위한 제3 모스트랜지스터를 구비하는 것을 특징으로 한다.

본 발명은 반도체 메모리 장치의 비트라인 센스앰프를 연결하기 위한 연결용 모스트랜지스터를 센스앰프부의 내에서 제거하고, 셀어레이에 배치하는 것이 특징이다. 특히 셀어레이 영역에서 더미 영역을 활용함으로서, 회로면적의 증가는 이루어지지 않게 되지만, 연결부의 저항값을 줄일 수 있다. 또한, 셀어레이에 배치된 연결부의 모스트랜지스터의 벌크 바이어스 전압을 제어하여 턴오프 전류를 줄일 수 있다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도2는 본 발명의 바람직한 실시예에 따른 반도체 메모리 장치의 블럭구성도이다.

도2에 도시된 바와 같이, 본 실시예에 따른 반도체 메모리 장치는 셀어레이(100A,100B)와, 워드라인 드라이버(110A, 120A, 110B, 120B)와, 센스앰프 제어 부(200A, 200B)와, 연결부(300A,300B), 비트라인 센스앰프(400)을 구비한다.

셀어레이(100A,100B)는 다수의 워드라인과 비트라인이 교차하면서 배치되고, 교차되는 지점마다 하나의 단위셀을 구비하고 있다. 워드라인 드라이버(110A, 120A, 110B, 120B)는 셀어레이(100A,100B)에 있는 워드라인을 드라이빙 하기 위한 블럭이다. 센스앰프 제어부(200A, 200B)는 센스앰프에 구동전압을 제공하기 위한 회로블럭이다. 연결부(300A,300B)는 셀어레이(100A,100B)와 비트라인 센스앰프(400)을 연결하기 위한 회로블럭이다.

특히, 본 실시예에 따른 반도체 메모리 장치는 연결부(300A,300B)를 구성하는 모스트랜지스터(SC1 ~ SC8)를 셀어레이 영역에 배치하는 것이 특징이다. 셀어레이 영역(100A,100B)에 연결부(300A,300B)를 구성하는 모스트랜지스터(SC1 ~ SC8)가 배치됨으로서, 연결부의 모스트랜지스터 채널의 폭을 도1에 도시된 경우보다 상대적으로 넓게 할 수 있다. 채널의 폭이 커짐으로 인하여 누설 전류가 증가하는 문제가 있을 수 있는데, 이를 해결하기 위해 연결부의 모스트랜지스터는 벌크전압으로 접지전압보다 더 낮은 저전압을 사용한다. 이렇게 벌크전압이 저전압이 됨으로 해서 문턱전압이 증가되고, 그로 인해 연결부의 모스트랜지스터로 인한 누설전류를 줄일 수 있게 된다.

이를 위해 연결부의 모스트랜지스터의 벌크단에 서로 다른 벌크전압을 제공하기 위해 벌크전압 제공부(300A)를 구비한다. 벌크전압 제공부(300A)는 인버터(I1)의 출력단에 연결되는 모스트랜지스터(T1)와, 인터버(I1)의 입력단에 연결되는 모스트랜지스터(T2)를 구비하게 된다. 모스트랜지스터(T1)를 통해 연결부의 모스트랜지스터의 벌크단에 저전압(VDD_N)을 제공한다. 모스트랜지스터(T2)는 저전압(VDD_TEST)를 연결부의 모스트랜지스터의 벌크단에 제공하기 위한 것이다.

즉, 모스트랜지스터(T1)는 접지전압보다 더 낮은 제1 벌크전압(VBB_N)을 연결부의 모스트랜지스터가 턴오프되었을 때에 벌크전압으로 제공하기 위한 것이다. 또한, 모스트랜지스터(T2)는 제1 벌크전압(VBB_N)보다 더 낮은 레벨의 제2 벌크전압(VBB_TEST)을 연결부의 모스트랜지스터가 턴온되었을 때 벌크전압으로 제공하기 위한 것이다.

또한 연결부의 모스트랜지스터는 셀어레이에서 더미 영역에 있는 모스트랜지스터를 사용한다. 더미영역은 셀어레이에 필요한 워드라인을 배치시키고, 양 측면에 남는 영역을 말한다. 더미영역에는 셀어레이에 필요한 워드라인 이외의 추가적인 워드라인이 배치된다. 이렇게 더미영역에 추가의 워드라인을 배치시키는 것은 셀어레이의 가장자리에 있는 워드라인은 가운데 영역에 있는 워드라인보다 공정을 거치면서 특성이 좋이 않게 제조될 가능성이 높기 때문이다. 그러나, 연결부의 모스트랜지스터는 셀어레이의 단위셀을 이루는 모스트랜지스터로서 요구되는 특성보다 좀 나빠져도 연결동작을 수행할 수 있다.

또한 연결부의 모스트랜지스터를 셀어레이의 더미 영역을 이용하기 때문에, 도1의 경우보다 상대적으로 채널의 길이가 짧아지면, 그로 인해 저항값이 줄어들게 되어 비트라인 센스앰프의 센싱속도가 향상된다. 따라서 데이터 억세스 속도를 증가시킬 수 있는 것이다.

만약, USD 테스트를 할 경우 연결부의 모스트랜지스터 채널길이가 작아져 ㄴ 누설전류가 증가할수 있다. 여기서 USD (unlimited sensing delay) 테스트를 간단히 설명하며, 워드라인과 스토리지 노드, 워드라인과 비트라인간의 마이크로 브릿지(제조공정상에 나타나는 게이트의 뾰족한 형상)에 대한 특성에 대한 테스트이다.

이 테스트를 수행할 때에 연결부의 모스트랜지스터를 턴오프시키는데, 채널의 길이가 줄어듦으로 해서 누설전류가 증가하게 되면 테스트를 정상적으로 진행하기 어렵다. 이를 해결하기 위해 본 발명에서는 USD 테스트시 연결부의 모스트랜지스터의 벌크 바이어스 전압을 상향시키고 이를 통해 누설전류를 줄이른 방법을 적용한다.

자세하게 내용을 살펴보면 주변영역에 인버터와 2개의 모스트랜지스터를 구비하여 VBB_N, VBB_TEST 전압을 제공할 수 있게 하였다. VBB_N은 저전압레벨로 VBB_TEST 전압에 비해 더 낮은 레벨로 설정한다. 즉 연결부 모스트랜지스터의 ㄱ게게이트에 하이레벨이 인가되어 스위치가 턴온되었을 때에 VBB_N를 이용하여 벌크바이어스 전압레벨을 높여서 연결부 모스트랜지스터의 문턱전압을 높여서 셀어레이의 비트라인과 비트라인 센스앰프와의 누설전류을 줄여 준다.

도3은 도2에 도시된 반도체 메모리 장치의 동작파형도이다. 도3에 VBB_N, VBB_TEST 전압이 연결부의 모스트랜지스터의 벌크단으로 제공되는 파형이 도시되어 있다.

도4은 종래기술에 의한 셀 레이아웃도이다. 도5는 본 발명의 바람직한 실시예에 따른 반도체 메모리 장치의 셀 레이아웃도이다.

도4에 도시된 바와 같이, 종래기술에 의한 셀 레이아웃에서는 워드라인과 비 트라인이 교차하면서 일직선 형태로 배치하였다. 그러나, 도5에 도시된 바와 같이, 본 실시예에 따른 반도체 메모리 장치는 셀어레이에서 비트라인을 약간 구부려서 배치시킨다. 이렇게 구부려서 배치시킴으로서, 연결부를 구성하는 모스트랜지스터의 채널 길이를 원하는 길이로 만들 수 있다. 물론 구부려진 곳을 이용하여 연결부의 모스트랜지스터를 배치시킬 수도 있는 것이다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

본 발명에 의해서 센스앰프가 배치되는 영역의 회로면적을 줄일 수 있다. 또한 비트라인 센스앰프와 셀어레이의 비트라인간을 연결하기 위한 연결부에 의해 생기는 저항값을 줄일 수 있다.

Claims (4)

1. 데이터 신호를 감지증폭하기 위한 센스앰프;

   입력된 어드레스에 대응하는 다수의 제1 워드라인과, 상기 다수의 제1 워드라인중 선택된 워드라인에 대응하는 데이터 신호를 상기 센스앰프로 전달하기 위한 제1 연결부를 구비한 제1 셀어레이 - 상기 제1 연결부는 상기 제1 셀어레이의 더미 영역에 배치됨 - ; 및

   상기 어드레스에 대응하는 다수의 제2 워드라인과, 상기 다수의 제2 워드라인중 선택된 워드라인에 대응하는 데이터 신호를 상기 센스앰프로 전달하기 위한 제2 연결부를 구비한 제2 셀어레이 - 상기 제1 연결부는 상기 제1 셀어레이의 더미 영역에 배치됨 -

   를 구비하는 반도체 메모리 장치.
2. 제 1 항에 있어서,

   상기 제1 연결부는

   상기 제1 워드라인과 교차하며, 상기 제1 워드라인중 선택된 워드라인의 데이터를 전달하기 위한 비트라인과 상기 센스앰프를 연결하기 위한 제1 모스트랜지스터를 구비하며,

   상기 제1 모스트랜지스터의 벌크전압은 접지전압보다 더 낮은 것을 특징으로 하는 반도체 메모리 장치.
3. 제 2 항에 있어서,

   상기 제1 모스트랜지스터의 벌크단에 서로 다른 벌크전압을 제공하기 위한 벌크전압 제공부를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
4. 제 3 항에 있어서,

   상기 벌크전압 제공부는

   상기 접지전압보다 더 낮은 제1 벌크전압을 상기 제1 모스트랜지스터가 턴오프되었을 때에 상기 제1 모스트랜지스터의 벌크전압으로 제공하기 위한 제2 모스트랜지스터; 및

   상기 제1 벌크전압보다 더 낮은 레벨의 제2 벌크전압을 상기 제1 모스트랜지스터가 턴온되었을 때 상기 제1 모스트랜지스터의 벌크전압으로 제공하기 위한 제3 모스트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 장치.

Images