CN107979373A

CN107979373A - 低功耗低计算率的时钟失配校准方法及电路

Info

Publication number: CN107979373A
Application number: CN201711294559.XA
Authority: CN
Inventors: 邱雷
Original assignee: Wuhan University of Technology WUT
Current assignee: Wuhan University of Technology WUT
Priority date: 2017-12-08
Filing date: 2017-12-08
Publication date: 2018-05-01

Abstract

本发明公开了一种低功耗低计算率的时钟失配校准方法及电路，所述方法包括误差提取：对输入的每个通道内的采样信号进行累加、求和、平均处理，得到每个通道的直流电平J(t)；误差纠正：将相邻两个通道的直流电平J(t)输入分数滤波器进行迭代式调节的滤波处理，直至两个通道的直流电平J(t)相等后输出。所述电路包括多通道模数转换器、时钟缓冲模块和自适应数字分数延时滤波器。本发明研究了不同长度内插滤波器与偏移误差杂散抑制比的关系，可以将偏移误差杂散抑制到‑70dB，并且，校准的频率范围包含95％的奈奎斯特带宽，具有低功耗，高性能的优点。

Description

低功耗低计算率的时钟失配校准方法及电路

技术领域

本发明涉及模数转换集成电路领域，具体涉及多通道时间交织ADC数字后端的时钟偏移校准技术，更具体地指一种低功耗低计算率的时钟失配校准方法及电路。

背景技术

目前，高质量多媒体以及高速通信的需求日益增长，数模转换器(ADC)的设计正在朝着高精度，高采样率以及低功耗的方面发展。其中，低功耗的设计对于便携式设备尤为重要，例如便携式示波器，医疗仪器。以往的由于工艺的限制，这类仪器数据采集芯片功耗较大，因此很难实现便携式。随着先进的CMOS工艺的出现(65nm，40nm，28nm等等)，低功耗超高速多通道的ADC具有了可实现性。因此，也为便携式设备的实现提供了机会。

为了实现超高速采样的ADC系统，一般都需要采用多通道ADC，实现并行采样来增大ADC系统总体的采样速度。然而，对于传统的多通道时间交织ADC来说，通道间的失配，尤其是采样时钟相位失配，大大地增加了系统设计的复杂性。大量的国内外学者研究该失配的校准技术，也取得了一些解决方案，然而，真正可以应用上芯片的低成本的方案很少，或者是校准技术的复杂性太高。目前，业界最先进的全数字时钟偏移校准电路功耗也为32mW(工作在1.62GS/s，分辨率为10比特)，且带宽损失为8％左右。

发明内容

本发明的目的是针对上述技术问题，提高校准电路的功耗以及性能，本发明提出了一种低功耗低计算率的时钟失配校准方法及电路。

为实现上述目的，本发明所设计的低功耗低计算率的时钟失配校准方法，其特殊之处在于，包括误差提取步骤和误差纠正步骤，

所述误差提取的步骤为对输入的每个通道内的采样信号进行累加、求和、平均处理，得到每个通道的直流电平J(t)；

所述误差纠正的步骤为将相邻两个通道的直流电平J(t)输入分数滤波器进行迭代式调节的滤波处理，直至两个通道的直流电平J(t)相等后表示校准完成。

优选地，所述误差纠正步骤中更新分数滤波器的系数采用一阶线性逼近的方法。

一种实现上述低功耗低计算率的时钟失配校准方法的电路，其特征在于：包括多通道模数转换器、时钟误差数字提取电路和自适应数字分数延时滤波器；

所述多通道模数转换器用于分别采集若干个输入通道的输入信号；

所述时钟缓冲模块用于对若干个输入通道的时钟信号进行缓冲；

所述时钟误差数字提取电路用于对采集到的信号进行累加求平均以提取误差值；

所述自适应数字分数延时滤波器用于对输入信号在数字域补偿时钟偏移误差。

进一步地，所述自适应数字分数延时滤波器包括FIR分数滤波器和若干个内插滤波器，所述内插滤波器在相邻通道直接产生滤波器的内插抽头。

所述自适应数字分数延时滤波器补偿时钟偏移误差通过更新FIR分数滤波器系数的方法实现。

更进一步地，所述自适应数字误差校准滤波器中FIR分数滤波器的长度为5。

更进一步地，所述内插滤波器的长度为32。

相对于现有技术，本发明的突出性特点在于：

(1)本发明基于抽头内插的自适应分数延时FIR滤波器，且系数关于中心抽头对称，符号相反。该滤波器的抽头长度可变，精度可随着要求进行调节。

(2)本发明使用了抽头内插，内插函数为固定系数FIR滤波器，长度可变，精度可控。该系统是一个闭环回路，采样时间偏差的校准过程就是一个自适应滤波器的迭代收敛过程。

(3)本发明研究了不同长度内插滤波器与偏移误差杂散抑制比的关系，可以将偏移误差杂散抑制到-70dB，并且，校准的频率范围包含95％的奈奎斯特带宽。

(4)本发明具有低功耗，高性能的优点。

附图说明

图1为本发明低功耗低计算率的时钟失配校准电路的结构图。

图2为图1中自适应数字分数延时滤波器结构图。

图3为适应数字分数延时滤波器的抽头数量与时钟偏移杂散抑制比的关系图。

图4为发明实例中抽头长度为5的自适应滤波器系数。

图5为发明实例中输入信号频率与ADC系统杂散动态范围(SFDR)的关系。

图6为通道失配校准之前，ADC的输出频谱(输入信号为458MHz)。

图7为通道失配校准之后，ADC的输出频谱(输入信号为458MHz)。

图中：多通道模数转换器1，时钟缓冲模块2，时钟误差数字提取电路3，自适应数字分数延时滤波器4。

具体实施方式

以下结合附图和具体实施例对本发明作进一步的详细描述。

如图1所示，本发明提出一种低功耗低计算率的时钟失配校准电路，包括多通道模数转换器1、时钟缓冲模块2、时钟误差数字提取电路3和自适应数字分数延时滤波器4。多通道模数转换器1用于分别采集若干个输入通道的输入信号；时钟缓冲模块2用于对若干个输入通道的时钟信号进行缓冲；时钟误差数字提取电路3对采集到的信号进行累加求平均以提取误差值；自适应数字分数延时滤波器4用于对输入信号在数字域补偿时钟偏移误差。自适应数字分数延时滤波器4包括自适应数字FIR滤波器和多个内插滤波器，内插滤波器在相邻通道直接产生滤波器的内插抽头。

本发明提出一种基于上述低功耗低计算率的时钟失配校准电路的校准方法，包括误差提取步骤和误差纠正步骤：误差提取的步骤为对输入的每个通道内的采样信号进行累加、求和、平均处理，得到每个通道的直流电平J(t)；误差纠正的步骤为将相邻两个通道的直流电平J(t)输入分数滤波器进行迭代式调节的滤波处理，直至两个通道的直流电平J(t)相等后输出。

本发明工作时，输入的模拟信号经过不同开关的采样保持，经由多通道模数转换器1量化。由于采用不同的开关采样，量化的数字信号存在着时钟相位误差。各个通道经过对采样的信号的累加，求和，取平均，可以得到一个直流电平J(t)。这个直流电平反映了之中相位的偏移关系。将相邻的两个通道的直流电平值J(t₀)、J(t₁)送入自适应数字分数延时滤波器4，迭代式地调节分数延时滤波器的系数。最终，输出的数字信号的时钟相位误差被补偿。此外，该系统是一个稳定的迭代系统，系统最终会收敛，即直流电平J(t₀)和J(t₁)相等。

在本发明的一个应用中，两通道时间交织逐次逼近ADC的整体采样率为1GS/s，其中每一个子通道的采样率为500MS/s，分辨率为10比特。自适应数字校准滤波器的抽头长度为5，内插滤波器的长度为32，可以取得70dB失配杂散抑制比。该系统采用低功耗CMOS 65nm工艺。

自适应数字分数延时滤波器4用来在数字域补偿时钟偏移误差。假设T为ADC系统的总体采样时钟，以及Td＝αT表示分数延时。时钟偏差的校准过程可以被分为两部分：误差的提取和误差的纠正。对于时钟偏移误差的提取，即利用两个相邻通道x₀(n)、x₁(n)的相关性(相乘积)，然后求累加与平均，获得一个参数J(t)以指示两通道时间间隔的大小。关于时间偏移误差的纠正，自适应数字FIR滤波器的结构如图2所示。其自适应数字FIR滤波器的长度为5，α代表分数延时的数值，即需要被补偿的时钟偏移误差。该滤波器的系数为E＝[e_0,0,e_0,1,e_1,0,e_1,1,e_2,0,e_2,1,e_3,0,e_3,1,e_4,0,e_4,1]。滤波器有一个为内插滤波器，即产生通道x₀(n)和通道x₁(n)之间的内插抽头。为了衡量内插滤波器的长度对于校准精度的影响，

图3给出了不同长度的内插滤波器与偏移误差杂散抑制比的关系，随着内插滤波器长度的增加，偏移误差杂散值也在减小，但是误差杂散值有趋于饱和的趋势。对于长度为32的内插滤波器，可以将偏移误差杂散抑制到-70dB，并且，校准的频率范围包含95％的奈奎斯特带宽。

根据检测到的时钟偏移误差α，更新分数滤波器的系数，采用一阶线性逼近的方法。下面利用数学表达式对滤波器系数的优化进行分析。其中，逼近误差error(ω,α)为：

error(ω,α)＝B(ω,a)-R(ω,a), (1)

其中

以及

R(ω,α)是参考信号的传输函数。变量K(K＝2,4,…)是内插滤波器的长度。在参考信号的表达式中,α和K/2分别表示非整数延时和整数延时。2N+1表示数字滤波滤波器的长度。T为系统的采样周期。

下面给出了如何求解逼近滤波器的系数。设系数为E_n,m＝[e_0,0,e_0,1,e_1,0,e_1,1,…,e_2N,0,e_2N,1]，其长度为4N+2,需要被优化。优化过程包括对实部和虚部的分别优化，改写的传输函数为

B(ω,a)＝E_n,m·(c(ω)-js(ω))^T, (3)

其中c(ω)表示逼近函数的实部，s(ω)表示逼近函数的虚部。T表示向量的转置。

为了最小化逼近误差，其优化目标函数为：

其中E_n,m是滤波器系数。Ωand A是频率带宽和延时范围。所以目标函数是

其中，具体的公式说明如下：

R^R(ω,α)＝[R(ω,α)]_R,I^R(ω,α)＝[R(ω,α)]_I

R^B(ω,α)＝[(c(ω)-js(ω))]_R

I^B(ω,α)＝[(c(ω)-js(ω))]_I

R^BR(ω,α)＝R^B(ω,α)E_n,m ^T-R^R(ω,α)

I^BR(ω,α)＝I^B(ω,α)E_n,m ^T-I^R(ω,α)

[·]_R和[·]_I分别表示复数的实部和虚部。所以重新设定优化目标

δ为需要优化的目标变量。

对于δ-[R^BR(ω,α)²+I^BR(ω,α)²]^1/2≥0.

上述的优化问题可以通过SOCP求解器。SOCP求解器的模型为

对于c·x≥||Fx-d||₂,x为求解变量向量，F为系数向量，d为目标向量。通过MATLAB软件，定义以下：

其中c＝[1,zeros(1,4N+2)],x＝[δ,E_n,m]^T,R＝[0,R^B(ω_i,α_j)；0,I^B(ω_i,α_j)],d＝[R^R(ω_i,α_j),I^R(ω_i,α_j)]^T,i＝0,1,…,I,j＝0,1,…,J。I和J表示离散的优化频率点以及离散分数延时优化点。

经过优化之后，自适应校准滤波器的系数E＝[e_0,0,e_0,1,e_1,0,e_1,1,e_2,0,e₂,₁,e_3,0,e_3,1,e_4,0,e_4,1]的值如图4所示。可以看出，滤波器系数关于中心抽头对称，符号相反，且中心抽头的系数为1。因此，在实际的应用中，滤波器的结构可以被进一步简化。在本发明的设计实例中，内插滤波器和自适应校准滤波器的长度分别设置为38和5。

为了总体衡量该技术所能给ADC系统带来的性能提升，图5画出了使用与未使用本发明的校准技术的前提下，输入频率与系统信道噪声杂散比以及动态范围的关系。可以看出，对高频输入信号，系统的杂散动态范围有了很大的提升。对于一个10比特1GHz采样率的模数转换系统，补偿后的线性度在将近500MHz处可以达到60dB。

图6为系统时钟相位误差补偿之前的频谱图，其中输入信号为458MHz，采样时钟为1GS/s。可以看出，系统的线性度仅为36dB，时钟相位误差杂散为-52dB左右。

图7给出了失配误差以及时钟偏移误差校准之后的输出信号频谱。从图中可以看出，3次谐波造成的线性度为60dB，并且时钟偏移杂散被抑制到-70dB。并且，系统信道噪声杂散比也被提高到了49.6dB，有效比特数约为8比特。

本说明书中未作详细描述的内容属于本领域专业技术人员公知的现有技术。

Claims

1.一种低功耗低计算率的时钟失配校准方法，其特征在于：包括误差提取步骤和误差纠正步骤，

2.根据权利要求1所述的低功耗低计算率的时钟失配校准方法，其特征在于：所述误差纠正步骤中分数滤波器进行迭代式调节为更新分数滤波器的系数，且采用一阶线性逼近的方法更新分数滤波器的系数。

3.一种实现权利要求1所述的低功耗低计算率的时钟失配校准方法的电路，其特征在于：包括多通道模数转换器(1)、时钟缓冲模块(2)、时钟误差数字提取电路(3)和自适应数字分数延时滤波器(4)；

所述多通道模数转换器(1)用于分别采集若干个输入通道的输入信号；

所述时钟缓冲模块(2)用于对若干个输入通道的时钟信号进行缓冲；

所述时钟误差数字提取电路(3)用于对采集到的信号进行累加求平均以提取误差值；

所述自适应数字分数延时滤波器(4)用于对输入信号在数字域补偿时钟偏移误差。

4.根据权利要求3所述的低功耗低计算率的时钟失配校准方法的电路，其特征在于：所述自适应数字分数延时滤波器(4)包括FIR分数滤波器和内插滤波器，所述内插滤波器在相邻通道直接产生滤波器的内插抽头。

5.根据权利要求4所述的低功耗低计算率的时钟失配校准方法的电路，其特征在于：所述自适应数字分数延时滤波器(4)补偿时钟偏移误差通过更新FIR分数滤波器系数的方法实现。

6.根据权利要求4所述的低功耗低计算率的时钟失配校准方法及电路，其特征在于：所述自适应数字分数延时滤波器(4)中FIR分数滤波器的长度为5。

7.根据权利要求4所述的低功耗低计算率的时钟失配校准方法及电路，其特征在于：所述内插滤波器的长度为32。