CN107978641A - 一种新型栅极结构的功率mos器件制造方法 - Google Patents
一种新型栅极结构的功率mos器件制造方法 Download PDFInfo
- Publication number
- CN107978641A CN107978641A CN201711185876.8A CN201711185876A CN107978641A CN 107978641 A CN107978641 A CN 107978641A CN 201711185876 A CN201711185876 A CN 201711185876A CN 107978641 A CN107978641 A CN 107978641A
- Authority
- CN
- China
- Prior art keywords
- layer
- mask layer
- mask
- polysilicon
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 229910044991 metal oxide Inorganic materials 0.000 title description 3
- 150000004706 metal oxides Chemical class 0.000 title description 3
- 239000012535 impurity Substances 0.000 claims abstract description 33
- 239000010410 layer Substances 0.000 claims description 153
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 24
- 229920005591 polysilicon Polymers 0.000 claims description 24
- 239000011229 interlayer Substances 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 2
- 230000005611 electricity Effects 0.000 abstract description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种新型栅极结构的MOS器件制造方法，应用于半导体制造领域，在淀积第一氧化层后再淀积一SiN层和一第二氧化层，增加了栅极介质的厚度，通过优化栅极结构阻断栅极杂质向沟道区扩散，达到稳定开启电压、关断电压和减少栅源漏电的情况的目的，从而提高了器件的稳定性及可靠性。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种新型栅极结构的功率MOS器件制造方法。
背景技术
目前，功率MOS管广泛使用图1的沟槽型结构，该结构在重掺杂的第一类杂质的上面通过外延生长轻掺第一类杂质的层，然后在其上面通过后续半导体工序，加工沟槽型MOS器件。随着应用领域要求的不断提高，或不断追求利润最大化，需要不断降低栅极氧化层厚度，以达到降低开启电压，从而满足应用的要求。
该型器件的加工工序，通常流程为先进行重掺杂的栅极加工，再进行后续高温的基区及源极扩散。当栅极氧化层厚度较薄时，后续的高温过程会使栅极的重掺杂质穿过栅氧，进入到沟道区。这些不稳定的掺杂会导致器件的开启电压不稳定，甚至影响器件的漏电及可靠性，特别是栅极使用的是穿透性较强的小原子时(如硼)，这种不稳定现象更为严重。
发明内容
针对上述问题，本发明提供一种新型栅极结构的MOS器件制造方法，应用于半导体制造领域，其中，提供一硅衬底，所述硅衬底漏极区域存在第一类杂质的重掺杂，还包括以下步骤：
步骤S1、于所述第一类杂质的重掺杂层表面形成一外延层；
步骤S2、于所述外延层表面形成一第一掩膜层，图案化所述第一掩膜层，于预定位置形成工艺窗口；随后，通过所述第一掩膜层对所述重掺杂层进行刻蚀；
步骤S3、去除所述第一掩膜层，在所述外延层表面依次淀积一第一氧化层、一SiN层、一第二氧化层、一多晶硅层；
步骤S4、对所述多晶硅层进行第一类杂质的超重掺杂；
步骤S5、对所述多晶硅层进行退火，随后，刻蚀所述多晶硅层，至暴露所述外延层；
步骤S6、于预定位置形成基区和源区；
步骤S7、于所述外延层和所述多晶硅层表面形成一层间介质层，于所述层间介质层内形成接触孔；
步骤S8、通过所述接触孔对所述层间介质层进行离子注入；
步骤S9、对所述接触孔内壁和所述层间介质层表面溅镀一金属层；
步骤S10、对所述金属层进行光刻与刻蚀，形成栅极结构。
其中，所述第一类杂质所用离子为硼或砷。
其中，所述外延层为所述第一类杂质的轻掺杂层。
其中，所述第二氧化层采用低压淀积的方式形成。
其中，所述形成基区和源区的方法包括：
步骤S61、于所述外延层表面和所述多晶硅层表面形成一第二掩膜层，图案化所述第二掩膜层，于预定位置形成工艺窗口，
步骤S62、通过所述第二掩膜层对所述外延层进行第二类杂质的轻掺杂，随后，去除所述第二掩膜层；
步骤S63、于所述外延层表面和所述多晶硅层表面形成一第三掩膜层，图案化所述第三掩膜层，于源区位置形成工艺窗口，
步骤S64、通过所述第三掩膜层对所述外延层进行第一类杂质的轻掺杂，随后，去除所述第三掩膜层。
其中，所述接触孔的形成包括：
步骤S71、于所述外延层表面和所述多晶硅层表面形成一层间介质层
步骤S72、于所述层间介质层表面形成一第四掩膜层，图案化所述第四掩膜层，于预定位置形成工艺窗口；
步骤S73、通过所述第四掩膜层对所述层间介质层和所述外延层进行刻蚀，形成接触孔。
其中，所述栅极结构包括：栅极、源极、漏极、栅极沟槽。
其中，所述栅极沟槽包括：
一第一氧化层；
一SiN层，覆盖于所述第一氧化层上；
一第二氧化层，覆盖于所述SiN层上；
一多晶硅层，覆盖于所述第二氧化层上。
有益效果：通过优化栅极结构阻断栅极杂质向沟道区扩散，稳定开启电压和关断电压，减少栅源漏电，提高器件的稳定性及可靠性。
附图说明
图1现有技术的沟槽型结构；
图2～10本专利各步骤形成的结构示意图；
图11本专利流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
如图11所示，提出一种新型栅极结构的MOS器件制造方法，应用于半导体制造领域，其中，提供一硅衬底，所述硅衬底漏极区域存在第一类杂质的重掺杂，还包括以下步骤：
步骤S1、如图2所示，于所述第一类杂质的重掺杂层1表面形成一外延层2；
步骤S2、于所述外延层2表面形成一第一掩膜层3，图案化所述第一掩膜层3，于预定位置形成工艺窗口；随后，通过所述第一掩膜层3对所述外延层2进行刻蚀，形成如图3所示结构；
步骤S3、去除所述第一掩膜层3，在所述外延层2表面依次淀积一第一氧化层4、一SiN层5、一第二氧化层6、一多晶硅层7，分别形成如图4～7所示结构；
步骤S4、对所述多晶硅层进行第一类杂质的超重掺杂；
步骤S5、对所述多晶硅层进行退火，随后，刻蚀所述多晶硅层，至暴露所述外延层2；
步骤S6、如图8所示，于预定位置形成基区和源区，其中包括第二类杂质的轻掺杂8和第一类杂质的轻掺杂9；
步骤S7、如图9所示，于所述外延层2和所述多晶硅层7表面形成一层间介质层10，于所述层间介质层内形成接触孔；
步骤S8、通过所述接触孔对所述层间介质层10进行离子注入，形成如图9中第一类杂质的重掺杂11、第二类杂质的重掺杂12和第二类杂质的一般掺杂13；
步骤S9、对所述接触孔内壁和所述层间介质层10表面溅镀一金属层14；
步骤S10、对所述金属层14进行光刻与刻蚀，形成如图10所示的栅极结构。
上述技术方案中，通过优化栅极结构阻断栅极杂质向沟道区扩散，稳定开启电压和关断电压，减少栅源漏电，提高器件的稳定性及可靠性。
在一个较佳的实施例中，外延层为第一类杂质的轻掺杂层。
上述技术方案中，第一类杂质可以使用P、As或者Boron。
在一个较佳的实施例中，淀积第二氧化层时可以使用低压淀积氧化层。
在一个较佳的实施例中，形成基区的方法为在预定位置注入并扩散第二类杂质。
在一个较佳的实施例中，形成源区的方法为在预定位置先进行光刻，再进行注入并扩散第一类杂质。
在一个较佳的实施例中，形成接触孔的方法为通过一形成有工艺窗口的掩膜层对层间介质层10进行刻蚀。
在一个较佳的实施例中，栅极沟槽的结构包括一第一氧化层4、一SiN层5、一第二氧化层6、一多晶硅层7。
上述技术方案中，SiN层5可以阻止后续高温过程中栅极杂质穿过栅氧化层进入沟道区，对沟道的影响，还能降低栅源漏电。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。
Claims (8)
1.一种新型栅极结构的MOS器件制造方法，应用于半导体制造领域，其特征在于，提供一硅衬底，所述硅衬底漏极区域存在第一类杂质的重掺杂，还包括以下步骤：
步骤S1、于所述第一类杂质的重掺杂层表面形成一外延层；
步骤S2、于所述外延层表面形成一第一掩膜层，图案化所述第一掩膜层，于预定位置形成工艺窗口；随后，通过所述第一掩膜层对所述重掺杂层进行刻蚀；
步骤S3、去除所述第一掩膜层，在所述外延层表面依次淀积一第一氧化层、一SiN层、一第二氧化层、一多晶硅层；
步骤S4、对所述多晶硅层进行第一类杂质的超重掺杂；
步骤S5、对所述多晶硅层进行退火，随后，刻蚀所述多晶硅层，至暴露所述外延层；
步骤S6、于预定位置形成基区和源区；
步骤S7、于所述外延层和所述多晶硅层表面形成一层间介质层，于所述层间介质层内形成接触孔；
步骤S8、通过所述接触孔对所述层间介质层进行离子注入；
步骤S9、对所述接触孔内壁和所述层间介质层表面溅镀一金属层；
步骤S10、对所述金属层进行光刻与刻蚀，形成栅极结构。
2.根据权利要求1所述的方法，其特征在于，所述第一类杂质所用离子为硼或砷。
3.根据权利要求1所述的方法，其特征在于，所述外延层为所述第一类杂质的轻掺杂层。
4.根据权利要求1所述的方法，其特征在于，所述第二氧化层采用低压淀积的方式形成。
5.根据权利要求1所述的方法，其特征在于，所述形成基区和源区的方法包括：
步骤S61、于所述外延层表面和所述多晶硅层表面形成一第二掩膜层，图案化所述第二掩膜层，于预定位置形成工艺窗口，
步骤S62、通过所述第二掩膜层对所述外延层进行第二类杂质的轻掺杂，随后，去除所述第二掩膜层；
步骤S63、于所述外延层表面和所述多晶硅层表面形成一第三掩膜层，图案化所述第三掩膜层，于源区位置形成工艺窗口，
步骤S64、通过所述第三掩膜层对所述外延层进行第一类杂质的轻掺杂，随后，去除所述第三掩膜层。
6.根据权利要求1所述的方法，其特征在于，所述接触孔的形成包括：
步骤S71、于所述外延层表面和所述多晶硅层表面形成一层间介质层
步骤S72、于所述层间介质层表面形成一第四掩膜层，图案化所述第四掩膜层，于预定位置形成工艺窗口；
步骤S73、通过所述第四掩膜层对所述层间介质层和所述外延层进行刻蚀，形成接触孔。
7.根据权利要求1所述的方法，其特征在于，所述栅极结构包括：栅极、源极、漏极、栅极沟槽。
8.根据权利要求7所述的方法，其特征在于，所述栅极沟槽包括：
一第一氧化层；
一SiN层，覆盖于所述第一氧化层上；
一第二氧化层，覆盖于所述SiN层上；
一多晶硅层，覆盖于所述第二氧化层上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711185876.8A CN107978641A (zh) | 2017-11-23 | 2017-11-23 | 一种新型栅极结构的功率mos器件制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711185876.8A CN107978641A (zh) | 2017-11-23 | 2017-11-23 | 一种新型栅极结构的功率mos器件制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107978641A true CN107978641A (zh) | 2018-05-01 |
Family
ID=62011361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711185876.8A Pending CN107978641A (zh) | 2017-11-23 | 2017-11-23 | 一种新型栅极结构的功率mos器件制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107978641A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000196074A (ja) * | 1998-12-25 | 2000-07-14 | Toshiba Corp | 半導体装置およびその製造方法 |
| CN103236439A (zh) * | 2013-04-22 | 2013-08-07 | 无锡新洁能股份有限公司 | 一种新型结构的vdmos器件及其制造方法 |
| CN105551965A (zh) * | 2016-01-15 | 2016-05-04 | 上海华虹宏力半导体制造有限公司 | 沟槽栅功率mosfet及其制造方法 |
-
2017
- 2017-11-23 CN CN201711185876.8A patent/CN107978641A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000196074A (ja) * | 1998-12-25 | 2000-07-14 | Toshiba Corp | 半導体装置およびその製造方法 |
| CN103236439A (zh) * | 2013-04-22 | 2013-08-07 | 无锡新洁能股份有限公司 | 一种新型结构的vdmos器件及其制造方法 |
| CN105551965A (zh) * | 2016-01-15 | 2016-05-04 | 上海华虹宏力半导体制造有限公司 | 沟槽栅功率mosfet及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7544558B2 (en) | Method for integrating DMOS into sub-micron CMOS process | |
| CN112382566B (zh) | 一种沟槽功率器件及其制造方法 | |
| EP4303909A1 (en) | Gate resistance adjustable super-junction power device and manufacturing method therefor | |
| KR101812440B1 (ko) | 스플릿 게이트 출력소자의 제조방법 | |
| JPH03112136A (ja) | 半導体装置の製造方法 | |
| CN104332499B (zh) | 一种vdmos器件及其终端结构的形成方法 | |
| CN102543716B (zh) | 金属硅化物阻挡层的形成方法 | |
| CN106409675A (zh) | 耗尽型功率晶体管的制造方法 | |
| CN116613215A (zh) | 一种线性平面功率vdmos结构及其制备方法 | |
| US4948744A (en) | Process of fabricating a MISFET | |
| CN103441149B (zh) | 沟槽功率器件及其制作方法 | |
| CN112133750A (zh) | 深沟槽功率器件及其制备方法 | |
| CN107978641A (zh) | 一种新型栅极结构的功率mos器件制造方法 | |
| CN115662902A (zh) | 沟槽型场效应晶体管的制作方法 | |
| CN209843715U (zh) | 一种通过连接孔改善uis的功率器件 | |
| CN104425247A (zh) | 一种绝缘栅双极型晶体管的制备方法 | |
| KR20020082205A (ko) | 단단계 임플랜테이션을 이용한 자체 정렬 엘디디를 이용하여 형성되는 트랜지스터 | |
| CN113299753A (zh) | 屏蔽栅沟槽场效应晶体管结构及其制备方法 | |
| CN103165453B (zh) | 高介电金属栅mos及其制造方法 | |
| CN102088032A (zh) | 小线宽沟槽式功率mos晶体管及制造方法 | |
| JPH07106557A (ja) | 半導体装置およびその製造方法 | |
| CN109087950A (zh) | 一种晶体管及其制作方法 | |
| CN110190030B (zh) | 一种通过连接孔改善uis的方法及功率器件 | |
| CN214753773U (zh) | 一种ONO制程的Splt-Gate MOSFET芯片 | |
| CN111092113B (zh) | 金氧半场效应晶体管的终端区结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 401331 No. 25 Xiyong Avenue, Shapingba District, Chongqing Applicant after: Huarun Microelectronics (Chongqing) Co., Ltd. Address before: 401331 No. 25 Xiyong Avenue, Shapingba District, Chongqing Applicant before: China Aviation (Chongqing) Microelectronics Co., Ltd. |
|
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180501 |