CN107978333A - 电子设备 - Google Patents

电子设备 Download PDF

Info

Publication number
CN107978333A
CN107978333A CN201710711765.XA CN201710711765A CN107978333A CN 107978333 A CN107978333 A CN 107978333A CN 201710711765 A CN201710711765 A CN 201710711765A CN 107978333 A CN107978333 A CN 107978333A
Authority
CN
China
Prior art keywords
data
storage
voltage
transistor
reference resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710711765.XA
Other languages
English (en)
Other versions
CN107978333B (zh
Inventor
李基远
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN107978333A publication Critical patent/CN107978333A/zh
Application granted granted Critical
Publication of CN107978333B publication Critical patent/CN107978333B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

一种电子设备包括半导体存储器。半导体存储器包括：一个或更多个阻变储存单元，每个阻变储存单元被构造为呈现用于储存数据的不同电阻值；至少一个参考电阻晶体管，以产生参考电阻值；参考电阻调节块，其耦接到至少一个参考电阻晶体管，并且被构造为将信号供给到至少一个参考电阻晶体管，其能够引起参考电阻晶体管的电阻值的调节；以及数据感测块，其耦接到一个或更多个阻变储存单元和至少一个参考电阻晶体管，数据感测块被构造为感测在一个或更多个阻变储存单元之中选中的阻变储存单元的电阻值和至少一个参考电阻晶体管的电阻值，以及比较感测的电阻值以确定选中的阻变储存单元的数据。

Description

电子设备
相关申请的交叉引用
本申请要求2016年10月24日提交的申请号为10-2016-0138268、题为“电子设备”(“ELECTRONIC DEVICE”)的韩国专利申请的优先权，其通过引用整体合并于此。
技术领域
本专利文献涉及存储电路或存储器件及其在电子设备或电子系统中的应用。
背景技术
近来，随着电子装置趋向于小型化、低功耗、高性能、多功能等，在本领域中需要能够将信息储存在诸如计算机、便携式通信设备等的各种电子装置中的半导体器件，并且已经对半导体器件进行了研究。这样的半导体器件包括可以使用根据施加的电压或电流在不同电阻状态之间切换的特性来储存数据的半导体器件，例如，RRAM(电阻式随机存取存储器)、PRAM(相变随机存取存储器)、FRAM(铁电式随机存取存储器)、MRAM(磁性随机存取存储器)、电熔丝等。
■发明内容
本专利文献中公开的技术包括存储电路或存储器件及其在电子设备或电子系统中的应用以及电子设备的各种实施方式，该电子设备通过使用源极电压来控制用作参考电阻元件的晶体管元件的电阻值，使得作为用于数据感测的参考的参考电阻值根据温度而被精确地调节。
在一个方面，电子设备可以包括半导体存储器，半导体存储器包括：一个或更多个阻变储存单元，每个阻变储存单元被构造为呈现用于储存数据的不同电阻值；至少一个参考电阻晶体管，以产生参考电阻值；参考电阻调节块，其耦接到至少一个参考电阻晶体管，并且被构造为将信号供给到至少一个参考电阻晶体管，，其能够引起参考电阻晶体管的电阻值的调节；以及数据感测块，其耦接到一个或更多个阻变储存单元和至少一个参考电阻晶体管，数据感测块被构造为感测在一个或更多个阻变储存单元之中选中的阻变储存单元的电阻值和至少一个参考电阻晶体管的电阻值，以及比较感测的电阻值以确定选中的阻变储存单元的数据。
以上电子设备的实施方式可以包括下面的一个或更多个。
数据感测块包括第一输入端子和第二输入端子，并且可以被构造为将流过第一输入端子和选中的阻变储存单元的读取电流与流过第二输入端子和参考电阻晶体管的参考电流进行比较。施加到参考电阻晶体管的栅极的偏置电压可以是固定的。由参考电阻调节块供给的信号可以包括被提供给参考电阻晶体管的源极的源极电压。参考电阻调节块可以被构造为根据温度来调节源极电压，并且可以包括：电压发生单元，其被构造为产生根据温度来调节的随温度而变的电压；以及微调单元，其耦接到电压发生单元以接收随温度而变的电压，并且以可操作方式通过以基于电压调节代码的分压比对随温度而变的电压分压来产生源极电压。参考电阻调节块可以包括：第一电压发生单元，其以可操作方式产生根据第一温度阶段中的温度被调节为第一斜率的源极电压；第二电压发生单元，其以可操作方式产生根据第二温度阶段中的温度被调节为第二斜率的源极电压；以及温度感测单元，其耦接到第一电压发生单元和第二电压发生单元，以在第一温度阶段中激活第一电压发生单元，而在第二温度阶段中激活第二电压发生单元。
电子设备还可以包括微处理器，该微处理器包括：控制单元，其被配置为从微处理器的外部接收包括命令的信号，以及执行命令的提取、解码或微处理器的信号的输入或输出的控制；操作单元，其被配置为基于控制单元解码命令的结果来执行操作；以及存储单元，其被配置为储存用于执行操作的数据、与执行操作的结果相对应的数据或被执行操作的数据的地址，其中，半导体存储器是微处理器中的存储单元的部分。
电子设备还可以包括处理器，该处理器包括：核心单元，其被配置为基于从处理器的外部输入的命令，通过使用数据执行与命令相对应的操作；高速缓冲存储单元，其被配置为储存用于执行操作的数据、与执行操作的结果相对应的数据或被执行操作的数据的地址；以及总线接口，其连接在核心单元和高速缓冲存储单元之间，并且被配置为在核心单元和高速缓冲存储单元之间传输数据，其中，半导体存储器是处理器中的高速缓冲存储单元的部分。
电子设备还可以包括处理系统，该处理系统包括：处理器，其被配置为对由处理器接收的命令进行解码，以及基于解码命令的结果来控制对信息的操作；辅助存储器件，其配置为储存用于对命令进行解码的程序和信息；主存储器件，其被配置为调用并储存来自辅助存储器件的程序和信息，使得处理器可以在运行程序时使用程序和信息来执行操作；以及接口设备，其被配置为执行处理器、辅助存储器件和主存储器件中的至少一个与外部之间的通信，其中，半导体存储器是处理系统中辅助存储器件或主存储器件的部分。
电子设备还可以包括数据储存系统，该数据储存系统包括：储存器件，其被配置为储存数据并且保存储存的数据而不管电源如何；控制器，其被配置为根据从外部输入的命令来控制输入数据至储存器件和从储存器件输出数据；暂时储存器件，其被配置为暂时储存在储存器件与外部之间交换的数据；以及接口，其被配置为在储存器件、控制器和暂时储存器件中的至少一个与外部之间执行通信，其中，半导体存储器是数据储存系统中的储存器件或暂时储存器件的部分。
电子设备还可以包括存储系统，该存储系统包括：存储器，其被配置为储存数据并且保存储存的数据而不管电源如何；存储器控制器，其被配置为根据从外部输入的命令来控制输入数据至存储器和从存储器输出数据；缓冲存储器，其被配置为缓冲在存储器与外部之间交换的数据；以及接口，其被配置为执行存储器、存储器控制器和缓冲存储器中的至少一个与外部之间的通信，其中，半导体存储器是存储系统中存储器或缓冲存储器的部分。
在一个方面，电子设备可以包括半导体存储器，该半导体存储器包括：多个位线和多个源极线；多个阻变储存单元，其耦接在多个位线和多个源极线之中的对应位线和对应源极线之间；多个参考位线和多个参考源极线；多个参考电阻晶体管，其耦接在多个参考位线和多个参考源极线之中的对应参考位线和对应参考源极线之间；多个数据感测块，其耦接到多个参考电阻晶体管和多个阻变储存单元，并且以可操作方式将流过多个位线之中的对应位线的读取电流与流过多个参考位线之中的对应参考位线的参考电流进行比较，以及感测在耦接到对应位线的多个阻变储存单元之中选中的阻变储存单元的数据；以及参考电阻调节块，其耦接到多个参考电阻晶体管，并且被构造为将相应的信号分别供给到多个参考电阻晶体管，其能够引起参考电阻晶体管的电阻值的调节。
以上电子设备的实施方式可以包括下面的一个或更多个。
多个数据感测块包括第一输入端子和第二输入端子，并且半导体存储器还可以包括：多个第一晶体管和多个第二晶体管，其串联耦接在数据感测块的第一输入端子和位线之间，并且以可操作方式分别响应于读取使能信号和钳位信号而导通或关断；以及多个第三晶体管和多个第四晶体管，其串联耦接在数据感测块的第二输入端子和参考位线之间，并且以可操作方式分别响应于读取使能信号和钳位信号而导通或关断。施加到多个参考电阻晶体管内的参考电阻晶体管的栅极的偏置电压可以是固定的。由参考电阻调节块供给的信号可以包括被提供给多个参考电阻晶体管内的参考电阻晶体管的源极的源极电压。参考电阻调节块可以被构造为根据温度来调节在参考电阻晶体管处的源极电压，并且可以包括：电压发生单元，其被构造为产生其电平根据温度来调节的随温度而变的电压；以及微调单元，其耦接到电压发生单元，以接收随温度而变的电压并且以可操作方式通过以基于电压调节代码的分压比对随温度而变的电压分压来产生源极电压。参考电阻调节块可以包括：第一电压发生单元，其被构造为在第一温度阶段内产生源极电压，源极电压基于源极电压的变化与温度之间的第一关系来调节；第二电压发生单元，其被构造为在第二温度阶段内产生源极电压，源极电压基于源极电压的变化与温度之间的第二关系来调节；以及温度感测单元，其耦接到第一电压发生单元和第二电压发生单元，以在第一温度阶段中激活第一电压发生单元，而在第二温度阶段中激活第二电压发生单元。每个阻变储存单元可以包括：选择元件；以及可变电阻元件，其被构造为以可操作方式呈现表示储存在阻变储存单元中的不同数据的不同电阻值。可变电阻元件包括金属氧化物或其中隧道阻挡层介于两个铁磁层之间的结构。
在一个方面，电子设备可以包括半导体存储器，该半导体存储器包括：储存单元，其包括可变电阻元件，该可变电阻元件被构造为呈现不同电阻值的不同电阻状态以用于表示用于数据储存的不同数据；数据感测块，其耦接到储存单元并且包括第一端子和第二端子，数据感测块被构造为将流过第一端子的第一电流与流过第二端子的第二电流进行比较，以及基于比较来提供输出数据；以及参考电阻元件，其耦接到数据感测块的第二端子，并且被构造为接收基于半导体存储器的操作温度的随温度而变的源极电压。
以上电子设备的实施方式可以包括下面的一个或更多个。
参考电阻元件可以具有以固定偏置电压供给的栅极端子。电子设备还可以包括：参考电阻调节块，其耦接到参考电阻元件，并且被构造为将源极电压提供给参考电阻元件。参考电阻调节块可以包括：电压发生单元，其被构造为产生根据温度来调节的随温度而变的电压；以及微调单元，其耦接到电压发生单元以接收随温度而变的电压，并且以可操作方式来产生源极电压。参考电阻元件可以具有不易受温度变化影响的恒定电阻值。可变电阻元件可以包括金属氧化物或其中隧道阻挡层介于两个铁磁层之间的结构。
附图说明
图1是示出作为具有介于两个铁磁层之间的隧道阻挡层的结构之一的磁性隧道结(MTJ)的示例的示图。
图2A和图2B是说明将数据储存在可变电阻元件210中的原理的视图。
图3是图示包括可变电阻元件的存储电路(器件)的示例的代表的配置图。
图4是图示包括可变电阻元件的存储电路(器件)的示例的代表的配置图。
图5是图示包括可变电阻元件的存储电路(器件)的示例的代表的配置图。
图6是示出根据可变电阻元件R的状态和施加到可变电阻元件R的两端的电压的可变电阻元件R的电阻值的变化的曲线图的示例的代表。
图7是示出不管温度如何都恒定地保持参考电阻晶体管REFT的电阻值所需的电压的曲线图的示例的代表。
图8是图示根据实施例的参考电阻调节块520的示例的代表的配置图。
图9是图示根据实施例的电压发生单元810的示例的代表的配置图。
图10是图示根据实施例的微调单元(trimming unit)820的示例的代表的配置图。
图11是图示根据实施例的参考电阻调节块520的示例的代表的配置图。
图12是解释在图11的参考电阻调节块520中，为什么不同的电压发生单元1120和1130根据温度而被激活的曲线图的示例的代表。
图13是图示包括可变电阻元件的存储电路(器件)的示例的代表的配置图。
图14是图示包括可变电阻元件的存储电路(器件)的示例的代表的配置图。
图15是图示包括可变电阻元件的存储电路(器件)的示例的代表的配置图。
图16是图示根据实施例的用存储器件实现的微处理器的示例的配置图。
图17是图示根据实施例的用存储器件实现的处理器的示例的配置图。
图18是图示根据实施例的用存储器件实现的系统的示例的配置图。
图19是图示根据实施例的用存储器件实现的数据储存系统的示例的配置图。
图20是图示根据实施例的用存储器件实现的存储系统的示例的配置图。
■具体实施方式
下面参考附图详细描述所公开技术的各种示例和实施方式。
根据所公开技术的实施方式的半导体存储器件可以包括可变电阻元件，该可变电阻元件呈现出允许根据可变电阻元件的不同电阻值来表示不同的数字比特位或状态的可变电阻特性。在实施方式中，这种可变电阻元件可以包括单层或多层，其呈现出可变电阻特性并且包括在RRAM、PRAM、STTRAM、MRAM或FRAM(例如，铁磁材料)、铁电材料、诸如硫族化物材料的相变材料、诸如钙钛矿材料的金属氧化物和/或过渡金属氧化物中使用的材料。
可变电阻元件可以包括金属氧化物，例如过渡金属氧化物(诸如氧化镍(Ni)、氧化钛(TiO)、氧化铪(HfO)、氧化锆(ZrO)、氧化钨(WO)或氧化钴(CoO))，和/或钙钛矿材料(诸如钛锶氧化物(STO：SrTiO)和/或镨钙锰氧化物(PCMO：PrCaMnO))。
在各种实施方式中，可变电阻元件可以包括相变材料。相变材料可以包括硫族化物材料，诸如锗-锑-碲(GST：GeSbTe)。可变电阻元件通过改变温度(例如，通过控制可变电阻元件的加热或冷却)来将相变材料的材料状态改变为晶态或非晶态而在不同的电阻状态之间切换。
可变电阻元件可以包括两个磁性层和介于两个磁性层之间的隧道阻挡层。磁性层中的一个可以包括镍-铁-钴(NiFeCo)或钴-铁(CoFe)等。隧道阻挡层可以包括氧化铝Al2O3。可变电阻元件可以在与两个磁性层相对于彼此的不同相对磁化方向相对应的两个不同电阻状态之间切换。例如，当两个磁性层的磁化方向沿着相同的方向平行时，可变电阻元件可以处于低电阻状态，而当两个磁性层的磁化方向相对于彼此反平行时，可变电阻元件可以处于高电阻状态。
图1是示出作为具有介于两个铁磁层之间的隧道阻挡层的结构之一的磁性隧道结(MTJ)的示例的示图。
如图1所示，MTJ 100包括作为顶电极的第一电极层110、作为底电极的第二电极层120、作为一对铁磁层的第一铁磁层112和第二铁磁层122以及形成在一对铁磁层112和122之间的隧道阻挡层130。
第一铁磁层112可以是或包括自由铁磁层，其磁化方向可以根据施加到MTJ 100的电流的方向而改变，而第二铁磁层122可以是或包括钉扎铁磁层，其磁化方向被钉扎到固定方向。
这种MTJ 100根据电流的方向来改变其电阻值，并且记录数据“0”或“1”。
图2A和图2B是说明将数据储存在可变电阻元件210中的原理的视图。可变电阻元件210可以是或包括上面参考图1描述的MTJ 100。
首先，图2A是说明在可变电阻元件210中记录具有低逻辑值的数据的原理的示图。为了选择可变电阻元件210以储存数据，电耦接到可变电阻元件210的字线230作为切换晶体管ST被激活，并且晶体管220导通。在图2A所示的示例中，这可以通过在耦接到晶体管220的栅极的字线230处的施加电压下使耦接到可变电阻元件210的晶体管220导通来实现。一旦晶体管220导通，电流可以被引导从一端251流向另一端252(沿箭头所示的方向)，即，从图1所示的作为MTJ 100的顶电极的第一电极层110流向作为底电极的第二电极层120，作为自由铁磁层的第一铁磁层112的磁化方向与作为钉扎铁磁层的第二铁磁层122的磁化方向变得彼此平行，并且可变电阻元件210具有低电阻状态。当可变电阻元件210处于低电阻状态时，它被定义为在可变电阻元件210中储存“低”数据。
接下来，图2B是说明在可变电阻元件210中记录具有高逻辑值的数据的原理的示图。以类似的方式，耦接到与可变电阻元件210电耦接的晶体管220的字线230被激活，并且晶体管220导通。当电流从另一端252流向一端251(沿箭头所示的方向)时，即，从第二电极层120流向第一电极层110时，第一铁磁层112的磁化方向与第二铁磁层122的磁化方向变得彼此反平行，并且可变电阻元件210具有高电阻状态。当可变电阻元件210处于高电阻状态时，它被定义为在可变电阻元件210中储存“高”数据。
储存在可变电阻元件210中的数据的逻辑值根据可变电阻元件210的电阻值而改变。在可变电阻元件210的高电阻状态的电阻值与低电阻状态的电阻值之差很大的情况下，容易确定储存在可变电阻元件210中的数据。在可变电阻元件210的高电阻状态的电阻值与低电阻状态的电阻值之差较小的情况下，难以识别不同的电阻状态，因此难以确定储存在可变电阻元件210中的数据，并且因此在识别数据时发生错误的概率增加。因此，即使在可变电阻元件的高电阻状态的电阻值与低电阻状态的电阻值之差较小时，也期望开发能够精确地识别储存在可变电阻元件中的数据的技术。
图3、图4、图5、图13、图14和图15图示具有上述的可变电阻元件的存储电路(器件)的实施例。
图3是图示包括可变电阻元件的存储电路(器件)的示例的代表的配置图。
参考图3，存储电路(器件)可以包括多个数据感测块310_0至310_n(n为自然数)、多个读取使能晶体管RT1和RT2、多个钳位晶体管CT1和CT2以及多个参考电阻元件REF_R。
多个数据感测块310_0至310_n中的每个可以包括第一输入端子I1和第二输入端子I2。第一输入端子I1可以通过读取使能晶体管RT1和钳位晶体管CT1与单元路径CELLPATH耦接，而第二输入端子I2可以通过读取使能晶体管RT2和钳位晶体管CT2与参考电阻元件REF_R耦接。
当在读取操作时段中被激活的读取使能信号REN被激活时，读取使能晶体管RT1和RT2可以导通，而当读取使能信号REN被去激活时，读取使能晶体管RT1和RT2可以关断。当钳位信号CLAMP被激活时，钳位晶体管CT1和CT2可以导通，而当钳位信号CLAMP被去激活时，钳位晶体管CT1和CT2可以关断。根据钳位信号CLAMP的电压电平，可以调节流过第一输入端子I1和第二输入端子I2的电流量。
单元路径CELL PATH可以是或包括与在多个阻变储存单元(图3中未示出)之中选中的阻变储存单元耦接的路径。在读取操作中，读取电流IRD可以流过第一输入端子I1和单元路径CELL PATH。
参考电阻元件REF_R可以具有用作参考的电阻值以用于感测选中的阻变储存单元的数据。在读取操作中，参考电流IREF可以在第二输入端子I2和参考电阻元件REF_R之间流动。
在读取操作中，数据感测块310_0至310_n可以将分别流过第一输入端子I1和第二输入端子I2的电流IRD和IREF进行比较以确定数据。数据感测块310_0至310_n可以将确定的数据放大，以及输出数据作为包括在单元路径CELL PATH中的选中的阻变储存单元的输出D0至Dn。例如，假设在具有值“0”的数据被储存在阻变储存单元中时，可变电阻元件具有低电阻状态，而当具有值“1”的数据被储存在阻变储存单元中时，可变电阻元件具有高电阻状态。针对每个阻变储存单元，当读取电流IRD的电流量比参考电流IREF的电流量大时，数据感测块310_0至310_n可以将值“0”提供至输出D0至Dn。针对每个阻变储存单元，当读取电流IRD的电流量比参考电流IREF的电流量小时，数据感测块310_0至310_n可以将值“1”提供至输出D0至Dn。
因为图3的存储电路(器件)包括分别与多个数据感测块310_0至310_n相对应的多个参考电阻元件REF_R，所以存储电路(器件)的面积可以增加。
图4是图示包括可变电阻元件的存储电路(器件)的示例的代表的配置图。
参考图4，存储电路(器件)可以包括多个数据感测块410_0至410_n(n为自然数)、多个读取使能晶体管RT1和RT2、多个钳位晶体管CT1和CT2以及参考电阻元件REF_SR。
多个数据感测块410_0至410_n中的每个可以包括第一输入端子I1和第二输入端子I2。第一输入端子I1可以通过读取使能晶体管RT1和钳位晶体管CT1与单元路径CELLPATH耦接，而第二输入端子I2可以通过读取使能晶体管RT2和钳位晶体管CT2与参考电阻元件REF_SR耦接。
当在读取操作时段被激活的读取使能信号REN被激活时，读取使能晶体管RT1和RT2可以导通，而当读取使能信号REN被去激活时，读取使能晶体管RT1和RT2可以关断。当钳位信号CLAMP被激活时，钳位晶体管CT1和CT2可以导通，而当钳位信号CLAMP被去激活时，钳位晶体管CT1和CT2可以关断。根据钳位信号CLAMP的电压电平，可以调节流过第一输入端子I1和第二输入端子I2的电流量。
单元路径CELL PATH可以是或包括与在多个阻变储存单元(图4中未示出)之中选中的阻变储存单元耦接的路径。在读取操作中，读取电流IRD可以流过第一输入端子I1和单元路径CELL PATH。
参考电阻元件REF_SR可以具有用作参考的电阻值以用于感测选中的阻变储存单元的数据，并且由多个数据感测块410_0至410_n来共享。在读取操作中，参考电流IREF可以在第二输入端子I2和与参考电阻元件REF_SR耦接的节点NO之间流动。由于来自每个数据感测块410_0至410_n的电流IREF流入节点NO，所以从节点NO流过参考电阻元件REF_SR的电流ISREF的量可以是参考电流IREF的n+1倍。
数据感测块410_0至410_n确定储存在各个阻变储存单元中的数据，并且当读取电流IRD的电流量比参考电流IREF的电流量大时，可以将具有值“0”的数据输出为输出D0至Dn，而当读取电流IRD的电流量比参考电流IREF的电流量小时，将具有值“1”的数据输出为输出D0至Dn。
尽管因为多个数据感测块410_0至410_n共享参考电阻元件REF_SR，所以图4的存储电路(器件)具有可以减小面积的优点，但是因为所有数据感测块410_0至410_n的第二输入端子I2耦接到节点NO，所以可能会导致图4的存储电路(器件)容易受到噪声影响的问题。
图5是图示包括可变电阻元件的存储电路(器件)的示例的代表的配置图。
参考图5，存储电路(器件)可以包括一个或更多个阻变储存单元SC、读取使能晶体管RT1和RT2、钳位晶体管CT1和CT2、参考电阻晶体管REFT、数据感测块510以及参考电阻调节块520。
阻变储存单元SC中的每个可以包括可变电阻元件R和串联耦接到可变电阻元件R的选择元件S。在储存“低”值数据的情况下，可变电阻元件R可以处于低电阻状态，而在储存“高”值数据的情况下，可变电阻元件R可以处于高电阻状态。可选地，在储存“高”值数据的情况下，可变电阻元件R可以处于低电阻状态，而在储存“低”值数据的情况下，可变电阻元件R可以处于高电阻状态。在下文，将描述假设存储电路根据前一种情况进行操作。选择元件S可以响应于多个字线WL0至WLx的电压(x是自然数)而导通或关断。作为参考，为了便于说明，仅对一个阻变储存单元SC示出内部配置。阻变储存单元SC可以耦接在位线BL和源极线SL之间。
当在读取操作时段被激活的读取使能信号REN被激活时，读取使能晶体管RT1和RT2可以导通，而当读取使能信号REN被去激活时，读取使能晶体管RT1和RT2可以关断。当钳位信号CLAMP被激活时，钳位晶体管CT1和CT2可以导通，而当钳位信号CLAMP被去激活时，钳位晶体管CT1和CT2可以关断。根据钳位信号CLAMP的电压电平，可以调节流过第一输入端子I1和第二输入端子I2的电流量。
参考电阻晶体管REFT可以具有耦接到参考位线RBL的漏极和耦接到参考源极线RSL的源极。偏置电压VBIAS可以被施加到参考电阻晶体管REFT的栅极。偏置电压VBIAS可以具有固定的电压电平，并且仅在读取操作中被施加。例如，偏置电压VBIAS的电压电平可以是1.5V或1.8V。尽管图5示出了参考电阻晶体管REFT是NMOS晶体管的情况，但是应当注意，参考电阻晶体管REFT可以是PMOS晶体管。
数据感测块510可以包括第一输入端子I1和第二输入端子I2。第一输入端子I1可以通过读取使能晶体管RT1和钳位晶体管CT1与位线BL耦接。第二输入端子I2可以通过读取使能晶体管RT2和钳位晶体管CT2与参考位线RBL耦接。在读取操作中，读取使能信号REN和钳位信号CLAMP可以被激活，并且读取使能晶体管RT1和RT2以及钳位晶体管CT1和CT2可以导通。因此，第一输入端子I1和位线BL可以电耦接，并且第二输入端子I2和参考位线RBL可以电耦接。
在读取操作中，读取电流IRD可以流过第一输入端子I1、读取使能晶体管RT1、钳位晶体管CT1、位线BL、选中的阻变储存单元SC(例如，与字线WL0相对应的阻变储存单元SC)以及源极线SL。此外，参考电流IREF可以流过第二输入端子I2、读取使能晶体管RT2、钳位晶体管CT2、参考位线RBL、参考电阻晶体管REFT以及参考源极线RSL。
可以根据选中的阻变储存单元SC的电阻值来确定读取电流IRD的电流量，以及可以根据参考电阻晶体管REFT的电阻值来确定参考电流IREF的电流量。数据感测块510可以将读取电流IRD的电流量与参考电流IREF的电流量进行比较，以及当读取电流IRD的电流量比参考电流IREF的电流量大时，将具有值“0”的数据输出为输出D，而当读取电流IRD的电流量比参考电流IREF的电流量小时，将具有值“1”的数据输出为输出D。
可以通过使用通过参考源极线RSL施加到参考电阻晶体管REFT的源极的源极电压VS来调节参考电阻晶体管REFT的电阻值。参考电阻调节块520可以产生源极电压VS，将源极电压VS施加到参考源极线RSL，以及根据存储电路(器件)的操作条件来调节源极电压VS的电压电平。
参考电阻调节块520可以根据温度来调节源极电压VS的电压电平。当温度下降时，参考电压调节块520可以增加源极电压VS的电压电平，而当温度升高时，参考电压调节块520可以降低源极电压VS的电压电平。将关于图6和图7来进一步说明源极电压VS的电压电平与温度之间的关系。在通过调节源极电压VS来调节参考电阻晶体管REFT的电阻值的情况下，与在通过调节偏置电压VBIAS来调节参考电阻晶体管REFT的电阻值的情况下相比，可以用较小的电压变化来细微地或精确地调节参考电阻晶体管REFT的电阻值。
流过参考电阻晶体管REFT的电流量IDS可以表示为如下等式。
IDS＝μ·Cox·(W/L)·[(VGS-VT)·VDS-(1/2)·VDS 2]
在上述等式中，当通过近似法去除项(1/2)·VDS 2时，参考电阻晶体管REFT的电阻值R_REF可以表示为如下等式。
R_REF≒L/{μ·Cox·W·(VGS-VT)·VDS}
在上述等式中，变量表示如下。μ：迁移率，Cox：栅极氧化物的电容值，L：栅极长度，W：栅极宽度，VT：晶体管的阈值电压，VGS：晶体管的栅极-源极电压，以及VDS：晶体管的漏极-源极电压。
在上述等式中，参考电阻晶体管REFT的电阻值R_REF与栅极-源极电压VGS和漏极-源极电压VDS有关。在参考电阻晶体管REFT的栅极的电压改变的情况下，仅栅极-源极电压VGS改变。然而，在参考电阻晶体管REFT的源极的电压改变的情况下，栅极-源极电压VGS和漏极-源极电压VDS两者都改变。因此，与改变栅极的电压相比，改变源极的电压可能会更多地影响参考电阻晶体管REFT的电阻值R_REF。因此，在调节源极电压的情况下，与调节栅极电压的情况相比，可能会导致更大的电阻变化。此外，通过调节源极电压而不是栅极电压，可以减小电压调节的范围。因此，可以利用参考电阻晶体管REFT的源极电压的较小变化来获得电阻值R_REF的更大的电阻变化。
图6是解释根据可变电阻元件R的状态和施加到可变电阻元件R两端的电压的可变电阻元件R的电阻值的变化的曲线图的示例的代表。
参考图6，实线A表示在温度为室温(例如25℃)的情况下，根据施加到可变电阻元件R的两端的电压(以下，被称为两端电压VR)的可变电阻元件R的电阻值变化，而虚线B表示在温度为高温(例如，90℃)的情况下，根据两端电压VR的可变电阻元件R的电阻值变化。此外，“低”区域表示在可变电阻元件R处于低电阻状态的情况下，根据两端电压VR的可变电阻元件R的电阻值变化，而“高”区域表示在可变电阻元件R处于高电阻状态的情况下，根据两端电压VR的可变电阻元件R的电阻值变化。
如图6所示，在可变电阻元件R处于低电阻状态LOW的情况下，可变电阻元件R的电阻值可以维持在具有基本上恒定的值。然而，在可变电阻元件R处于高电阻状态HIGH的情况下，可变电阻元件R的电阻值不仅可以根据温度还可以根据两端电压VR的电压电平而改变。作为参考，可变电阻元件R的电阻值的单位为kΩ，而两端电压VR的单位为V。
图7是示出不管温度如何都恒定地保持参考电阻晶体管REFT的电阻值所需的电压的曲线图的示例的代表。在图7，假设温度在-40℃至90℃之间变化。
参考图7，线“G1”表示在源极电压VS被固定(例如，被固定为0V)的同时，通过改变偏置电压VBIAS而使参考电阻晶体管REFT的电阻值保持恒定的情况，而线“G2”表示在偏置电压VBIAS被固定(例如，被固定为1.8V)的同时，通过改变源极电压VS而使参考电阻晶体管REFT的电阻值保持恒定的情况。即，在线“G1”上要调节的电压可以是施加到参考电阻晶体管REFT的栅极的偏置电压VBIAS，而在线“G2”上要调节的电压可以是施加到参考电阻晶体管REFT的源极的源极电压VS。
在线“G1”的情况下显示了三个点，其中参考电阻晶体管REFT具有相同电阻值。在-40℃、25℃和90℃处的三个点示出参考电阻晶体管REFT分别具有1.52V、1.8V和2.19V的偏置电压VBIAS。为了将参考电阻晶体管REFT的电阻值保持恒定而不管温度如何，偏置电压VBIAS的电压电平应该从最小1.52V至最大2.19V被调节多达0.67V。要调节的偏置电压VBIAS的电压电平取决于温度。此外，在要调节的偏置电压VBIAS的电压电平与温度变化之间的关系不是线性的。在图7中，在-40℃至25℃的温度范围内，偏置电压VBIAS需要被调节多达0.28V，而在25℃至90℃的温度范围内，偏置电压VBIAS需要被调节多达0.39V。在低于室温和高于室温的两个条件下线G1的斜率变得不同，并且因此要调节的偏置电压VBIAS的电压电平在室温附近基本不同。
在线“G2”的情况下显示了三个点，其中参考电阻晶体管REFT具有相同电阻值。在-40℃、25℃和90℃处的三个点示出参考电阻晶体管REFT分别具有0.07V、0V和-0.079V的源极电压VS。为了将参考电阻晶体管REFT的电阻值保持为恒定而不管温度如何，源极电压VS的电压电平应该根据温度从最小-0.079V到最大0.07V被调节多达0.149V。因此，要调节的源极电压VS的电压电平比线G1的情况小。此外，由于在-40℃至25℃的温度范围内，源极电压VS应该被调节0.07V，而在25℃至90℃的温度范围内，源极电压VS应该被调节0.079V，因此在低于室温和高于室温的两种条件之间，在室温附近要调节的源极电压VS的电压电平基本相似。结果，要调节的源极电压VS的电压电平与温度变化之间的关系基本是线性的。
从图7所示的曲线G1和曲线G2中，应该注意，可以根据温度、通过调节源极电压VS的电压电平而不是偏置电压VBIAS的电压电平来非常容易且精确地调节参考电阻晶体管REFT的电阻值。
图5的存储电路(器件)使用参考电阻晶体管REFT作为用作参考的参考电阻元件以用于确定可变电阻元件R的电阻值。就此，由于不使用施加到栅极的偏置电压VBIAS而是使用施加到源极的源极电压VS来调节参考电阻晶体管REFT的电阻值，所以可以减小要根据操作温度来调节的源极电压VS的范围，并且当在存储电路(器件)中执行读取操作时可以抑制数据感测错误。
图8是图示根据实施例的参考电阻调节块520的示例的代表的配置图。
参考图8，参考电阻调节块520可以包括电压发生单元810和微调单元820。
电压发生单元810可以产生其电压电平根据温度而改变的第一电压V1。图9是图示根据实施例的电压发生单元810的示例的代表的配置图。参考图9，电压发生单元810可以包括PMOS晶体管P1和P2、NMOS晶体管N1和N2以及电阻器RCON。电压发生单元810可以包括本领域公知的维德拉(Widlar)电路。PMOS晶体管P1可以具有施加电源电压VDD的源极、耦接到节点NO1的栅极以及耦接到节点NO2的漏极。PMOS晶体管P2可以具有施加电源电压VDD的源极、耦接到节点NO1的栅极以及耦接到节点NO1的漏极。NMOS晶体管N1可以具有施加接地电压VSS的源极、耦接到节点NO2的栅极以及耦接到节点NO2的漏极。NMOS晶体管N2可以具有耦接到电阻器RCON的源极、耦接到节点NO2的栅极以及耦接到节点NO1的漏极。作为电压发生单元810的输出的第一电压V1可以是电阻器RCON的两端电压。
当晶体管N1、N2、P1和P2的栅极的宽度/长度比分别为(W/L)_N1、(W/L)_N2、(W/L)_P1和(W/L)_P2时，可以通过调节电阻器RCON的电阻值以及(W/L)_N1、(W/L)_N2、(W/L)_P1和(W/L)_P2的值，根据温度而产生具有期望的电压电平的第一电压V1。
微调单元820可以通过以根据调节代码TM<0:3>和TMB<0:3>值的适当的分压比对第一电压V1分压来产生源极电压VS。图10是图示根据实施例的微调单元820的示例的代表的配置图。参考图10，微调单元820可以包括多个晶体管N3至N10和电阻器R1至R4和RL。晶体管N3至N10可以分别响应于调节代码TM<0:3>和TMB<0:3>而导通或关断。调节代码TMB<0>至TMB<3>可以是通过将调节代码TM<0>至TM<3>的逻辑值反相而得到的信号。
[表1]示出根据调节代码TM<0:3>和TMB<0:3>的值的源极电压VS与第一电压V1之间的比值VS/V1。[]中的值示出在电阻器R1至R4的电阻值分别为Ra、2*Ra、4*Ra和8*Ra的情况下，源极电压VS与第一电压V1之间的比值VS/V1。
[表1]
如[表1]所示，微调单元820可以通过以根据调节代码TM<0:3>和TMB<0:3>值的各种分压比对第一电压V1分压来产生源极电压VS。
图11是图示根据实施例的参考电阻调节块520的示例的代表的配置图。
参考图11，参考电阻调节块520可以包括温度感测单元1110、第一电压发生单元1120和第二电压发生单元1130以及第一微调单元1140和第二微调单元1150。第一电压发生单元1120和第二电压发生单元1130可以具有与图8中的电压发生单元810相对应的结构，而第一微调单元1140和第二微调单元1150可以具有与图8中的微调单元820相对应的结构。
温度感测单元1110可以感测或检测温度。在存储电路(器件)操作时的当前温度等于或高于参考温度(例如，25℃的室温)的情况下，温度感测单元1110可以激活第一电压发生单元1120而去激活第二电压发生单元1130。在存储电路(器件)操作时的当前温度低于参考温度的情况下，温度感测单元1110可以激活第二电压发生单元1130而去激活第一电压发生单元1120。
一旦被激活，第一电压发生单元1120可以产生其电压电平根据温度而改变的第一电压V1。第一微调单元1140可以通过以根据调节代码TM0<0:3>和TM0B<0:3>值的适当的分压比对第一电压V1分压来产生源极电压VS。
一旦被激活，第二电压发生单元1130可以产生其电压电平根据温度而改变的第二电压V2。第二微调单元1150可以通过以根据调节代码TM1<0:3>和TM1B<0:3>值的适当的分压比对第二电压V2分压来产生源极电压VS。
在一些实施方式中，第一电压发生单元1120和第二电压发生单元1130可以具有与图9的电压发生单元810相同的配置。然而，当晶体管N1、N2、P1和P2的栅极的宽度/长度比分别由(W/L)_N1、(W/L)_N2、(W/L)_P1和(W/L)_P2来指定时，电阻器RCON的电阻值和(W/L)_N1、(W/L)_N2、(W/L)_P1和(W/L)_P2的值可以根据需要具有不同的值。通过调节栅极的宽度/长度比的值以及电阻器RCON的电阻值，可以将第一电压发生单元1120和第二电压发生单元1130设置为具有根据温度的第一电压V1和第二电压V2的不同变化。第一微调单元1140和第二微调单元1150可以具有与图10的微调单元820相同的配置。
图12是解释在图11的参考电阻调节块520中，为什么不同的电压发生单元1120和1130根据温度而被激活的曲线图的示例的代表。
参考图12，虚线G1表示在实际情况下随着温度变化而适当调节参考电阻晶体管REFT的电阻值所需的源极电压VS，而实线G2表示在理想情况下随着温度变化而适当调节参考电阻晶体管REFT的电阻值所需的源极电压VS。
此外，虚线G3表示在第一电压发生单元1120和第一微调单元1140被激活的情况下，根据温度从第一微调单元1140输出的源极电压VS，而实线G4表示在第二电压发生单元1130和第二微调单元1150被激活的情况下，根据温度从第二微调单元1150输出的源极电压VS。
在实线G2的理想情况下，因为随着温度来适当调节参考电阻晶体管REFT的电阻值所需的源极电压VS是线性的，所以可以通过仅使用第二电压发生单元1130和第二微调单元1150来根据温度产生适当的源极电压VS。
在虚线G1的实际情况下，根据温度来适当地调节参考电阻晶体管REFT的电阻值所需的源极电压VS的电压电平是非线性的(在室温附近存在虚线G1弯曲的点，并且虚线G1的斜率在点之前和点之后改变)。因此，不可以通过仅使用第二电压发生单元1130和第二微调单元1150、来根据温度产生适当的源极电压VS。在虚线G1的实际情况下，为了产生具有适当电压电平的源极电压VS以便根据温度来适当调节参考电阻晶体管REFT的电阻值，在温度低于室温的情况下，第二电压发生单元1130和第二微调单元1150应该被激活以产生源极电压VS，而在温度等于或高于室温的情况下，第一电压发生单元1120和第一微调单元1140应该被激活以产生源极电压VS。对于不小于室温的温度范围，从第一电压发生单元1120和第一微调单元1140产生的源极电压VS由曲线G3来表示，而对于小于室温的温度范围，从第二电压发生单元1130和第二微调单元1150产生的源极电压VS由曲线G4来表示。
图13是图示包括可变电阻元件的存储电路(器件)的示例的代表的配置图。
参考图13，存储电路(器件)可以包括多个阻变储存单元SC、读取使能晶体管RT1和RT2、钳位晶体管CT1和CT2、参考电阻晶体管REFT0至REFTx、数据感测块1310以及参考电阻调节块1320。
图13的存储电路(器件)可以包括分别与阻变储存单元SC相对应的多个参考电阻晶体管REFT0至REFTx。多个偏置电压VBIAS0至VBIASx可以分别被施加到多个参考电阻晶体管REFT0至REFTx的栅极，并且在对应的字线被激活的情况下，对应的偏置电压可以被激活。例如，在字线WL0被激活的情况下，多个偏置电压VBIAS0至VBIASx之中只有偏置电压VBIAS0可以被激活。
参考电阻调节块1320可以产生源极电压VS，以及根据温度来调节源极电压VS。参考电阻调节块1320可以如上参考图8至图11所述来设计。
图14是图示包括可变电阻元件的存储电路(器件)的示例的代表的配置图。
参考图14，存储电路(器件)可以包括多个阻变储存单元SC、读取使能晶体管RT1和RT2、钳位晶体管CT1和CT2、参考电阻晶体管REFT0至REFTy、多个数据感测块1410_0至1410_y(y为自然数)以及参考电阻调节块1420。
图14的存储电路(器件)可以包括分别与多个数据感测块1410_0至1410_y相对应的参考电阻晶体管REFT0至REFTy。各个数据感测块1410_0至1410_y可以将储存在选中的阻变储存单元SC中的数据感测并输出为输出D0至Dy。
参考电阻调节块1420可以产生源极电压VS，以及根据温度来调节源极电压VS。参考电阻调节块1420可以如上参考图8至图11所述来设计。
图15是图示包括可变电阻元件的存储电路(器件)的示例的代表的配置图。
参考图15，存储电路(器件)可以包括多个阻变储存单元SC、读取使能晶体管RT1和RT2、钳位晶体管CT1和CT2、参考电阻晶体管REFT00至REFTxy、多个数据感测块1510_0至1510_y(y为自然数)以及参考电阻调节块1520。
图15的存储电路(器件)可以包括与多个数据感测块1510_0至1510_y相对应的参考电阻晶体管REFT00至REFTxy。各个数据感测块1510_0至1510_y可以将储存在选中的阻变储存单元SC中的数据感测并输出为输出D0至Dy。
图15的存储电路(器件)可以包括分别与阻变储存单元SC相对应的多个参考电阻晶体管REFT00至REFTxy。多个偏置电压VBIAS0至VBIASx可以被施加到多个参考电阻晶体管REFT00至REFTxy的栅极，并且在对应的字线被激活的情况下对应的偏置电压可以被激活。例如，在字线WL0被激活的情况下，多个偏置电压VBIAS0至VBIASx之中只有偏置电压VBIAS0可以被激活。
参考电阻调节块1520可以产生源极电压VS，以及根据温度来调节源极电压VS。参考电阻调节块1520可以如上参考图8至图11所述来设计。
根据根据上述实施例的电子设备，通过使用源极电压来调节用作参考电阻元件的参考电阻晶体管的电阻值，可以精确地调节参考电阻值。
基于所公开的技术的上述和其它存储电路或半导体器件可以用在一系列设备或系统中。图16-20提供了可以实现本文所公开的存储电路的设备或系统的一些示例。
图16是实现基于所公开技术的存储电路的微处理器的配置图的示例。
参考图16，微处理器2000可以执行用于控制和调谐从各种外部设备接收数据的一系列处理、处理数据以及将处理结果输出到外部设备的任务。微处理器2000可以包括存储单元2010、操作单元2020、控制单元2030等。微处理器2000可以是各种数据处理单元，诸如中央处理单元(CPU)、图形处理单元(GPU)、数字信号处理器(DSP)以及应用处理器(AP)。
存储单元2010是作为处理器寄存器等在微处理器2000中储存数据的部分。存储单元2010可以包括数据寄存器、地址寄存器、浮点寄存器等。此外，存储单元2010可以包括各种寄存器。存储单元2010可以执行暂时储存由操作单元2020对其执行操作的数据、执行操作的结果数据以及用于执行操作的数据被储存的地址的功能。
存储单元2010可以包括根据实施方式的一个或更多个上述半导体器件。例如，存储单元2010可以包括：一个或更多个阻变储存单元，每个阻变储存单元被构造为呈现用于储存数据的不同电阻值；至少一个参考电阻晶体管，以产生参考电阻值；参考电阻调节块，其耦接到至少一个参考电阻晶体管，并且被构造为将信号供给到至少一个参考电阻晶体管，其能够引起参考电阻晶体管的电阻值的调节；以及数据感测块，其耦接到一个或更多个阻变储存单元和至少一个参考电阻晶体管，数据感测块被构造为感测在一个或更多个阻变储存单元之中选中的阻变储存单元的电阻值和至少一个参考电阻晶体管的电阻值，以及比较感测到的电阻值以确定选中的阻变储存单元的数据。由此，可以提高存储单元2010的特性。结果，可以提高微处理器2000的性能特性。
操作单元2020可以根据控制单元2030解码命令的结果来执行四则算术运算或逻辑运算。操作单元2020可以包括至少一个算术逻辑单元(ALU)等。
控制单元2030可以从微处理器2000的存储单元2010、操作单元2020和外部设备接收信号，执行命令的提取、解码以及对微处理器2000的信号的输入和输出的控制，以及运行由程序表示的处理。
根据本实施方式的微处理器2000可以另外包括高速缓冲存储单元2040，该高速缓冲存储单元2040可以暂时储存要从除存储单元2010以外的外部设备输入的数据或要输出到外部设备的数据。在这种情况下，高速缓冲存储单元2040可以通过总线接口2050与存储单元2010、操作单元2020和控制单元2030交换数据。
图17是实现基于所公开技术的存储电路的处理器的配置图的示例。
参考图17，处理器2100可以通过包括除微处理器的那些功能之外的各种功能来提高性能并且实现多功能性，该微处理器2000执行用于控制和调谐从各种外部设备接收数据的一系列处理、处理数据以及将处理结果输出到外部设备的任务。处理器2100可以包括用作微处理器的核心单元2110、用于暂时储存数据的高速缓冲存储单元2120以及用于在内部设备和外部设备之间传送数据的总线接口2130。处理器2100可以包括各种片上系统(SoC)，诸如多核处理器、图形处理单元(GPU)以及应用处理器(AP)。
本实施方式的核心单元2110是对从外部设备输入的数据执行算术逻辑运算的部分，并且可以包括存储单元2111、操作单元2112和控制单元2113。
存储单元2111是作为处理器寄存器、寄存器等在处理器2100中储存数据的部分。存储单元2111可以包括数据寄存器、地址寄存器、浮点寄存器等。此外，存储单元2111可以包括各种寄存器。存储单元2111可以执行暂时储存由操作单元2112对其执行操作的数据、执行操作的结果数据以及用于执行操作的数据被储存的地址的功能。操作单元2112是在处理器2100中执行操作的部分。操作单元2112可以根据控制单元2113解码命令的结果等来执行四则算术运算、逻辑运算等。操作单元2112可以包括至少一个算术逻辑单元(ALU)等。控制单元2113可以从处理器2100的存储单元2111、操作单元2112以及外部设备接收信号，执行命令的提取、解码以及对处理器2100的信号的输入和输出的控制，以及运行由程序表示的处理。
高速缓冲存储单元2120是暂时储存数据的部分以补偿在高速操作的核心单元2110与低速操作的外部设备之间在数据处理速度上的差异。高速缓冲存储单元2120可以包括主储存部2121、次级储存部2122以及第三级储存部2123。通常，高速缓冲存储单元2120包括主储存部2121和次级储存部2122，而在需要高储存容量的情况下可以包括第三级储存部2123。如情况需要，高速缓冲存储单元2120可以包括更多数量的储存部。即，可以根据设计改变包括在高速缓冲存储单元2120中的储存部的数量。主储存部2121、次级储存部2122和第三级储存部2123储存和区别数据的速度可以相同或不同。在各个储存部2121、2122、2123的速度不同的情况下，主储存部2121的速度可以最大。高速缓冲存储单元2120的主储存部2121、次级储存部2122和第三级储存部2123中的至少一个储存部可以包括根据实施方式的一个或更多个上述半导体器件。例如，高速缓冲存储单元2120可以包括：一个或更多个阻变储存单元，每个阻变储存单元被构造为呈现用于储存数据的不同电阻值；至少一个参考电阻晶体管，以产生参考电阻值；参考电阻调节块，其耦接到至少一个参考电阻晶体管，并且被构造为将信号供给到至少一个参考电阻晶体管，其能够引起参考电阻晶体管的电阻值的调节；以及数据感测块，其耦接到一个或更多个阻变储存单元和至少一个参考电阻晶体管，数据感测块被构造为感测在一个或更多个阻变储存单元之中选中的阻变储存单元的电阻值和至少一个参考电阻晶体管的电阻值，以及比较感测到的电阻值以确定选中的阻变储存单元的数据。由此，可以提高高速缓冲存储单元2120的特性。结果，可以提高处理器2100的性能特性。
尽管如图17所示，所有的主储存部2121、次级储存部2122和第三级储存部2123被配置在高速缓冲存储单元2120的内部，但是应该注意：高速缓冲存储单元2120的所有的主储存部2121、次级储存部2122和第三级储存部2123可以被配置在核心单元2110的外部，并且可以补偿核心单元2110和外部设备之间在数据处理速度上的差异。此外，应该注意：高速缓冲存储单元2120的主储存部2121可以设置在核心单元2110的内部，而次级储存部2122和第三级储存部2123可以被配置在核心单元2110的外部，以加强补偿数据处理速度上的差异的功能。在另一个实施方式中，主储存部2121和次级储存部2122可以设置在核心单元2110的内部，而第三级储存部2123可以设置在核心单元2110的外部。
总线接口2130是连接核心单元2110、高速缓冲存储单元2120和外部设备并且允许数据被有效地传输的部分。
根据本实施方式的处理器2100可以包括多个核心单元2110，并且多个核心单元2110可以共享高速缓冲存储单元2120。多个核心单元2110和高速缓冲存储单元2120可以直接连接或通过总线接口2130连接。多个核心单元2110可以以与核心单元2110的上述配置相同的方式来配置。在处理器2100包括多个核心单元2110的情况下，高速缓冲存储单元2120的主储存部2121可以对应于多个核心单元2110的数量而被配置在每个核心单元2110中，而次级储存部2122和第三级储存部2123可以以通过总线接口2130共享的方式被配置在多个核心单元2110的外部。主储存部2121的处理速度可以比次级储存部2122和第三级储存部2123的处理速度大。在另一个实施方式中，主储存部2121和次级储存部2122可以对应于多个核心单元2110的数量而被配置在每个核心单元2110中，而第三级储存部2123可以以通过总线接口2130共享的方式被配置在多个核心单元2110的外部。
根据本实施方式的处理器2100还可以包括储存数据的嵌入式存储单元2140、可以以有线或无线方式向外部设备传输数据和从外部设备接收数据的通信模块单元2150、驱动外部存储器件的存储器控制单元2160以及处理在处理器2100中处理的数据或从外部输入设备输入的数据以及将处理的数据输出到外部接口设备等的媒体处理单元2170。此外，处理器2100可以包括多个各种模块和设备。在这种情况下，添加的多个模块可以通过总线接口2130来与核心单元2110和高速缓冲存储单元2120交换数据以及彼此交换数据。
嵌入式存储单元2140不仅可以包括易失性存储器，还可以包括非易失性存储器。易失性存储器可以包括DRAM(动态随机存取存储器)、移动式DRAM、SRAM(静态随机存取存储器)以及具有与上述存储器类似的功能的存储器等。非易失性存储器可以包括ROM(只读存储器)、NOR快闪存储器、NAND快闪存储器、相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、自旋转移力矩随机存取存储器(STTRAM)、磁性随机存取存储器(MRAM)、具有类似功能的存储器。
通信模块单元2150可以包括能够与有线网络连接的模块、能够与无线网络连接的模块以及它们两者。有线网络模块可以包括局域网(LAN)、通用串行总线(USB)、以太网、电力线通信(PLC)，诸如经由传输线发送和接收数据的各种设备等。无线网络模块可以包括红外数据协会(IrDA)、码分多址(CDMA)、时分多址(TDMA)、频分多址(FDMA)、无线LAN、Zigbee、泛在传感器网络(USN)、蓝牙、射频识别(RFID)、长期演进(LTE)、近场通信(NFC)、无线宽带因特网(Wibro)、高速下行链路分组接入(HSDPA)、宽带CDMA(WCDMA)、超宽带(UWB)，诸如在无传输线的情况下发送和接收数据的各种设备等。
存储器控制单元2160用于管理并处理在处理器2100和根据不同通信标准操作的外部储存设备之间传输的数据。存储器控制单元2160可以包括各种存储器控制器，例如可以控制IDE(集成电子设备)、SATA(串行高级技术附件)、SCSI(小型计算机系统接口)、RAID(独立磁盘冗余阵列)、SSD(固态磁盘)、eSATA(外部SATA)、PCMCIA(个人计算机存储卡国际协会)、USB(通用串行总线)、安全数字(SD)卡、迷你安全数字(迷你SD)卡、微型安全数字(微型SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型闪存(CF)卡等的设备。
媒体处理单元2170可以处理在处理器2100中处理的数据或以图像、语音以及其它形式从外部输入设备输入的数据，以及将数据输出到外部接口设备。媒体处理单元2170可以包括图形处理单元(GPU)、数字信号处理器(DSP)、高清音频设备(HD音频)、高清多媒体接口(HDMI)控制器等。
图18是实现基于所公开技术的存储电路的系统的配置图的示例。
参考图18，作为用于处理数据的装置的系统2200可以执行输入、处理、输出、通信、储存等，以对数据进行一系列操作。系统2200可以包括处理器2210、主存储器件2220、辅助存储器件2230、接口设备2240等。本实施方式的系统2200可以是使用处理器操作的各种电子系统，诸如计算机、服务器、PDA(个人数字助理)、便携式计算机、网络平板电脑、无线电话、移动电话、智能电话、数字音乐播放器、PMP(便携式多媒体播放器)、照相机、全球定位系统(GPS)、摄像机、录音机、远程信息处理、视听(AV)系统、智能电视等。
处理器2210可以解码输入的命令并且处理储存在系统2200中的数据的操作、比较等，以及控制这些操作。处理器2210可以包括微处理器单元(MPU)、中央处理单元(CPU)、单/多核处理器、图形处理单元(GPU)、应用处理器(AP)、数字信号处理器(DSP)等。
主存储器件2220是在运行程序时可以暂时储存、调用和运行来自辅助存储器件2230的程序代码或数据、并且即使当电源被切断时也可以保存存储的内容的储存器。主存储器件2220可以包括根据实施方式的一个或更多个上述半导体器件。例如，主存储器件2220可以包括：一个或更多个阻变储存单元，每个阻变储存单元被构造为呈现用于储存数据的不同电阻值；至少一个参考电阻晶体管，以产生参考电阻值；参考电阻调节块，其耦接到至少一个参考电阻晶体管，并且被构造为将信号供给到至少一个参考电阻晶体管，其能够引起参考电阻晶体管的电阻值的调节；以及数据感测块，其耦接到一个或更多个阻变储存单元和至少一个参考电阻晶体管，数据感测块被构造为感测在一个或更多个阻变储存单元之中选中的阻变储存单元的电阻值和至少一个参考电阻晶体管的电阻值，以及比较感测到的电阻值以确定选中的阻变储存单元的数据。由此，可以提高主存储器件2220的特性。结果，可以提高系统2200的性能特性。
此外，主存储器件2220还可以包括其中当电源被切断时所有内容被擦除的易失性存储器类型的静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等。与此不同，主存储器件2220可以不包括根据实施方式的半导体器件，但是可以包括其中当电源被切断时所有内容被擦除的易失性存储器类型的静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等。
辅助存储器件2230是用于储存程序代码或数据的存储器件。虽然辅助存储器件2230的速度比主存储器件2220慢，但是辅助存储器件2230可以储存更大量的数据。辅助存储器件2230可以包括根据实施方式的一个或更多个上述半导体器件。例如，辅助存储器件2230可以包括：一个或更多个阻变储存单元，每个阻变储存单元被构造为呈现用于储存数据的不同电阻值；至少一个参考电阻晶体管，以产生参考电阻值；参考电阻调节块，其耦接到至少一个参考电阻晶体管，并且被构造将信号供给到至少一个参考电阻晶体管，其能够引起参考电阻晶体管的电阻值的调节；以及数据感测块，其耦接到一个或更多个阻变储存单元和至少一个参考电阻晶体管，数据感测块被构造为感测在一个或更多个阻变储存单元之中选中的阻变储存单元的电阻值和至少一个参考电阻晶体管的电阻值，以及比较感测到的电阻值以确定选中的阻变储存单元的数据。由此，可以提高辅助存储器件2230的特性。结果，可以提高系统2200的性能特性。
此外，辅助存储器件2230还可以包括数据储存系统(参见图19的附图标记2300)，诸如使用磁性的磁带、磁盘、使用光学的激光盘、使用磁性和光学二者的磁光盘、固态盘(SSD)、USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(迷你SD)卡、微型安全数字(微型SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型闪存(CF)卡等。与此不同，辅助存储器件2230可以不包括根据实施方式的半导体器件，但是可以包括数据储存系统(参见图19的附图标记2300)，诸如使用磁性的磁带、磁盘、使用光学的激光盘、使用磁性和光学二者的磁光盘、固态盘(SSD)、USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(迷你SD)卡、微型安全数字(微型SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型闪存(CF)卡等。
接口设备2240可以在本实施方式的系统2200与外部设备之间执行命令和数据的交换。接口设备2240可以是小键盘、键盘、鼠标、扬声器、麦克风、显示器、各种人机接口设备(HID)、通信设备等。通信设备可以包括能够与有线网络连接的模块、能够与无线网络连接的模块以及它们两者。有线网络模块可以包括局域网(LAN)、通用串行总线(USB)、以太网、电力线通信(PLC)，诸如经由传输线发送和接收数据的各种设备等。无线网络模块可以包括红外数据协会(IrDA)、码分多址(CDMA)、时分多址(TDMA)、频分多址(FDMA)、无线LAN、Zigbee、泛在传感器网络(USN)、蓝牙、射频识别(RFID)、长期演进(LTE)、近场通信(NFC)、无线宽带因特网(Wibro)、高速下行链路分组接入(HSDPA)、宽带CDMA(WCDMA)、超宽带(UWB)，诸如在无传输线的情况下发送和接收数据的各种设备等。
图19是实现基于所公开技术的存储电路的数据储存系统的配置图的示例。
参考图19，数据储存系统2300可以包括作为用于储存数据的组件而具有非易失性特性的储存器件2310、控制储存器件2310的控制器2320、用于与外部设备连接的接口2330以及用于暂时储存数据的暂时储存器件2340。数据储存系统2300可以是诸如硬盘驱动器(HDD)、光盘只读存储器(CDROM)、数字通用盘(DVD)、固态盘(SSD)等的盘类型，以及诸如USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(迷你SD)卡、微型安全数字(微型SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型闪存(CF)卡等的卡类型。
储存器件2310可以包括半永久地储存数据的非易失性存储器。非易失性存储器可以包括ROM(只读存储器)、NOR闪存、NAND闪存、相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、磁性随机存取存储器(MRAM)等。
控制器2320可以控制储存器件2310和接口2330之间的数据交换。为此，控制器2320可以包括执行用于处理经由接口2330从数据储存系统2300外部输入的命令的操作等的处理器2321。
接口2330用于在数据储存系统2300和外部设备之间执行命令和数据的交换。在数据储存系统2300是卡类型的情况下，接口2330可以与在诸如USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(迷你SD)卡、微型安全数字(微型SD)卡、安全数字大容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型闪存(CF)卡等设备中所使用的接口相兼容，或者与在与以上提及的设备类似的设备中所使用的接口相兼容。在数据储存系统2300是盘类型的情况下，接口2330可以与诸如IDE(集成电路设备)、SATA(串行高级技术附件)、SCSI(小型计算机系统接口)、eSATA(外部SATA)、PCMCIA(个人计算机存储卡国际协会)、USB(通用串行总线)等接口相兼容，或者与和以上提及的接口类似的接口相兼容。接口2330可以与具有彼此不同类型的一个或更多个接口相兼容。
暂时储存器件2340可以暂时储存数据以根据与外部设备、控制器和系统的接口的多样化和高性能来在接口2330和储存器件2310之间有效传输数据。用于暂时储存数据的暂时储存器件2340可以包括根据实施方式的一个或更多个上述半导体器件。例如，暂时储存器件2340可以包括：一个或更多个阻变储存单元，每个阻变储存单元被构造为呈现用于储存数据的不同电阻值；至少一个参考电阻晶体管，以产生参考电阻值；参考电阻调节块，其耦接到至少一个参考电阻晶体管，并且被构造为将信号供应给至少一个参考电阻晶体管，其能够引起参考电阻晶体管的电阻值的调节；以及数据感测块，其耦接到一个或更多个阻变储存单元和至少一个参考电阻晶体管，数据感测块被构造为感测在一个或更多个阻变储存单元之中选中的阻变储存单元的电阻值和至少一个参考电阻晶体管的电阻值，以及比较感测到的电阻值以确定选中的阻变储存单元的数据。由此，可以提高暂时储存器件2340的特性。结果，可以提高系统2300的性能特性。
图20是实现基于所公开技术的存储电路的存储系统的配置图的示例。
参见图20，存储系统2400可以包括作为用于储存数据的组件而具有非易失性特性的存储器2410、控制存储器2410的存储器控制器2420、用于与外部设备连接的接口2430等。存储系统2400可以是诸如固态盘(SSD)、USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(迷你SD)卡、微型安全数字(微型SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑闪存(CF)卡等的卡类型。
用于储存数据的存储器2410可以包括根据实施方式的一个或更多个上述半导体器件。例如，存储器2410可以包括：一个或更多个阻变储存单元，每个阻变储存单元被构造为呈现用于储存数据的不同电阻值；至少一个参考电阻晶体管，以产生参考电阻值；参考电阻调节块，其耦接到至少一个参考电阻晶体管，并且被构造为将信号供给到至少一个参考电阻晶体管，其能够引起参考电阻晶体管的电阻值的调节；以及数据感测块，其耦接到一个或更多个阻变储存单元和至少一个参考电阻晶体管，数据感测块被构造为感测在一个或更多个阻变储存单元之中选中的阻变储存单元的电阻值和至少一个参考电阻晶体管的电阻值，以及比较感测到的电阻值以确定选中的阻变储存单元的数据。由此，可以提高存储器2410的特性。结果，可以提高存储系统2400的性能特性。
经过这些，可以通过执行稳定的感测和放大操作来提高存储系统2400的性能。
此外，根据本实施方式的存储器2410还可以包括具有非易失性特性的ROM(只读存储器)、NOR快闪存储器、NAND快闪存储器、相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、磁性随机存取存储器(MRAM)等。
存储器控制器2420可以控制存储器2410和接口2430之间的数据交换。为此，存储器控制器2420可以包括执行用于处理经由接口2430从数据储存系统2400外部输入的命令的操作的处理器2421。
接口2430用于在存储系统2400和外部设备之间执行命令和数据的交换。接口2430可以与在诸如USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(迷你SD)卡、微型安全数字(微型SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型闪存(CF)卡等设备中所使用的接口相兼容，或者与在与以上提及的设备类似的设备中所使用的接口相兼容。接口2430可以与具有彼此不同类型的一个或更多个接口相兼容。
根据本实施方式的存储系统2400还可以包括缓冲存储器2440，该缓冲存储器2440用于根据与外部设备、存储器控制器和存储系统的接口的多样化和高性能来有效地在接口2430和存储器2410之间传输数据。例如，用于暂时储存数据的缓冲存储器2440可以包括根据实施方式的一个或更多个上述半导体器件。缓冲存储器2440可以包括：一个或更多个阻变储存单元，每个阻变储存单元被构造为呈现用于储存数据的不同电阻值；至少一个参考电阻晶体管，以产生参考电阻值；参考电阻调节块，其耦接到至少一个参考电阻晶体管，并且被构造为将信号供给到至少一个参考电阻晶体管，其能够引起参考电阻晶体管的电阻值的调节；以及数据感测块，其耦接到一个或更多个阻变储存单元和至少一个参考电阻晶体管，数据感测块被构造为感测在一个或更多个阻变储存单元之中选中的阻变储存单元的电阻值和至少一个参考电阻晶体管的电阻值，以及比较感测到的电阻值以确定选中的阻变储存单元的数据。由此，可以提高缓冲存储器2440的特性。结果，可以提高存储系统2400的性能特性。
此外，根据本实施方式的缓冲存储器2440还可以包括具有易失性特性的SRAM(静态随机存取存储器)、DRAM(动态随机存取存储器)等，以及具有非易失性特性的相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、自旋转移力矩随机存取存储器(STTRAM)、磁性随机存取存储器(MRAM)等。与此不同，缓冲存储器2440可以不包括根据实施方式的半导体器件，但是可以包括具有易失性特性的SRAM(静态随机存取存储器)、DRAM(动态随机存取存储器)等，以及具有非易失性特性的相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、自旋转移力矩随机存取存储器(STTRAM)、磁性随机存取存储器(MRAM)等。
从上述描述可以看出，在根据实施方式的半导体器件及其制造方法中，可变电阻元件的图案化容易，并且可以确保可变电阻元件的特性。
在图16-20中基于本文中公开的存储器件的电子设备或系统的上述示例中的特征可以在各种设备、系统或应用中实现。一些示例包括移动电话或其他便携式通信设备、平板电脑、笔记本电脑或膝上型电脑、游戏机、智能电视机、电视机顶盒、多媒体服务器、具有或不具有无线通信功能的数码相机、具有无线通信功能的手表或其他可穿戴设备。
虽然本专利文件包含很多细节，但是这些不应当被理解为对任何发明的范围或要求保护的内容的限制，而应当被理解为可能专门针对特定发明的特定实施例的特征的描述。本专利文件中单独实施例的内容中所描述的某些特征也可以在单个实施例中组合地实施。反之，在单个实施例的内容中描述的各种特征也可以在多个实施例中分开实施或以任何合适的子组合来实施。此外，虽然以上可以将特征描述为以某些组合来起作用，甚至初始要求如此保护，但在某些情况下来自要求保护的组合中的一种或更多种特征可以从该组合中去除，且要求保护的组合可以针对子组合或子组合的变型。
类似地，虽然在附图中以特定的次序描述了操作，但这不应当被理解为需要以所示的特定次序或以顺序的次序来执行这些操作，或者执行所有示出的操作，来取得期望的结果。此外，本专利文件中所描述的实施例中的各种系统组件的分离不应当被理解为在所有的实施例中都需要这种分离。仅描述了若干实施方式和示例。基于本专利文件中所描述的和所示出的，可以作出其他实施方式、改进和变型。

Claims (28)

1.一种包括半导体存储器的电子设备，半导体存储器包括：
一个或更多个阻变储存单元，每个阻变储存单元被构造为呈现用于储存数据的不同电阻值；
至少一个参考电阻晶体管，以产生参考电阻值；
参考电阻调节块，其耦接到所述至少一个参考电阻晶体管，并且被构造为将信号供给到所述至少一个参考电阻晶体管，其能够引起参考电阻晶体管的电阻值的调节；以及
数据感测块，其耦接到所述一个或更多个阻变储存单元和所述至少一个参考电阻晶体管，数据感测块被构造为感测在所述一个或更多个阻变储存单元之中选中的阻变储存单元的电阻值和所述至少一个参考电阻晶体管的电阻值，以及比较感测的电阻值以确定选中的阻变储存单元的数据。
2.根据权利要求1所述的电子设备，其中，数据感测块包括第一输入端子和第二输入端子，并且被构造为将流过第一输入端子和选中的阻变储存单元的读取电流与流过第二输入端子和参考电阻晶体管的参考电流进行比较。
3.根据权利要求1所述的电子设备，其中，施加到参考电阻晶体管的栅极的偏置电压是固定的。
4.根据权利要求1所述的电子设备，其中，由参考电阻调节块供给的信号包括被提供给参考电阻晶体管的源极的源极电压。
5.根据权利要求4所述的电子设备，其中，参考电阻调节块被构造为根据温度来调节源极电压，并且参考电阻调节块包括：
电压发生单元，其被构造为产生根据温度来调节的随温度而变的电压；以及
微调单元，其耦接到电压发生单元以接收随温度而变的电压，并且以可操作方式通过以基于电压调节代码的分压比对随温度而变的电压分压来产生源极电压。
6.根据权利要求4所述的电子设备，其中，参考电阻调节块包括：
第一电压发生单元，其以可操作方式产生根据第一温度阶段中的温度被调节为第一斜率的源极电压；
第二电压发生单元，其以可操作方式产生根据第二温度阶段中的温度被调节为第二斜率的源极电压；以及
温度感测单元，其耦接到第一电压发生单元和第二电压发生单元，以在第一温度阶段中激活第一电压发生单元，而在第二温度阶段中激活第二电压发生单元。
7.根据权利要求1所述的电子设备，其中，半导体存储器还包括：
第一晶体管和第二晶体管，其串联耦接在第一输入端子和所述一个或更多个阻变储存单元之间，并且以可操作方式分别响应于读取使能信号和钳位信号而导通或关断；以及
第三晶体管和第四晶体管，其串联耦接在第二输入端子和参考电阻晶体管之间，并且以可操作方式分别响应于读取使能信号和钳位信号而导通或关断。
8.根据权利要求1所述的电子设备，其中，每个阻变储存单元包括：
选择元件；以及
可变电阻元件，其被构造为以可操作方式呈现表示储存在阻变储存单元中的不同数据的不同电阻值。
9.根据权利要求8所述的电子设备，其中，可变电阻元件包括金属氧化物或其中隧道阻挡层介于两个铁磁层之间的结构。
10.根据权利要求1所述的电子设备，还包括微处理器，所述微处理器包括：
控制单元，其被配置为从微处理器的外部接收包括命令的信号，以及执行命令的提取、解码或对微处理器的信号的输入或输出的控制；
操作单元，其被配置为基于控制单元解码命令的结果来执行操作；以及
存储单元，其被配置为储存用于执行操作的数据、与执行操作的结果相对应的数据或被执行操作的数据的地址，
其中，半导体存储器是微处理器中的存储单元的部分。
11.根据权利要求1所述的电子设备，还包括处理器，所述处理器包括：
核心单元，其被配置为基于从处理器的外部输入的命令，通过使用数据执行与命令相对应的操作；
高速缓冲存储单元，其被配置为储存用于执行操作的数据、与执行操作的结果相对应的数据或被执行操作的数据的地址；以及
总线接口，其连接在核心单元和高速缓冲存储单元之间，并且被配置为在核心单元和高速缓冲存储单元之间传输数据，
其中，半导体存储器是处理器中的高速缓冲存储单元的部分。
12.根据权利要求1所述的电子设备，还包括处理系统，所述处理系统包括：
处理器，其被配置为对由处理器接收的命令进行解码，以及基于解码命令的结果来控制对信息的操作；
辅助存储器件，其配置为储存用于对命令进行解码的程序和信息；
主存储器件，其被配置为调用并储存来自辅助存储器件的程序和信息，使得处理器能在运行程序时使用程序和信息来执行操作；以及
接口设备，其被配置为执行处理器、辅助存储器件和主存储器件中的至少一个与外部之间的通信，
其中，半导体存储器是处理系统中辅助存储器件或主存储器件的部分。
13.根据权利要求1所述的电子设备，还包括数据储存系统，所述数据储存系统包括：
储存器件，其被配置为储存数据并且保存储存的数据而不管电源如何；
控制器，其被配置为根据从外部输入的命令来控制数据输入至储存器件和从储存器件输出数据；
暂时储存器件，其被配置为暂时储存在储存器件与外部之间交换的数据；以及
接口，其被配置为在储存器件、控制器和暂时储存器件中的至少一个与外部之间执行通信，
其中，半导体存储器是数据储存系统中的储存器件或暂时储存器件的部分。
14.根据权利要求1所述的电子设备，还包括存储系统，所述存储系统包括：
存储器，其被配置为储存数据并且保存储存的数据而不管电源如何；
存储器控制器，其被配置为根据从外部输入的命令来控制输入数据至存储器和从存储器输出数据；
缓冲存储器，其被配置为缓冲在存储器与外部之间交换的数据；以及
接口，其被配置为执行存储器、存储器控制器和缓冲存储器中的至少一个与外部之间的通信，
其中，半导体存储器是存储系统中存储器或缓冲存储器的部分。
15.一种包括半导体存储器的电子设备，半导体存储器包括：
多个位线和多个源极线；
多个阻变储存单元，其耦接在所述多个位线和所述多个源极线之中的对应位线和对应源极线之间；
多个参考位线和多个参考源极线；
多个参考电阻晶体管，其耦接在所述多个参考位线和所述多个参考源极线之中的对应参考位线和对应参考源极线之间；
多个数据感测块，其耦接到所述多个参考电阻晶体管和所述多个阻变储存单元，并且以可操作方式将流过所述多个位线之中的对应位线的读取电流与流过所述多个参考位线之中的对应参考位线的参考电流进行比较，以及感测在耦接到所述对应位线的多个阻变储存单元之中选中的阻变储存单元的数据；以及
参考电阻调节块，其耦接到所述多个参考电阻晶体管，并且被构造为将相应的信号分别供给到所述多个参考电阻晶体管，其能够引起参考电阻晶体管的电阻值的调节。
16.根据权利要求15所述的电子设备，
其中，所述多个数据感测块包括第一输入端子和第二输入端子，以及
其中，半导体存储器还包括：
多个第一晶体管和多个第二晶体管，其串联耦接在数据感测块的第一输入端子和位线之间，并且以可操作方式分别响应于读取使能信号和钳位信号而导通或关断；以及
多个第三晶体管和多个第四晶体管，其串联耦接在数据感测块的第二输入端子和参考位线之间，并且以可操作方式分别响应于读取使能信号和钳位信号而导通或关断。
17.根据权利要求15所述的电子设备，其中，施加到所述多个参考电阻晶体管内的参考电阻晶体管的栅极的偏置电压是固定的。
18.根据权利要求15所述的电子设备，其中，由参考电阻调节块供给的信号包括被提供给所述多个参考电阻晶体管内的参考电阻晶体管的源极的源极电压。
19.根据权利要求18所述的电子设备，其中，参考电阻调节块被构造为根据温度来调节在参考电阻晶体管处的源极电压，并且参考电阻调节块包括：
电压发生单元，其被构造为产生其电平根据温度来调节的随温度而变的电压；以及
微调单元，其耦接到电压发生单元以接收随温度而变的电压，并且以可操作方式通过以基于电压调节代码的分压比对随温度而变的电压分压来产生源极电压。
20.根据权利要求18所述的电子设备，其中，参考电阻调节块包括：
第一电压发生单元，其被构造为在第一温度阶段内产生源极电压，该源极电压基于源极电压的变化与温度之间的第一关系来调节；
第二电压发生单元，其被构造为在第二温度阶段内产生源极电压，该源极电压基于源极电压的变化与温度之间的第二关系来调节；以及
温度感测单元，其耦接到第一电压发生单元和第二电压发生单元，以在第一温度阶段中激活第一电压发生单元，而在第二温度阶段中激活第二电压发生单元。
21.根据权利要求15所述的电子设备，其中，每个阻变储存单元包括：
选择元件；以及
可变电阻元件，其被构造为以可操作方式呈现表示储存在阻变储存单元中的不同数据的不同电阻值。
22.根据权利要求15所述的电子设备，其中，可变电阻元件包括金属氧化物或其中隧道阻挡层介于两个铁磁层之间的结构。
23.一种包括半导体存储器的电子设备，半导体存储器包括：
储存单元，其包括可变电阻元件，所述可变电阻元件被构造为呈现不同电阻值的不同电阻状态以用于表示用于数据储存的不同数据；
数据感测块，其耦接到储存单元并且包括第一端子和第二端子，数据感测块被构造为将流过第一端子的第一电流与流过第二端子的第二电流进行比较，以及基于比较来提供输出数据；以及
参考电阻元件，其耦接到数据感测块的第二端子，并且被构造为接收基于半导体存储器的操作温度的随温度而变的源极电压。
24.根据权利要求23所述的电子设备，其中，参考电阻元件具有以固定偏置电压供给的栅极端子。
25.根据权利要求23所述的电子设备，还包括：
参考电阻调节块，其耦接到参考电阻元件，并且被构造为将源极电压提供给参考电阻元件。
26.根据权利要求25所述的电子设备，其中，参考电阻调节块包括：
电压发生单元，其被构造为产生根据温度来调节的随温度而变的电压；以及
微调单元，其耦接到电压发生单元以接收随温度而变的电压，并且以可操作方式产生源极电压。
27.根据权利要求23所述的电子设备，其中，参考电阻元件具有不易受温度变化影响的恒定电阻值。
28.根据权利要求23所述的电子设备，其中，可变电阻元件包括金属氧化物或其中隧道阻挡层介于两个铁磁层之间的结构。
CN201710711765.XA 2016-10-24 2017-08-18 电子设备 Active CN107978333B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0138268 2016-10-24
KR1020160138268A KR20180044582A (ko) 2016-10-24 2016-10-24 전자 장치

Publications (2)

Publication Number Publication Date
CN107978333A true CN107978333A (zh) 2018-05-01
CN107978333B CN107978333B (zh) 2021-09-21

Family

ID=61969923

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710711765.XA Active CN107978333B (zh) 2016-10-24 2017-08-18 电子设备

Country Status (4)

Country Link
US (1) US10566045B2 (zh)
KR (1) KR20180044582A (zh)
CN (1) CN107978333B (zh)
TW (1) TWI738883B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112259140A (zh) * 2020-09-24 2021-01-22 浙江驰拓科技有限公司 读出电路、存储芯片的读出电路的调试方法及装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9799385B2 (en) * 2014-09-08 2017-10-24 Toshiba Memory Corporation Resistance change memory
US10990301B2 (en) * 2017-02-28 2021-04-27 SK Hynix Inc. Memory module capable of reducing power consumption and semiconductor system including the same
US10636470B2 (en) * 2018-09-04 2020-04-28 Micron Technology, Inc. Source follower-based sensing scheme
US10658034B1 (en) 2018-11-06 2020-05-19 Micron Technology, Inc. Dedicated read voltages for data structures
US10720889B2 (en) * 2018-11-29 2020-07-21 Integrated Device Technology, Inc. Controlled transistor on-resistance with predefined temperature dependence
US11380371B2 (en) * 2020-11-13 2022-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Sense amplifier and operating method for non-volatile memory with reduced need on adjusting offset to compensate the mismatch

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040008543A1 (en) * 2002-07-08 2004-01-15 Fujitsu Limited Semiconductor memory device
CN101159164A (zh) * 2006-10-06 2008-04-09 奇梦达北美公司 包括多位存储单元和温度收支传感器的半导体器件
US20110128774A1 (en) * 2008-04-25 2011-06-02 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
CN102918596A (zh) * 2010-06-01 2013-02-06 高通股份有限公司 用于电阻式存储器的高速感测
CN103578533A (zh) * 2012-07-26 2014-02-12 三星电子株式会社 包括可变电阻存储器的存储装置及其操作方法
US20140244931A1 (en) * 2013-02-28 2014-08-28 SK Hynix Inc. Electronic device
CN104733611A (zh) * 2013-12-24 2015-06-24 华邦电子股份有限公司 电阻式存储器装置及其存储单元
US9142293B2 (en) * 2013-09-10 2015-09-22 Kabushiki Kaisha Toshiba Resistance change type memory
CN105378845A (zh) * 2013-03-22 2016-03-02 株式会社东芝 阻变存储器
US20160071567A1 (en) * 2014-09-08 2016-03-10 Katsuyuki Fujita Resistance change memory
US20160078915A1 (en) * 2014-09-11 2016-03-17 Akira Katayama Resistance change memory
CN105593940A (zh) * 2013-09-27 2016-05-18 高通股份有限公司 用于修整电阻式存储器中的参考电平的系统和方法
US20160141028A1 (en) * 2011-07-29 2016-05-19 Micron Technology, Inc. Reference voltage generators and sensing circuits

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100854463B1 (ko) * 2007-05-21 2008-08-27 주식회사 하이닉스반도체 온도센서회로 및 이를 이용한 반도체 메모리 장치
JP2009026382A (ja) 2007-07-19 2009-02-05 Hitachi Ltd 半導体記憶装置
US7535783B2 (en) * 2007-10-01 2009-05-19 International Business Machines Corporation Apparatus and method for implementing precise sensing of PCRAM devices
US9202579B2 (en) * 2013-03-14 2015-12-01 Sandisk Technologies Inc. Compensation for temperature dependence of bit line resistance
KR20150116072A (ko) 2014-04-04 2015-10-15 에스케이하이닉스 주식회사 전자 장치
JP6682845B2 (ja) * 2015-12-21 2020-04-15 セイコーエプソン株式会社 発振器、電子機器、及び、移動体
US9859000B1 (en) * 2016-06-17 2018-01-02 Winbond Electronics Corp. Apparatus for providing adjustable reference voltage for sensing read-out data for memory
US9971376B2 (en) * 2016-10-07 2018-05-15 Kilopass Technology, Inc. Voltage reference circuits with programmable temperature slope and independent offset control
KR20180046580A (ko) * 2016-10-28 2018-05-09 에스케이하이닉스 주식회사 전자 장치

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040008543A1 (en) * 2002-07-08 2004-01-15 Fujitsu Limited Semiconductor memory device
CN101159164A (zh) * 2006-10-06 2008-04-09 奇梦达北美公司 包括多位存储单元和温度收支传感器的半导体器件
US20110128774A1 (en) * 2008-04-25 2011-06-02 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
CN102918596A (zh) * 2010-06-01 2013-02-06 高通股份有限公司 用于电阻式存储器的高速感测
US20160141028A1 (en) * 2011-07-29 2016-05-19 Micron Technology, Inc. Reference voltage generators and sensing circuits
CN103578533A (zh) * 2012-07-26 2014-02-12 三星电子株式会社 包括可变电阻存储器的存储装置及其操作方法
US20140244931A1 (en) * 2013-02-28 2014-08-28 SK Hynix Inc. Electronic device
CN105378845A (zh) * 2013-03-22 2016-03-02 株式会社东芝 阻变存储器
US9142293B2 (en) * 2013-09-10 2015-09-22 Kabushiki Kaisha Toshiba Resistance change type memory
CN105593940A (zh) * 2013-09-27 2016-05-18 高通股份有限公司 用于修整电阻式存储器中的参考电平的系统和方法
CN104733611A (zh) * 2013-12-24 2015-06-24 华邦电子股份有限公司 电阻式存储器装置及其存储单元
US20160071567A1 (en) * 2014-09-08 2016-03-10 Katsuyuki Fujita Resistance change memory
US20160078915A1 (en) * 2014-09-11 2016-03-17 Akira Katayama Resistance change memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112259140A (zh) * 2020-09-24 2021-01-22 浙江驰拓科技有限公司 读出电路、存储芯片的读出电路的调试方法及装置

Also Published As

Publication number Publication date
TWI738883B (zh) 2021-09-11
KR20180044582A (ko) 2018-05-03
TW201816788A (zh) 2018-05-01
US10566045B2 (en) 2020-02-18
US20180114562A1 (en) 2018-04-26
CN107978333B (zh) 2021-09-21

Similar Documents

Publication Publication Date Title
CN107978333A (zh) 电子设备
CN108022621B (zh) 电子器件
US9437289B2 (en) Electronic device
CN108154894B (zh) 电子设备
US10861540B2 (en) Electronic device with semiconductor memory having increased read margin
US9595326B2 (en) Electronic device
US10403345B2 (en) Electronic device
CN106981312B (zh) 电子设备及其驱动方法
US9870821B2 (en) Electronic device
KR20150117755A (ko) 전자 장치
KR20150133319A (ko) 전자 장치
JP2020135913A (ja) 半導体記憶装置
KR20140108800A (ko) 기준 컬럼, 반도체 장치 및 프로세서와 시스템
US20150294705A1 (en) Electronic device
US10541011B1 (en) Electronic device
CN112582003B (zh) 电子设备
US9773548B2 (en) Electronic device and method for driving the same
KR20150102526A (ko) 전자 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant