CN101159164A - 包括多位存储单元和温度收支传感器的半导体器件 - Google Patents

包括多位存储单元和温度收支传感器的半导体器件 Download PDF

Info

Publication number
CN101159164A
CN101159164A CNA2007101638359A CN200710163835A CN101159164A CN 101159164 A CN101159164 A CN 101159164A CN A2007101638359 A CNA2007101638359 A CN A2007101638359A CN 200710163835 A CN200710163835 A CN 200710163835A CN 101159164 A CN101159164 A CN 101159164A
Authority
CN
China
Prior art keywords
memory cell
state
temperature budget
phase
states
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101638359A
Other languages
English (en)
Other versions
CN101159164B (zh
Inventor
托马斯·哈普
扬·鲍里斯·菲利普
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Qimonda North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda North America Corp filed Critical Qimonda North America Corp
Publication of CN101159164A publication Critical patent/CN101159164A/zh
Application granted granted Critical
Publication of CN101159164B publication Critical patent/CN101159164B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

一个实施例提供了一种半导体器件，包括多个多位存储单元、第一温度收支传感器、和电路。多个多位存储单元中的每一个可被编程为两种以上状态中的每种状态。电路将来自第一温度收支传感器的第一信号与第一参考信号进行比较，以获得第一比较结果。电路根据第一比较结果刷新多个多位存储器件。

Description

包括多位存储单元和温度收支传感器的半导体器件
相关申请的交叉参考
本发明专利申请相关于2006年5月18日提交的题为“PHASECHANGE MEMORY HAVING TEMPERATURE BUDGETSENSOR”的美国专利申请序列号11/436,358，其全部内容结合于此作为参考。
背景技术
一种类型的非易失性存储器是电阻式存储器。电阻式存储器利用存储元件的电阻值来存储一个或者多个数据位。例如，被编程具有高电阻值的存储元件可以代表逻辑“1”数据位值并且被编程具有低电阻值的存储元件可以代表逻辑“0”数据位值。通常，存储元件的电阻值被通过施加电压脉冲或者电流脉冲来电切换。
一种类型的电阻式存储器是相变存储器。相变存储器在电阻式存储元件中使用相变材料。相变材料呈现至少两种不同的状态。相变材料的这些状态可以被称为非晶态和晶态，其中，非晶态涉及更加无序的原子结构，而晶态涉及更加有序的晶格。通常，非晶态呈现出比晶态更高的电阻率。同样，一些相变材料呈现出多晶态，例如面心立方(FCC)态和六方密堆积(HCP)态，这些状态具有不同的电阻率，并且可以被用来存储多个数据位。在接下来的描述中，非晶态指的是具有较高电阻率的状态，并且晶态指的是具有较低电阻率的状态。
在相变材料中的相变能够被可逆地诱发(induce)。以这种方式，存储器可以响应温度变化从非晶态转变成晶态并且从晶态转变成非晶态。相变材料的温度变化可以通过驱使电流穿过相变材料本身或者通过驱使电流穿过与相变材料相邻的电阻式加热器来实现。利用这两种方法，相变材料的可控加热导致在相变材料内部的可控相变。
包括具有多个由相变材料构成的存储单元的存储器阵列的相变存储器可以被编程，以利用相变材料的存储状态来存储数据。在这样的相变存储器件中读和写数据的一种方法是控制施加到相变材料上的电流脉冲和/或电压脉冲。电流和/或电压的水平通常对应于在每个存储单元的相变材料中诱发的温度。
为获得较高密度的相变存储器，相变存储单元可以存储多个数据位。在相变存储单元中的多位存储可以通过将相变材料编程为具有中间电阻值或者状态来实现，这种情况下，多位或者多级相变存储单元可以被写成两种以上状态。如果相变存储单元被编程为三个不同的电阻级别中的一个，那么每个单元可以存储1.5个数据位。如果相变存储单元被编程为四个不同的电阻级别中的一个，那么每个单元可以存储两个数据位，等等。为了将相变存储单元编程为中间电阻值，与非晶态材料共存的晶态材料的数量进而单元电阻被通过合适的写策略来控制。为了简单起见，在该公开中的描述主要集中在四个不同的电阻级别或状态以及每个单元的两个数据位上。然而，这仅仅是出于说明性的目的，并不用于限定本发明的范围。原则上可存储三个或更多状态。
相变存储器的数据保持能力强烈地依赖于随时间变化的存储器的温度。通常，对于非易失性存储器，在运行温度达到85℃时，数据保持被保证十年以上。数据保持主要是材料特性并且依赖于相变材料的结晶温度。例如，对于Ge2Sb2Te5，在运行温度达到105℃到110℃时，数据保持能力大约为十年。然而，对于许多应用，该温度规范是不足够的。例如，在机动车应用中，该温度规范可能被超过。同样，存储器件通常不是在不变的环境温度中运行，而是在环境温度中经历相当大的变化。例如，用于汽车发动机控制器的存储器件基于发动机是否运行而经历极端的温度。在这种情况下，存储器件的数据保持不是由暂时的温度(在确定的限度之内)或者平均温度如此强烈地影响，而是由存储器件积累的温度收支(temperature budget)影响。此外，在多位相变存储单元中的数据保持比在单位相变存储单元更加关键。
由于这些以及其他原因，存在着对本发明的需求。
发明内容
本发明提供一种半导体器件，其具有多位存储单元和温度收支传感器，并且提供了一种方法，用于监控器件的温度收支。一个实施例提供了一种半导体器件，其包括多个多位存储单元、第一温度收支传感器、和电路。多个多位存储单元中的每一个可以被编程为两个以上状态中的每一个状态。电路将来自第一温度收支传感器的第一信号与第一参考信号进行比较，以获得第一比较结果。电路根据第一比较结果刷新多个多位存储单元。
附图说明
附图被包括是为了进一步理解本发明，并且并入并构成本说明书的一部分。附图示出了本发明的实施例，并且与描述一起用于解释本发明的原理。由于参考以下详细描述更好地了解本发明，所以将会容易地理解本发明的其他实施例和本发明的许多预期优点。附图中的元件不一定相对于彼此按比例绘制。相似的参考标号表示相应的类似部件。
图1是示出了存储器件的一个实施例的框图。
图2是示出了四个不同状态的多位或者多级相变存储单元的一个实施例的图示。
图3是示出了设置相变存储单元的电阻状态的一个实施例的曲线图。
图4是示出了两个不同的实验的保持时间相对于温度的一个实施例的曲线图。
图5是示出了存储器件的一个实施例的曲线图，该存储器件包括监控多位相变存储单元的一个或多个状态的温度收支传感器。
图6是示出了存储器件的一个实施例的曲线图，该存储器件包括监控多位相变存储单元的多个非晶状态的温度收支传感器。
图7是示出了存储器件的一个实施例的曲线图，该存储器件包括监控多位相变存储单元的一个非晶状态的温度收支传感器。
图8是示出了存储器件的温度收支传感操作的流程图。
具体实施方式
在以下的详细描述中，参考构成本文一部分的附图，其中，通过可以实现本发明的示例性具体实施例示出了附图。对此，参考所描述图的方向使用方向术语(例如，“顶部”、“底部”、“正面”、“背面”、“前端”、“尾部”等)。由于本发明实施例中的元件可以定位于许多不同的方向，因此，方向术语是用来说明而不是用来限制的。可以理解，可利用其他实施例，并且在不背离本发明范围的情况下，可进行结构或逻辑改变。因此，以下详细的描述不应该被理解为限制本发明，本发明的范围由所附权利要求限定。
图1是示出了存储器件100的一个实施例的框图。存储器件100包括写电路102、分配电路104、多位存储单元106a、106b、和106c、控制器108、读出电路110、和一个或多个温度收支传感器112a、112b、112c、和112d。读出电路110包括一个或多个比较器114a、114b、114c、和114d。多位存储单元106a-106c(也被称为多级存储单元)是相变存储单元，其根据在多位存储单元中的相变材料的非晶态和晶态存储数据。在其他的实施例中，多位存储单元106a-106c可以是任何合适类型的电阻式存储单元。
通过将相变材料编程为具有中间电阻值，每个多位存储单元106a-106c可以被写成或者编程为两个以上状态中的一个状态。为了将多位存储单元106a-106c编程为具有中间电阻值，与非晶材料共存的晶态材料的数量进而单元电阻通过控制器108和合适的写策略来控制，在一个实施例中，每个多位存储单元106a-106c可以被编程为三个状态中的任何一个状态。在一个实施例中，每个多位存储单元106a-106c可以被编程为四个状态中的任何一个状态。在其他的实施例中，每个多位存储单元106a-106c可以被编程为任何合适数量的状态中的任何一个状态。
存储器件100包括一个或多个温度收支传感器112a-112d，以使得存储器件100能够在超出被使用的相变材料中的长期数据保持的界限的温度运行。温度收支传感器112a-112d监控在存储器件100通电且正在运行中以及存储器件100断电的情况下存储器件100的温度收支。简单的温度计对于监控存储器件100的温度收支是不足够的，由于温度计也许仅仅在存储器件100通电时才起作用。
与相变存储器中的数据保持有关的温度收支(TB)被定义如下：
等式I
TB＝∫α(T)T(t)dt
其中：
α(T)＝灵敏度系数；
T＝温度；以及
t＝时间。
一旦存储器件100的温度收支(TB)超过允许的最大阈值，那么就会危及到存储在多位存储单元106a-106c中的数据。如果存储器件100的温度收支(TB)被超出或者接近被超出，那么存储在多位存储单元106a-106c中的数据被刷新，以保持它们的值。阈值可以被调整，以适应最关键的多位存储单元，使得可以为整个存储器件100确保数据保持。
对于多位存储单元106a-106c的两个以上状态的每个状态，灵敏度系数α(T)是不同的，并且灵敏度系数α(T)近似地与保持时间(tret -1)的倒数成比例。此外，在多位存储单元106a-106c中的数据保持不仅仅依赖于显露的温度收支，而且还依赖于多位存储单元106a-106c的循环时间(cycling age)。基于积累的热应力的强制刷新解决了该困难。
在一个实施例中，诸如像温度收支传感器112a-112d的温度收支传感器监控两个以上状态中的每个状态，这些状态可以被编程到每个多位存储单元106a-106c中。在一个实施例中，诸如像温度收支传感器112a-112d的温度收支传感器监控两个以上状态中的每个状态，这些状态是多位存储单元106a-106c中的相变材料的非晶态或者至少部分的非晶态。在一个实施例中，存储器件100包括一个温度收支传感器112a，其监控两种以上状态中的一种状态。在一个实施例中，存储器件100包括一个温度收支传感器112a，其监控两种以上状态中的一种状态，其中，被监控的状态具有最大的灵敏度系数α(T)和最短的保持时间。在其它的实施例中，诸如像温度收支传感器112a-112d的温度收支传感器监控多位存储单元106a-106c的任何合适的状态或多个状态。
在此使用的术语“电耦合”并不意味着元件必需被直接耦合在一起，并且可以在“电耦合”的元件之间设置插入元件(interveningelement)。
写电路102通过信号路径116电耦合至分配电路104，通过信号路径118电耦合至控制器108。控制器108通过信号路径134电耦合至分配电路104。分配电路104通过信号路径120a-120c电耦合至每个多位存储单元106a-106c。分配电路104通过信号路径120a电耦合至多位存储单元106a。分配电路104通过信号路径120b电耦合至多位存储单元106b并且分配电路104通过信号路径120c电耦合至多位存储单元106c。在一个实施例中，多位存储单元106a-106c是在多位存储单元阵列中的多位存储单元，其中，多位存储单元的阵列包括任何合适数量的多位存储单元。
分配电路104也通过信号路径122a-122d电耦合至温度收支传感器112a-112d。分配电路104通过信号路径122a电耦合至在112a处的收支传感器1。分配电路104通过信号路径122b电耦合至在112b处的温度收支传感器2。分配电路104通过信号路径122c电耦合至在112c处的温度收支传感器3并且分配电路104通过信号路径122d电耦合在112d处的至温度收支传感器4。
此外，分配电路104通过信号路径124电耦合至读出电路110并且通过信号路径126a-126d电耦合至比较器114a-114d。分配电路104通过信号路径126a电耦合至在114a处的比较器1的第一输入端。在114a处的比较器1的第二输入端通过参考信号路径128a接收第一参考信号(REF1)。在114a处的比较器1的输出端在输出信号路径130a上提供第一输出信号(OUT1)。分配电路104通过信号路径126b电耦合至在114b处的比较器2的第一输入端。在114b处的比较器2的第二输入端通过参考信号路径128b接收第二参考信号(REF2)。在114b处的比较器2的输出端在输出信号路径130b上提供第二输出信号(OUT2)。分配电路104通过信号路径126c电耦合至在114c处的比较器3的第一输入端。在114c处的比较器3的第二输入端通过参考信号路径128c接收第三参考信号(REF3)。在114c处的比较器3的输出端在输出信号路径130c上提供第三输出信号(OUT3)。分配电路104通过信号路径126d电耦合至在114d处的比较器4的第一输入端。在114d处的比较器4的第二输入端通过参考信号路径128d接收第四参考信号(REF4)。在114d处的比较器4的输出端在输出信号路径130d上提供第四输出信号(OUT4)。读出电路110通过信号路径132电耦合至控制器108。在一个实施例中，读出电路110包括一个诸如像在114a处的比较器一样的比较器，该比较器包括第一输入端和第二输入端，其中，第一输入端可以被切换到每个信号路径126a-126d，并且第二输入端可以被切换到每个相应的参考信号路径128a-128d。在其它的实施例中，读出电路110包括任何合适数量的比较器，这些比较器可以被切换，以与任何合适的信号路径126a-126d以及任何合适的相应的参考信号路径128a-128d耦合。每个多位存储单元106a-106c都包括相变材料，相变材料在温度变化的影响下可以从非晶态转变成晶态或者从晶态转变成非晶态。因此，在一个多位存储单元106a-106c中与非晶态相变材料共存的晶态相变材料的数量限定两种以上的状态，以用于在存储单元和存储器件100中存储数据。
在非晶态中，相变材料比在晶态中呈现更高的电阻率。因此，通过控制相变材料的非晶态部分和晶态部分，多位存储单元106a-106c的两种以上的状态电阻率不同。在一个实施例中，两种以上的状态包括三种状态并且使用三元系统(trinary system)，其中，三个状态被赋予位值“0”、“1”、和“2”。在另一个实施例中，两种以上的状态是四种状态，其被赋予诸如“00”、“01”、“10”、“11”的位值。在其它的实施例中，两种以上的状态可以是在存储单元的相变材料中的任何合适数量的状态。
根据本发明，多位存储单元106a-106c的相变材料可以由各种材料制成。一般地，包括来自周期表第VI组的一种或多种元素的硫属化物合金可用作这种材料。在一个实施例中，相变材料由诸如GeSbTe、SbTe、GeTe或AgInSbTe的硫属化物复合材料制成。在其它的实施例中，相变材料是无硫族元素的，诸如GeSb、GaSb、InSb、或者GeGaInSb。在其它的实施例中，相变材料由包括一种或者多种元素(Ge、Sb、Te、Ga、As、In、Se和S)的任意适当的材料构成。
在存储器件100中的每个温度收支传感器112a-112d被写成或者编程为初始状态并且监控存储器件100的总温度收支。一旦存储器件100的温度收支超过指定的阈值，那么在存储器件100中的多位存储单元106a-106c就被刷新。同时，多位存储单元106a-106c被刷新，每个温度收支传感器112a-112d被重编程到其初始状态。每个温度收支传感器112a-112d的状态被周期性地读出。例如，每个温度收支传感器112a-112d的状态可以在每次上电时、一天一次、一小时一次、一分钟一次或其结合地、或者以任何其它合适的间隔读出。所选择的间隔基于存储器件100将遭受到的预期的温度和应用。
每个温度收支传感器112a-112d都包括相变存储单元。在一个实施例中，用于温度收支传感器112a-112d的相变存储单元与多位存储单元106a-106c制造在一起。在另一个实施例中，用于温度收支传感器112a-112d的相变存储单元与多位存储单元106a-106c分开制造。但是，该制造使用与制造多位存储单元106a-106c类似的工艺。
每个温度收支传感器112a-112d的相变存储单元被写成基本上相变材料的两种以上的状态中的一种，以初始化温度收支传感器112a-112d。在被称为非晶态和部分非晶态的非结晶状态中，电阻状态倾向于温度诱导的结晶化以及因此的电阻损失。同样，在部分非晶态中，电阻状态部分地倾向于温度诱导的结晶化和电阻损失，这是因为在这些电阻状态中的相变材料由带有许多晶种的非晶合金(amorphous matrix)构成。因此，在暴露在较高的温度下时，确保该电阻比全非晶态存储单元的电阻下降得更快。
在一个实施例中，每个温度收支传感器112a-112d的相变存储单元被特定地写成相变存储单元的非晶态之一的较低的电阻端(resistance end)，以初始化温度收支传感器112a-112d。在一个实施例中，为了提高灵敏度，每个温度收支传感器112a-112d的相变存储单元被写成在相变存储单元的非晶态的较低的电阻端之下的电阻值，以初始化温度收支传感器112a-112d。在一个实施例中，每个温度收支传感器112a-112d的相变存储单元被写成用于相变存储单元的给定状态的典型的电阻，以初始化温度收支传感器112a-112d。
在一个实施例中，存储器件100仅包括温度收支传感器112a，其被编程为相变存储单元的非晶态之一的较低的电阻端，以初始化温度收支传感器112a-112d。在一个实施例中，存储器件100仅包括温度收支传感器112a，其被编程为在相变存储单元的非晶态之一的较低的电阻端之下的电阻值，以初始化温度收支传感器112a-112d。在一个实施例中，存储器件100仅包括温度收支传感器112a，其被编程为具有最大灵敏度系数的电阻状态的较低电阻端，以初始化温度收支传感器112a-112d。在一个实施例中，存储器件100仅包括温度收支传感器112a，其被编程为在具有最大灵敏度系数的电阻状态的较低电阻端之下，以初始化温度收支传感器112a-112d。
甚至在存储器件100未通电的情况下也能确保每个温度收支传感器112a-112d的运行，这是因为温度收支传感器112a-112d被动地记录聚集的结晶。在下次对存储器件100加电时，每个温度收支传感器112a-112d被读取，以确定是否多位存储单元106a-106c应该被刷新。
控制器108控制写电路102和读出电路110的运行。控制器108包括微处理器、微控制器、或者用于控制写电路102和读出电路110的运行的其它合适的逻辑电路。控制器108控制用于对多位存储单元106a-106c的电阻状态进行编程的写电路102。控制器108控制用于对多位存储单元106a-106c的电阻状态进行读取的读出电路110。控制器108还控制用于对每个温度收支传感器112a-112d的电阻进行编程的写电路102，并且控制器108控制用于对每个温度收支传感器112a-112d的电阻进行读取的读出电路110。基于温度收支传感器112a-112d的电阻，控制器108刷新多位存储单元106a-106c。
写电路102向多位存储单元106a-106c提供脉冲并且将电阻级别或者状态编程到每个多位存储单元106a-106c的相变材料中。在一个实施例中，写电路102通过信号路径116向分配电路104提供电压脉冲，并且分配电路104通过信号路径120a-120c可控地将电压脉冲送往多位存储单元106a-106c。在一个实施例中，分配电路104包括多个晶体管，这些晶体管可控地将电压脉冲送往每个多位存储单元106a-106c。在另一个实施例中，写电路102通过信号路径116向分配电路104提供电流脉冲，并且分配电路104可控地将电流脉冲通过信号路径120a-120c送往多位存储单元106a-106c。
写电路102还向每个温度收支传感器112a-112d提供脉冲，以编程初始电阻状态。在一个实施例中，写电路102通过信号路径116向分配电路104提供电压脉冲，并且分配电路104可控地将电压脉冲通过信号路径122a-122d送往每个温度收支传感器112a-112d。在一个实施例中，分配电路104包括多个晶体管，这些晶体管可控地将电压脉冲送往温度收支传感器112a-112d。在其他实施例中，写电路102通过信号路径116向分配电路104提供电流脉冲，并且分配电路104可控地将电流脉冲通过信号路径122a-122d送往每个温度收支传感器112a-112d。
为了对存储器件100内的多位存储单元106a-106d之一的或者温度收支传感器112a-112d之一的相变存储单元进行编程，写电路102产生电流脉冲或者电压脉冲，用以加热目标相变存储单元中的相变材料。在一个实施例中，写电路102产生适当的电流脉冲或者电压脉冲，其被馈送到分配电路104中，并被分配到适当的目标单元。电流脉冲或者电压脉冲的振幅和持续时间由控制器108根据该目标单元被编程到的确定的状态来控制。通常，存储单元的“设定”操作是将目标单元的相变材料加热到其结晶温度之上(但是低于熔化温度)足够时间，以达到晶态或者部分晶态和部分非晶态。通常，存储单元的“重置”操作是将目标单元的相变材料加热到其熔化温度之上，然后迅速地淬火(quench)冷却该材料，因此达到非晶态或者部分非晶态和部分晶态。通过向存储单元施加部分的“设定”脉冲或者“重置”脉冲以提供相变材料的非晶态部分和晶态部分，使存储单元可以被编程为在非晶态和晶态之间的电阻状态。
读出电路110读出相变材料的电阻并提供信号，该信号指示多位存储单元106a-106c中的相变材料的电阻状态。读出电路110通过信号路径124读取多位存储单元106a-106c的状态。分配电路104通过信号路径120a-120c可控地在读出电路110和多位存储单元106a-106c之间传递读信号。在一个实施例中，分配电路104包括多个晶体管，这些晶体管可控地在读出电路110和多位存储单元106a-106c之间传递读信号。
读出电路110读出每个温度收支传感器112a-112d的电阻并提供信号，该信号指示每个温度收支传感器112a-112d中的相变材料的电阻状态。分配电路104通过信号路径122a-122d可控地在读出电路110和温度收支传感器112a-112d之间传递读信号。同样，分配电路104可控地将来自温度收支传感器112a-112d的信号分别送往信号路径126a-126d。在一个实施例中，读出电路110通过信号路径126a-126d和信号路径122a-122d读取温度收支传感器112a-112d。在一个实施例中，分配电路104包括多个晶体管，这些晶体管可控地在读出电路110和温度收支传感器112a-112d之间传递读信号。
读出电路110可以读取在每个多位存储单元106a-106c以及每个温度收支传感器112a-112d中的相变材料的两种以上的状态中的每一种状态。在一个实施例中，为了读取相变材料的电阻，读出电路110提供流过被选择的单元的相变材料的电流，并且读出电路110读取跨越被选择的单元的电压。在一个实施例中，读出电路110提供跨越被选择的单元的相变材料的电压，并且读出电路110读取流过被选择的单元的电流。在一个实施例中，写电路102提供跨越被选择的单元的电压，并且读出电路110读取流过被选择的单元的电流。在一个实施例中，写电路102提供穿过被选择的单元的电流，并且读出电路110读取跨越被选择的单元的电压。
比较器114a-114d将温度收支传感器112a-112d的电阻值与参考信号REF1-REF4进行比较。在128a处的参考信号REF1对应于在112a处的温度收支传感器1。在128b处的参考信号REF2对应于在112b处的温度收支传感器2。在128c处的参考信号REF3对应于在112c处的温度收支传感器3。在128d处的参考信号REF4对应于在112d处的温度收支传感器4。
比较器114a通过分配电路104和信号路径126a接收来自112a处的温度收支传感器1的读信号，并且比较器114a通过信号路径128a接收参考信号REF1。比较器114a通过信号路径130a以输出信号OUT1提供比较结果。比较器114b通过分配电路104和信号路径126b接收来自112b处的温度收支传感器2的读信号，并且比较器114b通过信号路径128b接收参考信号REF2。比较器114b通过信号路径130b以输出信号OUT2提供比较结果。比较器114c通过分配电路104和信号路径126c接收来自112c处的温度收支传感器3的读信号，并且比较器114c通过信号路径128c接收参考信号REF3。比较器114c通过信号路径130c以输出信号OUT3提供比较结果。比较器114d通过分配电路104和信号路径126d接收来自112d处的温度收支传感器4的读信号，并且比较器114d通过信号路径128d接收参考信号REF4。比较器114d通过信号路径130d以输出信号OUT4提供比较结果。
在一个实施例中，每个参考信号REF1-REF4被这样地选择，即被施加跨越相应的温度收支传感器112a-112d的电压产生大于参考信号的电流读信号，以表示多位存储单元106a-106c应该被刷新。在另一个实施例中，每个参考信号REF1-REF4被这样地选择，即被施加到相应的温度收支传感器112a-112d的电流产生小于参考信号的电压读信号，以表示多位存储单元106a-106c应该被刷新。在一个实施例中，根据使用带隙基准电压源电路或者其它合适的电路的存储器件100的当前温度来调节每个参考信号REF1-REF4。
在一个实施例中，在信号路径126a-126d上的读信号是提供表示温度收支传感器112a-112d的电阻状态的电流信号，并且在信号路径128a-128d上的参考信号REF1-REF4是电流信号。在另一个实施例中，在信号路径126a-126d上的读信号是提供表示温度收支传感器112a-112d的电阻状态的电压信号，并且在信号路径128a-128d上的参考信号REF1-REF4是电压信号。
在任何情况下，响应于比由相应的参考信号REF1-REF4表示的参考电阻值更小的来自温度收支传感器112a-112d之一的一个电阻值，相应的比较器114a-114b输出逻辑高输出信号OUT1-OUT4。响应于比由相应的参考信号REF1-REF4表示的参考电阻值更大的来自温度收支传感器112a-112d之一的一个电阻值，相应的比较器114a-114b输出逻辑低输出信号OUT1-OUT4。
控制器108控制写电路102，以响应于输出信号OUT1-OUT4中的一个或多个逻辑高输出来刷新多位存储单元106a-106c。响应输出信号OUT1-OUT4中所有的逻辑低输出，控制器108不刷新多位存储单元并且继续正常操作。读出电路110周期性地读出温度收支传感器112a-112d的状态，并且控制器108响应于输出信号OUT1-OUT4中的一个或多个逻辑高输出来刷新多位存储单元106a-106c。
图2是示出了在200a、200b、200c、和200d处的四种不同状态的多位或者多级相变存储单元106的一个实施例的图示。相变存储单元106包括相变材料204，该相变材料由绝缘材料206侧向包围。相变存储单元106可以具有包括任意合适的几何形状的相变材料204以及任意合适的几何形状的绝缘材料206的任意合适的几何形状。
相变材料204的一端电耦合至第一电极208并且另一端电耦合至第二电极210。通过第一电极208和第二电极210将脉冲提供给相变存储单元106。穿过相变材料204的电流路径从第一电极208和第二电极210中的一个到第一电极208和第二电极210中的另一个。相变存储单元106提供用于存储数据位的存储位置。
绝缘材料206可以是任何合适的绝缘体，例如SiO2、SiOx、SiN、氟化硅玻璃(FSG)、或者硼磷硅玻璃(BPSG)。第一电极208和第二电极210可以是任何合适的电极材料，例如，TiN、TiSiN、TiAlN、TaN、TaSiN、TaAlN、W、WN、Al、或者Cu。
相变材料204被编程为四种状态中的一种，以存储两个数据位。诸如写电路102的写电路被耦合至第一电极208，已将脉冲提供至相变材料204。脉冲重置相变材料204或者将其他三种状态中的一种编程到相变材料204中。在200b处，相变材料204的一小部分212已经被编程，以通过相变为晶态来改变电阻。在200c处，相变材料204的中等尺寸的部分214已经被编程，以通过相变为晶态来改变电阻。在200d处，很大的部分216，其基本为相变材料204的全部，已经被编程，以通过相变为晶态来改变电阻。
被编程的部分的尺寸与贯穿相变材料204和相变存储单元106的电阻相关。在200b-200d处的三个不同的相变部分加上在200a处的初始状态提供在相变材料204中的四种状态，并且相变存储单元106提供用于存储两个数据位的存储位置。在一个实施例中，在200a处的相变存储单元106的状态是“00”，在200b处的相变存储单元106的状态是“01”，在200c处的相变存储单元106的状态是“10”，并且在200d处的相变存储单元106的状态是“11”。在另一个实施例中，在200a处的相变存储单元106的状态是“11”，在200b处的相变存储单元106的状态是“10”，在200c处的相变存储单元106的状态是“01”，并且在200d处的相变存储单元106的状态是“00”。
在200a处，相变材料204被重置成为基本上非晶态。在相变存储单元106的重置操作期间，通过写电路102提供重置电流脉冲穿过第一电极208和相变材料204。重置电流脉冲将相变材料204加热到其熔化温度之上，并且相变材料204被快速冷却以实现在200a处的基本上的非晶态。在重置操作之后，相变材料204包括在218和220处的晶态相变材料和在222处的非晶态相变材料。在200a处的基本上的非晶态(在此也被称为非晶态中的一种)是相变存储单元106的最高电阻状态。
为了将相变材料204编程为其它三种状态200b-200d中的一种状态，通过写电路102提供设定电流脉冲穿过第一电极208和相变材料204。在200b处，写电路102提供设定电流脉冲，以将小体积部分212编程为晶态。晶态的电阻小于非晶态，并且在200b处的相变存储单元106具有比200a处的基本上非晶态的相变存储单元106小的电阻。在200b处的部分晶态和部分非晶态(在此被称为非晶态中的一种)是相变存储单元106的第二最高电阻状态。
在200c处，写电路102提供设定电流脉冲，以将中等体积部分214编程为晶态。因为晶态部分214大于晶态部分212，并且晶态的电阻小于非晶态的电阻，在200c处的相变存储单元106具有比200b处的相变存储单元106和200a处的非晶态的相变存储单元106小的电阻。在200c处的部分晶态和部分非晶态(在此被称为非晶态中的一种)是相变存储单元106的第二最低电阻状态。
在200d处，写电路102提供设定电流脉冲，以基本上将所有相变材料216编程为晶态。因为晶态的电阻小于非晶态的电阻，在200d处的相变存储单元106具有比200c处的相变存储单元106、200b处的相变存储单元106、以及200a处的非晶态的相变存储单元106小的电阻。在200d处的基本上的晶态是相变存储单元106的最低电阻状态。在其他实施例中，相变存储单元106可以被编程为任何合适数量的电阻值或状态。在其他实施例中，相变存储单元106可以被设定成完全晶态并且重置脉冲可以被应用，以将相变存储单元106编程为期望的电阻值或者状态。
图3是示出了设置相变存储单元106的电阻状态的一个实施例的曲线图250。曲线图250包括在x轴254上施加到相变存储单元上的以安培(A)表示的电流与施加特定电流之后在y轴252上相变存储单元的以欧姆表示的电阻的关系曲线。从如在256处所示的完全重置相变存储单元开始，在近似0 A和0.3×10-3A之间的电流没有从完全重置状态改变相变存储单元的电阻状态。在近似0.3×10-3A和0.5×10-3A之间的电流将相变存储单元的电阻状态改变到如260处所示的部分设定状态。在近似0.5×10-3A和1.4×10-3A之间的电流将相变存储单元的电阻状态改变到如258处所示的完全设定状态。在近似1.4×10-3A和1.6×10-3A之间的电流将相变存储单元的电阻状态改变到如262处所示的部分设定状态。大于近似1.6×10-3A的电流使相变存储单元的电阻状态改变回到如256处所示的完全重置状态。用于获得部分设定、完全设定、部分重置、和完全重置的特定电流范围根据使用的相变材料、使用的存储单元原理、和存储单元的尺寸而改变。
从如在256处所示的完全重置状态开始，通过控制电流，相变存储单元106可以被编程到四种电阻状态中的一种状态。如果没有施加电流，那么相变存储单元保持完全重置状态。如果施加小电流，那么相变存储单元被编程到如264处所示的第一状态。该状态在图2中在200a处示出。在一个实施例中，该状态是“11”状态。如果施加一个附加的电流超出第一状态，那么相变存储单元被编程到如266处所示的第二状态。该状态在图2中在200b处示出。在一个实施例中，该状态是“10”状态。如果施加一个附加的电流超出第二状态，那么相变存储单元被编程到如268处所示的第三状态。该状态在图2中在200c处示出。在一个实施例中，该状态是“01”状态。如果施加附加的电流超出第三状态，那么相变存储单元被编程到如270处所示的完全设定状态。该状态在图2中在200d处示出。在一个实施例中，该状态是“00”状态。
从如在258处所示的完全设定状态开始，通过控制电流，相变存储单元也可以被编程到四种电阻状态中的一种状态。例如，如果施加第一电流，那么相变存储单元被编程到如272处所示的第一状态，在一个实施例中，该状态是“00”状态。如果施加附加的电流超出第一状态，那么相变存储单元被编程到如274处所示的第二状态。在一个实施例中，该状态是“01”状态。如果施加附加的电流超出第二状态，那么相变存储单元被编程到如276处所示的第三状态。在一个实施例中，该状态是“10”状态。如果施加附加的电流超出第三状态，那么相变存储单元被编程到如278处所示的完全重置状态。在一个实施例中，该状态是“11”状态。
图4是示出了两个不同的实验的保持时间与温度的关系曲线的一个实施例的图表280。图表280包括在x轴284上以K和在x轴286上以1/Kt(eV-1)表示的温度以及在Y轴282上以秒表示的保持时间(tret)。线288a示出了在第一实验中单个位存储单元的保持时间与温度的关系曲线，并且线288b示出了在第二实验中单个位存储单元的保持时间与温度的关系曲线。对于单个位相变存储单元来说数据保持时间是关键的，并且该问题对于多位相变存储单元来说更大。
如在图表280中所示，用于在存储器件100中的10年数据保持的105℃的规范在298处表示。如果如296处所表示的那样，存储器件100的存储单元106a-106c被一年刷新一次，那么存储器件100可以在近似120℃的温度时操作。如果如294处所表示的那样，存储器件100的存储单元106a-106c被一个月刷新一次，那么存储器件100可以在近似130℃的温度时操作。如果如292处所表示的那样，存储器件100的存储单元106a-106c被一天刷新一次，那么存储器件100可以在近似150℃的温度时操作。如果如290处所表示的那样，存储器件100的存储单元106a-106c被一小时刷新一次，那么存储器件100可以在近似170℃的温度时操作。在刷新周期被缩短时，存储器件100可以经受住增加。
温度收支传感器112a-112d读出存储器件100经历的积聚的总温度收支，并且如果温度收支被超出，那么存储器件100就被刷新。在温度收支被超出时刷新存储器件100防止了以特定时间间隔对存储器件100的不必要的刷新，同时扩大了存储器件100可运行的温度范围。
本发明的实施例包括在具有多位相变存储单元的存储器件中的一个或多个温度收支传感器。一个或多个温度收支传感器监控存储器件已经承受的温度收支。一个或多个温度收支传感器监控在存储器件通电和断电时已经承受的温度收支。一旦存储器件的温度收支的安全级别被超出，那么存储器件的存储单元就被刷新，以保持它们的值。
图5是示出了存储器件100的一个实施例的曲线图300，该存储器件包括温度收支传感器112a-112d，用于监控多位相变存储单元106a-106c的一种或多种状态。每个温度收支传感器112a-112d相似于存储器件100中的多位相变存储单元106a-106c。同样，每个多位相变存储单元106a-106c和每个温度收支传感器112a-112d相似于存储单元106(在图2中示出)。在一个实施例中，每个温度收支传感器112a-112d是在多位相变存储单元的阵列中的多位相变存储单元中的一个，该多位相变存储单元的阵列包括存储器件100中的多位相变存储单元106a-106c。
曲线图300包括在x轴302上施加到多位相变存储单元106a-106c之一的相变存储单元或者温度收支传感器112a-112d之一的编程功率(programming power)与在y轴304上在施加编程功率(power)后的相变存储单元的电阻率的关系曲线。每个多位相变存储单元106a-106c和每个温度收支传感器112a-112d可以被编程为四种多级态中的每一种状态。晶态，其是最低电阻率状态，以“00”表示。包括一些非晶态的相变材料的下一个更高的电阻率状态以“01”表示。包括更多非晶态的相变材料的下一个更高的电阻率状态以“10”表示，并且非晶态，其为最高的电阻率状态，以“11”表示。非晶态是以“01”、“10”、和“11”表示的多级状态。
读出电路110包括读出放大器基准(reference)，用于区别四种多级状态中的每种状态。通过读出放大器基准306来识别“00”晶态。通过读出放大器基准306和308来识别下一个更高的电阻率状态“01”。通过读出放大器基准308和310来识别下一个更高的电阻率状态“10”。通过读出放大器基准310来区别非晶态。
一个或者多个温度收支传感器112a-112d被编程为四种多级状态的一种状态。在一个实施例中，每个温度收支传感器112a-112d被编程为四种多级状态的一种状态。例如，温度收支传感器112a被编程为在312处的晶态，温度收支传感器112b被编程为在314处的下一个较高的状态，温度收支传感器112c被编程为在316处的下一个更高的状态，并且温度收支传感器112d被编程为在318处的非晶态。在一个实施例中，仅仅温度收支传感器112a-112d中的一个被编程为四种多级状态中的一种状态。在其他实施例中，任何合适数量的温度收支传感器112a-112d被编程为任何适当数量的多级状态中的一种状态。
读出电路110包括用于四种多级状态的每一种状态的一个或者多个温度收支传感器界限(limit)。温度收支传感器界限320是用于被编程为晶态“00”的温度收支传感器112a-112d的电阻率界限。温度收支传感器界限322a和322b是用于被编程为下一个较高的电阻率状态“01”的温度收支传感器112a-112d的电阻率界限。温度收支传感器界限324a和324b是用于被编程为下一个更高的电阻率状态“10”的温度收支传感器112a-112d的电阻率界限。温度收支传感器界限326a和326b是用于被编程为非晶态“11”的温度收支传感器112a-112d的电阻率界限。
读出电路110周期性地读出被编程为四种多级状态中的一种状态的每一个温度收支传感器112a-112d的电阻率。读出电路110将读出的电阻率与用于相应的多级状态的一个传感器界限或多个传感器界限进行比较。如果读出的电阻率处于由一个或多个传感器界限定义的多级状态的电阻率带(resistivity band)之外，那么读出电路110指示出温度收支被超出，并且控制器108通过写电路102刷新多位相变存储单元106a-106c。如果读出的电阻率处于由一个或多个传感器界限定义的多级状态的电阻率带之内，那么读出电路110指示出温度收支还没有被超出，并且控制器108继续正常运行。
图6是示出了存储器件100的一个实施例的曲线图400，存储器件100包括温度收支传感器112a-112c，其监控多位相变存储单元106a-106c的非晶态。在一个实施例中，每个温度收支传感器112a-112c都相似于存储器件100中的多位相变存储单元106a-106c。在一个实施例中，每个多位相变存储单元106a-106c和每个温度收支传感器112a-112c相似于存储单元106(在图2中示出)。在一个实施例中，每个温度收支传感器112a-112c是在多位相变存储单元的阵列中的多位相变存储单元中的一个，其中多位相变存储单元的阵列包括在存储器件100中的多位相变存储单元106a-106c。
曲线图400包括在x轴402上的单元电阻与在y轴404上的相变存储单元的关系曲线。每个多位相变存储单元106a-106c和每个温度收支传感器112a-112c可以被编程为四种多级状态中的每一种状态。晶态，其是最低电阻率状态，以“00”表示。下一个较高的电阻率状态，其包括一些非晶态的相变材料，以“01”表示。下一个更高的电阻率状态，其包括更多非晶态的相变材料，以“10”表示，并且非晶态，其是最高的电阻率状态，以“11”表示。非晶态是以“01”、“10”、和“11”表示的多级状态。
每个温度收支传感器112a-112c被编程到三种非晶态之一的较低电阻端。为了提高灵敏度，每个温度收支传感器112a-112c被编程到稍微处于三种非晶态之一的较低电阻端之下的电阻值。在此，编程到较低的电阻端或者稍微处于多级状态之一的较低电阻端之下被称为编程到基本上多级状态的较低电阻端。
温度收支传感器112a被编程为基本上在406处的非晶态“01”的较低电阻端。温度收支传感器112b被编程为基本上在408处的非晶态“10”的较低电阻端。温度收支传感器112c被编程为基本上在410处的非晶态“11”的较低电阻端。
读出电路110包括用于三种非晶态中的每一种状态的一个温度收支传感器界限。温度收支传感器界限412是用于被编程为基本上非晶态“01”的较低电阻端的温度收支传感器112a的电阻率界限。温度收支传感器界限414是用于被编程为基本上非晶态“10”的较低电阻端的温度收支传感器112b的电阻率界限。温度收支传感器界限416是用于被编程为基本上非晶态“11”(被称为非晶态)的较低电阻端的温度收支传感器112c的电阻率界限。
读出电路110周期性地读出每一个温度收支传感器112a-112c的电阻率，并且将读出的电阻率与传感器界限412、414、416中的相应的一个进行比较。如果读出的电阻率处于传感器界限之下，那么读出电路110指示出温度收支被超出，并且控制器108通过写电路102刷新多位相变存储单元106a-106c。如果读出的电阻率处于传感器界限之上，那么读出电路110指示出温度收支还没有被超出，并且控制器108继续正常运行。
图7是示出了存储器件100的一个实施例的曲线图500，存储器件100包括温度收支传感器112a，其监控多位相变存储单元106a-106c的一种非晶态。温度收支传感器112a监控多位相变存储单元106a-106c的一种中间非晶态(不包括非晶态)。在一个实施例中，温度收支传感器112a监控具有最大灵敏度系数和最短保持时间的多级状态。
在一个实施例中，温度收支传感器112a相似于多位相变存储单元106a-106c。在一个实施例中，每个多位相变存储单元106a-106c和温度收支传感器112a相似于存储单元106(在图2中示出)。在一个实施例中，温度收支传感器112a是在多位相变存储单元的阵列中的多位相变存储单元中的一个，其中多位相变存储单元的阵列包括在存储器件100中的多位相变存储单元106a-106c。
曲线图500包括在x轴502上的单元电阻与在y轴504上的相变存储单元的关系曲线。每个多位相变存储单元106a-106c和温度收支传感器112a可以被编程为四种多级状态中的每一种状态。晶态，其为最低电阻率状态，以“00”表示。下一个较高的电阻率状态，其包括一些非晶态的相变材料，以“01”表示。下一个更高的电阻率状态，其包括更多非晶态的相变材料，以“10”表示，并且非晶态，其为最高的电阻率状态，以“11”表示。非晶态是以“01”、“10”、和“11”表示的多级状态。中间非晶态是以“01”和“10”表示的多级状态。
温度收支传感器112a被编程到非晶态之一的较低电阻端，或者为了提高灵敏度，温度收支传感器112a被编程到稍微处于非晶态之一的较低电阻端之下的电阻值。在此，编程到较低的电阻端或者稍微处于多级状态之一的较低电阻端之下被称为编程到基本上多级状态的较低电阻端。温度收支传感器112a被编程为基本上在506处的非晶态“10”的较低电阻端。
读出电路110包括温度收支传感器界限508，该界限是用于被编程为基本上非晶态“10”的较低电阻端的温度收支传感器112a的电阻率界限。读出电路110周期性地读出温度收支传感器112a的电阻率，并且将读出的电阻率与相应的传感器界限508进行比较。如果读出的电阻率处于传感器界限508之下，那么读出电路110指示出温度收支被超出，并且控制器108通过写电路102刷新多位相变存储单元106a-106c。如果读出的电阻率处于传感器界限508之上，那么读出电路110指示出温度收支还没有被超出，并且控制器108继续正常运行。
图8是示出了存储器件100的温度收支读出操作的流程图。在600处，控制器108和写电路102对一个或多个温度收支传感器112a-112d进行编程。在602处，控制器108和读出电路110读出每个温度收支传感器112a-112d的电阻值。在604处，读出电路110将读出的电阻值与一个或多个温度收支传感器界限进行比较。如果读出的电阻率处于一个或多个传感器界限之外，也就是说违反一个或多个传感器界限，那么读出电路110指示出温度收支被超出，并且在606处，控制器108通过写电路102刷新多位相变存储单元106a-106c。接下来，温度收支传感器112a-112d在600处被重新编程，并继续该过程。如果读出的电阻率处于一个或多个传感器界限之内，那么读出电路110指示出温度收支还没有被超出，并且控制器108继续正常运行，在602处周期性地读出温度收支传感器112a-112d的电阻。
尽管本文已示出并描述了具体实施例，但本领域的普通技术人员应该理解，在不背离本发明范围的情况下，可以用各种替换和/或等价的实现来代替所示出和描述的具体实施例。本申请应覆盖本文中所述的具体实施例的改变和变化。因此，本发明仅由权利要求及其等同物所限定。

Claims (36)

1.一种半导体器件，包括
多个多位存储单元，其中，所述多个多位存储单元中的每一个可以被编程为两种以上状态中的每一种状态；
第一温度收支传感器；以及
电路，所述电路将来自所述第一温度收支传感器的第一信号与第一参考信号进行比较，以获得第一比较结果，并且基于所述第一比较结果刷新所述多个多位存储单元。
2.根据权利要求1所述的半导体器件，其中，所述第一温度收支传感器包括可以被编程为两种以上状态中的每一种状态的多位存储单元，并且所述第一温度收支传感器被写成所述两种以上状态中的一种状态。
3.根据权利要求2所述的半导体器件，其中，所述电路将来自所述第一温度收支传感器的所述第一信号与电阻率带进行比较，以获得温度收支结果。
4.根据权利要求1所述的半导体器件，包括：
第二温度收支传感器，其中，所述电路将来自所述第二温度收支传感器的第二信号与第二参考信号进行比较，以获得第二比较结果并且基于所述第二比较结果来刷新所述多个多位存储单元。
5.根据权利要求1所述的半导体器件，其中，所述第一温度收支传感器包括以下中至少一个：
所述多个多位存储单元中的一个；以及
电阻式多位存储单元。
6.根据权利要求1所述的半导体器件，其中，所述多个多位存储单元是多个多位相变存储单元，并且所述第一温度收支传感器包括可以被编程为两种以上状态中的每一种状态的多位相变存储单元。
7.根据权利要求6所述的半导体器件，其中，所述第一温度收支传感器被写成以下中至少一种：
所述两种以上状态中的一种状态，其具有比所述两种以上状态中的任何其他状态的灵敏度系数更高的灵敏度系数；以及
所述两种以上状态中的非晶态。
8.根据权利要求6所述的半导体器件，其中，所述第一温度收支传感器被写成以下中至少一种：
基本上所述两种以上状态中的一种状态的较低电阻端；以及
基本上所述两种以上状态中的一种非晶态的较低电阻端。
9.根据权利要求6所述的半导体器件，其中，所述第一温度收支传感器被写成基本上具有比所述两种以上状态中的任何其他状态的灵敏度系数都高的灵敏度系数的所述两种以上状态中的一种状态。
10.根据权利要求1所述的半导体器件，其中，所述多个多位存储单元包括多个多位相变存储单元，其中，所述多个多位相变存储单元中的每一个包括Ge、Sb、Te、Ga、As、In、Se和S中的至少一种。
11.一种存储器包括：
多位相变存储单元阵列，其中，所述多位相变存储单元中的每一个包括可编程为多种非晶态中的每种状态的相变材料；
第一温度收支传感器，包括可编程为所述多种非晶态中的每种状态的所述相变材料；以及
电路，所述电路将来自所述第一温度收支传感器的第一信号与第一参考信号进行比较，以获得第一比较结果，并且基于所述第一比较结果刷新所述多位相变存储单元阵列。
12.根据权利要求11所述的存储器，其中，所述第一温度收支传感器被写成基本上具有比所述多种非晶态的其他非晶态的灵敏度系数更大的灵敏度系数的一种非晶态的较低电阻端。
13.根据权利要求11所述的存储器，其中，基于所述存储器的当前温度来调节所述第一参考信号。
14.根据权利要求11所述的存储器，包括：
第二温度收支传感器，所述第二温度收支传感器包括可编程为所述多种非晶态的每一种状态的相变材料，其中，所述电路将来自所述第二温度收支传感器的第二信号与第二参考信号进行比较，以获得第二比较结果，并且基于所述第二比较结果来刷新所述多位相变存储单元阵列，以及，其中，所述第一温度收支传感器被写成基本上第一非晶态的较低电阻端，并且所述第二温度收支传感器被写成基本上所述多种非晶态的第二非晶态的较低电阻端。
15.根据权利要求11所述的存储器，其中，所述多位相变存储单元中的每一个都包括Ge、Sb、Te、Ga、As、In、Se和S中的至少一种。
16.一种半导体器件，包括：
多个多位存储单元，其中，所述多个多位存储单元中的每一个可以被编程为两种以上状态中的每一种状态；
第一温度收支传感器，所述第一温度收支传感器包括可被编程为所述两种以上状态中的每一种状态的第一多位存储单元；以及
电路，其中，所述第一温度收支传感器被写成所述两种以上状态中的一种状态，并且所述电路将来自所述第一温度收支传感器的第一信号与第一电阻率带进行比较，以获得第一结果，并且基于所述第一结果刷新所述多个多位存储单元。
17.根据权利要求16所述的半导体器件，包括：
第二温度收支传感器，所述第二温度收支传感器包括可被编程为所述两种以上状态中的每一种状态的第二多位存储单元，其中，所述第二温度收支传感器被写成所述两种以上状态中的另一种状态，并且，所述电路将来自所述第二温度收支传感器的第二信号与第二电阻率带进行比较，以获得第二结果，并且基于所述第二结果来刷新所述多个多位存储单元。
18.根据权利要求16所述的半导体器件，其中，所述多个多位存储单元包括多个多位相变存储单元，其中，所述多个多位相变存储单元中的每一个包括Ge、Sb、Te、Ga、As、In、Se和S中的至少一种。
19.一种存储器包括：
多位相变存储单元阵列，其中，所述多位相变存储单元中的每一个可被编程为两种以上状态中的每一种状态；
用于监控所述多位相变存储单元阵列的温度收支的装置；以及
用于响应于超过阈值的所述温度收支来刷新所述多位相变存储单元阵列的装置。
20.根据权利要求19所述的存储器，包括：
用于读出来自用于监控所述温度收支的所述装置的信号的装置；以及
用于将所述信号与参考信号进行比较以获得比较结果的装置，其中，所述比较结果表明所述温度收支是否超出了所述阈值。
21.根据权利要求19所述的存储器，其中，所述用于监控所述温度收支的装置包括：
用于监控在所述存储器断电时的所述温度收支的装置。
22.根据权利要求19所述的存储器，其中，所述用于监控所述温度收支的装置包括：
用于通过电阻率带来监控所述两种以上状态中的一种状态的装置。
23.根据权利要求19所述的存储器，其中，所述用于监控所述温度收支的装置包括：
用于监控具有比所述两种以上状态中的其他状态的灵敏度系数更大的灵敏度系数的一种状态的装置。
24.根据权利要求19所述的存储器，其中，所述用于监控所述温度收支的装置包括：
用于监控所述两种以上状态中的所述非晶态中的每一种的装置。
25.一种操作存储器的方法，包括：
监控可以被编程为两种以上状态中的每一种状态的多位相变存储单元阵列的温度收支；并且
响应于超过阈值的所述温度收支来刷新所述多位相变存储单元阵列。
26.根据权利要求25所述的方法，包括：
读出来自温度收支传感器的信号；以及
将所述信号与参考信号进行比较，以获得比较结果，所述比较结果表明所述温度收支是否超过所述阈值。
27.根据权利要求25所述的方法，其中，监控所述温度收支包括：
在所述存储器断电时监控所述温度收支。
28.根据权利要求25所述的方法，其中，监控所述温度收支包括：
通过电阻率带来监控所述两种以上状态中的一种状态。
29.根据权利要求25所述的方法，其中，监控所述温度收支包括：
监控具有比所述两种以上状态中的其他状态的灵敏度系数更大的灵敏度系数的一种状态。
30.根据权利要求25所述的方法，其中，监控所述温度收支包括：
监控所述两种以上状态中的所述非晶态中的每一种状态。
31.根据权利要求25所述的方法，其中，监控所述温度收支包括：
监控所述两种以上状态中的每种状态。
32.一种操作存储器的方法，包括：
将第一多位相变存储单元写成基本上两种以上状态中的第一状态的较低电阻端；
读出来自所述第一多位相变存储单元的第一信号；
将所述第一信号与第一参考信号进行比较，以获得第一比较结果；以及
基于所述第一比较结果刷新多位相变存储单元阵列。
33.根据权利要求32所述的方法，其中，写所述第一多位相变存储单元包括：
将所述第一多位相变存储单元写成基本上比所述两种以上状态中的其他非晶态具有更大灵敏度系数的一种非晶态的较低电阻端。
34.根据权利要求32所述的方法，包括：
将第二多位相变存储单元写成基本上所述两种以上状态中的第二状态的较低电阻端；
读出来自所述第二多位相变存储单元的第二信号；
将所述第二信号与第二参考信号进行比较，以获得第二比较结果；以及
基于所述第二比较结果来刷新所述多位相变存储单元阵列。
35.根据权利要求34所述的方法，其中，写所述第一多位相变存储单元包括：将所述第一多位相变存储单元写成基本上第一非晶态的较低电阻端，以及写所述第二多位相变存储单元包括：
将所述第二多位相变存储单元写成基本上所述两种以上状态中的第二非晶态的较低电阻端。
36.根据权利要求34所述的方法，包括：
将第三多位相变存储单元写成基本上所述两种以上状态中的第三状态的较低电阻端；
读出来自所述第三多位相变存储单元的第三信号；
将所述第三信号与第三参考信号进行比较，以获得第三比较结果；以及
基于所述第三比较结果来刷新所述多位相变存储单元阵列。
CN2007101638359A 2006-10-06 2007-09-30 半导体器件、存储器、以及操作存储器的方法 Expired - Fee Related CN101159164B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/544,159 2006-10-06
US11/544,159 US7623401B2 (en) 2006-10-06 2006-10-06 Semiconductor device including multi-bit memory cells and a temperature budget sensor

Publications (2)

Publication Number Publication Date
CN101159164A true CN101159164A (zh) 2008-04-09
CN101159164B CN101159164B (zh) 2011-11-16

Family

ID=39301594

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101638359A Expired - Fee Related CN101159164B (zh) 2006-10-06 2007-09-30 半导体器件、存储器、以及操作存储器的方法

Country Status (4)

Country Link
US (1) US7623401B2 (zh)
JP (1) JP2008135150A (zh)
KR (1) KR20080031841A (zh)
CN (1) CN101159164B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101889313A (zh) * 2008-12-30 2010-11-17 E·孔法洛涅里 具有扩展工作温度范围的非易失性存储器
CN102369579A (zh) * 2008-12-30 2012-03-07 美光科技公司 非易失性存储器的温度警报和低速率刷新
CN102620843A (zh) * 2012-04-18 2012-08-01 上海中科高等研究院 芯片过温监测器
CN104766633A (zh) * 2008-12-30 2015-07-08 E·孔法洛涅里 具有扩展工作温度范围的非易失性存储器
CN105023606A (zh) * 2015-08-14 2015-11-04 中国科学院上海微系统与信息技术研究所 一种相变存储器及其恢复数据的方法
CN107978333A (zh) * 2016-10-24 2018-05-01 爱思开海力士有限公司 电子设备
CN110134164A (zh) * 2019-04-29 2019-08-16 淮南万泰电气有限公司 一种用于恒温车间的温度控制系统
CN112930567A (zh) * 2018-09-21 2021-06-08 美光科技公司 温度通知的存储器刷新
CN114913887A (zh) * 2021-02-08 2022-08-16 旺宏电子股份有限公司 存储器晶粒、存储器及感测存储器晶粒内部温度状态的方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100611775B1 (ko) 2003-12-29 2006-08-10 주식회사 하이닉스반도체 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치
US7795605B2 (en) * 2007-06-29 2010-09-14 International Business Machines Corporation Phase change material based temperature sensor
US7997791B2 (en) * 2007-07-24 2011-08-16 Qimonda Ag Temperature sensor, integrated circuit, memory module, and method of collecting temperature treatment data
KR20100030979A (ko) * 2008-09-11 2010-03-19 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치
US8116115B2 (en) 2008-11-06 2012-02-14 Micron Technology, Inc. Multilevel phase change memory operation
KR101057725B1 (ko) * 2008-12-31 2011-08-18 주식회사 하이닉스반도체 멀티 레벨 셀 데이터 센싱 장치 및 그 방법
US8379440B2 (en) * 2009-05-01 2013-02-19 The Royal Institution For The Advancement Of Learning/Mcgill University Metallic-glass-based phase-change memory
WO2011004448A1 (ja) * 2009-07-06 2011-01-13 株式会社日立製作所 半導体記憶装置およびその製造方法
US8351251B2 (en) 2009-08-27 2013-01-08 International Business Machines Corporation Multilevel programming of phase change memory
US8159857B2 (en) * 2009-09-21 2012-04-17 Infineon Technologies Ag Electronic device with a programmable resistive element and a method for blocking a device
US8351289B1 (en) 2009-12-30 2013-01-08 Micron Technology, Inc. Apparatuses and methods for sensing a phase-change test cell and determining changes to the test cell resistance due to thermal exposure
WO2011121491A1 (en) 2010-03-30 2011-10-06 International Business Machines Corporation Programming at least one multi-level phase change memory cell
US8707104B1 (en) 2011-09-06 2014-04-22 Western Digital Technologies, Inc. Systems and methods for error injection in data storage systems
US8713357B1 (en) 2011-09-06 2014-04-29 Western Digital Technologies, Inc. Systems and methods for detailed error reporting in data storage systems
US9195530B1 (en) 2011-09-06 2015-11-24 Western Digital Technologies, Inc. Systems and methods for improved data management in data storage systems
US8700834B2 (en) 2011-09-06 2014-04-15 Western Digital Technologies, Inc. Systems and methods for an enhanced controller architecture in data storage systems
US9798654B2 (en) * 2011-09-15 2017-10-24 International Business Machines Corporation Retention management for phase change memory lifetime improvement through application and hardware profile matching
US9053008B1 (en) * 2012-03-26 2015-06-09 Western Digital Technologies, Inc. Systems and methods for providing inline parameter service in data storage devices
US9058869B2 (en) * 2013-02-07 2015-06-16 Seagate Technology Llc Applying a bias signal to memory cells to reverse a resistance shift of the memory cells
US9047938B2 (en) * 2013-02-25 2015-06-02 International Business Machines Corporation Phase change memory management
US9165668B1 (en) 2013-07-29 2015-10-20 Western Digital Technologies, Inc. Data retention monitoring using temperature history in solid state drives
US9257167B2 (en) * 2014-03-13 2016-02-09 Katsuyuki Fujita Resistance change memory
DE102014211111A1 (de) * 2014-06-11 2015-12-17 Robert Bosch Gmbh Refresh eines Speicherbereichs einer nichtflüchtigen Speichereinheit
KR102276249B1 (ko) * 2014-06-18 2021-07-12 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
US11139025B2 (en) * 2020-01-22 2021-10-05 International Business Machines Corporation Multi-level cell threshold voltage operation of one-selector-one-resistor structure included in a crossbar array

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6768665B2 (en) 2002-08-05 2004-07-27 Intel Corporation Refreshing memory cells of a phase change material memory device
DE60227534D1 (de) 2002-11-18 2008-08-21 St Microelectronics Srl Schaltung und Anordnung zur Tempeaturüberwachung von chalcogenische Elementen, insbesondere von Phasenänderungsspeicherelementen
JP4129170B2 (ja) * 2002-12-05 2008-08-06 シャープ株式会社 半導体記憶装置及びメモリセルの記憶データ補正方法
US6768655B1 (en) 2003-02-03 2004-07-27 System General Corp. Discontinuous mode PFC controller having a power saving modulator and operation method thereof
US7027343B2 (en) * 2003-09-22 2006-04-11 Micron Technology Method and apparatus for controlling refresh operations in a dynamic memory device
US7009904B2 (en) * 2003-11-19 2006-03-07 Infineon Technologies Ag Back-bias voltage generator with temperature control
TW200527656A (en) * 2004-02-05 2005-08-16 Renesas Tech Corp Semiconductor device
JP4282612B2 (ja) * 2005-01-19 2009-06-24 エルピーダメモリ株式会社 メモリ装置及びそのリフレッシュ方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101889313A (zh) * 2008-12-30 2010-11-17 E·孔法洛涅里 具有扩展工作温度范围的非易失性存储器
CN102369579A (zh) * 2008-12-30 2012-03-07 美光科技公司 非易失性存储器的温度警报和低速率刷新
US8572333B2 (en) 2008-12-30 2013-10-29 Micron Technology, Inc. Non-volatile memory with extended operating temperature range
CN101889313B (zh) * 2008-12-30 2014-12-03 E·孔法洛涅里 具有扩展工作温度范围的非易失性存储器
CN102369579B (zh) * 2008-12-30 2015-01-14 美光科技公司 非易失性存储器的温度警报和低速率刷新
CN104766633A (zh) * 2008-12-30 2015-07-08 E·孔法洛涅里 具有扩展工作温度范围的非易失性存储器
CN102620843A (zh) * 2012-04-18 2012-08-01 上海中科高等研究院 芯片过温监测器
CN102620843B (zh) * 2012-04-18 2013-09-11 上海中科高等研究院 芯片过温监测器
CN105023606A (zh) * 2015-08-14 2015-11-04 中国科学院上海微系统与信息技术研究所 一种相变存储器及其恢复数据的方法
CN105023606B (zh) * 2015-08-14 2018-06-26 中国科学院上海微系统与信息技术研究所 一种相变存储器及其恢复数据的方法
CN107978333A (zh) * 2016-10-24 2018-05-01 爱思开海力士有限公司 电子设备
CN107978333B (zh) * 2016-10-24 2021-09-21 爱思开海力士有限公司 电子设备
CN112930567A (zh) * 2018-09-21 2021-06-08 美光科技公司 温度通知的存储器刷新
US11335394B2 (en) 2018-09-21 2022-05-17 Micron Technology, Inc. Temperature informed memory refresh
CN112930567B (zh) * 2018-09-21 2022-06-14 美光科技公司 温度通知的存储器刷新
US11887651B2 (en) 2018-09-21 2024-01-30 Micron Technology, Inc. Temperature informed memory refresh
CN110134164A (zh) * 2019-04-29 2019-08-16 淮南万泰电气有限公司 一种用于恒温车间的温度控制系统
CN114913887A (zh) * 2021-02-08 2022-08-16 旺宏电子股份有限公司 存储器晶粒、存储器及感测存储器晶粒内部温度状态的方法

Also Published As

Publication number Publication date
US7623401B2 (en) 2009-11-24
US20080084738A1 (en) 2008-04-10
JP2008135150A (ja) 2008-06-12
CN101159164B (zh) 2011-11-16
KR20080031841A (ko) 2008-04-11

Similar Documents

Publication Publication Date Title
CN101159164B (zh) 半导体器件、存储器、以及操作存储器的方法
US7539050B2 (en) Resistive memory including refresh operation
US7460394B2 (en) Phase change memory having temperature budget sensor
US7679980B2 (en) Resistive memory including selective refresh operation
US7457146B2 (en) Memory cell programmed using a temperature controlled set pulse
EP1783844B1 (en) Phase change memory cell including multiple phase change material portions
US7688618B2 (en) Integrated circuit having memory having a step-like programming characteristic
US7593255B2 (en) Integrated circuit for programming a memory element
US20070153563A1 (en) Write circuit for resistive memory
US20070267620A1 (en) Memory cell including doped phase change material
US7564710B2 (en) Circuit for programming a memory element
CN101211656A (zh) 半导体存储装置及其编程方法
US7551476B2 (en) Resistive memory having shunted memory cells
US20090027943A1 (en) Resistive memory including bidirectional write operation
US7939817B2 (en) Integrated circuit including memory element with spatially stable material

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: INFINEON TECHNOLOGIES AG

Free format text: FORMER OWNER: QIMONDA NORTH AMERICA CORP.

Effective date: 20110620

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: NORTH CAROLINA, THE USA TO: MUNICH, GERMANY

TA01 Transfer of patent application right

Effective date of registration: 20110620

Address after: Munich, Germany

Applicant after: QIMONDA AG

Address before: North Carolina

Applicant before: Qimonda North America Corp.

C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151231

Address after: German Berg, Laura Ibiza

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: QIMONDA AG

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111116

Termination date: 20170930