CN107949191A - 分叉式挠性电路板制作方法 - Google Patents
分叉式挠性电路板制作方法 Download PDFInfo
- Publication number
- CN107949191A CN107949191A CN201711184548.6A CN201711184548A CN107949191A CN 107949191 A CN107949191 A CN 107949191A CN 201711184548 A CN201711184548 A CN 201711184548A CN 107949191 A CN107949191 A CN 107949191A
- Authority
- CN
- China
- Prior art keywords
- core plate
- separation region
- hole
- layer
- protective layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本发明涉及一种分叉式挠性电路板制作方法。上述分叉式挠性电路板制作方法，在层压第一芯板和第二芯板前，将第一芯板的芯板分开区域上的通孔和第二芯板的芯板分开区域上的通孔钻出，便于芯板分开区域通孔的加工。且制作第一芯板的内层图形和第二芯板的内层图形时将第一芯板的芯板分开区域的外层图形和第二芯板的芯板分开区域的外层图形一并做出，如此能规避芯板分开区域的内层图形受损的风险。
Description
技术领域
本发明涉及挠性电路板技术领域，特别是涉及一种分叉式挠性电路板制作方法。
背景技术
分叉式挠性电路板为各芯板间一部分粘结在一起，另一部分分开的结构，芯板粘结区域与芯板分开区域均存在通孔。传统的分叉式挠性电路板制作方法是先单独制作各芯板的内层图形，再将各芯板压合在一起钻孔并制作外层图形。由于芯板分开区域存在通孔，且挠性电路板厚度较薄，因而存在以下问题：①在制作外层图形时，芯板分开区域的内层图形存在被药水侵蚀的风险；②芯板分开区域的通孔难以加工。
发明内容
基于此，本发明在于克服现有技术的缺陷，提供一种分叉式挠性电路板制作方法，能规避芯板分开区域的内层图形受损的风险，同时能将芯板分开区域的通孔更好地加工出来。
一种分叉式挠性电路板制作方法，包括以下步骤：
S10：提供第一芯板，在第一芯板的芯板分开区域钻孔，孔金属化，在第一芯板的外层的芯板粘结区域上贴附第一基板保护层，制作第一芯板的内层图形和芯板分开区域的外层图形，在第一芯板的内层上贴附第一线路保护层，去除第一基板保护层，在第一芯板的内层的芯板分开区域上贴附第一通孔/焊盘保护层；
提供第二芯板，在第二芯板的芯板分开区域钻孔，孔金属化，在第二芯板的外层的芯板粘结区域上贴附第二基板保护层，制作第二芯板的内层图形和芯板分开区域的外层图形，在第二芯板的内层上贴附第二线路保护层，去除第二基板保护层，在第二芯板的内层的芯板分开区域上贴附第二通孔/焊盘保护层；
S20：层压第一芯板和第二芯板，使得第一芯板的芯板粘结区域与第二芯板的芯板粘结区域通过粘结层粘结；
S30：在第一芯板的外层的芯板分开区域上贴附第三通孔/焊盘保护层，在第二芯板的外层的芯板分开区域上贴附第四通孔/焊盘保护层；
S40：在第一芯板的芯板粘结区域和第二芯板的芯板粘结区域钻孔，孔金属化；
S50：制作第一芯板的芯板粘结区域的外层图形，制作第二芯板的芯板粘结区域的外层图形；
S60：去除第一通孔/焊盘保护层，去除第二通孔/焊盘保护层，去除第三通孔/焊盘保护层，去除第四通孔/焊盘保护层。
上述分叉式挠性电路板制作方法，在层压第一芯板和第二芯板前，将第一芯板的芯板分开区域上的通孔和第二芯板的芯板分开区域上的通孔钻出，便于芯板分开区域通孔的加工。且制作第一芯板的内层图形和第二芯板的内层图形时将第一芯板的芯板分开区域的外层图形和第二芯板的芯板分开区域的外层图形一并做出，如此能规避芯板分开区域的内层图形受损的风险。
进一步地，步骤S10具体包括以下步骤：
提供第一芯板，在第一芯板的芯板分开区域钻孔，孔金属化，在第一芯板的外层的芯板粘结区域上贴附第一基板保护层，制作第一芯板的内层图形和芯板分开区域的外层图形，在第一芯板的内层上贴附第一线路保护层和在第一芯板的外层的芯板分开区域上贴附第三线路保护层，对第一芯板的芯板分开区域上的通孔/焊盘进行表面处理，去除第一基板保护层和去除第三线路保护层，在第一芯板的内层的芯板分开区域上贴附第一通孔/焊盘保护层；
提供第二芯板，在第二芯板的芯板分开区域钻孔，孔金属化，在第二芯板的外层的芯板粘结区域上贴附第二基板保护层，制作第二芯板的内层图形和芯板分开区域的外层图形，在第二芯板的内层上贴附第二线路保护层和在第二芯板的外层的芯板分开区域上贴附第四线路保护层，对第二芯板的芯板分开区域上的通孔/焊盘进行表面处理，去除第二基板保护层和去除第四线路保护层，在第二芯板的内层的芯板分开区域上贴附第二通孔/焊盘保护层。
如此，能避免第一芯板和第二芯板的芯板分开区域上的通孔/焊盘氧化，提高产品的电性能。
进一步地，第一线路保护层厚度为粘结层厚度的50％-60％，第二线路保护层厚度为粘结层厚度的50％-60％。如此能避免第一芯板的芯板分开区域和第二芯板的芯板分开区域在第一芯板和第二芯板压合后凸出。
进一步地，步骤S50具体包括以下步骤：
在第一芯板的外层的芯板粘结区域上贴第一干膜并曝光显影得到外层图形，其中，第一干膜向第一芯板的外层的芯板分开区域延伸第一距离，在第二芯板的外层的芯板粘结区域上贴第二干膜并曝光显影得到外层图形，其中，第二干膜向第二芯板的外层的芯板分开区域延伸第二距离。
第一干膜向第一芯板的外层的芯板分开区域延伸第一距离，从而有效提高对位精度。第二干膜向第二芯板的外层的芯板分开区域延伸第二距离，从而有效提高对位精度。
进一步地，在步骤S50与步骤S60之间还包括以下步骤：
S51：在第一芯板的外层上制作第一阻焊层，在第二芯板的外层上制作第二阻焊层，对第一芯板的芯板粘结区域和第二芯板的芯板粘结区域上的通孔/焊盘进行表面处理。
如此，能避免第一芯板和第二芯板的芯板粘结区域上的通孔/焊盘氧化，提高产品的电性能。
本发明还提供一种分叉式挠性电路板制作方法，包括以下步骤：
S100：提供第一芯板，在第一芯板的芯板分开区域钻孔，孔金属化，在第一芯板的外层的芯板粘结区域上贴附第一基板保护层，制作第一芯板的内层图形和芯板分开区域的外层图形，在第一芯板的内层上贴附第一线路保护层，去除第一基板保护层，在第一芯板的内层的芯板分开区域上贴附第一通孔/焊盘保护层；
提供第二芯板，在第二芯板的芯板分开区域钻孔，孔金属化，在第二芯板的外层的芯板粘结区域上贴附第二基板保护层，制作第二芯板的内层图形和芯板分开区域的外层图形，在第二芯板的内层上贴附第二线路保护层，去除第二基板保护层，在第二芯板的内层的芯板分开区域上贴附第二通孔/焊盘保护层；
提供中间芯板，在中间芯板的芯板分开区域钻孔，孔金属化，制作中间芯板的线路图形，在中间芯板上贴附第五线路保护层，在中间芯板的芯板分开区域上贴附第五通孔/焊盘保护层；
S200：依次层压第一芯板、中间芯板和第二芯板，使得第一芯板的芯板粘结区域、中间芯板的芯板粘结区域与第二芯板的芯板粘结区域通过对应的粘结层粘结；
S300：在第一芯板的外层的芯板分开区域上贴附第三通孔/焊盘保护层，在第二芯板的外层的芯板分开区域上贴附第四通孔/焊盘保护层；
S400：在第一芯板的芯板粘结区域、中间芯板的芯板粘结区域和第二芯板的芯板粘结区域钻孔，孔金属化；
S500：制作第一芯板的芯板粘结区域的外层图形，制作第二芯板的芯板粘结区域的外层图形；
S600：去除第一通孔/焊盘保护层，去除第二通孔/焊盘保护层，去除第三通孔/焊盘保护层，去除第四通孔/焊盘保护层，去除第五通孔/焊盘保护层。
上述分叉式挠性电路板制作方法，在层压第一芯板、中间芯板和第二芯板前，将第一芯板的芯板分开区域上的通孔、中间芯板的芯板分开区域上的通孔和第二芯板的芯板分开区域上的通孔钻出，便于芯板分开区域通孔的加工。且制作第一芯板的内层图形和第二芯板的内层图形时将第一芯板的芯板分开区域的外层图形和第二芯板的芯板分开区域的外层图形一并做出，如此能规避芯板分开区域的内层图形受损的风险。
进一步地，步骤S100具体包括以下步骤：
提供第一芯板，在第一芯板的芯板分开区域钻孔，孔金属化，在第一芯板的外层的芯板粘结区域上贴附第一基板保护层，制作第一芯板的内层图形和芯板分开区域的外层图形，在第一芯板的内层上贴附第一线路保护层和在第一芯板的外层的芯板分开区域上贴附第三线路保护层，对第一芯板的芯板分开区域上的通孔/焊盘进行表面处理，去除第一基板保护层和去除第三线路保护层，在第一芯板的内层的芯板分开区域上贴附第一通孔/焊盘保护层；
提供第二芯板，在第二芯板的芯板分开区域钻孔，孔金属化，在第二芯板的外层的芯板粘结区域上贴附第二基板保护层，制作第二芯板的内层图形和芯板分开区域的外层图形，在第二芯板的内层上贴附第二线路保护层和在第二芯板的外层的芯板分开区域上贴附第四线路保护层，对第二芯板的芯板分开区域上的通孔/焊盘进行表面处理，去除第二基板保护层和去除第四线路保护层，在第二芯板的内层的芯板分开区域上贴附第二通孔/焊盘保护层；
提供中间芯板，在中间芯板的芯板分开区域钻孔，孔金属化，制作中间芯板的线路图形，在中间芯板上贴附第五线路保护层，对中间芯板的芯板分开区域上的通孔/焊盘进行表面处理，在中间芯板的芯板分开区域上贴附第五通孔/焊盘保护层。
如此，能避免第一芯板、中间芯板和第二芯板的芯板分开区域上的通孔/焊盘氧化，提高产品的电性能。
进一步地，第一线路保护层厚度为对应的粘结层厚度的50％-60％，第二线路保护层厚度为对应的粘结层厚度的50％-60％，第五线路保护层厚度为对应的粘结层厚度的50％-60％。
如此能避免第一芯板的芯板分开区域、中间芯板的芯板分开区域和第二芯板的芯板分开区域在第一芯板、中间芯板和第二芯板压合后凸出。
进一步地，步骤S500具体包括以下步骤：
在第一芯板的外层的芯板粘结区域上贴第一干膜并曝光显影得到外层图形，其中，第一干膜向第一芯板的外层的芯板分开区域延伸第一距离，在第二芯板的外层的芯板粘结区域上贴第二干膜并曝光显影得到外层图形，其中，第二干膜向第二芯板的外层的芯板分开区域延伸第二距离。
第一干膜向第一芯板的外层的芯板分开区域延伸第一距离，从而有效提高对位精度。第二干膜向第二芯板的外层的芯板分开区域延伸第二距离，从而有效提高对位精度。
进一步地，在步骤S500与步骤S600之间还包括以下步骤：
S510：在第一芯板的外层上制作第一阻焊层，在第二芯板的外层上制作第二阻焊层，对第一芯板的芯板粘结区域、中间芯板的芯板粘结区域和第二芯板的芯板粘结区域上的通孔/焊盘进行表面处理。
如此，能避免第一芯板、中间芯板和第二芯板的芯板粘结区域上的通孔/焊盘氧化，提高产品的电性能。
附图说明
图1为本发明实施例一所述的分叉式挠性电路板制作方法的步骤S10的制作示意图；
图2为本发明实施例一所述的分叉式挠性电路板制作方法的步骤S20-步骤S60的制作示意图；
图3为本发明实施例二所述的分叉式挠性电路板制作方法的步骤S100的制作示意图；
图4为本发明实施例二所述的分叉式挠性电路板制作方法的步骤S200-步骤S600的制作示意图。
附图标记说明：
10、第一芯板，100、第一基板保护层，110、第一线路保护层，120、第一通孔/焊盘保护层，130、第三通孔/焊盘保护层，140、第三线路保护层，150、第一阻焊层，20、第二芯板，200、第二基板保护层，210、第二线路保护层，220、第二通孔/焊盘保护层，230、第四通孔/焊盘保护层，240、第四线路保护层，250、第二阻焊层，30、中间芯板，300、第五线路保护层，310、第五通孔/焊盘保护层，40、粘结层。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施方式。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本发明的公开内容理解的更加透彻全面。
需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。相反，当元件被称作“直接在”另一元件“上”时，不存在中间元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的，并不表示是唯一的实施方式。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
实施例一
结合图1-2所示，本实施例所述的分叉式挠性电路板制作方法，针对由两块芯板层压而成的分叉式挠性电路板制作，包括以下步骤：
S10：(a)提供第一芯板10。
(b)在第一芯板10的芯板分开区域钻孔，孔金属化。
(c)在第一芯板10的外层的芯板粘结区域上贴附第一基板保护层100。
其中，本实施例所述的第一基板保护层100为干膜。
(d)制作第一芯板10的内层图形和芯板分开区域的外层图形。
具体地，本实施例通过图形转移蚀刻的方式制作第一芯板10的内层图形和芯板分开区域的外层图形。
(e)在第一芯板10的内层上贴附第一线路保护层110和在第一芯板10的外层的芯板分开区域上贴附第三线路保护层140。
其中，本实施例所述的第一线路保护层110为干膜，本实施例所述的第三线路保护层140为PI膜。
(f)对第一芯板10的芯板分开区域上的通孔/焊盘进行表面处理。
如此，能避免第一芯板10的芯板分开区域上的通孔/焊盘氧化，提高产品的电性能。本实施例通过沉金的方式对第一芯板10的芯板分开区域上的通孔/焊盘进行表面处理。
(g)去除第一基板保护层100和去除第三线路保护层140。
(h)在第一芯板10的内层的芯板分开区域上贴附第一通孔/焊盘保护层120。
其中，本实施例所述的第一通孔/焊盘保护层120为PI胶带，选用的PI胶带具备2小时200℃高温仍可剥离的性能。
(i)提供第二芯板20。
(j)在第二芯板20的芯板分开区域钻孔，孔金属化。
(k)在第二芯板20的外层的芯板粘结区域上贴附第二基板保护层200。
其中，本实施例所述的第二基板保护层200为干膜。
(l)制作第二芯板20的内层图形和芯板分开区域的外层图形。
具体地，本实施例通过图形转移蚀刻的方式制作第二芯板20的内层图形和芯板分开区域的外层图形。
(m)在第二芯板20的内层上贴附第二线路保护层210和在第二芯板20的外层的芯板分开区域上贴附第四线路保护层240。
其中，本实施例所述的第二线路保护层210为干膜，本实施例所述的第四线路保护层240为PI膜。
(n)对第二芯板20的芯板分开区域上的通孔/焊盘进行表面处理。
如此，能避免第二芯板20的芯板分开区域上的通孔/焊盘氧化，提高产品的电性能。本实施例通过沉金的方式对第二芯板20的芯板分开区域上的通孔/焊盘进行表面处理。
(o)去除第二基板保护层200和去除第四线路保护层240。
(p)在第二芯板20的内层的芯板分开区域上贴附第二通孔/焊盘保护层220。
其中，本实施例所述的第二通孔/焊盘保护层220为PI胶带，选用的PI胶带具备2小时200℃高温仍可剥离的性能。
需要说明的是，加工第一芯板10的步骤(a)-步骤(h)与加工第二芯板20的步骤(i)-步骤(p)之间没有顺序要求，即可以同时加工第一芯板10和第二芯板20，也可以先加工第一芯板10或第二芯板20。
S20：层压第一芯板10和第二芯板20，使得第一芯板10的芯板粘结区域与第二芯板20的芯板粘结区域通过粘结层40粘结。
其中，本实施例所述的粘结层40为纯胶。
在本实施例中，第一线路保护层110厚度为粘结层40厚度的50％-60％，第二线路保护层210厚度为粘结层40厚度的50％-60％。如此能避免第一芯板10的芯板分开区域和第二芯板20的芯板分开区域在第一芯板10和第二芯板20压合后凸出。
S30：在第一芯板10的外层的芯板分开区域上贴附第三通孔/焊盘保护层130，在第二芯板20的外层的芯板分开区域上贴附第四通孔/焊盘保护层230。
其中，本实施例所述的第三通孔/焊盘保护层130为PI胶带，本实施例所述的第四通孔/焊盘保护层230为PI胶带。
S40：在第一芯板10的芯板粘结区域和第二芯板20的芯板粘结区域钻孔，孔金属化。
S50：制作第一芯板10的芯板粘结区域的外层图形，制作第二芯板20的芯板粘结区域的外层图形。
具体地，在第一芯板10的外层的芯板粘结区域上贴第一干膜并曝光显影得到外层图形，其中，第一干膜向第一芯板10的外层的芯板分开区域延伸第一距离，在第二芯板20的外层的芯板粘结区域上贴第二干膜并曝光显影得到外层图形，其中，第二干膜向第二芯板20的外层的芯板分开区域延伸第二距离。
第一干膜向第一芯板10的外层的芯板分开区域延伸第一距离，从而有效提高对位精度。第二干膜向第二芯板20的外层的芯板分开区域延伸第二距离，从而有效提高对位精度。
优选地，所述第一距离为0.1mm-0.2mm，所述第二距离为0.1mm-0.2mm。
S51：在第一芯板10的外层上制作第一阻焊层150，在第二芯板20的外层上制作第二阻焊层250，对第一芯板10的芯板粘结区域和第二芯板20的芯板粘结区域上的通孔/焊盘进行表面处理。
如此，能避免第一芯板10和第二芯板20的芯板粘结区域上的通孔/焊盘氧化，提高产品的电性能。本实施例通过沉金的方式对第一芯板10的芯板粘结区域和第二芯板20的芯板粘结区域上的通孔/焊盘进行表面处理。
S60：去除第一通孔/焊盘保护层120，去除第二通孔/焊盘保护层220，去除第三通孔/焊盘保护层130，去除第四通孔/焊盘保护层230。
上述分叉式挠性电路板制作方法，在层压第一芯板10和第二芯板20前，将第一芯板10的芯板分开区域上的通孔和第二芯板20的芯板分开区域上的通孔钻出，便于芯板分开区域通孔的加工。且制作第一芯板10的内层图形和第二芯板20的内层图形时将第一芯板10的芯板分开区域的外层图形和第二芯板20的芯板分开区域的外层图形一并做出，如此能规避芯板分开区域的内层图形受损的风险。
实施例二
结合图3-4所示，本实施例所述的分叉式挠性电路板制作方法，针对由三块以及以上芯板层压而成的分叉式挠性电路板制作，包括以下步骤：
S100：(a)提供第一芯板10。
(b)在第一芯板10的芯板分开区域钻孔，孔金属化。
(c)在第一芯板10的外层的芯板粘结区域上贴附第一基板保护层100。
其中，本实施例所述的第一基板保护层100为干膜。
(d)制作第一芯板10的内层图形和芯板分开区域的外层图形。
具体地，本实施例通过图形转移蚀刻的方式制作第一芯板10的内层图形和芯板分开区域的外层图形。
(e)在第一芯板10的内层上贴附第一线路保护层110和在第一芯板10的外层的芯板分开区域上贴附第三线路保护层140。
其中，本实施例所述的第一线路保护层110为干膜，本实施例所述的第三线路保护层140为PI膜。
(f)对第一芯板10的芯板分开区域上的通孔/焊盘进行表面处理。
如此，能避免第一芯板10的芯板分开区域上的通孔/焊盘氧化，提高产品的电性能。本实施例通过沉金的方式对第一芯板10的芯板分开区域上的通孔/焊盘进行表面处理。
(g)去除第一基板保护层100和去除第三线路保护层140。
(h)在第一芯板10的内层的芯板分开区域上贴附第一通孔/焊盘保护层120。
其中，本实施例所述的第一通孔/焊盘保护层120为PI胶带，选用的PI胶带具备2小时200℃高温仍可剥离的性能。
(i)提供第二芯板20。
(j)在第二芯板20的芯板分开区域钻孔，孔金属化。
(k)在第二芯板20的外层的芯板粘结区域上贴附第二基板保护层200。
其中，本实施例所述的第二基板保护层200为干膜。
(l)制作第二芯板20的内层图形和芯板分开区域的外层图形。
具体地，本实施例通过图形转移蚀刻的方式制作第二芯板20的内层图形和芯板分开区域的外层图形。
(m)在第二芯板20的内层上贴附第二线路保护层210和在第二芯板20的外层的芯板分开区域上贴附第四线路保护层240。
其中，本实施例所述的第二线路保护层210为干膜，本实施例所述的第四线路保护层240为PI膜。
(n)对第二芯板20的芯板分开区域上的通孔/焊盘进行表面处理。
如此，能避免第二芯板20的芯板分开区域上的通孔/焊盘氧化，提高产品的电性能。本实施例通过沉金的方式对第二芯板20的芯板分开区域上的通孔/焊盘进行表面处理。
(o)去除第二基板保护层200和去除第四线路保护层240。
(p)在第二芯板20的内层的芯板分开区域上贴附第二通孔/焊盘保护层220。
其中，本实施例所述的第二通孔/焊盘保护层220为PI胶带，选用的PI胶带具备2小时200℃高温仍可剥离的性能。
(q)提供中间芯板30。
(r)在中间芯板30的芯板分开区域钻孔，孔金属化。
(s)制作中间芯板30的线路图形。
具体地，本实施例通过图形转移蚀刻的方式制作中间芯板30的线路图形。
(t)在中间芯板30上贴附第五线路保护层300。
其中，本实施例所述的第五线路保护层300为PI膜。
(u)对中间芯板30的芯板分开区域上的通孔/焊盘进行表面处理。
如此，能避免中间芯板30的芯板分开区域上的通孔/焊盘氧化，提高产品的电性能。本实施例通过沉金的方式对中间芯板30的芯板分开区域上的通孔/焊盘进行表面处理。
(v)在中间芯板30的芯板分开区域上贴附第五通孔/焊盘保护层310。
其中，本实施例所述的第五通孔/焊盘保护层310为PI胶带，选用的PI胶带具备2小时200℃高温仍可剥离的性能。
需要说明的是，加工第一芯板10的步骤(a)-步骤(h)、加工第二芯板20的步骤(i)-步骤(p)与加工中间芯板30的步骤(q)-步骤(v)之间没有顺序要求，即可以同时加工第一芯板10、第二芯板20和中间芯板30，也可以先加工第一芯板10、第二芯板20或中间芯板30。
S200：依次层压第一芯板10、中间芯板30和第二芯板20，使得第一芯板10的芯板粘结区域、中间芯板30的芯板粘结区域与第二芯板20的芯板粘结区域通过对应的粘结层40粘结。
其中，本实施例所述的粘结层40为纯胶。
在本实施例中，第一线路保护层110厚度为对应的粘结层40厚度的50％-60％，第二线路保护层210厚度为对应的粘结层40厚度的50％-60％，第五线路保护层300厚度为对应的粘结层40厚度的50％-60％。如此能避免第一芯板10的芯板分开区域、中间芯板30的芯板分开区域和第二芯板20的芯板分开区域在第一芯板10、中间芯板30和第二芯板20压合后凸出。
S300：在第一芯板10的外层的芯板分开区域上贴附第三通孔/焊盘保护层130，在第二芯板20的外层的芯板分开区域上贴附第四通孔/焊盘保护层230。
其中，本实施例所述的第三通孔/焊盘保护层130为PI胶带，本实施例所述的第四通孔/焊盘保护层230为PI胶带。
S400：在第一芯板10的芯板粘结区域、中间芯板30的芯板粘结区域和第二芯板20的芯板粘结区域钻孔，孔金属化。
S500：制作第一芯板10的芯板粘结区域的外层图形，制作第二芯板20的芯板粘结区域的外层图形。
具体地，在第一芯板10的外层的芯板粘结区域上贴第一干膜并曝光显影得到外层图形，其中，第一干膜向第一芯板10的外层的芯板分开区域延伸第一距离，在第二芯板20的外层的芯板粘结区域上贴第二干膜并曝光显影得到外层图形，其中，第二干膜向第二芯板20的外层的芯板分开区域延伸第二距离。
第一干膜向第一芯板10的外层的芯板分开区域延伸第一距离，从而有效提高对位精度。第二干膜向第二芯板20的外层的芯板分开区域延伸第二距离，从而有效提高对位精度。
优选地，所述第一距离为0.1mm-0.2mm，所述第二距离为0.1mm-0.2mm。
S510：在第一芯板10的外层上制作第一阻焊层150，在第二芯板20的外层上制作第二阻焊层250，对第一芯板10的芯板粘结区域、中间芯板30的芯板粘结区域和第二芯板20的芯板粘结区域上的通孔/焊盘进行表面处理。
如此，能避免第一芯板10、中间芯板30和第二芯板20的芯板粘结区域上的通孔/焊盘氧化，提高产品的电性能。本实施例通过沉金的方式对第一芯板10的芯板粘结区域、中间芯板30的芯板粘结区域和第二芯板20的芯板粘结区域上的通孔/焊盘进行表面处理。
S600：去除第一通孔/焊盘保护层120，去除第二通孔/焊盘保护层220，去除第三通孔/焊盘保护层130，去除第四通孔/焊盘保护层230，去除第五通孔/焊盘保护层310。
上述分叉式挠性电路板制作方法，在层压第一芯板10、中间芯板30和第二芯板20前，将第一芯板10的芯板分开区域上的通孔、中间芯板30的芯板分开区域上的通孔和第二芯板20的芯板分开区域上的通孔钻出，便于芯板分开区域通孔的加工。且制作第一芯板10的内层图形和第二芯板20的内层图形时将第一芯板10的芯板分开区域的外层图形和第二芯板20的芯板分开区域的外层图形一并做出，如此能规避芯板分开区域的内层图形受损的风险。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种分叉式挠性电路板制作方法，其特征在于，包括以下步骤：
S10：提供第一芯板，在第一芯板的芯板分开区域钻孔，孔金属化，在第一芯板的外层的芯板粘结区域上贴附第一基板保护层，制作第一芯板的内层图形和芯板分开区域的外层图形，在第一芯板的内层上贴附第一线路保护层，去除第一基板保护层，在第一芯板的内层的芯板分开区域上贴附第一通孔/焊盘保护层；
提供第二芯板，在第二芯板的芯板分开区域钻孔，孔金属化，在第二芯板的外层的芯板粘结区域上贴附第二基板保护层，制作第二芯板的内层图形和芯板分开区域的外层图形，在第二芯板的内层上贴附第二线路保护层，去除第二基板保护层，在第二芯板的内层的芯板分开区域上贴附第二通孔/焊盘保护层；
S20：层压第一芯板和第二芯板，使得第一芯板的芯板粘结区域与第二芯板的芯板粘结区域通过粘结层粘结；
S30：在第一芯板的外层的芯板分开区域上贴附第三通孔/焊盘保护层，在第二芯板的外层的芯板分开区域上贴附第四通孔/焊盘保护层；
S40：在第一芯板的芯板粘结区域和第二芯板的芯板粘结区域钻孔，孔金属化；
S50：制作第一芯板的芯板粘结区域的外层图形，制作第二芯板的芯板粘结区域的外层图形；
S60：去除第一通孔/焊盘保护层，去除第二通孔/焊盘保护层，去除第三通孔/焊盘保护层，去除第四通孔/焊盘保护层。
2.根据权利要求1所述的分叉式挠性电路板制作方法，其特征在于，步骤S10具体包括以下步骤：
提供第一芯板，在第一芯板的芯板分开区域钻孔，孔金属化，在第一芯板的外层的芯板粘结区域上贴附第一基板保护层，制作第一芯板的内层图形和芯板分开区域的外层图形，在第一芯板的内层上贴附第一线路保护层和在第一芯板的外层的芯板分开区域上贴附第三线路保护层，对第一芯板的芯板分开区域上的通孔/焊盘进行表面处理，去除第一基板保护层和去除第三线路保护层，在第一芯板的内层的芯板分开区域上贴附第一通孔/焊盘保护层；
提供第二芯板，在第二芯板的芯板分开区域钻孔，孔金属化，在第二芯板的外层的芯板粘结区域上贴附第二基板保护层，制作第二芯板的内层图形和芯板分开区域的外层图形，在第二芯板的内层上贴附第二线路保护层和在第二芯板的外层的芯板分开区域上贴附第四线路保护层，对第二芯板的芯板分开区域上的通孔/焊盘进行表面处理，去除第二基板保护层和去除第四线路保护层，在第二芯板的内层的芯板分开区域上贴附第二通孔/焊盘保护层。
3.根据权利要求1所述的分叉式挠性电路板制作方法，其特征在于，第一线路保护层厚度为粘结层厚度的50％-60％，第二线路保护层厚度为粘结层厚度的50％-60％。
4.根据权利要求1所述的分叉式挠性电路板制作方法，其特征在于，步骤S50具体包括以下步骤：
在第一芯板的外层的芯板粘结区域上贴第一干膜并曝光显影得到外层图形，其中，第一干膜向第一芯板的外层的芯板分开区域延伸第一距离，在第二芯板的外层的芯板粘结区域上贴第二干膜并曝光显影得到外层图形，其中，第二干膜向第二芯板的外层的芯板分开区域延伸第二距离。
5.根据权利要求1所述的分叉式挠性电路板制作方法，其特征在于，在步骤S50与步骤S60之间还包括以下步骤：
S51：在第一芯板的外层上制作第一阻焊层，在第二芯板的外层上制作第二阻焊层，对第一芯板的芯板粘结区域和第二芯板的芯板粘结区域上的通孔/焊盘进行表面处理。
6.一种分叉式挠性电路板制作方法，其特征在于，包括以下步骤：
S100：提供第一芯板，在第一芯板的芯板分开区域钻孔，孔金属化，在第一芯板的外层的芯板粘结区域上贴附第一基板保护层，制作第一芯板的内层图形和芯板分开区域的外层图形，在第一芯板的内层上贴附第一线路保护层，去除第一基板保护层，在第一芯板的内层的芯板分开区域上贴附第一通孔/焊盘保护层；
提供第二芯板，在第二芯板的芯板分开区域钻孔，孔金属化，在第二芯板的外层的芯板粘结区域上贴附第二基板保护层，制作第二芯板的内层图形和芯板分开区域的外层图形，在第二芯板的内层上贴附第二线路保护层，去除第二基板保护层，在第二芯板的内层的芯板分开区域上贴附第二通孔/焊盘保护层；
提供中间芯板，在中间芯板的芯板分开区域钻孔，孔金属化，制作中间芯板的线路图形，在中间芯板上贴附第五线路保护层，在中间芯板的芯板分开区域上贴附第五通孔/焊盘保护层；
S200：依次层压第一芯板、中间芯板和第二芯板，使得第一芯板的芯板粘结区域、中间芯板的芯板粘结区域与第二芯板的芯板粘结区域通过对应的粘结层粘结；
S300：在第一芯板的外层的芯板分开区域上贴附第三通孔/焊盘保护层，在第二芯板的外层的芯板分开区域上贴附第四通孔/焊盘保护层；
S400：在第一芯板的芯板粘结区域、中间芯板的芯板粘结区域和第二芯板的芯板粘结区域钻孔，孔金属化；
S500：制作第一芯板的芯板粘结区域的外层图形，制作第二芯板的芯板粘结区域的外层图形；
S600：去除第一通孔/焊盘保护层，去除第二通孔/焊盘保护层，去除第三通孔/焊盘保护层，去除第四通孔/焊盘保护层，去除第五通孔/焊盘保护层。
7.根据权利要求6所述的分叉式挠性电路板制作方法，其特征在于，步骤S100具体包括以下步骤：
提供第一芯板，在第一芯板的芯板分开区域钻孔，孔金属化，在第一芯板的外层的芯板粘结区域上贴附第一基板保护层，制作第一芯板的内层图形和芯板分开区域的外层图形，在第一芯板的内层上贴附第一线路保护层和在第一芯板的外层的芯板分开区域上贴附第三线路保护层，对第一芯板的芯板分开区域上的通孔/焊盘进行表面处理，去除第一基板保护层和去除第三线路保护层，在第一芯板的内层的芯板分开区域上贴附第一通孔/焊盘保护层；
提供第二芯板，在第二芯板的芯板分开区域钻孔，孔金属化，在第二芯板的外层的芯板粘结区域上贴附第二基板保护层，制作第二芯板的内层图形和芯板分开区域的外层图形，在第二芯板的内层上贴附第二线路保护层和在第二芯板的外层的芯板分开区域上贴附第四线路保护层，对第二芯板的芯板分开区域上的通孔/焊盘进行表面处理，去除第二基板保护层和去除第四线路保护层，在第二芯板的内层的芯板分开区域上贴附第二通孔/焊盘保护层；
提供中间芯板，在中间芯板的芯板分开区域钻孔，孔金属化，制作中间芯板的线路图形，在中间芯板上贴附第五线路保护层，对中间芯板的芯板分开区域上的通孔/焊盘进行表面处理，在中间芯板的芯板分开区域上贴附第五通孔/焊盘保护层。
8.根据权利要求6所述的分叉式挠性电路板制作方法，其特征在于，第一线路保护层厚度为对应的粘结层厚度的50％-60％，第二线路保护层厚度为对应的粘结层厚度的50％-60％，第五线路保护层厚度为对应的粘结层厚度的50％-60％。
9.根据权利要求6所述的分叉式挠性电路板制作方法，其特征在于，步骤S500具体包括以下步骤：
在第一芯板的外层的芯板粘结区域上贴第一干膜并曝光显影得到外层图形，其中，第一干膜向第一芯板的外层的芯板分开区域延伸第一距离，在第二芯板的外层的芯板粘结区域上贴第二干膜并曝光显影得到外层图形，其中，第二干膜向第二芯板的外层的芯板分开区域延伸第二距离。
10.根据权利要求6所述的分叉式挠性电路板制作方法，其特征在于，在步骤S500与步骤S600之间还包括以下步骤：
S510：在第一芯板的外层上制作第一阻焊层，在第二芯板的外层上制作第二阻焊层，对第一芯板的芯板粘结区域、中间芯板的芯板粘结区域和第二芯板的芯板粘结区域上的通孔/焊盘进行表面处理。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711184548.6A CN107949191B (zh) | 2017-11-23 | 2017-11-23 | 分叉式挠性电路板制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711184548.6A CN107949191B (zh) | 2017-11-23 | 2017-11-23 | 分叉式挠性电路板制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107949191A true CN107949191A (zh) | 2018-04-20 |
| CN107949191B CN107949191B (zh) | 2020-04-10 |
Family
ID=61930146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711184548.6A Active CN107949191B (zh) | 2017-11-23 | 2017-11-23 | 分叉式挠性电路板制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107949191B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4989117A (en) * | 1990-02-12 | 1991-01-29 | Rogers Corporation | Molded integrated circuit package incorporating thin decoupling capacitor |
| US5421083A (en) * | 1994-04-01 | 1995-06-06 | Motorola, Inc. | Method of manufacturing a circuit carrying substrate having coaxial via holes |
| CN1842253A (zh) * | 2005-03-28 | 2006-10-04 | 邓柏生 | 用于表面安装的多层电阻板的生产工艺 |
| CN103491706A (zh) * | 2013-10-09 | 2014-01-01 | 东莞生益电子有限公司 | 高导热印制电路板的制作方法及印制电路板 |
| CN104735923A (zh) * | 2015-03-12 | 2015-06-24 | 广州杰赛科技股份有限公司 | 一种刚挠结合板的制作方法 |
-
2017
- 2017-11-23 CN CN201711184548.6A patent/CN107949191B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4989117A (en) * | 1990-02-12 | 1991-01-29 | Rogers Corporation | Molded integrated circuit package incorporating thin decoupling capacitor |
| US5421083A (en) * | 1994-04-01 | 1995-06-06 | Motorola, Inc. | Method of manufacturing a circuit carrying substrate having coaxial via holes |
| CN1842253A (zh) * | 2005-03-28 | 2006-10-04 | 邓柏生 | 用于表面安装的多层电阻板的生产工艺 |
| CN103491706A (zh) * | 2013-10-09 | 2014-01-01 | 东莞生益电子有限公司 | 高导热印制电路板的制作方法及印制电路板 |
| CN104735923A (zh) * | 2015-03-12 | 2015-06-24 | 广州杰赛科技股份有限公司 | 一种刚挠结合板的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107949191B (zh) | 2020-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9024204B2 (en) | Aresistive device with flexible substrate and method for manufacturing the same | |
| CN105666976A (zh) | 半导体背面用切割带集成膜和生产所述膜的方法，及生产半导体器件的方法 | |
| CN106935547B (zh) | 一种柔性显示装置的制作方法及柔性显示装置 | |
| US7723213B2 (en) | Manufacturing method of semiconductor chips and semiconductor device having the semiconductor chips | |
| TWI621230B (zh) | 用來控制積體電路封裝扭曲的可移除式基板 | |
| US20170303404A1 (en) | Manufacturing method for circuit board based on copper ceramic substrate | |
| CN103298615B (zh) | 层叠体的制造方法 | |
| CN107949191A (zh) | 分叉式挠性电路板制作方法 | |
| CN107914453A (zh) | 一种板材结构及其贴合方法和电子设备 | |
| US20110123930A1 (en) | Ceramic substrate preparation process | |
| JP4246758B2 (ja) | Ｆｐｄの製造方法 | |
| CN102163542B (zh) | 薄膜电子元件的单片化方法及由其制造的电子元件搭载粘着性薄片 | |
| JP2009205140A5 (zh) | ||
| KR20020015959A (ko) | 배선 패턴 형성 방법 및 이에 이용되는 원판 | |
| JP4609466B2 (ja) | 積層型電子部品の製造方法 | |
| WO2020124810A1 (zh) | 柔性显示屏及其制作方法 | |
| JP5095928B2 (ja) | 液晶封入用のガラス基板及びその製造方法、並びに、液晶表示装置 | |
| CN106381079A (zh) | 一种易拉可移除胶带 | |
| US10665563B2 (en) | Semiconductor chip packaging structure without soldering wire, and packaging method thereof | |
| JP2010109323A (ja) | 多層セラミック基板の製造方法 | |
| JP2000228450A (ja) | 配線基板の製造方法、接着シート片付補強板及びその製造方法 | |
| JP2009099834A (ja) | 可撓性基板 | |
| US20060249478A1 (en) | Method for protecting a substrate with gold fingers in tin-welding process | |
| JPH01104489A (ja) | 極薄板部材の精密レーザ溶接方法 | |
| JPWO2020203724A1 (ja) | 樹脂多層基板、および樹脂多層基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |