CN107942298A - 一种用户可配置参数的低速目标检测器及方法 - Google Patents

Abstract

本发明公开一种用户可配置参数的低速目标检测器及方法，本发明的装置包括逻辑控制模块，数据转换模块，快速傅里叶变换FFT处理模块，频域滤波模块。本发明的装置采用可配置初始参数及四级流水的复数求模单元，提高了低速目标检测器的数据处理速率，解决了基于DSP的低速目标检测设计周期长、硬件成本高及应用场景单一的缺点。本发明的方法的具体步骤为：1、配置初始参数；2、产生读/写地址；3、蝶形运算；4、获取变换后的级数；5、运算是否结束；6、加权滤波；7、三段式高精度复数求模；8、获取低速目标数据。本发明采用了三段式高精度复数求模的方法，降低了运算复杂度。

Description

一种用户可配置参数的低速目标检测器及方法

技术领域

本发明属于通信技术领域，更进一步涉及数字信号处理技术领域中的一种用户可配置参数的低速目标检测器及方法。本发明可用于对脉冲多普勒雷达接收的回波信号中检测出低速目标，提高数据处理的速率，满足实时性要求。

背景技术

我国国土范围广大，各种灾害和事故经常发生，在灾害和事故救援中，如何能够较快地发现伤员对挽救生命十分重要，此外，部分地区复杂的地形地貌为各种罪犯的藏匿提供了便利，准确快速地发现罪犯成了防止武警和公安人员伤亡的关键。因此，在强杂波背景下，对低速目标的检测成为数字信号处理领域的一项关键技术。

低速目标检测的方法有很多，由于Kalmus滤波器拥有在零频处呈现深的止带凹口，并且随着频率的增加，斜率呈现快速上升的特性，因而在低速目标检测领域得到广泛的应用。低速目标检测的实现方式种类繁多，既可以采用软件的方式实现，也可以采用硬件的方式。由于软件的处理速度慢，不能满足数字信号处理领域对低速目标检测实时性的要求。因此，一般采用硬件系统，如单片机和DSP处理器实现低速目标检测，但是其设计周期长，开发费用高，且随着可穿戴设备的推广和遥控医疗的发展，对低速目标检测器的要求不断提高。

刘雁行在其发表的论文“基于TS101的动目标检测模块的设计”(电子科技大学硕士学位论文2007.4)中提出了一种动目标检测的电路模块的设计。该设计使用DSP芯片(TS101)的实现方式完成动目标检测，并将快速傅里叶变换FFT电路模块引入到设计中，在杂波背景下检测运动目标的回波，采用横向滤波器来实现窄带滤波，进行脉冲压缩，并对压缩后的信号进行快速傅里叶变换FFT运算处理。该方法存在的不足之处是，只能进行点数固定的快速傅里叶变换FFT运算，使用场合过于单一；在检测低速目标时滤波效果下降；结构复杂；并且使用DSP芯片实现动目标检测设计周期长、硬件成本高。

西安电子科技大学在其申请的专利文献“可配置存储复用的动目标检测器及其检测方法”(申请号201410298472.X，公开号104035075A)中公开了一种可配置存储复用的动目标检测器及其检测方法。该专利文献公开的检测器采用将动目标检测处理结果截位后写入原有数据存储单元的方式。该检测器存在的不足之处是，采用存储单元复用，数据处理速率慢，控制复杂。该专利文献公开的方法是FIR滤波器组处理低速目标检测。该方法存在的不足之处是，使用FIR滤波器进行低速目标检测时，滤波器阶数不能设计过高、系统性能提升有限。

哈尔滨工业大学在其申请的专利文献“一种高频地波雷达弱目标检测跟踪方法和装置”(申请号201110196108.9，公开号102879766B)中公开了一种高频地波雷达弱目标检测跟踪方法和装置。该专利文献公开的方法依据回波信号的分形分维数的不同，检测跟踪弱目标。该方法的不足之处是，需要重构吸引子的轨迹矩阵，运算复杂度高。该检测装置的不足之处是，只有数据记录子系统采用的是FPGA10k数据采集板，整个装置的数据处理速度慢，实时性差并且只适用于强海杂波的背景下弱目标检测与跟踪。

发明内容

本发明的目的在于克服上述已有技术的不足，提出一种用户可配置参数的低速目标检测器及方法。本发明解决了传统低速目标检测器控制逻辑复杂、实时性差、工作场景单一的问题，可以提高数据处理的速率，满足实时性要求。

实现本发明的基本思路是：基于Kalmus滤波器检测低速目标的方法，采用现场可编程门阵列FPGA实现整个低速目标检测器的设计，首先用户输入处理距离门的个数和每个相干处理间隔CPI内雷达发射的脉冲数，配置快速傅里叶变换FFT处理模块的级数和频域滤波模块的阶数，数据转换模块根据逻辑控制模块产生的地址序号对接收的回波数据进行转换并且调整位置输出，将倒位序排列回波数据输送给快速傅里叶变换FFT处理模块，将时域的数据变换到频域，频域滤波模块对频域的数据进行零频滤波处理，滤除静止的杂波数据，得到检测低速目标的数据。

本发明的系统采用现场可编程门阵列FPGA实现整个低速目标检测器的设计，包括逻辑控制模块、数据转换模块、快速傅里叶变换FFT处理模块、频域滤波模块；快速傅里叶变换FFT模块，通过数据总线与数据转换模块、频域滤波模块相连；逻辑控制模块，通过控制总线与数据转换模块、快速傅里叶变换FFT模块、频域滤波模块相连。

逻辑控制模块，包括第一寄存器、第二寄存器、地址产生单元和控制单元；控制单元，通过控制总线与第一寄存器、第二寄存器、地址产生单元相连；第一寄存器用于存储用户输入距离门的个数；第二寄存器用于存储用户输入每个相干处理间隔CPI内雷达发射的脉冲数；地址产生单元，在控制单元的控制下，用于产生数据转换模块中第一数据存储器和第二数据存储器的读/写地址；控制单元用于用户配置快速傅里叶变换FFT处理模块的级数和频域滤波模块的阶数。

数据转换模块，用于将快时间排列的回波数据转换为慢时间排列的回波数据，并将转换后的回波数据输送到快速傅里叶变换FFT处理模块中的蝶形运算器中。

快速傅里叶变换FFT处理模块，用于通过蝶形处理方法，对倒位序排列回波数据进行处理，将得到变换到频域的数据输送给频域滤波模块。

频域滤波模块，用于滤除静止的杂波数据，得到检测低速目标的数据；频域滤波模块中的复数求模单元包括两个求绝对值单元、八个寄存器、六个加法器和九个移位寄存器，八个寄存器将求模单元分为四级流水；第一求绝对值单元、第二求绝对值单元、第一寄存器、第二寄存器构成第一级流水，用于求解保留低频分量加权滤波后数据集中任意一个数据实部和虚部的绝对值；第一比较器、第三寄存器、第四寄存器构成第二级流水，用于比较该数据实部绝对值和虚部绝对值的大小；九个移位寄存器、六个加法器、第五寄存器、第六寄存器、第七寄存器构成第三级流水，用于实部绝对值和虚部绝对值的移位相加操作；第二比较器、第八寄存器构成第四级流水，用于输出所选取数据的近似模值。

本发明的方法包括如下步骤：

(1)配置初始参数：

(1a)用户输入距离门的总数和每个相干处理间隔CPI内雷达发射的脉冲数；

(1b)将距离门的总数存储到逻辑控制模块中的第一寄存器中，每个相干处理间隔CPI内雷达发射的脉冲数存储到逻辑控制模块中的第二寄存器中；

(1c)用户通过逻辑控制模块，配置快速傅里叶变换FFT处理模块的级数和频域滤波模块的阶数。

(2)接收回波数据：

当数据转换模块中第一数据选择器的使能信号有效时，雷达接收以快时间排列的回波数据，并将该回波数据存储到数据转换模块中的“乒乓”结构数据存储器中。

(3)产生读/写地址：

(3a)当逻辑控制模块中的控制单元产生有效控制信号时，逻辑控制模块中地址单元产生数据转换模块中的“乒乓”结构数据存储器的读/写地址；

(3b)对“乒乓”结构数据存储器的读地址进行倒位序操作，得到倒位序后该数据存储器的读地址；

(3c)将该数据存储器的读地址输送到数据转换模块中。

(4)转换回波数据：

(4a)当数据转换模块中第二数据选择器的使能信号有效时，从“乒乓”结构数据存储器中读取以快时间排列的回波数据；

(4b)将以快时间排列的回波数据转换为以慢时间排列的回波数据，将转换后的回波数据输送到倒位序单元中；

(4c)按照倒位序后“乒乓”结构数据存储器的读地址序号，倒位序单元将倒位序排列的回波数据输送到快速傅里叶变换FFT处理模块的输入数据选择器中。

(5)蝶形运算：

(5a)快速傅里叶变换FFT处理模块输入数据选择器，将倒位序排列回波数据输送到快速傅里叶变换FFT处理模块中蝶形运算器中；

(5b)读取蝶形因子存储器中存储的蝶形因子，并将该蝶形因子输送到快速傅里叶变换FFT处理模块中蝶形运算器中；

(5c)快速傅里叶变换FFT处理模块中蝶形运算器，通过蝶形处理方法，对倒位序排列回波数据进行处理；

(5d)将倒位序排列处理后的回波数据，存储到快速傅里叶变换FFT处理模块中的第二数据缓冲器中。

(6)获取变换后的级数：

将快速傅里叶变换FFT处理模块中的第一数据缓冲器的深度值，作为快速傅里叶变换FFT后级数的值。

(7)比较器判断快速傅里叶变换FFT后级数的值是否与逻辑控制模块中配置快速傅里叶变换FFT级数的值相等，若是，输出数据选择器将得到变换到频域的数据输送给频域滤波模块，执行步骤(8)，否则，输出数据选择器将转换处理后的回波数据输送到快速傅里叶变换FFT处理模块的输入数据选择器中，第一数据缓冲器的深度值减1，执行步骤(5)。

(8)加权滤波：

(8a)分别读取频域滤波模块中第一滤波系数存储器与第二滤波系数存储器中，已存储的两组互共轭的滤波系数；

(8b)将变换到频域的数据复数分别与两组互共轭滤波系数复数相乘，得到两组保留低频分量加权滤波后的数据集。

(9)三段式高精度复数求模：

(9a)从保留低频分量加权滤波后数据集中选取一个数据。

(9b)采用下述四级流水方法，对所选数据求模：

(9b1)第一级流水，求解绝对值：

将选取的数据的实部输送到第一绝对值单元，并将该数据实部的绝对值存储到第一寄存器中，将选取的数据的虚部输送到第二绝对值单元，并将该数据的虚部绝对值存储到第二寄存器中。

(9b2)第二级流水，比较绝对值大小：

分别读取第一寄存器中所选取数据的实部绝对值和第二寄存器中该数据的虚部绝对值，将读取的实部绝对值和虚部的绝对值输送给第一比较器，选出大数和小数，并将大数存储到第三寄存器中，小数存储到第四寄存器中。

(9b3)第三级流水，移位相加，具体的操作步骤如下：

第一步，分别读取第三寄存器中大数和第四寄存器中小数，并将读取的大数分别输送给第一移位寄存器、第二移位寄存器、第三移位寄存器、第四移位寄存器、第一加法器、第五寄存器，将读取的小数分别输送给第五移位寄存器、第六移位寄存器、第七移位寄存器、第八移位寄存器、第九移位寄存器；

第二步，分别将第一移位寄存器移5位的值取反后与读取的大数输送给第一加法器，进行加法运算，分别将第二移位寄存器移1位的值、第三移位寄存器移2位的值、第四移位寄存器移4位的值输送给第二加法器，进行加法运算，分别将第五寄移位存器移2位的值与第六移位寄存器移5位的值输送给第三加法器，进行加法运算，分别将第七移位寄存器移1位的值、第八移位寄存器移4位的值、第九移位寄存器移5位的值输送给第四加法器，进行加法运算；

第三步，分别将第一加法器输出值与第三加法器输出值输送给第五加法器，进行加法运算，分别将第二加法器输出值与第四加法器输出值输送给第六加法器，进行加法运算；

第四步，将第五加法器输出值存储到第六寄存器中，第六加法器输出值存储到第七寄存器中。

(9b4)第四级流水，比较选大：

分别读取第五寄存器中的大数、第六寄存器中的值、第七寄存器中的值，并将得到的三个值输送给第二比较器，选出三个值中的大值，并将该值作为所选取数据的近似模值，存储到第八寄存器中。

(9c)将近似模值的所选取数据的序号加1，得到待选数据的序号。

(9d)判断待选数据的序号是否等于保留低频分量加权滤波后数据集长度，若是，则执行步骤(10)，否则，执行步骤(9a)。

(10)获得低速目标数据：

将序号相同保留低频分量加权滤波后数据集中所有的近似模值相加，滤除静止的杂波数据，得到检测的低速目标的数据。

本发明与现有技术相比具有以下优点：

第一，由于本发明的装置采用现场可编程门阵列FPGA实现整个用户可配置参数的低速目标检测器，克服了现有技术中采用数字信号处理DSP芯片的动目标检测器设计周期长、硬件成本高的缺点，使得本发明的装置具有设计周期短、成本低，硬件开销小的优点。

第二，由于本发明的装置中的频域滤波模块中复数求模单元采用八个寄存器，用于将复数求模单元分成四级流水，与现有技术采用现场可编程门阵列FPGA实现的低速目标检测器相比，克服了现有技术低速目标检测器在进行复数求模运算时，硬件资源消耗大、数据处理速率慢的缺点，使得本发明有效降低了硬件资源，提高了数据处理速率。

第三，由于本发明的装置中的逻辑控制模块中第一寄存器用于存储用户输入的距离门的个数，第二寄存器用于存储用户输入的每个相干处理间隔CPI内雷达发射的脉冲数，克服了现有技术中距离门个数和每个相干处理间隔CPI内雷达发射的脉冲数固定的缺点，使得本发明能够满足不同用户的需求，提高了低速目标检测的灵活性。

第四，由于本发明的方法采用三段式高精度复数求模，克服了现有技术运算复杂度高的缺点，使得本发明具有运算量减少，提高了数据处理的速率的优点。

附图说明

图1为本发明装置的整体框架图；

图2为本发明装置的逻辑控制模块的框架图；

图3为本发明装置的数据转换模块的框架图；

图4为本发明装置的快速傅里叶变换FFT处理模块的框架图；

图5为本发明装置的频域滤波模块的框架图；

图6为本发明装置的频域滤波模块中复数求模单元的框架图；

图7本发明方法的流程图。

具体实施方式

下面结合附图对本发明做进一步详细的描述。

参照附图1，对本发明装置的整体结构做进一步详细的描述。

本发明的装置包括逻辑控制模块、数据转换模块、快速傅里叶变换FFT处理模块、频域滤波模块。快速傅里叶变换FFT模块，通过数据总线与数据转换模块、频域滤波模块相连，逻辑控制模块，通过控制总线与数据转换模块、快速傅里叶变换FFT模块、频域滤波模块相连。

逻辑控制模块，用于用户输入距离门的个数和每个相干处理间隔CPI内雷达发射的脉冲数，并且配置快速傅里叶变换FFT处理模块的级数和频域滤波模块的阶数。

数据转换模块，用于将快时间排列的回波数据转换为慢时间排列的回波数据，并将转换后的回波数据输送到快速傅里叶变换FFT处理模块中的蝶形运算器中。

快速傅里叶变换FFT处理模块，用于通过蝶形处理方法，对倒位序排列回波数据进行处理，将得到变换到频域的数据输送给频域滤波模块。

频域滤波模块，用于滤除静止的杂波数据，得到检测低速目标的数据。

参照附图2，对本发明装置中的逻辑控制模块结构做进一步详细的描述。

本发明装置的逻辑控制模块包括第一寄存器、第二寄存器、地址产生单元和控制单元；控制单元，通过控制总线与第一寄存器、第二寄存器、地址产生单元相连；第一寄存器用于存储用户输入距离门的个数；第二寄存器用于存储用户输入每个相干处理间隔CPI内雷达发射的脉冲数；地址产生单元，在控制单元的控制下，用于产生数据转换模块中第一数据存储器和第二数据存储器的读/写地址；控制单元用于用户配置快速傅里叶变换FFT处理模块的级数和频域滤波模块的阶数。

参照附图3，对本发明装置中的数据转换模块结构做进一步详细的描述。

本发明装置的数据转换模块包括第一数据选择器、第一数据存储器、第二数据存储器、第二数据选择器、倒位序单元；第一数据选择器，通过数据总线与第一数据存储器、第二数据存储器相连；第二数据选择器，通过数据总线与倒位序单元相连；第二数据选择器，通过数据总线与第一数据存储器、第二数据存储器相连；第一数据存储器和第二数据存储器构成“乒乓”结构，第一数据选择器用于“乒乓”结构数据存储器写入以快时间排列的回波数据；倒位序单元，通过倒位序后“乒乓”结构数据存储器读地址序号，输送倒位序排列的回波数据到快速傅里叶变换FFT处理模块的输入数据选择器中；第二数据选择器用于读取存储在数据转换模块中“乒乓”结构数据存储器中以快时间排列的回波数据。

参照附图4，对本发明装置中的快速傅里叶变换FFT处理模块的结构做进一步详细描述。

本发明装置的快速傅里叶变换FFT处理模块包括输入数据选择器、比较器、第一数据缓冲器、第二数据缓冲器、蝶形运算器、蝶形因子存储器、输出数据选择器；比较器，通过控制总线与输入数据选择器、第一数据缓冲器、蝶形因子存储器、第二数据缓冲器、输出数据选择器相连；输入数据选择器，通过数据总线与蝶形运算器、输出数据选择器相连；第一数据缓冲器，通过双端口的数据总线与蝶形运算器相连；蝶形运算器，通过数据总线与蝶形因子存储器相连；第二数据缓冲器，通过数据总线与蝶形运算器、输出数据选择器相连；比较器，通过判断快速傅里叶变换FFT后级数的值是否与逻辑控制模块中配置快速傅里叶变换FFT级数的值相等，控制输出数据选择器的输出去向和第一数据缓冲器的深度值。

参照附图5，对本发明装置中的频域滤波模块结构做进一步详细的描述。

本发明装置的频域滤波模块包括第一滤波系数存储器、第一复数乘法器、第一复数求模单元、第二复数乘法器、第二滤波系数存储器、第二复数求模单元、地址产生单元和加法器；地址产生单元，通过控制总线与第一滤波系数存储器、第二滤波系数存储器相连；第一复数乘法器，通过数据总线与第一滤波系数存储器相连；第二复数乘法器，通过数据总线与第二滤波系数存储器相连；第一复数求模单元，通过数据总线与第一复数乘法器、加法器相连；所述第二复数求模单元，通过数据总线与第二复数乘法器、加法器相连；第一滤波系数存储器用于存储第一组滤波系数；第二滤波系数存储器用于存储与第一组共轭的一组滤波系数；第一复数乘法器用于将快速傅里叶变换FFT处理模块变换到频域的数据复数与第一组滤波系数复数相乘，得到第一组保留低频分量加权滤波后的数据集；第二复数乘法器用于将快速傅里叶变换FFT处理模块变换到频域的数据复数与第一组共轭的一组滤波系数复数相乘，得到第二组保留低频分量加权滤波后的数据集；第一复数求模单元用于求解第一组保留低频分量加权滤波后数据集任一数据的模值；第二复数求模单元用于求解第二组保留低频分量加权滤波后数据集任一数据的模值；加法器用于将序号相同保留低频分量加权滤波后数据集中所有近似模值相加，滤除静止的杂波数据，得到检测低速目标的数据。

参照附图6，对本发明装置中的频域滤波模块中复数求模单元结构做进一步详细的描述。

本发明装置中的频域滤波模块的复数求模单元包括两个求绝对值单元、八个寄存器、六个加法器和九个移位寄存器。八个寄存器将求模单元分为四级流水；所述第一求绝对值单元、第二求绝对值单元、第一寄存器、第二寄存器构成第一级流水，用于求解保留低频分量加权滤波后数据集中任意一个数据实部和虚部的绝对值；第一比较器、第三寄存器、第四寄存器构成第二级流水，用于比较该数据实部绝对值和虚部绝对值的大小。九个移位寄存器、六个加法器、第五寄存器、第六寄存器、第七寄存器构成第三级流水，用于实部绝对值和虚部绝对值的移位相加操作。第二比较器、第八寄存器构成第四级流水，用于输出所选取数据的近似模值。

参照附图7，对本发明方法的具体步骤详细描述如下：

步骤1，配置初始参数。

用户输入距离门的个数和每个相干处理间隔CPI内雷达发射的脉冲数。

将距离门的个数存储到逻辑控制模块中的第一寄存器中，每个相干处理间隔CPI内雷达发射的脉冲数存储到逻辑控制模块中的第二寄存器中。

用户通过逻辑控制模块，配置快速傅里叶变换FFT处理模块的级数和频域滤波模块的阶数。

步骤2，接收数据。

当数据转换模块中第一数据选择器的使能信号有效时，雷达接收以快时间排列的回波数据，并将该回波数据存储到数据转换模块中的“乒乓”结构数据存储器中。

步骤3，产生读/写地址。

当逻辑控制模块中的控制单元产生有效控制信号时，逻辑控制模块中地址单元产生数据转换模块中的“乒乓”结构数据存储器的读/写地址。

对“乒乓”结构数据存储器的读地址进行倒位序操作，得到倒位序后该数据存储器的读地址。

倒位序操作是，将拟倒位序的数据存储器的读地址，用二进制数表示时的数据位，按照从最低位到最高位依次排列，得到倒位序后数据存储器的读地址。

将该数据存储器的读地址输送到数据转换模块中。

步骤4，转换数据。

当数据转换模块中第二数据选择器的使能信号有效时，从“乒乓”结构数据存储器中读取以快时间排列的回波数据。

将以快时间排列的回波数据转换为以慢时间排列的回波数据，将转换后的回波数据输送到倒位序单元中。

以快时间排列的回波数据转换为以慢时间排列的回波数据，是按照下式进行转换的：

yi₊₁＝xi_+j

其中，x_i+j表示单端口存储器在第i+j个地址存储的以快时间排列的接收回波数据，y_i+1表示数据转换模块输出的第i+1个以慢时间排列的回波数据，i表示单端口存储器地址的序号，j表示一个相干脉冲间隔CPI内雷达接收的脉冲个数。

按照倒位序后“乒乓”结构数据存储器的读地址序号，倒位序单元将倒位序排列的回波数据输送到快速傅里叶变换FFT处理模块的输入数据选择器中。

步骤5，蝶形运算。

快速傅里叶变换FFT处理模块输入数据选择器，将倒位序排列回波数据输送到快速傅里叶变换FFT处理模块中蝶形运算器中。

读取蝶形因子存储器中存储的蝶形因子，并将该蝶形因子输送到快速傅里叶变换FFT处理模块中蝶形运算器中；快速傅里叶变换FFT处理模块中蝶形运算器，通过蝶形处理方法，对倒位序排列回波数据进行处理。

蝶形处理方法是指按照下式，对倒位序排列回波数据进行处理：

其中，X_m表示第m-1列迭代倒位序排列回波数据的输出序列，X_m-1表示第m-1列迭代倒位序排列回波数据的输入序列，N表示蝶形运算器中拟处理倒位序排列回波数据的序列长度，p、q分别表示拟处理的两个回波数据在倒位序排列回波数据序列中的位置，表示输入到蝶形运算器中倒位序排列回波数据的序列进行蝶形运算时所需的蝶形因子。

将倒位序排列处理后的回波数据，存储到快速傅里叶变换FFT处理模块中的第二数据缓冲器中。

步骤6，获取变换后的级数。

将快速傅里叶变换FFT处理模块中的第一数据缓冲器的深度值，作为快速傅里叶变换FFT后级数的值。

步骤7，比较器判断快速傅里叶变换FFT后级数的值是否与逻辑控制模块中配置快速傅里叶变换FFT级数的值相等，若是，输出数据选择器将得到变换到频域的数据输送给频域滤波模块，执行步骤8，否则，输出数据选择器将转换处理后的回波数据输送到快速傅里叶变换FFT处理模块的输入数据选择器中，第一数据缓冲器的深度值减1，执行步骤5。

步骤8，加权滤波。

分别读取频域滤波模块中第一滤波系数存储器与第二滤波系数存储器中，已存储的两组互共轭的滤波系数。

将变换到频域的数据复数分别与两组互共轭滤波系数复数相乘，得到两组保留低频分量加权滤波后的数据集。

步骤9，三段式高精度复数求模。

A.从保留低频分量加权滤波后数据集中选取一个数据；

B.采用四级流水对所选数据求模；

采用四级流水对所选数据求模的具体操作如下：

第一级流水，求解绝对值。

将选取的数据的实部输送到第一求绝对值单元，并将该数据实部的绝对值存储到第一寄存器中，将选取的数据的虚部输送到第二求绝对值单元，并将该数据的虚部绝对值存储到第二存储器中。

第二级流水，比较绝对值大小。

分别读取第一寄存器中所选取数据的实部绝对值和第二寄存器中该数据的虚部绝对值，并将该数据的实部绝对值和该数据虚部的绝对值输送给第一比较器，选出大数和小数，并将大数存储到第三寄存器中，小数存储到第四寄存器中。

第三级流水，移位相加。具体的操作步骤如下：

第1步，分别读取第三寄存器中大数和第四寄存器中小数，并将读取的大数分别输送给第一移位寄存器、第二移位寄存器、第三移位寄存器、第四移位寄存器、第一加法器、第五寄存器，将读取的小数分别输送给第五移位寄存器、第六移位寄存器、第七移位寄存器、第八移位寄存器、第九移位寄存器。

第2步，分别将第一移位寄存器移5位的值取反后与读取的大数输送给第一加法器，进行加法运算，分别将第二移位寄存器移1位的值、第三移位寄存器移2位的值、第四移位寄存器移4位的值输送给第二加法器，进行加法运算，分别将第五寄移位存器移2位的值与第六移位寄存器移5位的值输送给第三加法器，进行加法运算，分别将第七移位寄存器移1位的值、第八移位寄存器移4位的值、第九移位寄存器移5位的值输送给第四加法器，进行加法运算。

第3步，分别将第一加法器输出值与第三加法器输出值输送给第五加法器，进行加法运算，分别将第二加法器输出值与第四加法器输出值输送给第六加法器，进行加法运算。

第4步，将第五加法器输出值存储到第六寄存器中，将第六加法器输出值输送到第七寄存器中。

第四级流水，比较选大。

分别读取第五寄存器的大数、第六寄存器的值、第七寄存器的值，并将得到的三个值输送给第二比较器，选出三个值中的大值，并将该值作为所选取数据的近似模值，存储到第八寄存器中。

C.求解近似模值后，将所选取数据的序号加1，得到待选数据的序号；

D.判断待选数据的序号是否等于保留低频分量加权滤波后数据集长度，若是，则执行步骤10，否则，执行本步骤的步骤A。

步骤10，获得低速目标数据。

将序号相同保留低频分量加权滤波后数据集中所有的近似模值相加，滤除静止的杂波数据，得到检测的低速目标的数据。

Claims (8)

1.一种用户可配置参数的低速目标检测器，其特征在于，采用现场可编程门阵列FPGA实现整个低速目标检测器的设计，包括逻辑控制模块、数据转换模块、快速傅里叶变换FFT处理模块、频域滤波模块；快速傅里叶变换FFT模块，通过数据总线与数据转换模块、频域滤波模块相连；逻辑控制模块，通过控制总线与数据转换模块、快速傅里叶变换FFT模块、频域滤波模块相连；

所述逻辑控制模块，包括第一寄存器、第二寄存器、地址产生单元和控制单元；所述的控制单元，通过控制总线与第一寄存器、第二寄存器、地址产生单元相连；所述第一寄存器用于存储用户输入距离门的个数；所述第二寄存器用于存储用户输入每个相干处理间隔CPI内雷达发射的脉冲数；所述地址产生单元，在控制单元的控制下，用于产生数据转换模块中第一数据存储器和第二数据存储器的读/写地址；所述控制单元用于用户配置快速傅里叶变换FFT处理模块的级数和频域滤波模块的阶数；

所述数据转换模块，用于将快时间排列的回波数据转换为慢时间排列的回波数据，并将转换后的回波数据输送到快速傅里叶变换FFT处理模块中的蝶形运算器中；

所述快速傅里叶变换FFT处理模块，用于通过蝶形处理方法，对倒位序排列回波数据进行处理，将得到变换到频域的数据输送给频域滤波模块；

所述频域滤波模块，用于滤除静止的杂波数据，得到检测低速目标的数据；所述频域滤波模块中的复数求模单元包括两个求绝对值单元、八个寄存器、六个加法器和九个移位寄存器，所述八个寄存器将求模单元分为四级流水；所述第一求绝对值单元、第二求绝对值单元、第一寄存器、第二寄存器构成第一级流水，用于求解保留低频分量加权滤波后数据集中任意一个数据实部和虚部的绝对值；第一比较器、第三寄存器、第四寄存器构成第二级流水，用于比较该数据实部绝对值和虚部绝对值的大小；所述九个移位寄存器、六个加法器、第五寄存器、第六寄存器、第七寄存器构成第三级流水，用于实部绝对值和虚部绝对值的移位相加操作；所述第二比较器、第八寄存器构成第四级流水，用于输出所选取数据的近似模值。

2.根据权利要求1所述的一种用户可配置参数的低速目标检测器，其特征在于，所述数据转换模块包括第一数据选择器、第一数据存储器、第二数据存储器、第二数据选择器、倒位序单元；第一数据选择器，通过数据总线与第一数据存储器、第二数据存储器相连；第二数据选择器，通过数据总线与倒位序单元相连；第二数据选择器，通过数据总线与第一数据存储器、第二数据存储器相连；第一数据存储器和第二数据存储器构成“乒乓”结构，第一数据选择器用于“乒乓”结构数据存储器写入以快时间排列的回波数据；倒位序单元，通过倒位序后“乒乓”结构数据存储器读地址序号，输送倒位序排列的回波数据到快速傅里叶变换FFT处理模块的输入数据选择器中；第二数据选择器用于读取存储在数据转换模块中“乒乓”结构数据存储器中以快时间排列的回波数据。

3.根据权利要求1所述的一种用户可配置参数的低速目标检测器，其特征在于，所述快速傅里叶变换FFT处理模块包括输入数据选择器、比较器、第一数据缓冲器、第二数据缓冲器、蝶形运算器、蝶形因子存储器、输出数据选择器；比较器，通过控制总线与输入数据选择器、第一数据缓冲器、蝶形因子存储器、第二数据缓冲器、输出数据选择器相连；输入数据选择器，通过数据总线与蝶形运算器、输出数据选择器相连；第一数据缓冲器，通过双端口的数据总线与蝶形运算器相连；蝶形运算器，通过数据总线与蝶形因子存储器相连；第二数据缓冲器，通过数据总线与蝶形运算器、输出数据选择器相连；比较器，通过判断快速傅里叶变换FFT后级数的值是否与逻辑控制模块中配置快速傅里叶变换FFT级数的值相等，控制输出数据选择器的输出去向和第一数据缓冲器的深度值。

4.根据权利要求1所述的一种用户可配置参数的低速目标检测器，其特征在于，所述频域滤波模块包括第一滤波系数存储器、第一复数乘法器、第一复数求模单元、第二复数乘法器、第二滤波系数存储器、第二复数求模单元、地址产生单元和加法器；地址产生单元，通过控制总线与第一滤波系数存储器、第二滤波系数存储器相连；第一复数乘法器，通过数据总线与第一滤波系数存储器相连；第二复数乘法器，通过数据总线与第二滤波系数存储器相连；第一复数求模单元，通过数据总线与第一复数乘法器、加法器相连；所述第二复数求模单元，通过数据总线与第二复数乘法器、加法器相连；第一滤波系数存储器用于存储第一组滤波系数；第二滤波系数存储器用于存储与第一组共轭的一组滤波系数；第一复数乘法器用于将快速傅里叶变换FFT处理模块变换到频域的数据复数与第一组滤波系数复数相乘，得到第一组保留低频分量加权滤波后的数据集；第二复数乘法器用于将快速傅里叶变换FFT处理模块变换到频域的数据复数与第一组共轭的一组滤波系数复数相乘，得到第二组保留低频分量加权滤波后的数据集；第一复数求模单元用于求解第一组保留低频分量加权滤波后数据集任一数据的模值；第二复数求模单元用于求解第二组保留低频分量加权滤波后数据集任一数据的模值；加法器用于将序号相同保留低频分量加权滤波后数据集中所有近似模值相加，滤除静止的杂波数据，得到检测低速目标的数据。

5.一种用户可配置参数的低速目标检测方法，其特征在于，包括如下步骤：

(1)配置初始参数：

(1a)用户输入距离门的总数和每个相干处理间隔CPI内雷达发射的脉冲数；

(1b)将距离门的总数存储到逻辑控制模块中的第一寄存器中，每个相干处理间隔CPI内雷达发射的脉冲数存储到逻辑控制模块中的第二寄存器中；

(1c)用户通过逻辑控制模块，配置快速傅里叶变换FFT处理模块的级数和频域滤波模块的阶数；

(2)接收回波数据：

当数据转换模块中第一数据选择器的使能信号有效时，雷达接收以快时间排列的回波数据，并将该回波数据存储到数据转换模块中的“乒乓”结构数据存储器中；

(3)产生读/写地址：

(3a)当逻辑控制模块中的控制单元产生有效控制信号时，逻辑控制模块中地址单元产生数据转换模块中的“乒乓”结构数据存储器的读/写地址；

(3b)对“乒乓”结构数据存储器的读地址进行倒位序操作，得到倒位序后该数据存储器的读地址；

(3c)将该数据存储器的读地址输送到数据转换模块中；

(4)转换回波数据：

(4a)当数据转换模块中第二数据选择器的使能信号有效时，从“乒乓”结构数据存储器中读取以快时间排列的回波数据；

(4b)将以快时间排列的回波数据转换为以慢时间排列的回波数据，将转换后的回波数据输送到倒位序单元中；

(4c)按照倒位序后“乒乓”结构数据存储器的读地址序号，倒位序单元将倒位序排列的回波数据输送到快速傅里叶变换FFT处理模块的输入数据选择器中；

(5)蝶形运算：

(5a)快速傅里叶变换FFT处理模块输入数据选择器，将倒位序排列回波数据输送到快速傅里叶变换FFT处理模块中蝶形运算器中；

(5b)读取蝶形因子存储器中存储的蝶形因子，并将该蝶形因子输送到快速傅里叶变换FFT处理模块中蝶形运算器中；

(5c)快速傅里叶变换FFT处理模块中蝶形运算器，通过蝶形处理方法，对倒位序排列回波数据进行处理；

(5d)将倒位序排列处理后的回波数据，存储到快速傅里叶变换FFT处理模块中的第二数据缓冲器中；

(6)获取变换后的级数：

将快速傅里叶变换FFT处理模块中的第一数据缓冲器的深度值，作为快速傅里叶变换FFT后级数的值；

(7)比较器判断快速傅里叶变换FFT后级数的值是否与逻辑控制模块中配置快速傅里叶变换FFT级数的值相等，若是，输出数据选择器将得到变换到频域的数据输送给频域滤波模块，执行步骤(8)，否则，输出数据选择器将转换处理后的回波数据输送到快速傅里叶变换FFT处理模块的输入数据选择器中，第一数据缓冲器的深度值减1，执行步骤(5)；

(8)加权滤波：

(8a)分别读取频域滤波模块中第一滤波系数存储器与第二滤波系数存储器中，已存储的两组互共轭的滤波系数；

(8b)将变换到频域的数据复数分别与两组互共轭滤波系数复数相乘，得到两组保留低频分量加权滤波后的数据集；

(9)三段式高精度复数求模：

(9a)从保留低频分量加权滤波后数据集中选取一个数据；

(9b)采用下述四级流水方法，对所选数据求模：

(9b1)第一级流水，求解绝对值：

将选取的数据的实部输送到第一绝对值单元，并将该数据实部的绝对值存储到第一寄存器中，将选取的数据的虚部输送到第二绝对值单元，并将该数据的虚部绝对值存储到第二寄存器中；

(9b2)第二级流水，比较绝对值大小：

分别读取第一寄存器中所选取数据的实部绝对值和第二寄存器中该数据的虚部绝对值，将读取的实部绝对值和虚部的绝对值输送给第一比较器，选出大数和小数，并将大数存储到第三寄存器中，小数存储到第四寄存器中；

(9b3)第三级流水，移位相加，具体的操作步骤如下：

第一步，分别读取第三寄存器中大数和第四寄存器中小数，并将读取的大数分别输送给第一移位寄存器、第二移位寄存器、第三移位寄存器、第四移位寄存器、第一加法器、第五寄存器，将读取的小数分别输送给第五移位寄存器、第六移位寄存器、第七移位寄存器、第八移位寄存器、第九移位寄存器；

第二步，分别将第一移位寄存器移5位的值取反后与读取的大数输送给第一加法器，进行加法运算，分别将第二移位寄存器移1位的值、第三移位寄存器移2位的值、第四移位寄存器移4位的值输送给第二加法器，进行加法运算，分别将第五寄移位存器移2位的值与第六移位寄存器移5位的值输送给第三加法器，进行加法运算，分别将第七移位寄存器移1位的值、第八移位寄存器移4位的值、第九移位寄存器移5位的值输送给第四加法器，进行加法运算；

第三步，分别将第一加法器输出值与第三加法器输出值输送给第五加法器，进行加法运算，分别将第二加法器输出值与第四加法器输出值输送给第六加法器，进行加法运算；

第四步，将第五加法器输出值存储到第六寄存器中，第六加法器输出值存储到第七寄存器中；

(9b4)第四级流水，比较选大：

分别读取第五寄存器中的大数、第六寄存器中的值、第七寄存器中的值，并将得到的三个值输送给第二比较器，选出三个值中的大值，并将该值作为所选取数据的近似模值，存储到第八寄存器中；

(9c)将近似模值的所选取数据的序号加1，得到待选数据的序号；

(9d)判断待选数据的序号是否等于保留低频分量加权滤波后数据集长度，若是，则执行步骤(10)，否则，执行步骤(9a)；

(10)获得低速目标数据：

将序号相同保留低频分量加权滤波后数据集中所有的近似模值相加，滤除静止的杂波数据，得到检测的低速目标的数据。

6.根据权利要求5所述的一种用户可配置参数的低速目标检测方法，其特征在于，步骤(3b)中所述的倒位序操作是，将拟倒位序的数据存储器的读地址，用二进制数表示时的数据位，按照从最低位到最高位依次排列，得到倒位序后数据存储器的读地址。

7.根据权利要求5所述的一种用户可配置参数的低速目标检测方法，其特征在于，步骤(4b)中所述的以快时间排列的回波数据转换为以慢时间排列的回波数据，是按照下式进行转换的：

y_i+1＝x_i+j

其中，x_i+j表示单端口存储器在第i+j个地址存储的以快时间排列的接收回波数据，y_i+1表示数据转换模块输出的第i+1个以慢时间排列的回波数据，i表示单端口存储器地址的序号，j表示一个相干脉冲间隔CPI内雷达接收的脉冲个数。

8.根据权利要求5所述的一种用户可配置参数的低速目标检测方法，其特征在于，步骤(5c)中所述的蝶形处理方法是指按照下式，对倒位序排列回波数据进行处理：

<mrow> <msub> <mi>X</mi> <mi>m</mi> </msub> <mrow> <mo>(</mo> <mi>p</mi> <mo>)</mo> </mrow> <mo>=</mo> <msub> <mi>X</mi> <mrow> <mi>m</mi> <mo>-</mo> <mn>1</mn> </mrow> </msub> <mrow> <mo>(</mo> <mi>p</mi> <mo>)</mo> </mrow> <mo>+</mo> <msub> <mi>X</mi> <mrow> <mi>m</mi> <mo>-</mo> <mn>1</mn> </mrow> </msub> <mrow> <mo>(</mo> <mi>q</mi> <mo>)</mo> </mrow> <msubsup> <mi>W</mi> <mi>N</mi> <mi>r</mi> </msubsup> </mrow>

<mrow> <msub> <mi>X</mi> <mi>m</mi> </msub> <mrow> <mo>(</mo> <mi>p</mi> <mo>)</mo> </mrow> <mo>=</mo> <msub> <mi>X</mi> <mrow> <mi>m</mi> <mo>-</mo> <mn>1</mn> </mrow> </msub> <mrow> <mo>(</mo> <mi>p</mi> <mo>)</mo> </mrow> <mo>-</mo> <msub> <mi>X</mi> <mrow> <mi>m</mi> <mo>-</mo> <mn>1</mn> </mrow> </msub> <mrow> <mo>(</mo> <mi>q</mi> <mo>)</mo> </mrow> <msubsup> <mi>W</mi> <mi>N</mi> <mi>r</mi> </msubsup> </mrow>

其中，X_m表示第m-1列迭代倒位序排列回波数据的输出序列，X_m-1表示第m-1列迭代倒位序排列回波数据的输入序列，N表示蝶形运算器中拟处理倒位序排列回波数据的序列长度，p、q分别表示拟处理的两个回波数据在倒位序排列回波数据序列中的位置，表示输入到蝶形运算器中倒位序排列回波数据的序列进行蝶形运算时所需的蝶形因子。