CN107925557B - 用于数据流的速率适配版本的识别码字 - Google Patents

用于数据流的速率适配版本的识别码字 Download PDF

Info

Publication number
CN107925557B
CN107925557B CN201580081375.8A CN201580081375A CN107925557B CN 107925557 B CN107925557 B CN 107925557B CN 201580081375 A CN201580081375 A CN 201580081375A CN 107925557 B CN107925557 B CN 107925557B
Authority
CN
China
Prior art keywords
data stream
codeword
rate
clock rate
identification
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580081375.8A
Other languages
English (en)
Other versions
CN107925557A (zh
Inventor
F·卡吉尼
D·詹纳库劳斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MACOM Connectivity Solutions LLC
Original Assignee
MACOM Connectivity Solutions LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MACOM Connectivity Solutions LLC filed Critical MACOM Connectivity Solutions LLC
Publication of CN107925557A publication Critical patent/CN107925557A/zh
Application granted granted Critical
Publication of CN107925557B publication Critical patent/CN107925557B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40013—Details regarding a bus controller
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/05—Electric or magnetic storage of signals before transmitting or retransmitting for changing the transmission rate
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L2007/045—Fill bit or bits, idle words

Abstract

本发明揭露修改数据流以进行速率适配的系统及方法。时钟组件以第一时钟速率接收数据流。在一个态样中，速率适配组件响应该第一时钟速率低于与经配置以接收该数据流的速率适配版本的装置关联的第二时钟速率的确定而基于一组编码规则向该数据流中的特定位置插入第一识别码字。在另一个态样中，该速率适配组件响应该第一时钟速率大于该第二时钟速率的确定而自该数据流移除预定义码字并将该数据流中的另一个预定义码字转换成第二识别码字。

Description

用于数据流的速率适配版本的识别码字
技术领域
本揭露涉及网络，尤其涉及用于数据流的速率适配版本的识别码字。
背景技术
电子通信可包括各种编程动作及/或协议。例如，编程动作及/或协议可促进数据(例如，数据信号)的传输及/或接收的定时。在一个例子中，可实施网络定时协议以用于网络装置及/或网络组件之间的时钟同步。在特定情况下，通过速率适配过程可修改数据信号的时钟速率。而且，在特定的网络(例如，以太网网络)中，可实施同步以太网(SYNC-E)标准，以在该网络内同步数据信号。不过，当前用于SYNC-E的方法是基于在该网络上所传输的数据信号的比特率的恢复。因此，要求该网络中的各装置同步运行(例如，该网络中的每个数据信号都需要通过外部时钟传输)，从而导致该网络的成本增加以及/或者该网络的效率降低。
发明内容
在一个示例实施例中，揭露一种包括时钟组件及速率适配组件的系统。该时钟组件经配置而以第一时钟速率接收数据流。在一个态样中，该速率适配组件经配置以响应该第一时钟速率低于与经配置以接收该数据流的速率适配版本的装置关联的第二时钟速率的确定而基于一组编码规则向该数据流中的特定位置插入第一识别码字。在另一个态样中，该速率适配组件经配置以响应该第一时钟速率大于该第二时钟速率的确定而自该数据流移除预定义码字并将该数据流中的另一个预定义码字转换成第二识别码字。
在另一个例子中，揭露一种包括以第一时钟速率在电脑系统中接收数据流的方法。该方法包括响应该第一时钟速率低于与经配置以接收该数据流的速率适配版本的装置关联的第二时钟速率的确定而在该电脑系统中向该数据流中的确定位置插入第一识别码字。
在又一个例子中，揭露一种包括用以以第一时钟速率接收数据流的构件的系统。该系统还包括用以响应该第一时钟速率低于第二时钟的确定而基于一组编码规则向该数据流中的有效位置添加第一识别码字的构件。
附图说明
图1显示依据本文中所述的态样的速率适配系统的一个例子的方块图。
图2显示依据本文中所述的态样的速率适配系统的另一个例子的方块图。
图3显示依据本文中所述的态样的速率适配系统的又一个例子的方块图。
图4显示依据本文中所述的态样的速率适配系统的另一个例子的方块图。
图5显示依据本文中所述的态样的速率适配系统的又一个例子的方块图。
图6显示依据本文中所述的态样用于速率适配的码字插入过程的一个例子的图。
图7显示依据本文中所述的态样用于速率适配的码字移除过程的一个例子的图。
图8显示依据本文中所述的态样用于速率适配的码字插入过程的另一个例子的图。
图9显示依据本文中所述的态样用于速率适配的码字移除过程的另一个例子的图。
图10显示依据本文中所述的态样用于速率适配的码字插入过程的另一个例子的图。
图11显示依据本文中所述的态样用于速率适配的码字移除过程的另一个例子的图。
图12显示一种修改数据流以进行速率适配的方法的一个例子的流程图。
图13显示一种自数据流移除码字以进行速率适配的方法的一个例子的流程图。
图14显示一种修改数据流以进行速率适配的方法的另一个例子的流程图。
图15显示一种修改数据流以进行速率适配的方法的又一个例子的流程图。
图16显示一种接收数据流的修改版本的方法的一个例子的流程图。
图17显示可结合本文中所述的一个或多个态样实施的示例电子计算环境的方块图。
图18显示可结合本文中所述的态样操作的示例数据通信网络的方块图。
具体实施方式
本揭露的态样提供一种修改数据流以进行速率适配的系统。例如，识别码字可用于数据流的速率适配版本。如此，识别码字可促进在两个时钟域之间适配数据流的数据速率，同时也识别因时钟速率适配而已插入及/或删除的预定义码字。在一个态样中，响应第一时钟速率低于与经配置以接收数据流的速率适配版本的装置关联的第二时钟速率的确定(例如，响应线路时钟大于客户端时钟的确定)而可向该数据流中的特定位置插入第一识别码字。例如，该第一识别码字可经配置以标示通过速率适配过程已向该数据流中插入码字。在一个例子中，可基于一组编码规则及/或一种或多种算法向该数据流中的特定位置插入该第一识别码字。
在另一个态样中，响应第一时钟速率高于与经配置以接收该数据流的速率适配版本的装置关联的第二时钟速率的确定(例如，响应线路时钟低于客户端时钟的确定)而可自该数据流移除预定义码字以及/或者可将该数据流中的另一个预定义码字转换成第二识别码字。例如，该第二识别码字可经配置以标示通过速率适配过程已自该数据流移除码字。而且，该预定义码字可标示在该数据流中不存在有效载荷。作为附加或替代，该预定义码字可标示在该数据流中存在有序集。在一个例子中，可基于一组编码规则及/或一种或多种算法确定将要被转换成该第二识别码字的该数据流中的预定义码字的选择。
因此，与数据流中的数据传输之间的空闲期(例如，包间隔(interpacket gap))关联的数据流中的码字可区别于因速率适配(例如，时钟速率适配过程)而插入及/或删除的该数据流中的其它码字(例如，识别码字)。因此，可保持整个网络(例如，以太网网络)上的定时而不在该网络的物理编码子层上方实施预定帧及/或定时协议。而且，实施于网络的第一端(例如，客户侧接口)上的装置与实施于该网络的另一端(例如，线路侧接口)上的另一个装置可感知定时，而该网络的其余部分(例如，该网络中的其它网络装置)可继续异步操作。
现在请参照图1，其显示依据本文中所述的各种态样的网络系统的一个示例实施例的方块图。系统100包括定时组件102。定时组件102可包括时钟组件104及速率适配组件106。在一个例子中，系统100可实施于数据通信系统及/或远程通信系统中。例如，系统100可实施于及/或结合以太网网络系统、光传送网络(optical transport network；OTN)系统、光纤通道(Fibre Channel；FC)系统以及/或者另一种类型的网络系统。不过，可将系统100实施为不同类型的网络系统。而且，系统100可与不止一种类型的数据通信系统及/或远程通信系统关联。在另一个例子中，系统100可与多链路变速箱(multi-link gearbox；MLG)标准关联。
在一个态样中，定时组件102可实施于及/或结合系统接口、客户端接口、主机接口以及/或者线路接口。定时组件102可实施于发送器装置、接收器装置以及/或者收发器装置上。在一个实施例中，速率适配(例如，至少速率适配组件106)可实施于发送器装置、接收器装置以及/或者收发器装置上。此外，装置108可实施于接收器装置以及/或者收发器装置上。在一个例子中，定时组件102可实施于发送器装置上且装置108可实施于接收器装置上。在另一个例子中，定时组件102可实施于客户侧接口上且装置108可实施于线路侧接口上。
定时组件102(例如，时钟组件104)可接收数据流(例如，图1中所示的数据流)。可以第一时钟速率(例如，客户端时钟速率、客户侧时钟速率等)接收该数据流。如此，时钟组件104可经配置以确定与该数据流关联的该第一时钟速率(例如，第一时钟速率值)。在一个实施例中，该数据流可由发送器装置生成。在另一个实施例中，该数据流可由接收器装置生成。例如，该数据流可由处理器生成。在另一个例子中，该数据流可由网络处理单元(network processing unit；NPU)生成。在又一个例子中，该数据流可由媒体访问控制(media access control；MAC)装置生成。在一个态样中，可将该数据流实施为以太网信号，光纤通道(FC)信号、光传送网络(OTN)信号、同步光网络(SONET/SDH)信号以及/或者另一种类型的信号。
该数据流可为编码数据流(例如，编码信号)。在一个态样中，该数据流可与物理编码子层(physical coding sublayer；PCS)编码方案关联。例如，该数据流可包括多个PCS块(例如，多个PCS码字)。如此，该数据流可为串行格式化块流(例如，码字)。例如，该数据流可为串行64B/66B格式化块流(例如，64B/66B编码信号)、串行8B/10B格式化块流(例如，8B/10B编码信号)等。不过，该数据流可与不同的PCS编码方案关联。
而且，该数据流可包括标示在该数据流中不存在有效载荷的至少一个或多个格式化块。例如，该数据流可包括至少一个空闲块，其可被配置为PCS空闲码字。该至少一个空闲块可标示在该数据流的特定部分不存在有效载荷。在一个态样中，可在没有数据包的情况下实施该数据流。例如，该数据流可为空闲块数据流。在另一个例子中，该数据流可为有序集(ordered set；OSET)块数据流。在另一个态样中，该数据流可与一个或多个数据包关联(例如，当前数据包、先前数据包等)。例如，该数据流可包括但不限于一个或多个空闲块、一个或多个数据块、一个或多个包开始(start of packet；SOP)块以及/或者一个或多个包结束(end of packet；EOP)块。在一个例子中，包括于该数据流中的数据包可通过包括一个或多个空闲块的包间隔(IPG)隔开。例如，当前包可包括SOP块、一个或多个数据块以及EOP块。而且，IPG可将该当前数据包与先前数据包隔开，该先前数据包包括SOP块、一个或多个数据块以及EOP块。
速率适配组件106可经配置以用于速率适配(例如，以速率适配该数据流)。例如，速率适配组件106可经配置以基于第二时钟速率(例如，线路时钟速率、线路侧时钟速率等)适配该第一时钟速率。该第二时钟速率可与经配置以接收该数据流(例如，该数据流的速率适配版本)的装置108关联。例如，该第二时钟速率可为装置108所要求的以及/或者与装置108关联的通信线路所要求的时钟速率。在一个态样中，装置108可与接收器装置关联。在一个例子中，装置108可将该数据流的该速率适配版本(例如，图1中所示的数据流的速率适配版本)传输至另一个装置(例如，数字控制振荡器、锁相环等)，该另一个装置可生成(例如，重建)时钟值以用于一个或多个其它数据流。在另一个例子中，装置108可经配置生成(例如，重建)时钟值以用于一个或多个其它数据流。在一个态样中，定时组件102可通过网络(例如，网络系统中的一个或多个其它装置)向装置108传输该数据流的该速率适配版本。如此，定时组件102可实施于网络的第一端上(例如，客户侧接口)且装置108可实施于该网络的另一端上(例如，线路侧接口)。因此，定时组件102及装置108可感知定时，而该网络的其余部分(例如，该网络中的其它网络装置)可继续异步操作。应当了解，装置108可包括一个或多个装置。
在一个态样中，速率适配组件106可响应该第一时钟速率低于与装置108关联的该第二时钟速率的确定而向该数据流中的特定位置(例如，确定位置、有效位置等)插入第一识别码字(例如，空闲+码字)。例如，速率适配组件106可响应与定时组件102关联的写时钟低于(例如，慢于)与定时组件102关联的读时钟的确定而向该数据流中的特定位置插入第一识别码字。在一个态样中，速率适配组件106可响应该第一时钟速率低于该第二时钟速率的该确定而基于一组编码规则及/或一种或多种算法向该数据流的有效位置(例如，该特定位置)插入该第一识别码字。
该第一识别码字可经配置以标示通过速率适配过程已向该数据流中插入码字。在一个态样中，该第一识别码字可为与速率适配关联的控制块。例如，该第一识别码字可为与定义物理层及/或数据链路层的媒体访问控制(MAC)的标准关联(例如，与以太网关联等)的控制块。在一个态样中，该第一识别码字可包括插入该数据流中的识别码字(例如，第一识别码字)的总数。该第一识别码字可包括识别信息(例如，标签、识别符等)、与速率适配关联的信息以及/或者其它信息。应当了解，可基于该数据流的特定实施确定该第一识别码字的块类型。
在另一个态样中，速率适配组件106可响应该第一时钟速率大于该第二时钟速率的确定而自该数据流移除预定义码字以及/或者将该数据流中的另一个预定义码字转换成第二识别码字(例如，空闲-码字)。例如，速率适配组件106可响应应与定时组件102关联的写时钟大于(例如，快于)与定时组件102关联的读时钟的确定而自该数据流中的特定位置移除第一识别码字。
在一个态样中，速率适配组件106可基于一组编码规则以及/或者一种或多种算法来选择将要被转换成该第二识别码字的该数据流中的该另一个预定义码字。在一个例子中，速率适配组件106可储存与该预定义码字关联的信息，直至转换该另一个预定码字的第一机会可行。例如，速率适配组件106可在状态机(例如，有限状态机)中储存与该预定义码字关联的该信息。
在另一个态样中，速率适配组件106可响应该第一时钟速率大于该第二时钟速率且该数据流包括先前插入的识别码字(例如，第一识别码字先前已被插入该数据流中)的确定而自该数据流移除该先前插入的识别码字(例如，第一识别码字)以及/或者将该数据流中的另一个预定义码字转换成第二识别码字。在一个例子中，速率适配组件106可储存与先前插入的识别码字(例如，第一识别码字)关联的信息，直至转换该另一个预定义码字的第一机会可行。例如，速率适配组件106可在状态机(例如，有限状态机)中储存与先前插入的识别码字(例如，第一识别码字)关联的该信息。
该第二识别码字可经配置以标示通过速率适配过程已自该数据流移除码字。在一个态样中，该第二识别码字可为与速率适配关联的控制块。例如，该第二识别码字可为与定义物理层及/或数据链路层的MAC的标准关联(例如，与以太网关联等)的控制块。在一个态样中，该第二识别码字可包括自该数据流移除的码字(例如，预定义码字、空闲块等)的总数。在一个例子中，预定义码字可标示在该数据流的特定位置不存在有效载荷。在另一个例子中，预定义码字可标示在该数据流的特定位置存在有序集。该第二识别码字可包括识别信息(例如，标签、标识符等)、与速率适配关联的信息、与被移除的码字关联的信息以及/或者其它信息。应当了解，可基于该数据流的特定实施确定该第一识别码字的块类型。
如此，定时组件102(例如，速率适配组件106)可以该第二时钟速率传输该数据流的速率适配版本(例如，该数据流的修改版本)。而且，装置108可生成(例如，重建)与定时组件102(例如，时钟组件104)所接收的数据流对应的一个或多个数据流。例如，装置108可以该第一时钟速率生成(例如，重建)一个或多个数据流(例如，没有任何识别码字)。
现在请参照图2，其显示依据本文中所述的各种态样的网络系统的另一个示例实施例的方块图。系统200包括定时组件102及装置108。定时组件102可包括时钟组件104及速率适配组件106。
定时组件102可通过网络202向装置108传输该数据流的该速率适配版本。在一个态样中，定时组件102可实施于网络202的第一端上且装置108可实施于网络202的第二端上。例如，可同步实施定时组件102与装置108且可异步实施网络202。
可将网络202实施为及/或结合以太网网络、OTN网络、FC网络以及/或者SONET/SDH网络。例如，网络202可包括一个或多个以太网网络装置、一个或多个OTN网络装置、一个或多个FC网络装置以及/或者SONET/SDH网络装置。不过，可将网络202实施为及/或结合不同类型的网络以及/或者不同的网络装置。因此，网络202可为分组交换网络(packetswitched network)以及/或者电路交换网络。在一个态样中，网络202可为数据通信网络以及/或者远程通信网络。
在一个态样中，装置108可经配置以重建与定时组件102所接收的数据流对应的数据流。例如，装置108可包括定时组件204。在一个态样中，定时组件204可经配置以自定时组件102所传输的(例如，装置108所接收的)该数据流的该速率适配版本提取第一识别码字以及/或者第二识别码字。如此，定时组件102及装置108(例如，定时组件204)可经配置以感知及/或确定与该数据流的该速率适配版本关联的原始时钟速率(例如，该第一时钟速率)，而网络202(例如，网络202中的其它网络装置)可继续异步操作(例如，不感知与该数据流的该速率适配版本关联的原始时钟速率)。在一个态样中，装置108可与经配置而重建该数据流的时钟速率(例如，该第一时钟速率)以用于一个或多个其它数据流的一个或多个装置关联。在一个例子中，装置108可与数字控制振荡器(digitally controlled oscillator；DCO)关联。在另一个例子中，装置108可与锁相环(phase-locked loop；PLL)关联。
现在请参照图3，其显示依据本文中所述的各种态样的网络系统的另一个例子的方块图。系统300包括定时组件102及装置108。定时组件102可包括时钟组件104、速率适配组件106以及存储器组件302。
存储器组件302可经配置以储存与该数据流(例如，该数据流的格式化块)及/或速率适配关联的信息。例如，存储器组件302可储存与该数据流的预定义码字(例如，该数据流的空闲块)关联的信息。在另一个例子中，存储器组件302可储存与该数据流的第一识别码字(例如，该数据流的空闲+块)关联的信息。在一个态样中，存储器组件302可储存与该数据流的被删除的(例如，被移除的)格式化块关联的信息。在一个例子中，存储器组件302可储存与自该数据流移除的预定义码字关联的信息。在另一个例子中，存储器组件302可储存与自该数据流移除的先前插入的识别码字(例如，第一识别码字)关联的信息。
而且，存储器组件302可储存与该预定义码字及/或先前插入的识别码字(例如，第一识别码字)关联的信息，直至转换该另一个预定义码字的第一机会可行。而且，当转换该另一个预定义码字的该第一机会可行时，存储器组件302可向该另一个预定义码字添加与该预定义码字及/或先前插入的识别码字(例如，第一识别码字)关联的该信息。在一个态样中，存储器组件302可实施一种或多种算法，以确定转换该另一个预定义码字的该第一机会何时可行。在一个例子中，存储器组件302可储存与该预定义码字及/或先前插入的识别码字(例如，第一识别码字)关联的信息直至该数据流中的下一个预定义码字。在一个例子中，该预定义码字及/或先前插入的识别码字(例如，第一识别码字)可与该数据流中的第一IPG关联，且该下一个预定义码字可与该数据流中的第二IPG关联。如此，存储器组件302可向与第二IPG关联的下一个预定义码字添加与第一IPG关联的预定义码字以及/或者先前插入的识别码字的相关信息。在另一个态样中，存储器组件302可包括及/或关联状态机(例如，有限状态机)。例如，存储器组件302可在状态机中储存与预定义码字关联的信息。作为附加或替代，存储器组件302可在状态机中储存与先前插入的识别码字(例如，第一识别码字)关联的信息。
现在请参照图4，其显示依据本文中所述的各种态样在网络系统中实施的速率适配组件的一个示例非限制性实施例的方块图。系统400包括定时组件102及装置108。定时组件102可包括时钟组件104、速率适配组件106以及/或者存储器组件302。速率适配组件106可至少包括码字插入组件402。
码字插入组件402可经配置而向该数据流中插入码字，以进行速率适配。在一个例子中，码字插入组件402可经配置以向该数据流中插入第一识别码字。例如，该第一识别码字可为空闲+码字，其识别经由码字插入组件402通过速率适配过程已被插入的空闲码字(例如，唯一地识别空闲块)。空闲码字可为标示在该数据流中的特定位置不存在有效载荷的码字(例如，PCS码字)。在一个例子中，可将该空闲码字包括于该数据流的IPG中。在另一个例子中，可将该空闲码字包括于仅包括空闲码字的数据流中。
在一个态样中，码字插入组件402可响应该第一时钟速率低于与装置108关联的第二时钟速率的确定而向该数据流中的特定位置(例如，确定位置)插入第一识别码字。例如，码字插入组件402可响应该第一时钟速率低于该第二时钟速率的该确定而向该数据流的有效位置插入该第一识别码字。在一个态样中，码字插入组件402可基于一组编码规则向该数据流中的该有效位置插入第一识别码字。在一个态样中，可通过码字插入算法确定该数据流的该有效位置。在一个例子中，该有效位置可为该数据流中的第一可用位置。不过，应当了解，有效位置可为数据流中的不同位置。
在一个例子中，码字插入组件402可向不包括数据包的数据流中插入该第一识别码字。如此，码字插入组件402可向仅包括空闲码字的数据流中插入第一识别码字。或者，码字插入组件402可向仅包括有序集码字的数据流中插入该第一识别码字。在另一个例子中，码字插入组件402可向包括至少一个数据包的数据流中插入该第一识别码字。如此，码字插入组件402可响应该第一时钟速率低于与装置108关联的第二时钟速率的确定而向与该数据包关联的IPG中插入第一识别码字。在一个例子中，该IPG可位于该数据包之前的该数据流中。在另一个例子中，该IPG可位于该数据包之后的该数据流中。如此，在一个例子中，码字插入组件402可在IPG的开头插入该第一识别码字。在另一个例子中，码字插入组件402可在IPG的结尾插入该第一识别码字。在又一个例子中，码字插入组件402可在IPG的开头与结尾之间插入该第一识别码字。不过，码字插入组件402可在IPG的不同位置插入该第一识别码字。
现在请参照图5，其显示依据本文中所述的各种态样在网络系统中实施的速率适配组件的另一个例子的方块图。系统500包括定时组件102及装置108。定时组件102可包括时钟组件104、速率适配组件106以及/或者存储器组件302。速率适配组件106可至少包括码字插入组件402及/或码字移除组件502。
码字移除组件502可经配置而自该数据流移除码字，以进行速率适配。在一个例子中，码字移除组件502可经配置以自该数据流移除预定义码字。例如，该预定义码字可为标示在该数据流中的特定位置不存在有效载荷的空闲码字(例如，空闲PCS码字)。在另一个例子中，该预定义码字可为标示在该数据流的特定位置存在有序集的有序集(OSET)码字(例如，有序集PCS码字)。此外，码字移除组件502可经配置以将该数据流中的另一个预定义码字转换成第二识别码字。例如，该第二识别码字可为空闲-码字，其识别经由码字移除组件502通过速率适配过程已被移除(例如，删除)的空闲码字(例如，唯一地识别空闲码)。或者，码字移除组件503可经配置以将该数据流中的另一个预定义码字转换成第三识别码字。例如，该第三识别码字可为OSET-码字，其识别经由码字移除组件502通过速率适配过程已被移除(例如，删除)的OSET码字。
在一个态样中，码字移除组件502可响应该第一时钟速率大于该第二时钟速率的确定而自该数据流移除预定义码字。此外，码字移除组件502可响应该第一时钟速率大于该第二时钟速率的该确定而将该数据流中的另一个预定义码字转换成第二识别码字及/或第三识别码字。在一个态样中，码字移除组件502可基于一组编码规则选择将要被转换成该第二识别码字及/或该第三识别码字的该数据流中的该另一个预定义码字。在另一个态样中，码字移除组件502可基于码字移除算法(例如，与存储器组件302关联的码字移除算法)选择将要被转换成该第二识别码字及/或该第三识别码字的该数据流中的该另一个预定义码字。
而且，存储器组件302可储存与该预定义码字关联的信息，直至转换该另一个预定义码字的第一机会在该数据流中可行。例如，存储器组件302可储存与该预定义码字关联的信息，直至在该数据流中可获得下一个预定义码字。在一个例子中，该数据流可至少包括当前数据包及先前数据包。如此，码字移除组件502可响应该第一时钟速率大于该第二时钟速率的确定而自与当前数据包关联的第一IPG移除第一码字以及/或者向与当前数据包关联的第二IPG中插入第二识别码字。例如，该第二IPG可位于当前数据包之后的该数据流中。因此，存储器组件302可储存与该预定义码字关联的信息，直至接收与该第二IPG关联的初始码字。
现在请参照图6，其显示依据本文中所述的各种态样的数据流602及数据流的修改版本604的一个示例非限制性实施例的图。例如，图6可说明数据流的码字插入过程(例如，与速率适配组件106及/或码字插入组件402关联的码字插入过程)。在图6中所示的非限制性例子中，数据流602包括先前包606、包间隔(IPG)608、当前包610以及IPG 612。例如，先前包606可为数据流602中的先前数据包且当前包610可为数据流602中的当前数据包。先前包606包括包开始(SOP)块(未显示)、多个数据块以及包结束(EOP)块。IPG 608包括多个空闲块(例如，多个空闲码字)。例如，IPG 608可包括四个空闲块。当前包610包括SOP块、多个数据块以及EOP块。IPG 612包括多个空闲块。
可将数据流602转换成数据流的修改版本604，以进行速率适配。例如，数据流602可为速率适配之前的数据流且数据流的修改版本604可为速率适配之后的数据流(例如，数据流602)。如此，数据流的修改版本604可为数据流的速率适配版本。在图6中所示的例子中，可向数据流602添加码字614(例如，第一识别码字、空闲+码字等)。如此，数据流的修改版本604可包括码字614。例如，可向IPG 608添加码字614。如此，数据流的修改版本604的IPG 608可包括四个空闲块以及码字614(例如，该第一识别码字、该空闲+码字等)。
码字614可识别通过速率适配过程已被插入的码字。在一个态样中，可响应数据流602的时钟速率低于与经配置以接收数据流602(例如，数据流的修改版本604)的装置关联的时钟速率的确定而向数据流602中插入码字614。在一个例子中，可基于一组编码规则向数据流602(例如，IPG 608)中插入码字614。例如，可基于一组编码规则确定在IPG 608中的码字614的位置。在另一个例子中，可基于算法(例如，码字插入算法等)确定在IPG 608中的码字614的位置。在图6中所示的非限制性例子中，码字614位于IPG 608的结尾位置。不过，应当了解，码字614可位于IPG 608的不同位置(例如，在IPG 608的开头位置，在IPG 608的开头位置与结尾位置之间的位置等)。
现在请参照图7，其显示依据本文中所述的各种态样的数据流702及数据流的修改版本704的一个示例非限制性实施例的图。例如，图7可说明数据流的码字移除过程(例如，与速率适配组件106及/或码字移除组件502关联的码字移除过程)。在图7中所示的例子中，数据流702包括先前包706、包间隔(IPG)708、当前包710以及IPG 712。先前包706包括SOP块(未显示)、多个数据块以及包结束(EOP)块。IPG 708包括多个空闲块(例如，多个空闲码字)。例如，IPG 708可包括四个空闲块。当前包710包括SOP块、多个数据块以及EOP块。IPG712包括多个空闲块(例如，至少三个空闲块)。
可将数据流702转换成数据流的修改版本704，以进行速率适配。例如，数据流702可为速率适配之前的数据流且数据流的修改版本704可为速率适配之后的数据流(例如，数据流702)。如此，数据流的修改版本704可为数据流的速率适配版本。在图7中所示的非限制性例子中，可自数据流702移除(例如，自IPG 708移除)码字714(例如，预定义码字、空闲码字等)。而且，可将数据流704的码字716(例如，预定义码字、空闲码字等)转换成码字718(例如，第二识别码字、空闲-码字等)。例如，可自IPG 708移除包括于数据流702的先前包706与当前包710之间的IPG 708中的码字714。而且，可将包括于数据流702的当前包710之后的IPG 712中的码字716转换成包括于当前包710之后的IPG 712中的码字718。
如此，数据流的修改版本704的IPG 708可包括三个空闲块(例如，替代四个空闲块)。而且，数据流的修改版本704的IPG 712可包括至少两个空闲块及码字718(例如，该第二识别码字、该空闲-码字等)。
码字718可识别通过速率适配过程已被移除的码字。在一个态样中，响应数据流702的时钟速率大于与经配置以接收数据流702(例如，数据流的修改版本704)的装置关联的时钟速率的确定而可自数据流702移除码字714并可将码字716转换成码字718。在一个例子中，可基于一组编码规则将码字716转换成码字718。例如，可基于一组编码规则确定将要被转换成码字718的码字716的选择。在另一个例子中，可基于算法(例如，码字移除算法等)将码字716转换成码字718。在图7中所示的例子中，码字716及码字718位于IPG 712的开头位置。不过，应当了解，码字716及码字718可位于IPG 712的不同位置(例如，在IPG 712的结尾位置，在IPG 712的开头位置与结尾位置之间的位置等)或位于另一个IPG。
现在请参照图8，其显示依据本文中所述的各种态样的数据流802及数据流的修改版本804的一个示例非限制性实施例的图。例如，图8可说明数据流的码字插入过程(例如，与速率适配组件106及/或码字插入组件402关联的码字插入过程)。在图8中所示的非限制性例子中，数据流802至少包括空闲块806a-k(例如，空闲码字806a-k)。
可将数据流802转换成数据流的修改版本804，以进行速率适配。例如，数据流802可为速率适配之前的数据流且数据流的修改版本804可为速率适配之后的数据流(例如，数据流802)。如此，数据流的修改版本804可为数据流的速率适配版本。在图8中所示的例子中，可向数据流802添加码字808(例如，第一识别码字、空闲+码字等)。如此，数据流的修改版本804可包括码字808。
码字808可识别通过速率适配过程已被插入的码字。在一个态样中，可响应数据流802的时钟速率低于与经配置以接收数据流802的装置关联的时钟速率的确定而向数据流802中插入码字808(例如，数据流的修改版本804)。在一个例子中，可基于一组编码规则向数据流802中插入码字808。例如，可基于一组编码规则确定数据流802中的码字808的位置。在另一个例子中，可基于算法(例如，码字插入算法等)确定数据流802中的码字808的位置。在图8中所示的非限制性例子中，码字808位于空闲块806g与空闲块806h之间。不过，应当了解，码字808可位于数据流的修改版本804中的不同位置。
现在请参照图9，其显示依据本文中所述的各种态样的数据流902及数据流的修改版本904的一个示例非限制性实施例的图。例如，图9可说明数据流的码字移除过程(例如，与速率适配组件106及/或码字移除组件502关联的码字移除过程)。在图9中所示的非限制性例子中，数据流902至少包括空闲块906a-k(例如，空闲码字906a-k)。
可将数据流902转换成数据流的修改版本904，以进行速率适配。例如，数据流902可为速率适配之前的数据流且数据流的修改版本904可为速率适配之后的数据流(例如，数据流902)。如此，数据流的修改版本904可为数据流的速率适配版本。在图9中所示的非限制性例子中，可自数据流902移除空闲块906g(例如，空闲码字906g)。而且，可将数据流904的空闲块906h(例如，空闲码字906h)转换成码字908(例如，第二识别码字、空闲-码字等)。例如，可自数据流902移除包括于空闲块906f与空闲块906h之间的数据流902中的空闲块906g。而且，可将位于空闲块906g之后的空闲块906h转换成码字908。如此，数据流的修改版本904可包括空闲块906a-f、码字908及空闲块906i-k。因此，数据流的修改版本904可比数据流902少包括一个空闲块。
码字908可识别通过速率适配过程已被移除的码字。在一个态样中，响应数据流902的时钟速率大于与经配置以接收数据流902(例如，数据流的修改版本904)的装置关联的时钟速率的确定而可自数据流902移除空闲块906g并可将空闲块906h转换成码字908。在一个例子中，可基于一组编码规则将空闲块906h转换成码字908。例如，可基于一组编码规则确定将要被转换成码字908的空闲块906h的选择。在另一个例子中，可基于算法(例如，码字移除算法等)将空闲块906h转换成码字908。应当了解，可自数据流902移除不同的空闲块以及/或者可将不同的空闲块转换成码字(例如，第二识别码字、空闲-码字等)。
现在请参照图10，其显示依据本文中所述的各种态样的数据流1002及数据流的修改版本1004的一个示例非限制性实施例的图。例如，图10可说明数据流的另一个码字插入过程(例如，与速率适配组件106及/或码字插入组件402关联的码字插入过程)。在图10中所示的例子中，数据流1002至少包括有序集(OSET)块1006a-k(例如，OSET码字1006a-k)。OSET块可为标示在数据流中存在有序集的码字(例如，PCS码)。如此，可自数据流删除系列有序集以进行速率适配(例如，有序集速率适配)。
可将数据流1002转换成数据流的修改版本1004，以进行速率适配(例如，有序集速率适配)。例如，数据流1002可为速率适配之前的数据流且数据流的修改版本1004可为速率适配之后的数据流(例如，数据流1002)。如此，数据流的修改版本1004可为数据流的速率适配版本。在图10中所示的例子中，可向数据流1002添加码字1008(例如，第一识别码字、空闲+码字等)。如此，数据流的修改版本1004可包括码字1008。
码字1008可识别通过速率适配过程已被插入的码字。在一个态样中，可响应数据流1002的时钟速率低于与经配置以接收数据流1002(例如，数据流的修改版本1004)的装置关联的时钟速率的确定而向数据流1002中插入码字1008。在一个例子中，可基于一组编码规则向数据流1002中插入码字1008。例如，可基于一组编码规则确定在数据流1002中的码字1008的位置。在另一个例子中，可基于算法(例如，码字插入算法等)确定在数据流1002中的码字1008的位置。在图10中所示的例子中，码字1008位于空闲块1006g与空闲块1006h之间。不过，码字1008可位于数据流1004的修改版本1004的不同位置。
现在请参照图11，其显示依据本文中所述的各种态样的数据流1102及数据流的修改版本1104的一个示例非限制性实施例的图。例如，图11可说明数据流的码字移除过程(例如，与速率适配组件106及/或码字移除组件502关联的码字移除过程)。在图11中所示的例子中，数据流1102至少包括OSET块1106a-k(例如，OSET码字1106a-k)。OSET块可为标示在数据流中存在有序集的码字(例如，PCS码)。
可将数据流1102转换成数据流的修改版本1104，以进行速率适配(例如，有序集速率适配)。例如，数据流1102可为速率适配之前的数据流且数据流的修改版本1104可为速率适配之后的数据流(例如，数据流1102)。如此，数据流的修改版本1104可为数据流的速率适配版本。在图11中所示的例子中，可自数据流1102移除OSET块1106g(例如，OSET码字1106g)。而且，可将数据流1104的OSET块1106h(例如，OSET码字1106h)转换成码字1108(例如，第三识别码字、OSET-码字等)。例如，可自数据流1102移除包括于OSET块1106f与OSET块1106h之间的数据流1102中的OSET块1106g。而且，可将位于OSET块1106g之后的OSET块1106h转换成码字1108。如此，数据流的修改版本1104可包括OSET块1106a-f、码字1108以及OSET块1106i-k。因此，数据流的修改版本1104可比数据流1102少包括一个OSET块。
码字1108可识别通过速率适配过程已被移除的有序集码字。在一个态样中，响应数据流1102的时钟速率大于与经配置以接收数据流1102(例如，数据流的修改版本1104)的装置关联的时钟速率的确定而可自数据流1102移除OSET块1106g并可将OSET块1106h转换成码字1108。在一个例子中，可基于一组编码规则将OSET块1106h转换成码字1108。例如，可基于一组编码规则确定将要被转换成码字1108的OSET块1106h的选择。在另一个例子中，可基于算法(例如，码字移除算法等)将OSET块1106h转换成码字1108。应当了解，可自数据流1102移除不同的OSET块以及/或者可将不同的OSET块转换成码字(例如，第二识别码字、空闲-码字等)。
在上述示例系统中，可通过参照图12至16的流程图来更好地了解可依据所述主题实施的方法。尽管出于解释简单的目的，以一系列方块显示并说明该方法，但所揭露的主题不限于该方块的顺序，因为一些方块可以不同的顺序发生以及/或者与本文中所显示及所述的其它方块同时发生。而且，可能不需要全部所示方块来实施以下所述的方法。
现在请参照图12，其显示修改数据流以进行速率适配的的方法的一个示例实施例的流程图。方法1200可开始于方块1202，在该方块，(例如，通过时钟组件104)接收第一时钟速率的数据流。例如，该数据流可为编码数据流(例如，编码信号)。在一个态样中，该数据流可与PCS编码方案关联。如此，该数据流可包括至少一个预定义PCS块。
在方块1204，响应该第一时钟速率低于与经配置以接收该数据流的速率适配版本的装置关联的第二时钟速率的确定而基于一组编码规则向该数据流中的特定位置插入第一识别码字(例如，通过使用速率适配组件106)。例如，第一识别码字可经配置以标示通过速率适配过程已向该数据流中插入码字。
在方块1206，响应该第一时钟速率大于该第二时钟速率的确定而自该数据流移除预定义码字(例如，通过使用速率适配组件106)以及/或者将该数据流中的另一个预定义码字转换成第二识别码字(例如，通过使用速率适配组件106)。例如，第二识别码字可经配置以标示通过速率适配过程已自该数据流移除码字。预定义码字可标示在该数据流中的特定位置不存在有效载荷。或者，预定义码字可标示在该数据流中的特定位置存在有序集。
在方块1208，响应该第一时钟速率等于该第二时钟速率的确定而保持该数据流的配置(例如，通过速率适配组件106)。例如，响应该第一时钟速率等于该第二时钟速率的确定而不修改该数据流进行速率适配。
现在请参照图13，其显示自数据流移除码字以进行速率适配的方法的一个示例的流程图。方法1300可开始于方块1302，在该方块，(例如，通过时钟组件104)接收第一时钟速率的数据流。在方块1304，响应该第一时钟速率大于与经配置以接收该数据流的速率适配版本的装置关联的第二时钟速率的确定而自该数据流移除预定义码字(例如，通过使用速率适配组件106)。在方块1306，储存与该预定义码字关联的信息(例如，通过存储器组件302)。在方块1308，将该数据流中的另一个预定义码字转换成第二识别码字(例如，通过使用速率适配组件106)。在方块1310，向该第二识别码字中插入与该预定义码字关联的该信息(例如，通过使用速率适配组件106)。
现在请参照图14，其显示修改数据流以进行速率适配的的方法的另一个示例的流程图。方法1400可开始于方块1402，在该方块，(例如，通过时钟组件104)接收第一时钟速率的数据流。在方块1404，响应该第一时钟速率低于与经配置以接收该数据流的速率适配版本的装置关联的第二时钟速率的确定而基于一组编码规则向该数据流中的确定位置插入第一识别码字(例如，通过使用速率适配组件106)。在方块1406，响应该第一时钟速率大于该第二时钟速率且该数据流不包括先前插入的第一识别码字的确定而自该数据流移除预定义码字(例如，通过使用速率适配组件106)。在方块1408，响应该第一时钟速率大于该第二时钟速率且该数据流包括先前插入的第一识别码字的确定而自该数据流移除第一识别码字(例如，通过使用速率适配组件106)。在方块1410，响应该第一时钟速率大于该第二时钟速率的该确定而将该数据流中的另一个预定义码字转换成第二识别码字(例如，通过使用速率适配组件106)。
现在请参照图15，其显示修改数据流以进行速率适配的的方法的又一个示例的流程图。方法1500可开始于方块1502，在该方块，(例如，通过时钟组件104)接收第一时钟速率的数据流。在方块1504，响应该第一时钟速率低于与经配置以接收该数据流的速率适配版本的装置关联的第二时钟速率的确定而基于一组编码规则向该数据流中的位置添加第一识别码字(例如，通过使用速率适配组件106)以生成该数据流的修改版本。在方块1506，响应该第一时钟速率大于该第二时钟速率的确定而自该数据流删除预定义码字(例如，通过使用速率适配组件106)以及/或者将该数据流中的另一个预定义码字转换成第二识别码字(例如，通过使用速率适配组件106)以生成该数据流的修改版本。在方块1508，以该第二时钟速率传输该数据流的该修改版本(例如，通过使用速率适配组件106)。
现在请参照图16，其显示接收数据流的修改版本的方法的一个示例的流程图。方法1600可开始于方块1602，在该方块，(例如，通过装置108)接收第一时钟速率的数据流。该数据流包括用于速率适配的一个或多个识别码字。在方块1604，提取包括于该一个或多个识别码字中的信息(例如，通过装置108)。在方块1606，基于该一个或多个识别码字以及/或者包括于该一个或多个识别码字中的该信息生成(例如，重建)与该数据流关联的原始时钟速率以用于一个或多个其它数据流(例如，通过使用装置108)。
外部计算环境
本文中所述的技术可应用于希望将一个或多个识别码字用于数据流的速率适配版本的任意装置及/或网络。因此，结合各种实施例可使用手持式、便携式及其它计算装置及各种类型的计算对象。因此，下面在图17中所述的通用远程电脑仅为一个例子，可通过具有网络/总线互操作性及交互性的任意客户端实施所揭露的主题。因此，所揭露的主题可实施于其中涉及很少或极少的客户端资源的网络托管服务的环境中，例如其中客户端装置仅作为与网络/总线的接口(例如被置于应用中的对象)的网络环境。
图17显示其中可实施所揭露主题的态样的合适计算系统环境1700的一个例子，尽管上面作了清楚说明，但计算系统环境1700仅是针对装置的合适计算环境的一个例子，并非限制所揭露主题的用途或功能的范围。计算环境1700也不应当被解释为对于示例操作环境1700中所示的组件的任意其中之一或组合具有任何依赖性或要求。
请参照图17，用于实施所揭露主题的示例装置包括电脑1710形式的通用计算装置。
电脑1710通常包括各种电脑可读媒体。电脑可读媒体可为可由电脑1710访问的任意可获得的媒体。例如，存储器1730也可包括操作系统、应用程序、其它程序模块，以及程序数据。
电脑1710还可包括其它可移除的/不可移除的、易失性的/非易失性的电脑储存媒体。用户可通过输入装置例如键盘及定点装置(通常被称为鼠标、跟踪球或触控垫)输入命令及信息。
通过使用与一个或多个其它远程电脑例如远程电脑1770(其相应具有不同于装置1710的媒体功能)的逻辑连接，电脑1710可操作于网络或分布式环境中。
图18提供示例网络或分布式计算环境的示意图。

Claims (9)

1.一种电脑实施系统，包括：
存储器，用以储存电脑可执行组件；以及
处理器，与所述存储器可操作地连接并经配置以执行所述电脑可执行组件，所述电脑可执行组件包括：
时钟组件，经配置而以第一时钟速率接收数据流；以及
速率适配组件，经配置以识别所述数据流中包括一空闲块的一包间隔，且响应所述第一时钟速率低于与经配置以接收该数据流的速率适配版本的装置关联的第二时钟速率的确定，而基于一组编码规则向所述数据流中该空闲块位于的特定位置插入第一识别码字，其中，该空闲块是不包括有效载荷的块。
2.如权利要求1所述的电脑实施系统，其中，所述速率适配组件经配置以响应该第一时钟速率大于该第二时钟速率的确定，而自所述数据流移除预定义码字，并将所述数据流中的另一个预定义码字转换成第二识别码字。
3.如权利要求2所述的电脑实施系统，其中，
所述速率适配组件经配置以储存与所述预定义码字关联的信息，直至转换所述另一个预定义码字的第一机会可行；
所述第一识别码字及所述第二识别码字是与速率适配关联的控制块；以及
所述预定义码字经配置以标示以下至少其中之一：a)没有有效载荷存在于所述数据流中的一特定位置，或者b)在所述数据流中存在有序集。
4.如权利要求1所述的电脑实施系统，其中，所述速率适配组件经配置以响应所述第一时钟速率大于所述第二时钟速率且所述数据流包括先前插入的识别码字的确定，而自所述数据流移除所述先前插入的识别码字。
5.一种电脑实施方法，包括：
以第一时钟速率在电脑系统中接收数据流；
识别所述数据流中包括一空闲块的一包间隔；以及
响应所述第一时钟速率低于与经配置以接收所述数据流的速率适配版本的装置关联的第二时钟速率的确定，而向该数据流中该空闲块位于的确定位置插入第一识别码字。
6.如权利要求5所述的电脑实施方法，还包括：
响应所述第一时钟速率大于所述第二时钟速率的确定，而自所述数据流移除预定义码字，并且将所述数据流中的另一个预定义码字转换成第二识别码字；以及
在有限状态机中储存与所述预定义码字关联的信息。
7.如权利要求5所述的电脑实施方法，还包括：
响应所述第一时钟速率大于所述第二时钟速率且所述数据流包括所述第一识别码字的确定，而自所述数据流移除预定义码字；以及
响应所述第一时钟速率大于所述第二时钟速率且所述数据流包括先前插入的识别码字的确定，而自该数据流移除该先前插入的识别码字。
8.一种电脑实施系统，包括：
用以以第一时钟速率接收数据流的构件；
用以识别所述数据流中包括一空闲块的一包间隔的构件；以及
用以响应所述第一时钟速率低于第二时钟速率的确定，而基于一组编码规则向该数据流中该空闲块位于的有效位置添加第一识别码字的构件。
9.如权利要求8所述的电脑实施系统，还包括：
用以响应所述第一时钟速率大于所述第二时钟速率的确定，自所述数据流移除预定义码字，并且将所述数据流中的另一个预定义码字转换成第二识别码字的构件。
CN201580081375.8A 2015-06-30 2015-06-30 用于数据流的速率适配版本的识别码字 Active CN107925557B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2015/038450 WO2017003441A1 (en) 2015-06-30 2015-06-30 Identification codewords for a rate-adapted version of a data stream

Publications (2)

Publication Number Publication Date
CN107925557A CN107925557A (zh) 2018-04-17
CN107925557B true CN107925557B (zh) 2020-11-06

Family

ID=57608774

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580081375.8A Active CN107925557B (zh) 2015-06-30 2015-06-30 用于数据流的速率适配版本的识别码字

Country Status (3)

Country Link
EP (1) EP3317996A4 (zh)
CN (1) CN107925557B (zh)
WO (1) WO2017003441A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11082539B2 (en) * 2018-06-20 2021-08-03 Avago Technologies International Sales Pte. Limited System and method for performing interpacket gap repair for lossy protocols

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5323426A (en) * 1992-02-21 1994-06-21 Apple Computer, Inc. Elasticity buffer for data/clock synchronization
WO2002043319A2 (en) * 2000-11-22 2002-05-30 Silicon Image Communications architecture for storage-based devices
CN101647288A (zh) * 2007-02-16 2010-02-10 斯卡拉多Ab公司 生成数据流并识别在数据流内的位置
KR20130116477A (ko) * 2012-04-03 2013-10-24 (주)유비쿼스 이더넷 ｌ２ 스위치 장치 및 그 데이터 전송 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040028164A1 (en) * 2002-08-07 2004-02-12 Hongtao Jiang System and method for data transition control in a multirate communication system
US7366803B1 (en) * 2005-02-23 2008-04-29 Xilinx, Inc. Integrated circuit for buffering data by removing idle blocks to create a modified data stream when memory device is not near empty
US7281077B2 (en) * 2005-04-06 2007-10-09 Qlogic, Corporation Elastic buffer module for PCI express devices
JP4913137B2 (ja) * 2005-06-29 2012-04-11 テクノバス， インコーポレイテッド イーサネット（登録商標）受動光ネットワークにおける種々のクロック周波数の適応
US8351450B2 (en) * 2005-12-30 2013-01-08 Intel Corporation Information transparent adaptation function for packet based network connections
US8867683B2 (en) * 2006-01-27 2014-10-21 Ati Technologies Ulc Receiver and method for synchronizing and aligning serial streams
JP2009246668A (ja) * 2008-03-31 2009-10-22 Fujitsu Ltd クロック再生装置及び再生方法並びに伝送装置及び中継通信システム
US8873579B1 (en) * 2011-09-29 2014-10-28 Marvell International Ltd. Multi-rate media independent interface over a physical coding sublayer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5323426A (en) * 1992-02-21 1994-06-21 Apple Computer, Inc. Elasticity buffer for data/clock synchronization
WO2002043319A2 (en) * 2000-11-22 2002-05-30 Silicon Image Communications architecture for storage-based devices
CN101647288A (zh) * 2007-02-16 2010-02-10 斯卡拉多Ab公司 生成数据流并识别在数据流内的位置
KR20130116477A (ko) * 2012-04-03 2013-10-24 (주)유비쿼스 이더넷 ｌ２ 스위치 장치 및 그 데이터 전송 방법

Also Published As

Publication number Publication date
CN107925557A (zh) 2018-04-17
WO2017003441A1 (en) 2017-01-05
EP3317996A4 (en) 2019-03-13
EP3317996A1 (en) 2018-05-09

Similar Documents

Publication Publication Date Title
US11223438B2 (en) Service transmission method, network device, and network system
KR102466081B1 (ko) 시간정보의 확정방법, 장치 및 설비
US9088403B1 (en) Identification codewords for a rate-adapted version of a data stream
US20180123714A1 (en) Method, Device, and System for Sending and Receiving Code Block Data Stream
US6757348B1 (en) High-speed coordinated multi-channel elastic buffer
WO2017206954A1 (zh) 一种光口实现方法、装置及现场可编程门阵列器件
EP2751941B1 (en) A system and a method for identifying a point in time of receipt of a data packet
EP3876443A1 (en) Service sending method and apparatus, service receiving method and apparatus, and system and storage medium
CN101977092B (zh) 前向纠错映射和去映射技术
CN107925557B (zh) 用于数据流的速率适配版本的识别码字
CN102195750B (zh) 数据传送装置及数据传送系统
US10649947B2 (en) Stack timing adjustment for serial communications
JP5528257B2 (ja) ネットワークにおいて複数のタイミングマスターを検出するためのシステム及び方法
JP5951154B2 (ja) 光伝送送信装置および光伝送受信装置
CN101374145B (zh) 一种速率适配的方法和装置
US9225446B2 (en) Methods and apparatus for minimizing wander generation in constant bit rate asynchronously mapped digital transport systems
WO2019085879A1 (zh) 一种比特块处理方法及节点
US8325719B1 (en) Low latency multiplexing over time division multiplexing networks
EP1798917B1 (en) Method of passing a constant bit rate digital signal through an ethernet interface and system for carrying out the method
US20020037018A1 (en) Apparatus and method for reducing the line rate of time-multiplexed signals
CN102217241B (zh) 一种数据处理的方法及接入节点
KR20170099230A (ko) 데이터 동기화 장치 및 방법
JP2016100690A (ja) 情報通信装置およびその制御方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant