KR102466081B1 - 시간정보의 확정방법, 장치 및 설비 - Google Patents
시간정보의 확정방법, 장치 및 설비 Download PDFInfo
- Publication number
- KR102466081B1 KR102466081B1 KR1020207027891A KR20207027891A KR102466081B1 KR 102466081 B1 KR102466081 B1 KR 102466081B1 KR 1020207027891 A KR1020207027891 A KR 1020207027891A KR 20207027891 A KR20207027891 A KR 20207027891A KR 102466081 B1 KR102466081 B1 KR 102466081B1
- Authority
- KR
- South Korea
- Prior art keywords
- time information
- information message
- code blocks
- time
- code block
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 57
- 238000012790 confirmation Methods 0.000 title claims description 7
- 230000000737 periodic effect Effects 0.000 claims abstract description 120
- 238000004891 communication Methods 0.000 claims description 8
- 230000004044 response Effects 0.000 claims description 4
- 108091006146 Channels Proteins 0.000 description 18
- 230000008878 coupling Effects 0.000 description 18
- 238000010168 coupling process Methods 0.000 description 18
- 238000005859 coupling reaction Methods 0.000 description 18
- 230000005540 biological transmission Effects 0.000 description 9
- 238000001514 detection method Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 8
- 238000012545 processing Methods 0.000 description 5
- 230000002776 aggregation Effects 0.000 description 4
- 238000004220 aggregation Methods 0.000 description 4
- 101150102703 BIP3 gene Proteins 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
- H04J3/0697—Synchronisation in a packet node
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0647—Synchronisation among TDM nodes
- H04J3/065—Synchronisation among TDM nodes using timestamps
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0658—Clock or time synchronisation among packet nodes
- H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0658—Clock or time synchronisation among packet nodes
- H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
- H04J3/0667—Bidirectional timestamps, e.g. NTP or PTP for compensation of clock drift and for compensation of propagation delays
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
- H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
- H04J2203/0073—Services, e.g. multimedia, GOS, QOS
- H04J2203/0082—Interaction of SDH with non-ATM protocols
- H04J2203/0085—Support of Ethernet
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
- Computer And Data Communications (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
본 발명은 시간정보의 확정방법에 관한 것으로, 주기성 코드 블록의 신호를 검출하고, 상기 주기성 코드 블록의 타임스탬프를 기록하는 단계; 및 시간정보 메시지와 매칭되는 주기성 코드 블록의 타임스탬프에 따라, 상기 시간정보 메시지를 송신하는 시간을 확정하여, 상기 시간정보 메시지의 타임스탬프를 생성하는 단계를 포함한다. 본 발명은 시간정보의 확정장치, 설비 및 기록매체를 더 포함한다.
Description
본원 출원은, 2018년 3월 1일자로 중국 특허청에 출원한, 출원번호가 201810171133.3인 중국 특허 출원에 대해 우선권을 주장하며, 해당 출원의 내용 전부가 인용되어 본원 출원에 포함된다.
본원 출원은 통신분야에 관한 것으로, 예를 들어 시간정보를 확정하는 방법, 장치, 설비 및 기록매체에 관한 것이다.
초고정밀 시간 주파수 동기화는 줄곧 기초과학과 기술이 추구하는 목표로, 그 중요성은 네비게이션 분야에 구현될 뿐만 아니라, 기초과학, 천문관측, 국방안전, 통신 및 금융 등 분야에서도 정밀시보와 동기화는 모두 광범위하고 중요한 활용이 이루어지고 있다.
초고정밀 시간 동기화는 상이한 실현방법이 존재하고, 이로 인한 정밀도와 원가가 서로 다르지만, 대체적으로 아웃오브밴드(OOB)와 인밴드 방식으로 나뉜다.
여기서, 인밴드 해결방식은 시간 신호가 업무에 따라 전달되고, 타임스탬프 정보의 획득은 최대한 물리층에 접근하게 놓이도록 한다. 인밴드 타임스탬프는 시간 신호가 업무에 따라가기 때문에, 광 모듈에 대한 의존도가 작고, 원가가 낮은 것은 통신업에서 추구하는 실현방식이지만, 통신제품의 인터페이스가 번잡하고, 더욱 고속적인 업무 전달을 위해, 점점 더 많은 디지털도메인의 처리방법이 인터페이스에 응용되며, 이러한 요소들은 더 정밀하게 시간전달을 실현하는데 적지 않은 도전을 가져다준다.
이더넷 IEEE 1588의 실현은, 대부분 매체접근제어(Media Access Control: MAC)층에서 동기화 프레임헤드를 식별해내어, 타임스탬프 정보를 기록한다.
하지만, 상이한 이더넷 인터페이스 속도가 비교적 많고, MAC층 타임스탬프를 기록하기 전에, 디지털도메인 처리는 비교적 큰 차이를 보이며, 링크 클럭 인입의 차이, 클럭도메인의 변화, FIFO(First Input First Output)의 심도 등 요소들은 불확정성 타임 딜레이를 초래하여, 시스템의 정밀도에 영향을 미친다.
본 발명의 실시예는 시간정보의 확정방법, 장치, 설비 및 기록매체에 관한 것으로, 이더넷 인터페이스로 고정밀도의 시간을 획득하도록 한다.
일 실시예에 따르면, 본 발명의 실시예는 시간정보의 확정방법에 있어서,
주기성 코드 블록의 신호를 검출하고, 상기 주기성 코드 블록의 타임스탬프를 기록하는 단계; 및
시간정보 메시지와 매칭되는 주기성 코드 블록의 타임스탬프에 따라, 상기 시간정보 메시지를 송신하는 시간을 확정하여, 상기 시간정보 메시지의 타임스탬프를 생성하는 단계를 포함한다.
일 실시예에 따르면, 본 발명의 실시예는 시간정보의 확정방법에 있어서,
주기성 코드 블록의 신호를 검출하고, 상기 주기성 코드 블록의 타임스탬프를 기록하는 단계; 및
시간정보 메시지와 매칭되는 주기성 코드 블록의 타임스탬프에 따라, 상기 시간정보 메시지를 수신하는 시간을 확정하는 단계를 포함한다.
일 실시예에 따르면, 본 발명의 실시예는 시간정보의 확정장치에 있어서,
주기성 코드 블록의 신호를 검출하고, 상기 주기성 코드 블록의 타임스탬프를 기록하도록 구성되는 검출 모듈; 및
시간정보 메시지와 매칭되는 주기성 코드 블록의 타임스탬프에 따라, 상기 시간정보 메시지를 송신하는 시간을 확정하여, 상기 시간정보 메시지의 타임스탬프를 생성하도록 구성되는 확정 모듈을 포함한다.
일 실시예에 따르면, 본 발명의 실시예는 시간정보의 확정설비에 있어서,
프로세서;
상기 프로세서의 실행 가능 명령을 저장하도록 구성되는 기억 장치; 및
상기 프로세서의 제어에 따라 데이터 통신 송수신을 수행하도록 구성되는 전송 장치를 포함하되,
여기서, 상기 프로세서는,
주기성 코드 블록의 신호를 검출하고, 상기 주기성 코드 블록의 타임스탬프를 기록하는 동작; 및
시간정보 메시지와 매칭되는 주기성 코드 블록의 타임스탬프에 따라, 상기 시간정보 메시지를 송신하는 시간을 확정하여, 상기 시간정보 메시지의 타임스탬프를 생성하는 동작을 수행하도록 구성된다.
일 실시예에 따르면, 본 발명의 실시예는 시간정보의 확정장치에 있어서,
주기성 코드 블록의 신호를 검출하고, 상기 주기성 코드 블록의 타임스탬프를 기록하도록 구성되는 검출 모듈; 및
시간정보 메시지와 매칭되는 주기성 코드 블록의 타임스탬프에 따라, 상기 시간정보 메시지를 수신하는 시간을 확정하도록 구성되는 확정 모듈을 포함한다.
일 실시예에 따르면, 본 발명의 실시예는 시간정보의 확정설비에 있어서,
프로세서;
상기 프로세서의 실행 가능 명령을 저장하도록 구성되는 기억 장치; 및
상기 프로세서의 제어에 따라 데이터 통신 송수신을 수행하도록 구성되는 전송 장치를 포함하되,
여기서, 상기 프로세서는,
주기성 코드 블록의 신호를 검출하고, 상기 주기성 코드 블록의 타임스탬프를 기록하는 동작; 및
시간정보 메시지와 매칭되는 주기성 코드 블록의 타임스탬프에 따라, 상기 시간정보 메시지를 수신하는 시간을 확정하는 동작을 수행하도록 구성된다.
일 실시예에 따르면, 본 발명의 실시예는 컴퓨터 판독 가능한 기록 매체에 있어서,
컴퓨터 실행 가능 명령이 저장되고, 상기 컴퓨터 실행 가능 명령이 프로세서에 의해 수행될 때 상기 어느 한 실시예의 방법으로 실현된다.
도면은 본 발명의 기술해결방안에 대한 이해를 돕기 위한 것이며, 명세서의 일부분으로서, 본원 출원의 실시예와 같이 본 발명의 기술해결방안을 해석하는데 사용되며, 본 발명의 기술해결방안에 대한 한정은 아니다.
도 1은 시간 동기화의 처리과정을 나타내는 사시도;
도 2는 본 발명의 실시예에 따른 송신단의 시간정보 확정방법에 응용되는 흐름도;
도 3은 본 발명의 실시예에 따른 시간 간격 전환을 나타내는 사시도;
도 4는 본 발명의 실시예에 따른 수신단의 시간정보 확정방법에 응용되는 흐름도;
도 5는 정렬 코드 블록의 포맷을 나타내는 사시도;
도 6은 본 발명의 응용 실시예 1에 따른 송신단의 시간정보 확정방법을 나타내는 흐름도;
도 7은 본 발명의 응용 실시예 1에 따른 수신단의 시간정보 확정방법을 나타내는 흐름도;
도 8은 본 발명의 응용 실시예 2에 따른 송신단의 시간정보 확정방법을 나타내는 흐름도;
도 9는 본 발명의 응용 실시예 2에 따른 수신단의 시간정보 확정방법을 나타내는 흐름도;
도 10은 본 발명의 실시예에 따른 송신단의 시간정보 확정장치에 응용되는 사시도;
도 11은 본 발명의 실시예에 따른 시간정보의 확정설비를 나타내는 구조도;
도 12는 본 발명의 실시예에 따른 수신단의 시간정보 확정장치에 응용되는 사시도;
도 13은 본 발명의 실시예에 따른 다른 하나의 시간정보 확정설비를 나타내는 구조도이다.
도 1은 시간 동기화의 처리과정을 나타내는 사시도;
도 2는 본 발명의 실시예에 따른 송신단의 시간정보 확정방법에 응용되는 흐름도;
도 3은 본 발명의 실시예에 따른 시간 간격 전환을 나타내는 사시도;
도 4는 본 발명의 실시예에 따른 수신단의 시간정보 확정방법에 응용되는 흐름도;
도 5는 정렬 코드 블록의 포맷을 나타내는 사시도;
도 6은 본 발명의 응용 실시예 1에 따른 송신단의 시간정보 확정방법을 나타내는 흐름도;
도 7은 본 발명의 응용 실시예 1에 따른 수신단의 시간정보 확정방법을 나타내는 흐름도;
도 8은 본 발명의 응용 실시예 2에 따른 송신단의 시간정보 확정방법을 나타내는 흐름도;
도 9는 본 발명의 응용 실시예 2에 따른 수신단의 시간정보 확정방법을 나타내는 흐름도;
도 10은 본 발명의 실시예에 따른 송신단의 시간정보 확정장치에 응용되는 사시도;
도 11은 본 발명의 실시예에 따른 시간정보의 확정설비를 나타내는 구조도;
도 12는 본 발명의 실시예에 따른 수신단의 시간정보 확정장치에 응용되는 사시도;
도 13은 본 발명의 실시예에 따른 다른 하나의 시간정보 확정설비를 나타내는 구조도이다.
충돌하지 않는 전제 하에, 본원 출원의 실시예 및 실시예의 특징은 서로 임의로 결합할 수 있다.
도면의 흐름도에 나타내는 단계는 이를 테면 하나의 컴퓨터 실행 가능 명령의 컴퓨터 시스템에서 수행할 수 있다. 또한, 흐름도에 논리적 순서를 나타냈지만, 일부 상황에서는, 이 부분과 다른 순서에 따라 보여주거나 설명하는 단계를 수행할 수 있다.
분포식 시스템에서, 통상적으로 정밀 시각 프로토콜(Precision Time Protocol: PTP)을 사용하여, 예를 들면 IEEE 1588로 마스터 클럭과 슬레이브 클럭의 동기화를 실현한다. 그에 상응하여, 사용되는 시간정보 메시지는 통상적으로 IEEE 1588 이벤트 메시지를 채택한다.
시스템의 동기화 과정에서, 마스터 클럭은 PTP 시간 동기화 및 시간정보를 주기적으로 발표하고, 슬레이브 클럭 단자는 마스터 클럭 단자에서 보내온 타임스탬프 정보를 수신하며, 시스템은 이 정보에 따라 마스터-슬레이브 회로의 타임 딜레이 및 마스터-슬레이브 시간차를 계산해내고, 해당 시간차를 이용하여 현지 시간을 조절함으로써, 슬레이브 클럭 결합점 시각을 마스터 클럭 결합점 시각과 일치한 주파수와 위상을 유지하도록 한다.
도 1에 도시된 바와 같이, 시간 동기화의 처리 과정은 다음과 같다:
1. 마스터 클럭 결합점(Master)은 슬레이브 클럭 결합점(Slave)에 하나의 동기화 메시지(Sync)를 발송하고, 발송시간 T1을 레지스터에 기입한다.
2. 슬레이브 클럭 결합점(Slave)은 이 동기화 메시지를 받은 후, 수신된 시간 T2를 기재한다.
3. 마스터 클럭 결합점(Master)은 슬레이브 클럭 결합점(Slave)에 팔로우 메시지(Follow_Up)를 발송하고, 시간 T1을 팔로우 메시지에 삽입한다.
4. 슬레이브 클럭 결합점은 마스터 클럭 결합점에 하나의 딜레이 요청 메시지(Delay_Req)를 발송하고, 타임스탬프 T3을 삽입한다.
5. 마스터 클럭 결합점은 딜레이 요청 메시지를 받은 후 시간 T4를 기록한다.
6. 마스터 클럭 결합점은 T4를 딜레이 응답 메시지(Delay_Resq)에 삽입하고, 슬레이브 클럭 결합점에 발송한다.
이 4개 시간(T1, T2, T3, T4)에 근거하여, 슬레이브 클럭 결합점과 마스터 클럭 결합점 간의 평균 경로 딜레이(Delay)와 시간 오프셋(Offset)을 계산해 낼 수 있다:
여기서, 평균 경로 딜레이는:
슬레이브 클럭 결합점(Slave), 
;
그럼, 슬레이브 클럭 결합점(Slave)의 시간 오프셋 
.
해당 Offset 즉 교정 가능한 슬레이브 클럭 결합점의 클럭에 따라, 마스터-슬레이브 동기화를 실현한다.
상술한 설명에서 알 수 있듯이, 이 4개의 시간(T1, T2, T3, T4)이 정확하지 않다면, 계산해낸 평균 경로 딜레이(Delay)와 시간 오프셋(Offset)도 편차가 있을 수 있어, 마스터-슬레이브 간의 정확한 동기화가 이루어질 수 없게 된다.
본 발명의 실시예에서, 주기성 코드 블록을 이용하여 타임스탬프의 기준으로 삼아, 시간 정밀도를 높인다.
도 2에 도시된 바와 같이, 본 발명의 실시예의 시간정보 확정방법은, 송신단에 응용되며, 단계(110)와 단계(120)를 포함한다.
단계(110)에서, 주기성 코드 블록의 신호를 검출하고, 상기 주기성 코드 블록의 타임스탬프를 기록한다.
본 실시예에서, 송신단은 시간정보 메시지를 송신하는 일단으로, 도 1을 참조하면, 마스터 클럭 결합점일 수도 있고, 슬레이브 클럭 결합점일 수도 있다.
일 실시예에서, 상기 주기성 코드 블록은 리얼 정렬 코드 블록(Alignment Mark: AM) 또는 가상 AM이다.
여기서, 25G 이더넷(25GE) 이상에 대해 리드 솔로몬 순방향 오류 정정(Reed Solomon-Forward Error Correction: RS-FEC) 코드 또는 다중 채널 업무가 있으며, 데이터 스트림에 AM이 존재한다. AM은 물리적 코딩 서브층(physical coding sublayer: PCS)에 삽입되어, 채널 간의 데이터 정렬을 실현할 수 있다. 본 실시예에서, AM이 함유된 이더넷 인터페이스에 대해, AM을 이용하여 타임스탬프의 기준으로 할 수 있다.
25GE 이하의 데이터 스트림에 AM이 없는 경우에 대해, 본 발명의 실시예는 리얼 AM을 시뮬레이션하여, 가상 AM을 구축할 수 있다고 제시하였다. 즉: 단계(110) 전에, 가상 AM을 생성하는 단계를 더 포함한다.
본 실시예에 제기된 가상 AM은 가상 주기성 코드로도 불리며, 주기성 펄스의 생성을 통해, 가상 AM을 생성할 수 있고, 해당 가상 AM의 유효신호를 데이터와 함께 병렬포트에 보내며, 병렬포트에서 해당 신호가 검출될 경우 펄스가 생성되고, 가상 AM의 타임스탬프가 기록된다. 가상 AM의 채택을 통해, 25GE 이하의 데이터 스트림에 AM이 없는 경우, AM을 사용할 수 없는 상황을 해결하였고, 다양한 속도에서 모두 사용 가능한 주기성 코드 블록을 타임스탬프의 기준으로 삼아, 상이한 속도에 대한 통일된 해결방안을 실현하였다.
일 실시예에서, 상기 가상 AM은 리얼 AM과 유사하며, 주기성 펄스이지만 해당 주기와 주파수는 실제 AM과 다를 수 있으며, 수요에 따라 설치 가능하다.
일 실시예에서, 다수의 채널의 송신단에 대해, 시간 기준으로서의 AM은, 지정 채널의 AM이며, 예를 들어, 전력이 가장 큰 채널의 AM이다.
단계(120)에서, 시간정보 메시지와 매칭되는 주기성 코드 블록의 타임스탬프에 따라, 상기 시간정보 메시지를 송신하는 시간을 확정하여, 상기 시간정보 메시지의 타임스탬프를 생성한다.
상기 시간정보 메시지는 1588 이벤트 메시지일 수 있으며, 예를 들어 도 1에서의 동기화 메시지(Sync) 또는 딜레이 요청 메시지(Delay_Req)일 수 있다.
일 실시예에서, 상기 시간정보 메시지와 매칭되는 주기성 코드 블록은, 상기 시간정보 메시지 전에 그리고 상기 시간정보 메시지와 인접하여 위치된 주기성 코드 블록, 즉, 상기 시간정보 메시지 이전의 하나의 주기성 코드 블록을 포함한다.
일 실시예에서, 상기 시간정보 메시지와 매칭되는 주기성 코드 블록의 타임스탬프에 따라, 상기 시간정보 메시지를 송신하는 시간을 확정하는 것은, 상기 시간정보 메시지가 휴대하는 식별자에 따라, 상기 식별자와 상기 시간정보 메시지와 매칭되는 주기성 코드 블록 간의 시간 간격을 확정하며; 상기 시간 간격 및 상기 시간정보 메시지와 매칭되는 주기성 코드 블록의 타임스탬프에 따라, 상기 시간정보 메시지를 송신하는 시간을 확정하는 것을 포함한다.
시간정보 메시지가 생성될 때, 식별자가 동시에 생성되며, 예를 들어, SOF 구분자(Start Frame Delimiter: SFD) 방식에서, 상기 식별자는 SFD의 위치에 위치 가능하고; 플랙스 이더넷(Flex Ethernet: FlexE) 방식에서, 상기 식별자는 오버헤드의 위치에 위치할 수 있다.
SFD 방식을 예로 들어, 도 3에 도시된 바와 같이, MAC층은 매체와 무관한 10기가비트 인터페이스(xgmii)에서 주기성 코드 블록(am_vld)과 시간정보 메시지 SFD 간의 간격 M 비트를 검출하여, 직렬 변환기/직병렬 변환기(Serializer/Deserializer: SerDes) 병렬포트까지의 간격 N 비트로 환산할 수 있으며, 여기서 ui는 단위 시간 간격(Unit Interval)이고; 주기성 코드 블록의 타임스탬프에 간격 N을 더하면, 시간정보 메시지가 병렬포트에서 출력하는 시간을 얻어, 병렬포트의 정확한 타임스탬프를 형성할 수 있다.
여기서, 주기성 코드 블록(am_vld)과 시간정보 메시지 SFD 간의 간격 M 비트를 SerDes 병렬포트까지의 간격 N ui로 환산하려면, 다음의 방식으로 계산할 수 있다:
PCS 코드 이전으로 설정하고, 1588 SFD는 AM의 첫 번째 블록과 x개의 64비트 블록 떨어져 있으며, SFD는 64 블록 내의 제y 비트에 있을 경우, 즉 M = x*64 + y.
MAC로부터 SerDes까지 다음의 단계에서 데이터 간격이 변할 수 있고, PCS 코드가 순방향 오류 정정(Error Correction, FEC) 코드가 있는지 여부에 따라, 두 가지 경우로 나뉠 수 있다:
1. FEC 코드가 없을 경우:
6466 코드만 있으면, 각 블록은 2비트 동기화헤드가 추가되고;
이런 경우, 비트와 ui의 전환관계에 따라, l0 비트를 N ui로 전환할 수 있다.
2. FEC 코드가 있을 경우:
(1) 6466 코드;
각 블록은 2비트 동기화헤드가 추가되고;
(2) FEC 코드;
상기 각 32개 블록을 1세트로 하며, 각각의 블록은 첫 번째 비트를 삭제하고, 다시 32개 65b 데이터 뒤에 32비트 체크비트를 추가한다. 따라서 SFD와 AM 비트수 차이는:
이런 경우, 비트와 ui의 전환관계에 따라, l1 비트를 N ui로 전환할 수 있다.
본 실시예에서, 송신단은 시간정보 메시지를 대기열에 캐싱시키고, 채널 결합 식별자를 생성하며, SerDes 병렬포트에서 AM 신호를 검출할 경우 펄스가 생기고, AM의 타임스탬프를 기록하며; 캐싱 과정에서 시간정보 메시지를 받을 경우, 시간정보 메시지를 송신하는 식별자와 이전의 하나의 AM 시간 간격을 기록하고, 이 간격을 병렬포트에서 송신할 때의 간격으로 환산하여, AM 타임스탬프에 보상하고, 상기 시간정보 메시지가 대응되는 팔로우 메시지에 기입하며, 캐싱 과정에서 대응되는 메시지를 제거한다.
채택 오류를 방지하기 위해, 시간정보 메시지와 주기성 코드 블록의 간격을 제어하여, 송신 예정인 시간정보 메시지가 매칭되는 주기성 코드 블록과의 시간 간격이 미리 설정된 임계치보다 큰 것이 확정되면, 상기 송신 예정인 시간정보 메시지를 폐기한다. 이런 방식을 통해, 매칭 오류를 방지할 수 있고, 시간 정밀도를 더욱더 향상시킬 수 있다.
일 실시예에서, 상기 미리 설정된 임계치는 상기 주기성 코드 블록의 주기의 1/8이다.
일 실시예에서, 단계(120) 이후에,
상기 시간정보 메시지의 타임스탬프를 상기 시간정보 메시지가 대응되는 팔로우 메시지에 기입하여, 수신단에 송신하는 것을 더 포함한다.
도 1을 참조하면, 시간 T1에 대해, 해당 시간 T1은 팔로우 메시지를 통해 슬레이브 클럭 결합점에 송신한다.
본 발명의 실시예에서, 주기성 코드 블록을 이용하여 타임스탬프의 기준으로 삼아, 불확정성 딜레이 요소를 방지하였고, 시간 정밀도를 효과적으로 높였으며, 예를 들어, 100G 서브 나노초 등급의 정밀도에 달할 수 있다.
도 4에 도시된 바와 같이, 본 발명의 실시예의 시간정보 확정방법은, 수신단에 응용되며, 단계(210)와 단계(220)를 포함한다.
단계(210)에서, 주기성 코드 블록의 신호를 검출하고, 상기 주기성 코드 블록의 타임스탬프를 기록한다.
본 실시예에서, 수신단은 시간정보 메시지를 수신하는 일단으로, 도 1을 참조하면, 마스터 클럭 결합점일 수도 있고, 슬레이브 클럭 결합점일 수도 있다.
일 실시예에서, 상기 주기성 코드 블록은 리얼 정렬 코드 블록(Alignment Mark: AM) 또는 가상 AM이다. 즉: 상기 주기성 코드 블록은 AM으로, 상기 AM은 리얼 AM과 가상 AM을 포함한다.
여기서, 본 예에서, 타임스탬프 기준으로서의 AM은, 송신단으로부터 수신된 AM이며, 즉, 송신단과 수신단은 동일한 타임스탬프 기준을 채택한다.
AM 코드가 함유된 이더넷 인터페이스에 대해, AM을 이용하여 타임스탬프의 기준으로 할 수 있다.
주기성 코드 블록이 AM인 경우, 단계(210)은,
송신단에서 송신되는 데이터를 수신하고, 상기 데이터 중의 AM 신호를 검출신호를 검출하고 식별하며, 식별에 성공하면, 상기 AM의 타임스탬프를 기록하고;
식별에 실패하면, 상기 AM이 대응되는 계수기 타임스탬프를 AM의 타임스탬프로 간주하여 상기 타임스탬프를 기록하는 것을 포함할 수 있다.
여기서, 상기 데이터 중의 AM 신호를 검출하고 식별하는 것은,
상기 데이터 중의 AM 신호를 조사하고; 연속되는 두 개의 주기 중의 각각의 주기가 상기 데이터 중의 AM의 위치에서 상기 AM을 식별해내면, 이는 식별 성공으로 확정되고; 그렇지 않을 경우, 식별 실패로 확정되며; 여기서, 상기 주기는 상기 AM의 주기인 것을 포함할 수 있다.
여기서, AM의 식별 실패로 인해 주기성 코드 블록의 타임스탬프를 얻을 수 없는 상황을 방지하기 위해, 본 실시예는 계수기 타임스탬프를 채택하여 AM의 타임스탬프를 시뮬레이션하고, 상기 데이터 중의 AM을 식별해낼 때마다 계수기를 작동 또는 재작동시키며, 상기 계수기는 AM 주기에 따라 계수기의 타임스탬프를 생성하며, 이럴 경우, 수신단은 AM 식별 실패의 경우에도, 계수기 타임스탬프에 따라 AM의 타임스탬프를 시뮬레이션할 수 있어, 타임스탬프 기준이 분실되는 상황을 방지할 수 있다.
AM 코드를 함유하지 않은 이더넷 인터페이스에 대해, 상기 주기성 코드 블록은 가상 AM이다.
일 실시예에서, 단계(210) 이전에,
상기 가상 AM을 생성하는 단계를 더 포함한다.
여기서, 송신단과 유사하게, SerDes 병렬포트 입력 위치에서 주기성 가상 신호를 생성하고, 가상 AM 신호로 삼아, 타임스탬프를 생성한다.
단계(220)에서, 시간정보 메시지와 매칭되는 주기성 코드 블록의 타임스탬프에 따라, 상기 시간정보 메시지를 수신하는 시간을 확정한다.
일 실시예에서, 상기 시간정보 메시지와 매칭되는 주기성 코드 블록은, 상기 시간정보 메시지 전에 그리고 상기 시간정보 메시지와 인접하여 위치된 주기성 코드 블록, 즉, 상기 시간정보 메시지 이전의 하나의 주기성 코드 블록을 포함한다.
일 실시예에서, 상기 시간정보 메시지와 매칭되는 주기성 코드 블록의 타임스탬프에 따라, 상기 시간정보 메시지를 수신하는 시간을 확정하는 것은,
상기 시간정보 메시지가 휴대하는 식별자에 따라, 상기 식별자와 상기 시간정보 메시지와 매칭되는 주기성 코드 블록 간의 시간 간격을 확정하며; 상기 시간 간격 및 상기 시간정보 메시지와 매칭되는 주기성 코드 블록의 타임스탬프에 따라, 상기 시간정보 메시지를 수신하는 시간을 확정하는 것을 포함한다.
일 실시예에서, 상기 식별자는 SOF 구분자인 SFD의 위치에 위치하거나, 또는 오버헤드의 위치에 위치한다.
여기서, 주기성 코드 블록이 AM일 경우, 수신된 이벤트 메시지의 이전의 하나의 AM 코드의 타임스탬프를 메시지 타임스탬프로 하여, 식별자를 생성하고, SFD 방식에 대해서는, 식별자가 MAC에 전달된 SFD 생성 위치에서, FlexE 방식에 대해서는, 식별자가 전달된 오버헤드의 위치에서, AM과 식별자 간의 간격을 기록하고, 이 간격을 SerDes 병렬포트에서 수신할 때의 간격으로 환산하여, AM 코드 타임스탬프에 보상하고, 시간정보 메시지가 병렬포트에서의 정확한 타임스탬프를 생성한다.
주기성 코드 블록이 가상 AM일 경우, SerDes 병렬포트 입력 위치에서 가상 AM 신호를 생성하고, 가상 AM에 따라 타임스탬프를 생성한다. 식별자 생성은, SFD 방식에 대해서는, 식별자가 MAC에 전달된 SFD 생성 위치에서, FlexE 방식에 대해서는, 식별자가 전달된 오버헤드의 위치에서, 가상 AM과 식별자 간의 간격을 기록하고, 이미 알고 있는 전환관계에 따라, 이 간격을 SerDes 병렬포트에서 수신할 때의 간격으로 환산하여, 가상 AM 코드 타임스탬프에 보상하고, 시간정보 메시지가 병렬포트에서의 정확한 타임스탬프를 생성한다.
본 발명의 실시예에서, 주기성 코드 블록을 이용하여 타임스탬프의 기준으로 삼아, 불확정성 딜레이 요소를 방지하였고, 시간 정밀도를 효과적으로 높였으며, 예를 들어, 100G 서브 나노초 등급의 정밀도에 달할 수 있다.
다음은, 응용 실시예로 설명하도록 한다.
응용 실시예에서, 시간정보 메시지를 1588 이벤트 메시지로 예로 들어 설명한다. 초고정밀 시간 동기화는 주기성 코드 블록을 채택하고, 예를 들어 AM을 참조면으로 하며, AM은 주기적으로 생성되는 정렬 코드이다. 단자에 리얼 AM이 존재하지 않을 경우, 가상 AM 코드를 구축한다.
응용 실시예 1
100GE 이더넷 모델을 예로 들어, 100G는 AM 코드를 가지는 이더넷 인터페이스로, AM 코드를 가지는 기타 이더넷 인터페이스는 동일한 방법을 채택한다.
PCS 기능은 다음과 같다:
송신 방향: 64/66B 코딩, 스크램블링, 블록(BLOCK) 배부, AM 코드 삽입.
수신 방향: 66B 블록(BLOCK) 동기화, PCS 채널(lane) AM 코드 잠금(LOCK), lane 재배치, AM 코드 삭제, 디스크램블링, 64/66B 디코딩.
수신측의 lane 재배치를 위해, 블록 배부 모듈 뒤에 각각의 lane 채널에 대해 주기적으로 하나의 66비트의 AM을 삽입한다. AM은 스크램블링한다. 각각의 lane은, 16384개의 66비트 블록마다, 하나의 AM을 삽입한다.
AM 프레임 포맷은, 동기화헤드 + M0/M1/M2, M4/M5/M6, BIP3/BIP7로 구성되고, 직류(Direct Current: DC)의 평형을 위해, 여기서, M4/M5/M6은 M0/M1/M2의 1의 보수이고; BIP7은 BIP3의 1의 보수이다. AM 포맷은 도 5를 참조한다.
코딩과 스크램블링을 거친 데이터 스트림에 대해, 66비트 블록을 단위로, 폴링 방식으로 다중 가상 채널에 배부한다. 데이터 스트림의 재구성은 정렬 코드에 의존한다.
송신단:
송신단은 AM 타임스탬프 방식으로 배치하여 작동하거나 닫을 수 있다.
AM 타임스탬프 방식으로 배치하여 작동하는 것을 예로 들어, 도 6에 도시된 바와 같이, 정밀한 시간정보의 확정방법은 다음의 단계를 포함한다:
단계(301), 1588 이벤트 메시지를 생성한다.
여기서, MAC층에서 1588 이벤트 메시지를 생성한다.
단계(302), 식별자 채널결합 전송을 생성한다.
여기서, 1588 이벤트 메시지를 생성할 때, 타임스탬프 처리 예정인 1588 이벤트 메시지에 대해 패킷 헤더가 존재하는 BLOCK을 식별자를 통해 식별한다.
단계(303), SerDes 병렬포트에서 AM 신호를 검출해내고, AM 타임스탬프를 생성한다.
SerDes 병렬포트에서 AM 신호를 검출해낼 때 펄스가 생기고, AM 타임스탬프를 기록한다.
단계(304), 1588 이벤트 메시지와 AM의 간격이 미리 설정된 임계치보다 큰지 여부를 판단하고, 클 경우, 단계(305)를 수행하고, 크지 않을 경우, 단계(306)를 수행한다.
여기서, 식별자 채널결합 전송은, 채널결합 식별자가 전송될 때 코드의 영향을 받지 않고, PCS층과 물리매체접속장치(Physical Medium Attachment sublayer: PMA) 경계 위치에 전달될 때, 채택 오류를 방지하기 위해, 1588 이벤트 메시지와 AM의 간격을 제어하여, 해당 1588 이벤트 메시지와 이전의 하나의 AM 간격이 미리 설정된 임계치보다 큰지 여부를 판단한다.
미리 설정된 임계치는 배치 가능하며, AM 고유 주기의 1/8을 배치량으로 할 수 있다.
단계(305), 1588 이벤트 메시지를 폐기한다.
여기서, 다음 번의 AM 재주문을 기다리고, 다음 번의 동일한 유형의 이벤트 메시지가 들어올 경우, 캐싱을 비우고, 해당 1588 이벤트 메시지를 폐기한다.
단계(306), 식별자와 이전의 하나의 AM의 시간간격을 계산한다.
식별자(현재 BLOCK 계수값)와 이전의 하나의 AM 코드의 시간 간격을 기록한다.
단계(307), 병렬포트의 시간 간격을 추산한다.
BLOCK 계수값으로 AM 타임스탬프를 보상하고, AM과 표준생성 타임스탬프 평면 간의 간격을 계산하며, 이 간격을 SerDes 병렬포트까지의 시간 간격으로 환산한다.
단계(308), 새로운 타임스탬프를 생성한다.
여기서, SerDes 병렬포트의 시간 간격은, AM 타임스탬프에 보상하고, 시간정보 메시지가 병렬포트에서의 정확한 타임스탬프를 생성한다. 해당 타임스탬프를 대응되는 1588 이벤트 메시지(팔로우 메시지)에 기입하고, 캐싱 과정에서의 대응되는 이벤트 메시지를 삭제한다.
수신단:
도 7에 도시된 바와 같이, 수신단의 정확한 시간정보 확정방법은 다음의 단계를 포함한다:
단계(401), 데이터 스트림을 수신한다.
여기서, 수신단은 맞은편에 따라 신호를 수신하고, 시간 전달 소재 채널을 확정한다.
단계(402), AM을 식별하며, 식별 성공일 경우, 단계(403)을 수행하고, 식별 실패일 경우, 단계(404)를 수행한다.
여기서, 시간 전달 소재 채널의 AM을 조사하고, 16384개 코드 블록의 유효 비트를 하나의 주기로 하여, 연속되는 두 개의 주기 중의 각각의 주기가 대응되는 위치에서 AM을 찾아내고 정확하게 AM을 식별해내면, 현재 채널의 AM 식별은 성공으로 간주하고; 그렇지 않을 경우, 식별 실패로 본다.
식별 성공 후 계속하여 재검출 처리를 해야 하며, N차 연속적으로 AM 전체가 정확하지 않을 경우, 해당 AM은 식별할 수 없다고 보아, 다시 새롭게 AM 조사 처리를 시작하고, 여기서 N은 2보다 크거나 같은 정수이다.
단계(403), AM 타임스탬프를 획득하고, 단계(405)를 수행한다.
여기서, 시간 전달 소재 채널 내의 모든 AM에 대해 타임스탬프를 기록한다.
단계(404), 계수기 타임스탬프를 AM 타임스탬프로 한다.
매번 AM 코드를 수신한 후, 계수기를 작동하고, 계수기가 AM 코드 주기수까지 셌을 때, 계수기의 타임스탬프를 생성하며; 이벤트 메시지를 받을 경우, AM 코드를 받지 못하였으면, 계수기 타임스탬프를 사용하여 AM 타임스탬프로 하고, 다시 AM을 받을 경우, 계수기는 리셋하고 다시 수를 센다.
단계(405), 1588 이벤트 메시지를 획득하고, 식별자를 생성한다.
단계(406), 식별자 채널결합 방식으로 전송한다.
SFD 방식에 대해, 식별자가 MAC에 전달된 SFD 생성 위치, FlexE 방식에 대해서는, 식별자가 전달된 오버헤드의 위치.
단계(407), 시간차를 추산한다.
MAC로 AM과 1588 이벤트 메시지 간의 간격을 기록하고, 이 간격을 SerDes 병렬포트에서 수신할 때의 간격으로 환산한다.
단계(408), 시간차를 추산하여 타임스탬프를 보상한다.
시간차를 대응되는 AM 타임스탬프에 보상하고, 상응하는 이벤트 메시지에 삽입한다.
응용 실시예 2
AM 코드를 가지지 않는 10GE 이더넷 모델을 예로 들어, 10G는 AM 코드를 가지지 않는 이더넷 인터페이스로, AM 코드를 가지지 않는 기타 이더넷 인터페이스는 동일한 방법을 채택한다.
송신단:
도 8에 도시된 바와 같이, 정밀한 시간정보의 확정방법은 다음의 단계를 포함한다:
단계(501), 가상 AM을 생성한다.
MAC층에서 81920개 64b를 주기로 가상 AM을 생성하고, AM 유효 신호를 데이터와 함께 PCS에 보낸다.
단계(502), 1588 이벤트 메시지를 생성한다.
여기서, MAC층에서 1588 이벤트 메시지를 생성한다.
1588 이벤트 메시지를 캐싱하고, 캐싱은 FIFO 형식이며, 각 이벤트 메시지마다 1개의 심도를 각각 캐싱한다.
단계(503), 식별자 채널결합 전송을 생성한다.
여기서, 1588 이벤트 메시지를 생성할 때, 타임스탬프 처리 예정인 1588 이벤트 메시지에 대해 패킷 헤더가 존재하는 BLOCK을 식별자를 통해 식별한다.
단계(504), SerDes 병렬포트에서 가상 AM 신호를 검출해내고, 가상 AM 타임스탬프를 생성한다.
여기서, PCS는 가상 AM 신호를 SerDes 병렬포트에 출력하고, 병렬포트에서 이 신호를 검출해낼 때 펄스가 생기며, 가상 AM 타임스탬프를 기록한다.
단계(505), 1588 이벤트 메시지와 가상 AM의 간격이 미리 설정된 임계치보다 큰지 여부를 판단하고, 클 경우, 단계(506)를 수행하고, 크지 않을 경우, 단계(507)를 수행한다.
여기서, 식별자 채널결합 전송은, 채널결합 식별자가 전송될 때 코드의 영향을 받지 않고, PCS층과 PMA 경계 위치에 전달될 때, 채택 오류를 방지하기 위해, 1588 이벤트 메시지와 가상 AM의 간격을 제어하여, 해당 1588 이벤트 메시지와 이전의 하나의 가상 AM 간격이 미리 설정된 임계치보다 큰지 여부를 판단한다.
미리 설정된 임계치는 배치 가능하며, AM 고유 주기의 1/8을 배치량으로 할 수 있다.
단계(506), 1588 이벤트 메시지를 폐기한다.
여기서, 다음 번의 AM 재주문을 기다리고, 다음 번의 동일한 유형의 이벤트 메시지가 들어올 경우, 캐싱을 비우고, 해당 1588 이벤트 메시지를 폐기한다.
단계(507), 식별자와 이전의 하나의 가상 AM의 시간간격을 계산한다.
MAC는 이벤트 메시지를 송신하는 식별자와 이전의 하나의 가상 AM의 시간 간격을 기록한다.
단계(508), 병렬포트의 시간 간격을 추산한다.
이벤트 메시지를 송신하는 식별자와 이전의 하나의 가상 AM의 시간 간격을 SerDes 병렬포트에서 송신할 때의 간격으로 환산한다.
단계(509), 새로운 타임스탬프를 생성한다.
여기서, SerDes 병렬포트의 시간 간격은, 가상 AM 타임스탬프에 보상하고, 1588 이벤트 메시지가 병렬포트에서의 정확한 타임스탬프를 생성한다. 해당 타임스탬프를 대응되는 1588 이벤트 메시지(팔로우 메시지)에 기입하고, 캐싱 과정에서의 대응되는 이벤트 메시지를 삭제한다.
수신단:
도 9에 도시된 바와 같이, 수신단의 정확한 시간정보 확정방법은 다음의 단계를 포함한다:
단계(601), 가상 AM을 생성한다.
여기서, 송신단과 유사하게, SerDes 병렬포트 입력 위치에서 81920개 66b를 주기로 가상 AM 신호를 생성한다.
단계(602), 데이터 스트림을 수신한다.
여기서, 수신단은 맞은편에 따라 신호를 수신한다.
단계(603), 가상 AM 타임스탬프를 획득한다.
PTP를 통해 가상 AM에 대해 타임스탬프를 찍는다. 가상 AM을 PCS에 보내고, PCS는 다시 데이터에 따라 MAC에 전달된다.
단계(604), 1588 이벤트 메시지를 획득하고, 식별자를 생성한다.
단계(605), 식별자 채널결합 방식으로 전송한다.
SFD 방식에 대해, 식별자가 MAC에 전달된 SFD 생성 위치, FlexE 방식에 대해서는, 식별자가 전달된 오버헤드의 위치.
단계(606), 시간차를 추산한다.
MAC로 가상 AM과 1588 이벤트 메시지 간의 간격을 기록하고, 이 간격을 SerDes 병렬포트에서 수신할 때의 간격으로 환산한다.
단계(607), 시간차를 추산하여 타임스탬프를 보상한다.
시간차를 대응되는 가상 AM 타임스탬프에 보상하고, 상응하는 이벤트 메시지에 삽입한다.
본 발명의 실시예에는 시간정보의 확정장치에 대해 더 공개되어 있고, 송신단에 응용되며, 해당 장치는 상술한 실시예 및 실시방식을 실현하도록 구성되고, 이미 설명한 내용은 더 설명하지 않는다. 하기에 사용된 바와 같이, 용어 "모듈"은 소정의 기능을 실현하는 소프트웨어 및/또는 하드웨어의 조합이다. 다음의 실시예에서 서술한 장치는 소프트웨어로 실현 가능하지만, 하드웨어이거나, 또는 소프트웨어와 하드웨어의 조합의 실현도 가능하며 구상도 가능한 것이다.
도 10에 도시된 바와 같이, 본 발명의 실시예의 시간정보의 확정장치는,
주기성 코드 블록의 신호를 검출하고, 상기 주기성 코드 블록의 타임스탬프를 기록하도록 구성되는 제1 검출 모듈(71);
시간정보 메시지와 매칭되는 주기성 코드 블록의 타임스탬프에 따라, 상기 시간정보 메시지를 송신하는 시간을 확정하여, 상기 시간정보 메시지의 타임스탬프를 생성하도록 구성되는 제1 확정 모듈(72)을 포함한다.
일 실시예에서, 상기 주기성 코드 블록은 리얼 정렬 코드 블록 또는 가상 정렬 코드 블록이다.
일 실시예에서, 상기 장치는,
상기 가상 정렬 코드 블록을 생성하도록 구성되는 제1 생성 모듈을 더 포함한다.
일 실시예에서, 상기 제1 확정 모듈(72)은, 상기 시간정보 메시지가 휴대하는 식별자에 따라, 상기 식별자와 상기 시간정보 메시지와 매칭되는 주기성 코드 블록 간의 시간 간격을 확정하며; 상기 시간 간격 및 상기 시간정보 메시지와 매칭되는 주기성 코드 블록의 타임스탬프에 따라, 상기 시간정보 메시지를 송신하는 시간을 확정하도록 구성된다.
일 실시예에서, 상기 식별자는 SOF 구분자인 SFD의 위치에 위치하거나, 또는 오버헤드의 위치에 위치한다.
일 실시예에서, 상기 장치는,
송신 예정인 시간정보 메시지가 매칭되는 주기성 코드 블록과의 시간 간격이 미리 설정된 임계치보다 큰 것이 확정되면, 상기 송신 예정인 시간정보 메시지를 폐기하도록 구성되는 폐기 모듈을 더 포함한다.
본 발명의 실시예에서, 주기성 코드 블록을 이용하여 타임스탬프의 기준으로 삼아, 불확정성 딜레이 요소를 방지하였고, 시간 정밀도를 효과적으로 높였으며, 예를 들어, 100G 서브 나노초 등급의 정밀도에 달할 수 있다.
본 발명의 실시예에는 시간정보의 확정설비에 대해 더 공개되어 있으며, 도 11에 도시된 바와 같이,
제1 프로세서(1110);
상기 프로세서의 실행 가능 명령을 저장하도록 구성되는 제1 기억 장치(1120);
상기 프로세서의 제어에 따라 데이터 통신 송수신을 수행하도록 구성되는 제1 전송 장치(1130)를 포함하되;
여기서, 상기 제1 프로세서(1110)는,
주기성 코드 블록의 신호를 검출하고, 상기 주기성 코드 블록의 타임스탬프를 기록하며;
시간정보 메시지와 매칭되는 주기성 코드 블록의 타임스탬프에 따라, 상기 시간정보 메시지를 송신하는 시간을 확정하여, 상기 시간정보 메시지의 타임스탬프를 생성하는 동작을 수행하도록 구성된다.
본 발명의 실시예에는 시간정보의 확정장치에 대해 더 공개되어 있고, 수신단에 응용되며, 해당 장치는 상술한 실시예 및 실시방식을 실현하도록 구성되며, 이미 설명한 내용은 더 설명하지 않는다. 하기에 사용된 바와 같이, 용어 "모듈"은 소정의 기능을 실현하는 소프트웨어 및/또는 하드웨어의 조합이다. 다음의 실시예에서 서술한 장치는 소프트웨어로 실현 가능하지만, 하드웨어이거나, 또는 소프트웨어와 하드웨어의 조합의 실현도 가능하며 구상도 가능한 것이다.
도 12에 도시된 바와 같이, 본 발명의 실시예의 시간정보의 확정장치는,
주기성 코드 블록의 신호를 검출하고, 상기 주기성 코드 블록의 타임스탬프를 기록하도록 구성되는 제2 검출 모듈(81);
시간정보 메시지와 매칭되는 주기성 코드 블록의 타임스탬프에 따라, 상기 시간정보 메시지를 수신하는 시간을 확정하도록 구성되는 제2 확정 모듈(82)을 포함한다.
일 실시예에서, 상기 주기성 코드 블록은 정렬 코드 블록으로, 상기 제2 검출 모듈(81)은,
송신단에서 송신되는 데이터를 수신하고, 상기 데이터 중의 정렬 코드 블록의 신호를 검출하여 식별하며, 식별 성공일 경우, 상기 정렬 코드 블록의 타임스탬프를 기록하도록 구성된다.
일 실시예에서, 상기 주기성 코드 블록은 정렬 코드 블록으로, 상기 제2 검출 모듈(81)은,
송신단에서 송신되는 데이터를 수신하고, 상기 데이터 중의 정렬 코드 블록의 신호를 검출하여 식별하며, 식별 실패일 경우, 상기 정렬 코드 블록에 대응되는 계수기의 타임스탬프를 정렬 코드 블록의 타임스탬프로 간주하여 상기 타임스탬프를 기록하도록 구성된다.
일 실시예에서, 상기 제2 검출 모듈(81)은,
상기 데이터 중의 정렬 코드 블록의 신호를 조사하고, 연속되는 두 개의 주기 중의 각각의 주기가 상기 데이터 중의 정렬 코드 블록의 위치에서 상기 정렬 코드 블록을 식별해내면, 이는 식별 성공으로 확정되고; 그렇지 않을 경우, 식별 실패로 확정되며; 여기서, 상기 주기는 상기 정렬 코드 블록의 주기로 설치된다.
일 실시예에서, 상기 장치는,
상기 제2 검출 모듈이 상기 데이터 중의 정렬 코드 블록을 식별해낼 때마다 계수기를 작동 또는 재작동시키는 계수기 모듈을 더 포함하되, 상기 계수기는 상기 정렬 코드 블록의 주기에 따라 계수기의 타임스탬프를 생성한다.
일 실시예에서, 상기 주기성 코드 블록이 가상 정렬 코드 블록일 경우, 상기 장치는,
상기 가상 정렬 코드 블록을 생성하도록 구성되는 제2 생성 모듈을 더 포함한다.
일 실시예에서, 상기 제2 확정 모듈(82)은,
상기 시간정보 메시지가 휴대하는 식별자에 따라, 상기 식별자와 상기 시간정보 메시지와 매칭되는 주기성 코드 블록 간의 시간 간격을 확정하며; 상기 시간 간격 및 상기 시간정보 메시지와 매칭되는 주기성 코드 블록의 타임스탬프에 따라, 상기 시간정보 메시지를 수신하는 시간을 확정하도록 구성된다.
본 발명의 실시예에서, 주기성 코드 블록을 이용하여 타임스탬프의 기준으로 삼아, 불확정성 딜레이 요소를 방지하였고, 시간 정밀도를 효과적으로 높였으며, 예를 들어, 100G 서브 나노초 등급의 정밀도에 달할 수 있다.
본 발명의 실시예에는 시간정보의 확정설비에 대해 더 공개되어 있으며, 도 13에 도시된 바와 같이,
제2 프로세서(1310);
상기 프로세서의 실행 가능 명령을 저장하도록 구성되는 제2 기억 장치(1320);
상기 프로세서의 제어에 따라 데이터 통신 송수신을 수행하도록 구성되는 제2 전송 장치(1330)를 포함하되;
여기서, 상기 제2 프로세서(1310)는,
주기성 코드 블록의 신호를 검출하고, 상기 주기성 코드 블록의 타임스탬프를 기록하며;
시간정보 메시지와 매칭되는 주기성 코드 블록의 타임스탬프에 따라, 상기 시간정보 메시지를 수신하는 시간을 확정하는 동작을 수행하도록 구성된다.
본 발명의 실시예에는 컴퓨터 판독 가능한 기록 매체가 더 공개되어 있으며, 컴퓨터 실행 가능 명령이 저장되고, 상기 컴퓨터 실행 가능 명령은 송신단의 시간정보의 확정방법을 수행하기 위한 것이다.
본 발명의 실시예에는 컴퓨터 판독 가능한 기록 매체가 더 공개되어 있으며, 컴퓨터 실행 가능 명령이 저장되고, 상기 컴퓨터 실행 가능 명령은 수신단의 시간정보의 확정방법을 수행하기 위한 것이다.
본 실시예에서, 상술한 기록 매체는 다음의 내용을 포함하지만 한정되지는 않는다: USB(Universal Serial Bus Flash Disk: USB), ROM(Read-Only Memory: ROM), RAM(Random Access Memory: RAM), 외장형 하드 디스크, 디스켓 또는 광디스크 등 프로그램 코드를 저장할 수 있는 다양한 매체이다.
물론, 상술한 본 발명의 실시예의 모듈 또는 단계는 통용되는 계산장치로 실현 가능하고, 이들을 각각의 계산장치에 집중시킬 수 있으며, 또는 다수의 계산장치로 구성된 네트워크에 분배할 수 있고, 일 실시예에서, 이들은 계산장치가 수행 가능한 프로그램 코드로 실현 가능하므로, 이들을 저장장치에 저장하고 계산장치가 수행하도록 할 수 있으며, 어떤 경우에는, 이 부분의 순서와 다르게, 보여주었거나 서술한 단계를 수행할 수도 있고, 또는 이들을 각각 집적회로 모듈로 제작하거나, 이들 중의 다수의 모듈 또는 단계를 각각의 집적회로 모듈로 제작하여 실현할 수도 있음을 당업자는 알아야 한다. 이럴 경우, 본 발명의 실시예는 어떠한 특정의 하드웨어와 소프트웨어의 결합에 한정되지 않는다.
Claims (31)
- 시간정보의 확정방법으로서,
주기성 코드 블록들을 검출하고, 상기 주기성 코드 블록들의 타임스탬프들을 생성하는 단계로서, 상기 주기성 코드 블록들은 리얼 정렬 코드 블록들 또는 가상 정렬 코드 블록들인, 단계; 및
시간정보 메시지와 매칭되는 주기성 코드 블록의 타임스탬프에 따라, 상기 시간정보 메시지를 송신하는 시간을 확정하여, 상기 시간정보 메시지의 타임스탬프를 생성하는 단계를 포함하고,
상기 시간정보 메시지와 매칭되는 주기성 코드 블록의 타임스탬프에 따라, 상기 시간정보 메시지를 송신하는 시간을 확정하는 것은,
상기 시간정보 메시지가 휴대하는 식별자에 따라, 상기 식별자와 상기 시간정보 메시지와 매칭되는 주기성 코드 블록 간의 시간 간격을 확정하는 것; 및
상기 시간 간격 및 상기 시간정보 메시지와 매칭되는 주기성 코드 블록의 타임스탬프에 따라, 상기 시간정보 메시지를 송신하는 시간을 확정하는 것을 포함하고;
상기 식별자는 SOF 구분자인 SFD(start frame delimiter)의 위치에 위치하거나, 또는 오버헤드의 위치에 위치하는, 시간정보의 확정방법. - 제1항에 있어서,
상기 주기성 코드 블록들이 가상 정렬 코드 블록들일 경우, 상기 주기성 코드 블록들을 검출하고 상기 주기성 코드 블록들의 타임스탬프들을 생성하기 전에, 상기 방법은 상기 가상 정렬 코드 블록들을 생성하는 단계를 더 포함하는, 시간정보의 확정방법. - 제1항에 있어서, 상기 시간정보 메시지와 매칭되는 주기성 코드 블록은, 상기 시간정보 메시지 전에 그리고 상기 시간정보 메시지와 인접하여 위치된 주기성 코드 블록을 포함하는, 시간정보의 확정방법.
- 제1항에 있어서, 상기 주기성 코드 블록들의 타임스탬프들을 생성한 후,
상기 시간정보 메시지, 및 상기 시간정보 메시지와 매칭되는 주기성 코드 블록 사이의 시간 간격이 미리 설정된 임계치보다 크다는 확정에 응답해서, 상기 시간정보 메시지를 폐기하는 단계를 더 포함하고;
상기 미리 설정된 임계치는 상기 주기성 코드 블록들의 주기의 1/8인, 시간정보의 확정방법. - 시간정보의 확정방법으로서,
주기성 코드 블록들을 검출하고, 상기 주기성 코드 블록들의 타임스탬프들을 획득하는 단계로서, 상기 주기성 코드 블록들은 리얼 정렬 코드 블록들 또는 가상 정렬 코드 블록들인, 단계; 및
시간정보 메시지와 매칭되는 주기성 코드 블록의 타임스탬프에 따라, 상기 시간정보 메시지를 수신하는 시간을 확정하는 단계를 포함하고,
상기 시간정보 메시지와 매칭되는 주기성 코드 블록의 타임스탬프에 따라, 상기 시간정보 메시지를 수신하는 시간을 확정하는 것은,
상기 시간정보 메시지가 휴대하는 식별자에 따라, 상기 식별자와 상기 시간정보 메시지와 매칭되는 주기성 코드 블록 간의 시간 간격을 확정하는 것; 및
상기 시간 간격 및 상기 시간정보 메시지와 매칭되는 주기성 코드 블록의 타임스탬프에 따라, 상기 시간정보 메시지를 수신하는 시간을 확정하는 것을 포함하고;
상기 식별자는 SOF 구분자인 SFD의 위치에 위치하거나, 또는 오버헤드의 위치에 위치하는, 시간정보의 확정방법. - 제5항에 있어서,
상기 주기성 코드 블록들을 검출하고, 상기 주기성 코드 블록들의 타임스탬프들을 획득하는 단계는,
송신단에서 송신되는 데이터를 수신하고, 상기 데이터 중의 상기 정렬 코드 블록들의 펄스 신호들을 검출하여 상기 정렬 코드 블록들을 식별하는 것;
식별 성공의 결과에 따라, 상기 정렬 코드 블록들의 타임스탬프들을 획득하는 것; 및
식별 실패의 결과에 따라, 상기 정렬 코드 블록들에 대응되는 계수기의 타임스탬프들을 정렬 코드 블록들의 타임스탬프들로 간주하여, 상기 정렬 코드 블록들의 상기 타임스탬프들을 기록하는 것을 포함하는, 시간정보의 확정방법. - 제6항에 있어서, 상기 데이터 중의 정렬 코드 블록들의 펄스 신호들을 검출하여 상기 정렬 코드 블록들을 식별하는 것은,
상기 데이터 중의 정렬 코드 블록들의 펄스 신호들을 조사하는 것;
두 개의 연속되는 주기 중의 각각의 주기가 상기 데이터 중의 정렬 코드 블록의 위치에서 정렬 코드 블록을 식별해낸 것에 응답해서, 식별이 성공인 것을 확정하는 것; 및
두 개의 연속되는 주기 중의 적어도 하나의 주기가 상기 데이터 중의 정렬 코드 블록의 위치에서 정렬 코드 블록을 식별해내지 못한 것에 응답해서, 식별이 실패인 것을 확정하는 것을 포함하고;
상기 두 개의 연속되는 주기 중의 주기는 상기 정렬 코드 블록들의 주기인 것을 포함하는, 시간정보의 확정방법. - 제6항에 있어서,
상기 데이터 중의 정렬 코드 블록을 식별해낼 때마다 계수기를 작동 또는 재작동시키는 단계를 더 포함하되, 상기 계수기는 상기 정렬 코드 블록들의 주기에 따라 계수기의 타임스탬프들을 생성하는, 시간정보의 확정방법. - 제5항에 있어서, 상기 시간정보 메시지와 매칭되는 주기성 코드 블록은, 상기 시간정보 메시지 전에 그리고 상기 시간정보 메시지와 인접하여 위치된 주기성 코드 블록을 포함하는, 시간정보의 확정방법.
- 시간정보의 확정장치로서,
주기성 코드 블록들을 검출하고, 상기 주기성 코드 블록들의 타임스탬프들을 생성하도록 구성되는 검출 모듈로서, 상기 주기성 코드 블록들은 리얼 정렬 코드 블록들 또는 가상 정렬 코드 블록들인, 검출 모듈; 및
시간정보 메시지와 매칭되는 주기성 코드 블록의 타임스탬프에 따라, 상기 시간정보 메시지를 송신하는 시간을 확정하여, 상기 시간정보 메시지의 타임스탬프를 생성하도록 구성되는 확정 모듈을 포함하고,
상기 확정 모듈은, 상기 시간정보 메시지가 휴대하는 식별자에 따라, 상기 식별자와 상기 시간정보 메시지와 매칭되는 주기성 코드 블록 간의 시간 간격을 확정하고, 상기 시간 간격 및 상기 시간정보 메시지와 매칭되는 주기성 코드 블록의 타임스탬프에 따라, 상기 시간정보 메시지를 송신하는 시간을 확정하되,
상기 식별자는 SOF 구분자인 SFD(start frame delimiter)의 위치에 위치하거나, 또는 오버헤드의 위치에 위치하는, 시간정보의 확정장치. - 시간정보의 확정장치로서,
주기성 코드 블록들을 검출하고, 상기 주기성 코드 블록들의 타임스탬프들을 획득하도록 구성되는 검출 모듈로서, 상기 주기성 코드 블록들은 리얼 정렬 코드 블록들 또는 가상 정렬 코드 블록들인, 검출 모듈; 및
시간정보 메시지와 매칭되는 주기성 코드 블록의 타임스탬프에 따라, 상기 시간정보 메시지를 수신하는 시간을 확정하도록 구성되는 확정 모듈을 포함하고,
상기 확정 모듈은, 상기 시간정보 메시지가 휴대하는 식별자에 따라, 상기 식별자와 상기 시간정보 메시지와 매칭되는 주기성 코드 블록 간의 시간 간격을 확정하고, 상기 시간 간격 및 상기 시간정보 메시지와 매칭되는 주기성 코드 블록의 타임스탬프에 따라, 상기 시간정보 메시지를 송신하는 시간을 확정하되,
상기 식별자는 SOF 구분자인 SFD(start frame delimiter)의 위치에 위치하거나, 또는 오버헤드의 위치에 위치하는, 시간정보의 확정장치. - 시간정보의 확정설비로서,
프로세서;
상기 프로세서의 실행 가능 명령을 저장하도록 구성되는 기억 장치; 및
상기 프로세서의 제어에 따라 데이터 통신 송수신을 수행하도록 구성되는 전송 장치를 포함하되,
상기 프로세서는, 제1항 또는 제5항의 방법을 수행하도록 구성되는, 시간정보의 확정설비. - 컴퓨터 판독 가능한 기록 매체로서,
상기 컴퓨터 판독 가능한 기록 매체에 컴퓨터 실행 가능 명령이 저장되고, 상기 컴퓨터 실행 가능 명령이 프로세서에 의해 수행될 때 제1항 또는 제5항에 따른 방법으로 실현되는, 컴퓨터 판독 가능한 기록 매체. - 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810171133.3 | 2018-03-01 | ||
| CN201810171133.3A CN110224775B (zh) | 2018-03-01 | 2018-03-01 | 一种时间信息确定的方法、装置及设备 |
| PCT/CN2019/076243 WO2019165965A1 (zh) | 2018-03-01 | 2019-02-27 | 时间信息确定的方法、装置及设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200125977A KR20200125977A (ko) | 2020-11-05 |
| KR102466081B1 true KR102466081B1 (ko) | 2022-11-10 |
Family
ID=67805976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020207027891A KR102466081B1 (ko) | 2018-03-01 | 2019-02-27 | 시간정보의 확정방법, 장치 및 설비 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US11476962B2 (ko) |
| EP (1) | EP3748878A4 (ko) |
| JP (1) | JP6915168B2 (ko) |
| KR (1) | KR102466081B1 (ko) |
| CN (1) | CN110224775B (ko) |
| WO (1) | WO2019165965A1 (ko) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111193567B (zh) * | 2018-11-14 | 2023-09-26 | 深圳市中兴微电子技术有限公司 | 一种时间同步的方法、设备及存储介质 |
| CN113203423B (zh) * | 2019-09-29 | 2024-02-02 | 百度在线网络技术（北京）有限公司 | 地图导航模拟方法及装置 |
| CN114586297B (zh) * | 2019-10-22 | 2024-06-11 | 华为技术有限公司 | 一种同步方法及设备 |
| CN112910588A (zh) * | 2019-11-19 | 2021-06-04 | 深圳市中兴微电子技术有限公司 | 以太网时间同步方法及装置 |
| CN112825493A (zh) * | 2019-11-21 | 2021-05-21 | 深圳市中兴微电子技术有限公司 | 时戳配置方法及装置、时钟同步方法及装置 |
| WO2021238724A1 (zh) * | 2020-05-29 | 2021-12-02 | 中兴通讯股份有限公司 | 一种时间戳信息传输方法、装置、设备和存储介质 |
| CN112187394B (zh) * | 2020-10-26 | 2023-08-01 | 北京诺芮集成电路设计有限公司 | 一种基于以太网同步码产生sfd时间戳的方法及系统 |
| US11876608B2 (en) * | 2021-02-22 | 2024-01-16 | Hitachi, Ltd | Redundant control system |
| CN112714082A (zh) * | 2021-03-26 | 2021-04-27 | 北京智芯微电子科技有限公司 | 面向sv和goose通信的以太网芯片 |
| US11844037B2 (en) * | 2021-07-23 | 2023-12-12 | Charter Communications Operating, Llc | Automated determination of a timing offset for DOCSIS time protocol to provide precision time protocol accuracy |
| CN115883689A (zh) * | 2021-09-23 | 2023-03-31 | 苏州盛科通信股份有限公司 | 码块传输方法、装置和存储介质 |
| CN114221733B (zh) * | 2021-12-27 | 2023-11-07 | 深圳市紫光同创电子有限公司 | 一种时间戳同步的误差补偿方法 |
| CN116795765B (zh) * | 2023-08-29 | 2023-12-08 | 芯耀辉科技有限公司 | 一种用于高速数据传输的数据对齐方法及装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160352500A1 (en) * | 2015-06-01 | 2016-12-01 | International Business Machines Corporation | Sub-nanosecond distributed clock synchronization using alignment marker in ethernet ieee 1588 protocol |
| US20170093757A1 (en) * | 2015-09-29 | 2017-03-30 | Ciena Corporation | Time transfer systems and methods over flexible ethernet |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101282482B (zh) * | 2008-05-04 | 2011-05-11 | 中兴通讯股份有限公司 | 视频数据与音频数据同步播放的装置、系统和方法 |
| KR101610270B1 (ko) * | 2008-08-22 | 2016-04-07 | 마벨 월드 트레이드 리미티드 | 네트워크 요소들에서 정밀 시간 프로토콜 및 미디어 액세스 제어 보안을 통합하기 위한 방법 및 장치 |
| US8661116B2 (en) * | 2008-12-15 | 2014-02-25 | Verizon Patent And Licensing Inc. | Network testing |
| US8385374B1 (en) * | 2009-07-15 | 2013-02-26 | Marvell Israel (M.I.S.L.) Ltd. | Multilane communication device |
| US9042366B2 (en) * | 2010-09-30 | 2015-05-26 | Vitesse Semiconductor Corporation | Timestamp predictor for packets over a synchronous protocol |
| WO2012119415A1 (zh) * | 2011-08-24 | 2012-09-13 | 华为技术有限公司 | 一种传送超高速以太网业务的方法和装置 |
| WO2014052972A1 (en) * | 2012-09-28 | 2014-04-03 | Vitesse Semiconductor Corporation | High accuracy 1588 timestamping over high speed multi lane distribution physical code sublayers |
| CN103647615B (zh) * | 2013-12-05 | 2016-05-25 | 华为技术有限公司 | 报文传输过程中延迟抖动消除方法及装置 |
| US9692563B2 (en) * | 2014-04-14 | 2017-06-27 | Cisco Technology, Inc. | Upstream contention measurement reporting and mitigation in DOCSIS remote PHY network environments |
| CN107528654B (zh) * | 2016-06-21 | 2020-06-05 | 中兴通讯股份有限公司 | 一种基于1588的时间同步方法及装置 |
| CN108880723B (zh) * | 2017-05-16 | 2020-12-11 | 深圳市中兴软件有限责任公司 | 一种时钟同步的方法和装置 |
| CN109687927B (zh) * | 2017-10-19 | 2020-07-07 | 深圳市中兴微电子技术有限公司 | 一种确定时间戳的方法、通信设备和通信系统 |
| US11153191B2 (en) * | 2018-01-19 | 2021-10-19 | Intel Corporation | Technologies for timestamping with error correction |
-
2018
- 2018-03-01 CN CN201810171133.3A patent/CN110224775B/zh active Active
-
2019
- 2019-02-27 JP JP2020545493A patent/JP6915168B2/ja active Active
- 2019-02-27 KR KR1020207027891A patent/KR102466081B1/ko active IP Right Grant
- 2019-02-27 EP EP19760407.7A patent/EP3748878A4/en active Pending
- 2019-02-27 WO PCT/CN2019/076243 patent/WO2019165965A1/zh unknown
- 2019-02-27 US US16/976,753 patent/US11476962B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160352500A1 (en) * | 2015-06-01 | 2016-12-01 | International Business Machines Corporation | Sub-nanosecond distributed clock synchronization using alignment marker in ethernet ieee 1588 protocol |
| US20170093757A1 (en) * | 2015-09-29 | 2017-03-30 | Ciena Corporation | Time transfer systems and methods over flexible ethernet |
Also Published As
| Publication number | Publication date |
|---|---|
| EP3748878A1 (en) | 2020-12-09 |
| US20200412469A1 (en) | 2020-12-31 |
| WO2019165965A1 (zh) | 2019-09-06 |
| CN110224775B (zh) | 2021-10-29 |
| EP3748878A4 (en) | 2021-04-07 |
| US11476962B2 (en) | 2022-10-18 |
| KR20200125977A (ko) | 2020-11-05 |
| JP6915168B2 (ja) | 2021-08-04 |
| CN110224775A (zh) | 2019-09-10 |
| JP2021509797A (ja) | 2021-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102466081B1 (ko) | 시간정보의 확정방법, 장치 및 설비 | |
| EP3319254B1 (en) | Method for data transmission, transmitter and receiver | |
| US10462471B2 (en) | Data processing method, communications device, and communications system | |
| US20180123714A1 (en) | Method, Device, and System for Sending and Receiving Code Block Data Stream | |
| US8971352B2 (en) | High accuracy 1588 timestamping over high speed multi lane distribution physical code sublayers | |
| CN107078931B (zh) | 发送方将帧串行传输到接收方的方法以及总线系统 | |
| KR20190112143A (ko) | 플렉시블 이더넷에서 데이터를 전송하는 방법 및 디바이스 | |
| US20160094312A1 (en) | Confirming Data Accuracy in a Distributed Control System | |
| CN109699199B (zh) | 一种报文处理的方法和网络设备 | |
| US8320412B2 (en) | Method, device and system for managing timestamp | |
| CN108155982B (zh) | 一种时间戳处理方法及设备 | |
| US11552871B2 (en) | Receive-side timestamp accuracy | |
| WO2019084732A1 (zh) | 时钟同步的方法和装置 | |
| CN107148760B (zh) | 将帧经由总线系统从发送器串行传输至至少一个接收器的方法和用于总线系统的参与站 | |
| CN111147181B (zh) | 业务发送方法、接收方法、装置及系统、存储介质 | |
| US20200288468A1 (en) | Data transmission method and device | |
| EP0503657A2 (en) | Pulse stuffing apparatus and method | |
| EP2288058B1 (en) | System and method for detection of multiple timing masters in a network | |
| Lu et al. | Improving the real-time performance of Ethernet for plant automation (EPA) based industrial networks | |
| CN107925557B (zh) | 用于数据流的速率适配版本的识别码字 | |
| US20230269015A1 (en) | Timestamping over media independent interfaces | |
| CN115801159A (zh) | 提高多种速率下phy层时间精度同步方法、装置、存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |