JP6915168B2

JP6915168B2 - 時間情報決定方法、装置及びデバイス

Info

Publication number: JP6915168B2
Application number: JP2020545493A
Authority: JP
Inventors: リーハー; シアリー
Original assignee: ZTE Corp
Current assignee: ZTE Corp
Priority date: 2018-03-01
Filing date: 2019-02-27
Publication date: 2021-08-04
Anticipated expiration: 2039-02-27
Also published as: WO2019165965A1; KR20200125977A; JP2021509797A; CN110224775B; EP3748878A4; EP3748878A1; CN110224775A; US11476962B2; US20200412469A1; KR102466081B1

Description

本願は、２０１８年３月１日に中国特許庁に提出された、出願番号を２０１８１０１７１１３３．３とする中国特許出願の優先権を主張し、当該出願のすべての内容を参照により本願に援用する。

本願は通信分野に関し、例えば、時間情報決定方法、装置、デバイス及び記憶媒体に関するものである。

超高精度時間周波数同期は、従来から基礎科学と技術追求の目標であり、その重要性はナビゲーション分野のみならず、基礎科学、天文観測、国防安全、通信、金融等の分野において体現されており、精密時報と同期にはいずれも広く重要な応用がある。

超高精度時間同期には異なる実現方式があり、もたらす精度とコストは同じではないが、アウトオブバンド方式とインバンド方式に大別される。

インバンド解決方式は時間信号がトラフィック伝達に随伴するというものであり、タイムスタンプ情報の取得をできるだけ物理層に近づける。帯域内タイムスタンプは、時間信号がトラフィックに追従するため、光モジュールへの依存が小さく、低コストであり、これは通信業界の傾向的な実現の方式であるが、通信製品インタフェースが複雑であって、より高速のトラフィックを伝達するために、ますます多くのデジタル分野の処理方法がインタフェースに応用されており、これらの要因は、より高精度な時間伝送の実現に大きな挑戦をもたらしている。

イーサネット１５８８プロトコルの実現は、メディアアクセス制御（ＭｅｄｉａＡｃｃｅｓｓＣｏｎｔｒｏｌ，ＭＡＣ）層で同期フレームヘッダを識別し、タイムスタンプ情報を記録することが多い。

しかし、異なるイーサネットインタフェースはレートが多く、ＭＡＣ層タイムスタンプを記録する前に、デジタルドメイン処理に大きな差異があり、リンククロックの引き込みの差、クロックドメインの変化、先入れ先出しキュー（ＦｉｒｓｔＩｎｐｕｔＦｉｒｓｔＯｕｔｐｕｔ，ＦＩＦＯ）の深さなどの要因により、不確定的な遅延が生じ、ひいてはシステムの精度に影響を及ぼす。

本開示の実施例では、イーサネットインタフェースが高精度の時間を得られる、時間情報の決定方法、装置、デバイス及び記憶媒体を提供する。

一実施例において、本開示の実施例では、周期性コードブロックの信号を検出し、前記周期性コードブロックのタイムスタンプを記録するステップと、
時間情報電文に適合する周期性コードブロックのタイムスタンプに基づいて、前記時間情報電文を送信する時間を決定し、前記時間情報電文のタイムスタンプを生成するステップと、を含む、時間情報の決定方法を提供する。

一実施例において、本開示の実施例では、周期性コードブロックの信号を検出し、前記周期性コードブロックのタイムスタンプを記録することと、
時間情報電文に適合する周期性コードブロックのタイムスタンプに基づいて、前記時間情報電文を受信する時間を決定することと、を含む、時間情報の決定方法を提供する。

一実施例において、本開示の実施例では、周期性コードブロックの信号を検出し、前記周期性コードブロックのタイムスタンプを記録するように構成された検出モジュールと、
時間情報電文に適合する周期性コードブロックのタイムスタンプに基づいて、前記時間情報電文を送信する時間を決定し、前記時間情報電文のタイムスタンプを生成するように構成された決定モジュールと、を含む、時間情報の決定装置を提供する。

一実施例において、本開示の実施例では、
プロセッサと、
前記プロセッサで実行可能なコマンドを記憶するように構成されたメモリと、
前記プロセッサの制御に従ってデータの送受信通信を行うように構成された伝送装置と、を含み、
前記プロセッサは、
周期性コードブロックの信号を検出し、前記周期性コードブロックのタイムスタンプを記録し、
時間情報電文に適合する周期性コードブロックのタイムスタンプに基づいて、前記時間情報電文を送信する時間を決定し、前記時間情報電文のタイムスタンプを生成するという操作を実行するように構成される、時間情報の決定デバイスを提供する。

一実施例において、本開示の実施例では、
周期性コードブロックの信号を検出し、前記周期性コードブロックのタイムスタンプを記録するように構成された検出モジュールと、
時間情報電文に適合する周期性コードブロックのタイムスタンプに基づいて、前記時間情報電文を受信する時間を決定するように構成された決定モジュールと、を含む、時間情報の決定装置を提供する。

一実施例において、本開示の実施例では、
プロセッサと、
前記プロセッサで実行可能なコマンドを記憶するように構成されたメモリと、
前記プロセッサの制御に従ってデータの送受信通信を行うように構成された伝送装置と、を含み、
前記プロセッサは、
周期性コードブロックの信号を検出し、前記周期性コードブロックのタイムスタンプを記録し、
時間情報電文に適合する周期性コードブロックのタイムスタンプに基づいて、前記時間情報電文を受信する時間を決定するという操作を実行するように構成される、時間情報の決定デバイスを提供する。

一実施例において、本開示の実施例では、コンピュータ実行可能なコマンドが記憶され、前記コンピュータ実行可能なコマンドがプロセッサで実行されるときに上記のいずれかの実施例に記載の方法を実現できる、コンピュータ読み取り可能な記憶媒体を提供する。

図面は、本開示の技術案を理解するために提供され、明細書の一部を構成し、本願の実施例と共に本開示の技術案を解釈するために用いられるものであって、本開示の技術案を限定するものではない。

時間同期の処理過程の模式図である。本開示の実施例による送信側に応用される時間情報の決定方法のフローチャートである。本開示の実施例による時間間隔変換の模式図である。本開示の実施例による受信側に応用される時間情報の決定方法のフローチャートである。アライメントコードブロックのフォーマット模式図である。本開示の応用例１における送信側の時間情報の決定方法のフローチャートである。本開示の応用例１における受信側の時間情報の決定方法のフローチャートである。本開示の応用例２における送信側の時間情報の決定方法を示すフローチャートである。本開示の応用例２における受信側の時間情報の決定方法を示すフローチャートである。本開示の実施例による送信側に応用される時間情報の決定装置の模式図である。本開示の実施例による時間情報の決定デバイスの構造模式図である。本開示の実施例による受信端に応用される時間情報の決定装置の模式図である。本開示の実施例による別の時間情報の決定デバイスの構造模式図である。

互いに矛盾しない限り、本願の実施例及び実施例における特徴は任意に互いに組み合わせることができる。

図面のフローチャートに示されるステップは、一連のコンピュータ実行可能なコマンドのようにコンピュータシステムで実行される。また、フローチャートには論理的な順序が示されているが、場合によっては、表示又は説明されているステップを、ここでのものとは異なる順序で実行してもよい。

分散システムでは、通常、１５８８プロトコルなどの精密時間プロトコル（ＰｒｅｃｉｓｉｏｎＴｉｍｅＰｒｏｔｏｃｏｌ，ＰＴＰ）を使用して、マスタクロックとスレーブクロックとの同期を実現する。相応に、使用する時間情報電文は、１５８８イベント電文を使用するのが一般的である。

システムの同期過程において、マスタクロックはＰＴＰ時間同期及び時間情報を周期的に発行し、スレーブクロックポートはマスタクロックポートから送信されたタイムスタンプ情報を受信し、システムはこの情報に基づいてマスタスレーブ回線時間遅延及びマスタスレーブ時間差を計算し、この時間差を用いて、スレーブクロックノード時間がマスタクロックノード時間と一致する周波数及び位相を維持するように、ローカルタイムを調整する。

図１に示されているように、時間同期の処理過程は次の通りである。

１．マスタクロックノード（Ｍａｓｔｅｒ）がスレーブクロックノード（Ｓｌａｖｅ）に同期電文（Ｓｙｎｃ）を送信し、送信時間Ｔ１をレジスタに書き込む。

２．スレーブクロックノード（Ｓｌａｖｅ）がこの同期電文を受信し、受信した時間Ｔ２を記憶する。

３．マスタクロックノード（Ｍａｓｔｅｒ）がスレーブクロックノード（Ｓｌａｖｅ）にフォロー電文（Ｆｏｌｌｏｗ＿Ｕｐ）を送信し、時間Ｔ１をフォローレポートに埋め込む。

４．スレーブクロックノードがマスタクロックノードに遅延要求電文（Ｄｅｌａｙ＿Ｒｅｑ）を送信し、タイムスタンプＴ３を埋め込む。

５．マスタクロックノードが遅延要求電文を受信して、時間Ｔ４を記憶する。

６．マスタクロックノードがＴ４を遅延応答電文（Ｄｅｌａｙ＿Ｒｅｑ）に埋め込み、スレーブクロックノードに送信する。

これら４つの時間（Ｔ１、Ｔ２、Ｔ３、Ｔ４）から、スレーブクロックノードとマスタクロックノードとの間の平均経路遅延（Ｄｅｌａｙ）及び時間オフセット（Ｏｆｆｓｅｔ）を計算することができる。

ここで、平均経路遅延は、
Ｄｅｌａｙ＝［（Ｔ２−Ｔ１）＋（Ｔ４−Ｔ３）］／２、
スレーブクロックノード（Ｓｌａｖｅ）、Ｄｅｌａｙ＋Ｏｆｆｓｅｔ＝Ｔ２−Ｔ１、
すると、スレーブクロックノード（Ｓｌａｖｅ）の時間オフセットＯｆｆｓｅｔ＝Ｔ２−Ｔ１−Ｄｅｌａｙとなる。

当該Ｏｆｆｓｅｔによりスレーブクロックノードのクロックを補正し、マスタスレーブ同期を実現する。

以上の説明から分かるように、これら４つの時間（Ｔ１、Ｔ２、Ｔ３、Ｔ４）が十分に正確でない場合、計算された平均経路遅延（Ｄｅｌａｙ）と時間オフセット（Ｏｆｆｓｅｔ）にも偏差が生じ、マスタスレーブ間の精密な同期ができなくなる。

本開示の実施例では、周期性コードブロックをタイムスタンプの基準として利用することにより、時間精度を向上することができるというものを提供する。

図２に示されているように、本開示実施例による時間情報の決定方法は、送信側に応用され、ステップ１１０及びステップ１２０を含む。

ステップ１１０では、周期性コードブロックの信号を検出し、前記周期性コードブロックのタイムスタンプを記録する。

本実施例において、送信側は時間情報電文を送信する側であり、図１を参照すると、マスタクロックノードであってもよく、スレーブクロックノードであってもよい。

一実施例において、前記周期性コードブロックは、リアルアライメントコードブロック（ＡｌｉｇｎｍｅｎｔＭａｒｋ，ＡＭ）又はバーチャルＡＭである。

ここで、２５Ｇイーサネット（２５ＧＥ）以上についてリードソロモン前方誤り訂正（ＲｅｅｄＳｏｌｏｍｏｎ−ＦｏｒｗａｒｄＥｒｒｏｒＣｏｒｒｅｃｔｉｏｎ，ＲＳ−ＦＥＣ）符号化やマルチチャネルのサービスでは、データストリーム内にＡＭが存在する。物理コード副層（ＰＣＳ）内にＡＭを挿入することにより、チャネル間のデータアライメントを実現できる。本実施例では、ＡＭを含むイーサネットインタフェースに対して、タイムスタンプの基準としてＡＭを利用することができる。

２５ＧＥ以下のデータストリームにＡＭがない場合について、本開示の実施例では、リアルなＡＭをシミュレートしてバーチャルＡＭを構築できる、つまり、ステップ１１０の前に、バーチャルＡＭを生成することをさらに含むというものを提供する。

本実施例で提供するバーチャルＡＭは仮想周期性コードとも呼ぶことができ、周期性のパルスを発生することでバーチャルＡＭを生成し、当該バーチャルＡＭの有効信号をデータと共にパラレルポートに送出し、パラレルポートにおいてこの信号を検出したときにパルスを発生してバーチャルＡＭのタイムスタンプを記録することができる。バーチャルＡＭを採用することで、２５ＧＥ以下のデータストリームにＡＭが無い場合、ＡＭを使用することができないという状況を解決しており、複数のレート下で周期性コードブロックをタイムスタンプ基準として使用することができ、異なるレートを統一させるという解決案を実現している。

一実施例において、前記バーチャルＡＭはリアルなＡＭと同様に周期性パルスであるが、その周期及び周波数は実際のＡＭと異なってもよく、必要に応じて設定してもよい。

一実施例では、複数チャネルの送信端について、時間基準となるＡＭは特定チャネルのＡＭであり、例えば、最もパワーの強いチャネルのＡＭである。

ステップ１２０では、時間情報電文に適合した周期性コードブロックのタイムスタンプに基づいて、前記時間情報電文を送信する時間を決定し、前記時間情報電文のタイムスタンプを生成する。

前記時間情報電文は、１５８８イベント電文、例えば、図１の同期電文（Ｓｙｎｃ）又は遅延要求電文（Ｄｅｌａｙ＿Ｒｅｑ）などであり得る。

一実施例において、前記時間情報電文に適合した周期性コードブロックは、前記時間情報電文の前に位置し、且つ前記時間情報電文に隣接する周期性コードブロック、つまり、前記時間情報電文の前の周期性コードブロックを含む。

一実施例において、前記の、時間情報電文に適合する周期性コードブロックのタイムスタンプに基づいて、前記時間情報電文を送信する時間を決定することは、前記時間情報電文が持つ識別子に基づいて、前記識別子と、前記時間情報電文に適合する周期性コードブロックとの間の時間間隔を決定することと、前記時間間隔及び、前記時間情報電文に適合する周期性コードブロックのタイムスタンプに基づいて、前記時間情報電文を送信する時間を決定することと、を含む。

時間情報電文が生成されるとき、同時に識別子も生成され、例えば、フレームスタートデリミタ（ＳｔａｒｔＦｒａｍｅＤｅｌｉｍｉｔｅｒ，ＳＦＤ）モードにおいて、前記識別子はＳＦＤの位置に位置してもよく、フレキシブルイーサネット（ＦｌｅｘＥｔｈｅｒｎｅｔ，ＦｌｅｘＥ）モードにおいて、前記識別子はオーバーヘッドヘッダの位置に位置してもよい。

ＳＦＤモードを例に挙げて説明すると、図３に示されているように、ＭＡＣ層は、媒体に依存しない１０ギガビットインタフェース（ｘｇｍｉｉ）で周期性コードブロック（ａｍ＿ｖｌｄ）と時間情報電文ＳＦＤとの間の間隔Ｍｂｉｔを検出し、これをシリアライザ／デシリアライザ（Ｓｅｒｉａｌｉｚｅｒ／Ｄｅｓｅｒｉａｌｉｚｅｒ，ＳｅｒＤｅｓ）パラレルポート上の間隔Ｎｕｉに換算することができ、ここでのｕｉは単位時間間隔（ＵｎｉｔＩｎｔｅｒｖａｌ）であり、周期性コードブロックのタイムスタンプに間隔Ｎを加えることにより、時間情報電文がパラレルポートにおいて出力される時間を得ることができ、パラレルポートの正確なタイムスタンプを形成することができる。

ここで、周期性コードブロック（ａｍ＿ｖｌｄ）と時間情報電文ＳＦＤとの間の間隔ＭｂｉｔをＳｅｒＤｅｓパラレルポート上の間隔Ｎｕｉに換算すると、次のように計算できる。

ＰＣＳエンコードの前に設けられ、１５８８ＳＦＤがＡＭの最初のブロックからｘ個の６４ビットブロック離れており、ＳＦＤが６４ブロックにおけるｙｂｉｔにある場合、

である。

ＭＡＣからＳｅｒＤｅｓまでは、以下のステップがありデータ間隔が変わり、ＰＣＳコードが前方訂正（ＥｒｒｏｒＣｏｒｒｅｃｔｉｏｎ，ＦＥＣ）コードを有するか否かによって、２つの状況に分けることができる。

１．ＦＥＣコードなし：
６４６６コードのみが存在する場合、各ブロックに２ｂｉｔの同期ヘッダを追加し、

である。

この場合、ｂｉｔとｕｉの変換関係により、ｌ_０ｂｉｔをＮｕｉに変換できる。

２．ＦＥＣコードあり：
（１）６４６６コード
各ブロックに２ｂｉｔの同期ヘッダを追加し、

である。

（２）ＦＥＣコード
上記３２ブロック毎を１組として、各ブロックの先頭ビットを削除し、さらに３２個の６５ｂデータの後に３２ｂｉｔのチェックビットを加える。よって、ＳＦＤとＡＭのビット数の差は、

である。

この場合、ｂｉｔとｕｉとの変換関係により、ｌ_１ビットをＮｕｉに変換することができる。

本実施例において、送信側は時間情報電文をキューにバッファリングして、チャネル連携伝送する識別子を生成し、ＳｅｒＤｅｓパラレルポートにおいてＡＭ信号が検出されたときにパルスを発生し、ＡＭのタイムスタンプを記録する。バッファに受信時間情報電文があれば、送信時間情報電文の識別子と１つ前のＡＭとの時間間隔を記録し、この間隔をパラレルポートにおいて送信する場合の間隔に換算してＡＭタイムスタンプに補完し、前記時間情報電文に対応するフォロー電文に書き込み、バッファにおける対応する電文を消去する。

誤検出を防止するために、時間情報電文と周期性コードブロックの間隔を制御し、送信待ち時間情報電文と、適合する周期性コードブロックとの間の時間間隔が所定閾値より大きいと確定すると、前記送信待ち時間情報電文を破棄する。この方式により、照合エラーを招く恐れがなくなり、時間精度がさらに向上する。

一実施例において、前記所定閾値は前記周期性コードブロックの周期の１／８である。

一実施例において、ステップ１２０の後に、
前記時間情報電文のタイムスタンプを前記時間情報電文に対応するフォロー電文に書き込み、受信側に送信することをさらに含む。

図１を参照すると、時間Ｔ１はフォロー電文によってスレーブクロックノードに送信される。

本開示の実施例では、周期性コードブロックをタイムスタンプの基準として利用することにより、不確定的な遅延要因を回避し、時間精度を効果的に向上させることができ、例えば、１００Ｇサブｎｓレベルの精度を達成することができる。

図４に示されているように、本開示の実施例の時間情報の決定方法は、受信側に適用され、ステップ２１０及びステップ２２０を含む。

ステップ２１０では、周期性コードブロックの信号を検出し、周期性コードブロックのタイムスタンプを記録する。

本実施例において、受信側は、時間情報電文を受信する側であり、図１を参照すると、スレーブクロックノードであってもよく、マスタクロックノードであってもよい。

一実施例において、前記周期性コードブロックはリアルＡＭ又はバーチャルＡＭである。つまり、前記周期性コードブロックはＡＭであり、前記ＡＭは、リアルＡＭとバーチャルＡＭとを含む。

ここで、本実施例において、タイムスタンプ基準として用いるＡＭは、送信側から受信したＡＭであり、つまり、送信側と受信側は同一のタイムスタンプ基準を採用する。

ＡＭコードを含むイーサネットインタフェースは、ＡＭをタイムスタンプ基準として利用できる。

周期性コードブロックがＡＭである場合、ステップ２１０は、
送信側が送信したデータを受信し、前記データ内のＡＭの信号を検出して識別し、識別に成功すれば前記ＡＭのタイムスタンプを記録し、
識別に失敗した場合は、前記ＡＭに対応するカウンタタイムスタンプをＡＭのタイムスタンプとして記録することを含んでよい。

前記の、前記データ内のＡＭの信号を検出して識別することは、
前記データ内のＡＭの信号を検索し、連続する２つの周期の各々において、前記データ内のＡＭの位置にて前記ＡＭが識別されれば識別成功と判断し、そうでなければ識別失敗と判断することをさらに含んでよく、前記周期はＡＭの周期である。

ここで、ＡＭ識別が失敗して周期性コードブロックのタイムスタンプが得られなくなるという状況を回避するために、本実施例では、カウンタタイムスタンプを用いてＡＭのタイムススタンプを模擬するというものを提供し、前記データ内のＡＭが識別される度に、カウンタを起動又は再起動し、前記カウンタはＡＭの周期に従ってカウンタタイムスタンプを生成する。よって、受信側はＡＭ識別が失敗した場合でもカウンタタイムスタンプからＡＭのタイムスタンプを模擬したものを得ることができ、タイムスタンプ基準が失われるという状況の発生を回避できる。

ＡＭコードを含まないイーサネットインタフェースの場合、前記周期性コードブロックはバーチャルＡＭである。

一実施例において、ステップ２１０の前に、
前記バーチャルＡＭを生成することをさらに含む。

ここで、送信側と同様に、ＳｅｒＤｅｓパラレルポート入力部分に周期性仮想信号を生成し、バーチャルＡＭの信号とし、タイムスタンプを生成する。

ステップ２２０では、時間情報電文に適合する周期性コードブロックのタイムスタンプに基づいて、前記時間情報電文を受信する時間を決定する。

一実施例において、前記時間情報電文に適合する周期性コードブロックは、前記時間情報電文の前に位置し、且つ前記時間情報電文に隣接する周期性コードブロック、すなわち、前記時間情報電文の前の周期性コードブロックを含む。

一実施例において、前記の、時間情報電文に適合する周期性コードブロックのタイムスタンプに基づいて、前記時間情報電文を受信する時間を決定することは、
前記時間情報電文が持つ識別子に基づいて、前記識別子と、前記時間情報電文に適合する周期性コードブロックとの間の時間間隔を決定することと、前記時間間隔及び、前記時間情報電文に適合する周期性コードブロックのタイムスタンプに基づいて、前記時間情報電文を受信する時間を決定することと、を含む。

一実施例において、前記識別子は、フレームスタートデリミタＳＦＤ又はオーバーヘッドヘッダの位置に位置する。

ここで、周期性コードブロックがＡＭである場合、受信したイベント電文の１つ前のＡＭコードのタイムスタンプを電文タイムスタンプとして識別子を生成し、ＳＦＤモードでは、識別子がＭＡＣのＳＦＤ生成位置に伝送され、ＦｌｅｘＥモードでは、識別子が伝送するオーバーヘッドヘッダの位置にＡＭと識別子との間隔を記録し、この間隔をＳｅｒＤｅｓパラレルポートにおいて受信するときの間隔に換算してＡＭコードタイムスタンプに補完し、時間情報電文のパラレルポートにおける正確なタイムスタンプを生成する。

周期性コードブロックがバーチャルＡＭの場合，ＳｅｒＤｅｓパラレルポート入力部分にバーチャルＡＭの信号を生成し，バーチャルＡＭに基づいてタイムスタンプを生成する。識別子を生成し、ＳＦＤモードでは識別子がＭＡＣのＳＦＤ生成位置に伝送され、ＦｌｅｘＥモードでは識別子が伝送するオーバーヘッドヘッダの位置に、バーチャルＡＭと識別子との間隔を記録し、既知の変換関係に基づき、この間隔をＳｅｒＤｅｓパラレルポートにおいて受信するときの間隔に換算して、バーチャルＡＭタイムスタンプに補完し、時間情報電文のパラレルポートにおける正確なタイムスタンプを生成する。

以下、応用例をもって説明する。

応用例において、時間情報電文が１５８８イベント電文である場合を例に挙げて説明する。超高精度時間同期では、周期的に生成されるアライメントコードであるＡＭ等の周期性コードブロックを基準面とする。ポートにリアルＡＭが存在しない場合、バーチャルＡＭコードが構築される。

応用例１
１００ＧＥイーサネットモデルを例とすると、１００ＧはＡＭコード付きのイーサネットインタフェースであり、ＡＭコードを有する他のイーサネットポートは同一の方法を用いる。

ＰＣＳ機能は次の通りである。

送信方向：６４／６６Ｂ符号化、スクランブリングコード、ブロック（ＢＬＯＣＫ）配信、ＡＭコード挿入。

受信方向：６６Ｂブロック（ＢＬＯＣＫ）同期、ＰＣＳチャネル（ｌａｎｅ）ＡＭコードロック（ＬＯＣＫ）、ｌａｎｅ並べ替え、ＡＭコード削除、デスクランブル、６４／６６Ｂ復号。

受信側ｌａｎｅの並べ替えのために、ブロック分配モジュールの後に各ｌａｎｅチャネルに６６ｂｉｔのＡＭを周期的に挿入する。ＡＭはスクランブルをかける。ｌａｎｅ毎に、１６３８４個６６ｂｉｔブロックあたり、ＡＭが１つ挿入される。

ＡＭフレームフォーマットは、同期ヘッダ＋Ｍ０／Ｍ１／Ｍ２、Ｍ４／Ｍ５／Ｍ６、ＢＩＰ３／ＢＩＰ７からなり、直流（ＤｉｒｅｃｔＣｕｒｒｅｎｔ，ＤＣ）のバランスをとるために、Ｍ４／Ｍ５／Ｍ６はＭ０／Ｍ１／Ｍ２のビット毎に反転する。ＢＩＰ７はＢＩＰ３のビット反転である。ＡＭフォーマットは図５を参照されたい。

符号化及びスクランブル処理されたデータストリームは、６６ｂｉｔｓブロック単位でポーリング方式により複数の仮想チャネルに振り分けられる。データストリームの再構築はアライメントコードに依存する。

送信側：
送信側は、ＡＭタイムスタンプモードのオン又はオフを設定することができる。

ＡＭタイムスタンプモードオンの設定を例とすると、図６に示されているように、正確な時間情報の決定方法は、次のステップを含む。

ステップ３０１：１５８８イベント電文を生成する。

ここで、ＭＡＣ層において１５８８イベント電文を生成する。

ステップ３０２：識別子を生成してチャネル連携伝送する。

ここで、１５８８イベント電文生成時に、タイムスタンプ処理を行う１５８８イベント電文について、そのヘッダがあるＢＬＯＣＫを識別子で識別する。

ステップ３０３：ＳｅｒＤｅｓパラレルポートにおいてＡＭ信号が検出され、ＡＭタイムスタンプを生成する。

ＳｅｒＤｅｓパラレルポートにおいてＡＭ信号が検出されたときにパルスが発生し、ＡＭのタイムスタンプが記録される。

ステップ３０４：１５８８イベント電文とＡＭとの間隔が所定閾値よりも大きいか否かを判断し、閾値よりも大きい場合ステップ３０５を実行し、そうでなければステップ３０６を実行する。

ここで、識別子はチャネル連携伝送され、チャネル連携で識別子が伝送されるときは符号化の影響を受けず、ＰＣＳ層と物理媒体連結サブ層（ＰｈｙｓｉｃａｌＭｅｄｉｕｍＡｔｔａｃｈｍｅｎｔｓｕｂｌａｙｅｒ，ＰＭＡ）との境界に伝達された場合、誤採取を避けるために、１５８８イベント電文とＡＭとの間隔を制御し、当該１５８８イベント電文と１つ前のＡＭとの間隔が所定閾値よりも大きいか否かを判断する。

所定閾値は配置可能で、ＡＭ固有周期の１／８を配置量とすることができる。

ステップ３０５：１５８８イベント電文を破棄する。

ここで、次のＡＭ再送パケットを待ち、次の同タイプのイベント電文が送られてきた場合には、バッファを消去して、当該１５８８イベント電文を破棄する。

ステップ３０６：識別子と１つ前のＡＭとの時間間隔を計算する。

識別子（現在のＢＬＯＣＫカウント値）と１つ前のＡＭコードの時間間隔を記録する。

ステップ３０７：パラレルポートの時間間隔を推定する。

ＢＬＯＣＫカウンタ値をＡＭタイムスタンプに補完し、ＡＭと基準生成タイムスタンププレーンとの間隔を算出し、この間隔をＳｅｒＤｅｓパラレルポートまでの時間間隔に換算する。

ステップ３０８：新たなタイムスタンプを生成する。

ここで、ＳｅｒＤｅｓパラレルポートの時間間隔は、ＡＭタイムスタンプに補完され、時間情報電文のパラレルポートにおける正確なタイムスタンプを生成する。当該タイムスタンプを、対応する１５８８イベント電文（フォロー電文）に書き込み、バッファにおける対応するイベント電文を消去する。

受信側：
図７に示されているように、受信側で正確な時間情報を決定する方法は、次のステップを含む。

ステップ４０１：データストリームを受信する。

ここで、受信側は、相手端受信信号に基づいて、伝送時間のあるチャネルを特定する。

ステップ４０２：ＡＭを識別し、識別が成功した場合はステップ４０３を実行し、識別が失敗した場合はステップ４０４を実行する。

ここで、伝送時間のあるチャネルのＡＭを検索し、１６３８４個のコードブロックの有効ビートを１周期とし、２つの連続する周期の各々の対応位置においてＡＭが検出されて正確に識別された場合は、現在のチャネルＡＭ識別に成功したと見なし、そうでなければ識別失敗と見なす。

識別に成功した後は再検処理を継続し、ＡＭがＮ回連続してすべて不正確であると判断した場合には、当該ルートＡＭは識別できないものと判断して、新たなＡＭ検索処理を再開する。Ｎは２以上の整数である。

ステップ４０３：ＡＭタイムスタンプを取得し、ステップ４０５を実行する。

ここで、伝送時間のあるチャネル内のすべてのＡＭに対してタイムスタンプを記録する。

ステップ４０４：カウンタタイムスタンプをＡＭタイムスタンプとする。

ＡＭコードを受信する度にカウンタを起動し、カウンタがＡＭコード周期数をカウントするとカウンタタイムスタンプを生成し、イベント電文を受信したときにＡＭコードを受信しなかった場合、カウンタタイムスタンプをＡＭタイムスタンプとして使用し、ＡＭを再受信したときにカウンタはリセットされて再カウントする。

ステップ４０５：１５８８イベント電文を取得し、識別子を生成する。

ステップ４０６：識別子をチャネル連携伝送する。

ＳＦＤモードでは、識別子がＭＡＣのＳＦＤ生成位置に伝送され、ＦｌｅｘＥモードでは識別子が伝送するオーバーヘッドヘッダの位置である。

ステップ４０７：時差を推定する。

ＡＭと１５８８のイベント電文との間隔をＭＡＣで記録し、この間隔をＳｅｒＤｅｓパラレルポートにおいて受信するときの間隔に換算する。

ステップ４０８：時差補完タイムスタンプを推定する。

時差を対応するＡＭタイムスタンプに補完して、対応イベント電文に挿入する。

応用例２

ＡＭコードを持たない１０ＧＥイーサネットモデルを例とすると、１０ＧはＡＭコードを持たないイーサネットインタフェースであり、ＡＭコードを持たない他のイーサネットポートは同一の方法を用いる。

送信側：
図８に示されているように、正確な時間情報の決定方法は、次のステップを含む。

ステップ５０１：バーチャルＡＭを生成する。

ＭＡＣ層において８１９２０個６４ｂ周期でバーチャルＡＭを生成し、有効なＡＭ信号をデータと共にＰＣＳに送信する。

ステップ５０２：１５８８イベント電文を生成する。

１５８８イベント電文を先入れ先出しキュー形式にバッファリングし、バッファの深さはイベント電文の種類ごとに１つである。

ステップ５０３：識別子を生成してチャネル連携伝送する。

ステップ５０４：ＳｅｒＤｅｓパラレルポートにおいてバーチャルＡＭ信号が検出され、バーチャルＡＭタイムスタンプを生成する。

ここで、ＰＣＳは、バーチャルＡＭ信号をＳｅｒＤｅｓパラレルポートに出力し、パラレルポートにおいてこの信号を検出するとパルスを発生し、バーチャルＡＭのタイムスタンプを記録する。

ステップ５０５：１５８８イベント電文とバーチャルＡＭの間隔が所定閾値より大きいかどうかを判断し、そうであればステップ５０６を実行し、そうでなければステップ５０７を実行する。

ここで、識別子はチャネル連携伝送され、チャネル連携で識別子が伝送されるときは符号化の影響を受けず、ＰＣＳ層とＰＭＡ層との境界に伝達された場合、誤採取を避けるために、１５８８イベント電文とバーチャルＡＭとの間隔を制御し、当該１５８８イベント電文と１つ前のバーチャルＡＭとの間隔が所定閾値よりも大きいか否かを判断する。

所定閾値は配置可能であり、ＡＭ固有周期の１／８を配置量とすることができる。

ステップ５０６：１５８８イベント電文を破棄する。

ステップ５０７：識別子と１つ前のバーチャルＡＭとの時間間隔を計算する。

ＭＡＣは、イベント電文を送信する識別子と、１つ前のバーチャルＡＭとの時間間隔を記録する。

ステップ５０８：パラレルポートの時間間隔を推定する。

イベント電文を送信する識別子と１つ前のバーチャルＡＭとの時間間隔を、ＳｅｒＤｅｓパラレルポートにおいて送信するときの間隔に変換する。

ステップ５０９：新たなタイムスタンプを生成する。

ここで、ＳｅｒＤｅｓパラレルポートの時間間隔は、ＡＭタイムスタンプに補完され、１５８８イベント電文のパラレルポートにおける正確なタイムスタンプを生成する。当該タイムスタンプを、対応する１５８８イベント電文（フォロー電文）に書き込み、バッファにおける対応するイベント電文を消去する。

受信側：
図９に示されているように、受信側で正確な時間情報を決定する方法は以下のステップを含む。

ステップ６０１：バーチャルＡＭを生成する。

ここで、送信側と同様に、ＳｅｒＤｅｓパラレルポート入力部分に８１９２０個６６ｂ周期でバーチャルＡＭ信号を生成する。

ステップ６０２：データストリームを受信する。

ここで、受信側は、相手側から信号を受信する。

ステップ６０３：バーチャルＡＭタイムスタンプを取得する。

ＰＴＰによりバーチャルＡＭにタイムスタンプを刻む。バーチャルＡＭをＰＣＳに送信して、ＰＣＳはデータと共にＭＡＣに伝送される。

ステップ６０４：１５８８イベント電文を取得し、識別子を生成する。

ステップ６０５：識別子はチャネル連携伝送される。

ステップ６０６：時差を推定する。

バーチャルＡＭと１５８８イベント電文との間の間隔をＭＡＣで記録し、この間隔をＳｅｒＤｅｓパラレルポートにおいて受信するときの間隔に換算する。

ステップ６０７：時差補完タイムスタンプを推定する。

時差を対応するバーチャルＡＭタイムスタンプに補完して、対応するイベント電文に挿入する。

本開示の実施例では、上記実施例及び実施形態を実現する、送信側に応用される時間情報の決定装置をさらに提供し、既に説明した内容については改めて言及しない。以下にて使用する用語の「モジュール」は、所定機能を実現できるソフトウェア及び／又はハードウェアの組み合わせである。下記実施例で説明する装置はソフトウェアによって実現できるが、ハードウェア、またはソフトウェアとハードウェアとの組み合わせによって実現することも可能であり且つ考慮できる。

図１０に示されているように、本開示の実施例による時間情報の判定装置は、
周期性コードブロックの信号を検出し、前記周期性コードブロックのタイムスタンプを記録するように構成された第１検出モジュール７１と、
時間情報電文に適合する周期性コードブロックのタイムスタンプに基づいて、前記時間情報電文を送信する時間を決定し、前記時間情報電文のタイムスタンプを生成するように構成された第１決定モジュール７２と、を含む。

一実施例において、前記周期性コードブロックは、リアルアライメントコードブロック又はバーチャルアライメントコードブロックである。

一実施例において、前記装置は、
前記バーチャルアライメントコードブロックを生成するように構成された第１生成モジュールをさらに含む。

一実施例において、前記第１決定モジュール７２は、前記時間情報電文が持つ識別子に基づいて、前記識別子と、前記時間情報電文に適合する周期性コードブロックとの間の時間間隔を決定し、前記時間間隔及び、前記時間情報電文に適合する周期性コードブロックのタイムスタンプに基づいて、前記時間情報電文を送信する時間を決定するように構成される。

一実施例において、前記装置は、
送信待ち時間情報電文と、適合する周期性コードブロックとの間の時間間隔が所定閾値より大きいと確定すると、前記送信待ち時間情報電文を破棄するように構成された破棄モジュールをさらに含む。

本開示の実施例は、時間情報の決定デバイスをさらに提供し、図１１に示されているように、
第１プロセッサ１１１０と、
前記プロセッサで実行可能なコマンドを記憶するように構成された第１メモリ１１２０と、
前記プロセッサの制御に従ってデータの送受信通信を行う第１伝送装置１１３０と、を含み、
第１プロセッサ１１１０は、
周期性コードブロックの信号を検出し、前記周期性コードブロックのタイムスタンプを記録し、
時間情報電文に適合する周期性コードブロックのタイムスタンプに基づいて、前記時間情報電文を送信する時間を決定し、前記時間情報電文のタイムスタンプを生成するという操作を実行するように構成される。

本開示の実施例では、上記実施例及び実施の形態を実現する、受信側に応用される時間情報の決定装置をさらに提供し、既に説明した内容については改めて言及しない。以下にて使用する用語の「モジュール」は、所定機能を実現できるソフトウェア及び／又はハードウェアの組み合わせである。下記実施例で説明する装置は、ソフトウェアによって実現できるが、ハードウェア、またはソフトウェアとハードウェアとの組み合わせによって実現することも可能でありかつ考慮できる。

図１２に示されているように、本開示の実施例による時間情報の決定装置は、
周期性コードブロックの信号を検出し、前記周期性コードブロックのタイムスタンプを記録するように構成された第２検出モジュール８１と、
時間情報電文に適合する周期性コードブロックのタイムスタンプに基づいて、前記時間情報電文を受信する時間を決定するように構成された第２検出モジュール８２と、を含む。
一実施例において、前記周期性コードブロックはアライメントコードブロックであり、前記第２検出モジュール８１は、
送信側が送信したデータを受信し、前記データ内のアライメントコードブロックの信号を検出して識別し、識別成功であれば前記アライメントコードブロックのタイムスタンプを記録するように構成される。

一実施例において、前記周期性コードブロックはアライメントコードブロックであり、前記第２検出モジュール８１は、
送信側が送信したデータを受信し、前記データ内のアライメントコードブロックの信号を検出して識別し、識別失敗であれば前記アライメントコードブロックに対応するカウンタタイムスタンプをアライメントコードブロックのタイムスタンプとするとともに記録するように構成される。

一実施例において、前記第２検出モジュール８１は、
前記データ内のアライメントコードブロックの信号を検索し、連続する２つの周期の各々において、前記データ内のアライメントコードブロックの位置にて前記アライメントコードブロックが識別されれば識別成功と判断し、そうでなければ識別失敗と判断するように構成され、前記周期は前記アライメントコードブロックの周期である。

一実施例において、前記装置は、
前記第２検出モジュールで前記データ内のアライメントコードブロックが識別される度に、カウンタを起動又は再起動し、前記カウンタが前記アライメントコードブロックの周期に従ってカウンタタイムスタンプを生成するように構成されたカウンタモジュールをさらに含む。

一実施例において、前記周期性コードブロックがバーチャルアライメントコードブロックである場合、前記装置は、
前記バーチャルアライメントコードブロックを生成するように構成された第２生成モジュールをさらに含む。

一実施例において、第２決定モジュール８２は、
前記時間情報電文が持つ識別子に基づいて、前記識別子と、前記時間情報電文に適合する周期性コードブロックとの間の時間間隔を決定し、前記時間間隔及び、前記時間情報電文に適合する周期性コードブロックのタイムスタンプに基づいて、前記時間情報電文を受信する時間を決定するように構成される。

本開示の実施例は、時間情報の決定デバイスをさらに提供し、図１３に示されているように、
第２プロセッサ１３１０と、
前記プロセッサで実行可能なコマンドを記憶するように構成された第２メモリ１３２０と、
前記プロセッサの制御に従ってデータの送受信通信を行うように構成された第２伝送装置１１３０と、を含み、
前記第２伝送装置１３３０は、
周期性コードブロックの信号を検出し、前記周期性コードブロックのタイムスタンプを記録し、
時間情報電文に適合する周期性コードブロックのタイムスタンプに基づいて、前記時間情報電文を受信する時間を決定するという操作を実行するように構成される。

本開示の実施例は、送信側に応用される時間情報の決定方法を実行するためのコンピュータ実行可能なコマンドが記憶されたコンピュータ読み取り可能な記憶媒体をさらに提供する。

本開示の実施例は、受信側に応用される時間情報の決定方法を実行するためのコンピュータ実行可能なコマンドが記憶されたコンピュータ読み取り可能な記憶媒体をさらに提供する。

本実施例において、上記記憶媒体には、汎用シリアルバスフラッシュディスク（ＵｎｉｖｅｒｓａｌＳｅｒｉａｌＢｕｓＦｌａｓｈＤｉｓｋ，ＵＳＢフラッシュドライブ）、読み出し専用メモリ（Ｒｅａｄ−ＯｎｌｙＭｅｍｏｒｙ，ＲＯＭ）、ランダムアクセスメモリ（ＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ，ＲＡＭ）、ポータブルハードディスク、磁気ディスク、光ディスクなど、プログラムコードを記憶できる各種の媒体が含まれるが、これらに限定されない。

上述した本開示実施例のモジュールまたはステップは汎用の演算装置によって実現でき、これらは単一の演算装置に集積すること、または、複数の演算装置からなるネットワークに設けることができ、一実施例において、これらは演算装置が実行可能なプログラムコードによって実現できるため、これらを記憶装置に記憶して、演算装置によって実行することができる。さらにある状況下においては、表示又は説明されているステップをここでのものとは異なる順序で実行することができ、或いはこれらを集積回路モジュールとしてそれぞれ作ることができ、或いはこれらにおける複数のモジュールまたはステップを単一の集積回路モジュールとして作ることによって実現できるということは明らかである。よって、本開示の実施例は如何なる特定のハードウェアとソフトウェアとの組み合わせにも限定されない。

Claims

周期性コードブロックの信号を検出し、前記周期性コードブロックのタイムスタンプを記録するステップと、
時間情報電文に適合する周期性コードブロックのタイムスタンプに基づいて、前記時間情報電文を送信する時間を決定し、前記時間情報電文のタイムスタンプを生成するステップと、を含み、
前記周期性コードブロックは、リアルアライメントコードブロック又はバーチャルアライメントコードブロックである時間情報の決定方法。
前記周期性コードブロックがバーチャルアライメントコードブロックである場合、周期性コードブロックの信号を検出し、前記周期性コードブロックのタイムスタンプを記録する前記ステップの前に
前記バーチャルアライメントコードブロックを生成することをさらに含む、請求項１に記載の方法。
前記時間情報電文に適合する周期性コードブロックは、前記時間情報電文の前に位置し、且つ前記時間情報電文に隣接する周期性コードブロックを含む、請求項１に記載の方法。
前記の、時間情報電文に適合する周期性コードブロックのタイムスタンプに基づいて、前記時間情報電文を送信する時間を決定することは、
前記時間情報電文が持つ識別子に基づいて、前記識別子と、前記時間情報電文に適合する周期性コードブロックとの間の時間間隔を決定することと、
前記時間間隔及び、前記時間情報電文に適合する周期性コードブロックのタイムスタンプに基づいて、前記時間情報電文を送信する時間を決定することと、を含み、
前記識別子は、フレームスタートデリミタＳＦＤ又はオーバーヘッドヘッダの位置に位置する、請求項１から３のいずれか一項に記載の方法。
前記の、前記周期性コードブロックのタイムスタンプを記録することの後に、
送信待ち時間情報電文と、適合する周期性コードブロックとの間の時間間隔が所定閾値より大きいとの決定に応答して、前記送信待ち時間情報電文を破棄することをさらに含み、
前記所定閾値は前記周期性コードブロックの周期の１／８である、請求項１に記載の方法。
周期性コードブロックの信号を検出し、前記周期性コードブロックのタイムスタンプを記録することと、
時間情報電文に適合する周期性コードブロックのタイムスタンプに基づいて、前記時間情報電文を受信する時間を決定することと、を含み、
前記周期性コードブロックは、リアルアライメントコードブロック又はバーチャルアライメントコードブロックである時間情報の決定方法。
前記周期性コードブロックはアライメントコードブロックであり、
前記の、周期性コードブロックの信号を検出し、前記周期性コードブロックのタイムスタンプを記録することは、
送信側が送信したデータを受信し、前記データ内のアライメントコードブロックの信号を検出して前記アライメントコードブロックを識別することと、
識別成功との結果に応答して、前記アライメントコードブロックのタイムスタンプを記録することと、
識別失敗との結果に応答して、前記アライメントコードブロックに対応するカウンタタイムスタンプをアライメントコードブロックのタイムスタンプとするとともに前記タイムスタンプを記録することと、を含む、請求項６に記載の方法。
前記の、前記データ内のアライメントコードブロックの信号を検出して前記アライメントコードブロックを識別することは、
前記データ内のアライメントコードブロックの信号を検索し、
連続する２つの周期の各々において、前記データ内のアライメントコードブロックの位置にて前記アライメントコードブロックが識別されたことに応答して、識別成功と判断し、
連続する２つの周期における少なくとも１つの周期において、前記データ内のアライメントコードブロックの位置にて前記アライメントコードブロックが識別されなかったことに応答して、識別失敗と判断することを含み、
前記周期は前記アライメントコードブロックの周期である、請求項７に記載の方法。
前記データ内のアライメントコードブロックが識別される度に、カウンタを起動又は再起動し、前記カウンタは前記アライメントコードブロックの周期に従ってカウンタタイムスタンプを生成することをさらに含む、請求項７に記載の方法。
前記時間情報電文に適合する周期性コードブロックは、前記時間情報電文の前に位置し、且つ前記時間情報電文に隣接する周期性コードブロックを含む、請求項６に記載の方法。
前記の、時間情報電文に適合する周期性コードブロックのタイムスタンプに基づいて、前記時間情報電文を受信する時間を決定することは、
前記時間情報電文が持つ識別子に基づいて、前記識別子と、前記時間情報電文に適合する周期性コードブロックとの間の時間間隔を決定することと、
前記時間間隔及び、前記時間情報電文に適合する周期性コードブロックのタイムスタンプに基づいて、前記時間情報電文を受信する時間を決定することと、を含み、
前記識別子はフレームスタートデリミタＳＦＤ又はオーバーヘッドヘッダの位置に位置する、請求項６から１０のいずれか一項に記載の方法。
周期性コードブロックの信号を検出し、前記周期性コードブロックのタイムスタンプを記録するように構成された検出モジュールと、
時間情報電文に適合する周期性コードブロックのタイムスタンプに基づいて、前記時間情報電文を送信する時間を決定し、前記時間情報電文のタイムスタンプを生成するように構成された決定モジュールと、を含み、
前記周期性コードブロックは、リアルアライメントコードブロック又はバーチャルアライメントコードブロックである時間情報の決定装置。
周期性コードブロックの信号を検出し、前記周期性コードブロックのタイムスタンプを記録するように構成された検出モジュールと、
時間情報電文に適合する周期性コードブロックのタイムスタンプに基づいて、前記時間情報電文を受信する時間を決定するように構成された決定モジュールと、を含み、
前記周期性コードブロックは、リアルアライメントコードブロック又はバーチャルアライメントコードブロックである時間情報の決定装置。
プロセッサと、
請求項１から５又は６から１１のいずれか一項に記載の方法に含まれる各ステップを前記プロセッサに実行させるコマンドを記憶するように構成されたメモリと、
前記プロセッサの制御に従ってデータの送受信通信を行うように構成された伝送装置と、を含み、
前記プロセッサは、前記コマンドを実行するように構成される、時間情報の決定デバイス。
請求項１から５又は６から１１のいずれか一項に記載の方法に含まれる各ステップをプロセッサに実行させるコマンドが記憶された、コンピュータ読み取り可能な記憶媒体。