CN107919295A - 一种检测接触孔底部钨栓缺失缺陷的方法 - Google Patents

一种检测接触孔底部钨栓缺失缺陷的方法 Download PDF

Info

Publication number
CN107919295A
CN107919295A CN201711132944.4A CN201711132944A CN107919295A CN 107919295 A CN107919295 A CN 107919295A CN 201711132944 A CN201711132944 A CN 201711132944A CN 107919295 A CN107919295 A CN 107919295A
Authority
CN
China
Prior art keywords
layer
dielectric layer
method described
interlayer dielectric
detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711132944.4A
Other languages
English (en)
Other versions
CN107919295B (zh
Inventor
范荣伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201711132944.4A priority Critical patent/CN107919295B/zh
Publication of CN107919295A publication Critical patent/CN107919295A/zh
Application granted granted Critical
Publication of CN107919295B publication Critical patent/CN107919295B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种检测接触孔底部钨栓缺失缺陷的方法，应用于半导体检测阶段，其中，包括以下步骤：对一晶圆进行离子注入，形成阱区；在所述晶圆表面生长一金属硅化物层；在所述金属硅化物表面形成一层间介质层，在所述层间介质层内形成钨栓；使用一检测机台对所述晶圆进行缺陷检测。有益效果：通过建立陷检测结构与对应的工艺流程，并调试对应的电子束扫描条件，建立针对以上问题的在线监控数据指标，从而为良率提升和产品研发做出贡献。

Description

一种检测接触孔底部钨栓缺失缺陷的方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种检测接触孔底部钨栓缺失缺陷的方法。
背景技术
随着集成电路工艺的发展，半导体工艺器件尺寸不断微缩，接触孔的填充越来越成为制约产品良率的关键工艺步骤。在28nm产品研发过程中，接触孔底部钨缺失缺陷会导致严重的良率损失，这成为了制约28nm产品良率提升的技术瓶颈。缺失缺陷位置在扫描电子显微镜(scanning electron microscope，SEM)下的图像如图1所示，缺失缺陷位置在透射电子显微镜(Transmission electron microscope，TEM)下的图像如图2所示。
这一缺陷在常规条件下，由于缺陷位于钨栓底部，光学扫描无法检测；同时底部金属粘结层生长正常，可以使电子导通，受到电子束扫描极限能力以及各方面因素的制约，很难建立有效的缺陷监控方法，尤其是当接触孔关键尺寸(CD)较大时尤为如此。
发明内容
针对上述问题，本发明提供了一种检测接触孔底部钨栓缺失缺陷的方法，应用于半导体检测阶段，其中，包括以下步骤：
步骤S1、对一晶圆进行离子注入，形成阱区；
步骤S2、在所述晶圆表面生长一金属硅化物层；
步骤S3、在所述金属硅化物表面形成一层间介质层，在所述层间介质层内形成钨栓；
步骤S4、使用一检测机台对所述晶圆进行缺陷检测。
其中，所述步骤S1中所述离子注入方式为N-well/P-SD或N-well/N-SD或P-well/P-SD。
其中，所述步骤S1中所述离子注入无需使用光罩。
其中，所述步骤S1中对所述晶圆处理的关键工艺及尺寸均模拟被检测产品的6TSRAM结构特征。
其中，所述步骤S3中对所述晶圆处理的关键工艺及尺寸均模拟被检测产品的6TSRAM结构特征。
其中，所述关键工艺及尺寸包括离子注入、硅化镍工艺及接触孔尺寸。
其中，所述步骤S3包括以下分步骤：
步骤S31、于所述金属硅化物层表面淀积一层间介质层；
步骤S32、于所述层间介质层表面淀积一掩膜层，图案化所述掩膜层，在所述层间介质层的预定位置形成工艺窗口；
步骤S33、通过所述掩膜层对所述层间介质层进行刻蚀，贯通所述层间介质层，停留在所述金属硅化物层表面；
步骤S34、去除所述掩膜层；
步骤S35、于所述层间介质层表面和所述金属硅化物层表面淀积一金属钨层；
步骤S36、对所述金属钨层进行平坦化处理，得到所述钨栓。
其中，所述步骤S4之前还包括一对所述晶圆表面进行研磨，使所述钨栓变短的步骤。
其中，所述研磨为过研磨，所述过研磨的比例为常规研磨量的110％以上。
其中，所述检测机台为电子束扫描机台，所述检测机台的检测电流大于30nA。
有益效果：通过建立陷检测结构与对应的工艺流程，并调试对应的电子束扫描条件，建立针对以上问题的在线监控数据指标，从而为良率提升和产品研发做出贡献。
附图说明
图1现有技术中良率失效位置在SEM下的图像；
图2现有技术中良率失效位置在TEM下的图像；
图3常规晶圆不同类型接触孔在电子束扫描下，缺陷信号强度随接触孔长度的变化趋势示意图；
图4现有技术中有源区(AA)、多晶硅(Poly)和金属互连层(CT)的连接示意图；
图5现有技术结构经扫描得到的接触孔亮度示意图；
图6本发明中有源区和金属互连层的连接示意图；
图7本发明制成的结构在相同扫描条件下的接触孔亮度示意图；
图8本方法流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
在一个较佳的实施例中，如图8所示，提出了一种检测接触孔底部钨栓缺失缺陷的方法，应用于半导体检测阶段，其中，包括以下步骤：
步骤S1、对一晶圆进行离子注入，形成阱区；
步骤S2、在所述晶圆表面生长一金属硅化物层；
步骤S3、在所述金属硅化物表面形成一层间介质层，在所述层间介质层内形成钨栓；
步骤S4、使用一检测机台对所述晶圆进行缺陷检测。
上述技术方案中，通过建立陷检测结构与对应的工艺流程，并调试对应的电子束扫描条件，建立针对以上问题的在线监控数据指标，从而为良率提升和产品研发做出贡献。
现有技术中AA、Poly和CT的连接示意图如图4所示，包括AA41、Poly42、CT43,；在一个较佳的实施例中，本发明制作的结构中AA和CT的连接示意图如图6所示，包括CT61、AA62。
在一个较佳的实施例中，在步骤S1不使用任何光罩，对晶圆表面进行离子注入；作为一可选的实施方式，离子注入的方式可以使用N-well/P-SD或N-well/N-SD或P-well/P-SD。
上述技术方案中，完成离子注入后的整片晶圆中的电子可以在后续的电子束正电势条件下从衬底方向获得无限补给；并且，对整片晶圆进行相同离子的注入可以降低缺陷检测的背景噪音。
在一个较佳的实施例中，离子注入工艺需完全模拟被检测产品的6TSRAM结构特征。
上述技术方案中，6T SRAM结构是指由6个场效应管组成，且STRM中的每一bit存储在由4个场效应管构成的两个交叉耦合的反相器中；另外两个场效应管作为存储基本单元到用于读写的位线(Bit Line)的控制开关的结构。
在一个较佳的实施例中，在步骤S2于晶圆表面生长一金属硅化物层。作为一可选的实施方式，所述金属硅化物层可以为镍化硅。
上述技术方案中，生长金属硅化物层的工艺要求与尺寸需完全模拟被检测产品的6T SRAM结构特征。
在一个较佳的实施例中，在步骤S3于金属硅化物层表面淀积一层间介质层和一掩膜层；图案化掩膜层，在欲形成钨栓的位置打开工艺窗口；随后，通过开窗的掩膜层对层间介质层进行刻蚀，贯通层间介质层并停留在金属硅化物层表面，形成接触孔；然后去除掩膜层，进行金属钨的淀积；淀积完成后，对表面进行平坦化，得到钨栓。
上述技术方案中，形成接触孔的工艺、接触孔形成后的尺寸、平坦化工艺的参数等都需要完全模拟被检测产品的6T SRAM结构特征。
在一个较佳的实施例中，如图3所示，因缺陷信号强度随接触孔的长度变化会有相应变化，所以为了提高缺陷信号强度，可以在检测前对所述晶圆表面进行过研磨，也可以选择不进行过研磨过程，直接进行下一步的缺陷检测。
上述技术方案中，过研磨的比例可以为常规研磨的110％以上。
步骤S4、使用检测机台对平坦化或过研磨后的晶圆进行电子束扫描以检测缺陷。检测过程中，所述检测机台所使用的电流应使用较大的电流条件。作为一可行的实施例，所使用的电流可以大于30nA。
上述技术方案中，在相同扫描条件下，现有常规结构的接触孔亮度示意图如图5所示，包括钨栓51、暗孔52、亮孔53、栅极氧化层54、P型掺杂55、N阱区56、n型掺杂57和P阱区58；本发明制作的结构的接触孔亮度示意图如图7所示，包括钨栓71、暗孔72、亮孔73、栅极氧化层74、金属硅化物层75、P型掺杂76和N阱区77。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (10)

1.一种检测接触孔底部钨栓缺失缺陷的方法，应用于半导体检测阶段，其特征在于，包括以下步骤：
步骤S1、对一晶圆进行离子注入，形成阱区；
步骤S2、在所述晶圆表面生长一金属硅化物层；
步骤S3、在所述金属硅化物表面形成一层间介质层，在所述层间介质层内形成钨栓；
步骤S4、使用一检测机台对所述晶圆进行缺陷检测。
2.根据权利要求1所述的方法，其特征在于，所述步骤S1中所述离子注入方式为N-well/P-SD或N-well/N-SD或P-well/P-SD。
3.根据权利要求1所述的方法，其特征在于，所述步骤S1中所述离子注入无需使用光罩。
4.根据权利要求1所述的方法，其特征在于，所述步骤S1中对所述晶圆处理的关键工艺及尺寸均模拟被检测产品的6T SRAM结构特征。
5.根据权利要求4所述的方法，其特征在于，所述步骤S3中对所述晶圆处理的关键工艺及尺寸均模拟被检测产品的6T SRAM结构特征。
6.根据权利要求5所述的方法，其特征在于，所述关键工艺及尺寸包括离子注入、硅化镍工艺及接触孔尺寸。
7.根据权利要求1所述的方法，其特征在于，所述步骤S3包括以下分步骤：
步骤S31、于所述金属硅化物层表面淀积一层间介质层；
步骤S32、于所述层间介质层表面淀积一掩膜层，图案化所述掩膜层，在所述层间介质层的预定位置形成工艺窗口；
步骤S33、通过所述掩膜层对所述层间介质层进行刻蚀，贯通所述层间介质层，停留在所述金属硅化物层表面；
步骤S34、去除所述掩膜层；
步骤S35、于所述层间介质层表面和所述金属硅化物层表面淀积一金属钨层；
步骤S36、对所述金属钨层进行平坦化处理，得到所述钨栓。
8.根据权利要求1所述的方法，其特征在于，所述步骤S4之前还包括一对所述晶圆表面进行研磨，使所述钨栓变短的步骤。
9.根据权利要求8所述的方法，其特征在于，所述研磨为过研磨，所述过研磨的比例为常规研磨量的110％以上。
10.根据权利要求1所述的方法，其特征在于，所述检测机台为电子束扫描机台，所述检测机台的检测电流大于30nA。
CN201711132944.4A 2017-11-15 2017-11-15 一种检测接触孔底部钨栓缺失缺陷的方法 Active CN107919295B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711132944.4A CN107919295B (zh) 2017-11-15 2017-11-15 一种检测接触孔底部钨栓缺失缺陷的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711132944.4A CN107919295B (zh) 2017-11-15 2017-11-15 一种检测接触孔底部钨栓缺失缺陷的方法

Publications (2)

Publication Number Publication Date
CN107919295A true CN107919295A (zh) 2018-04-17
CN107919295B CN107919295B (zh) 2020-02-14

Family

ID=61895642

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711132944.4A Active CN107919295B (zh) 2017-11-15 2017-11-15 一种检测接触孔底部钨栓缺失缺陷的方法

Country Status (1)

Country Link
CN (1) CN107919295B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112908881A (zh) * 2021-01-25 2021-06-04 长鑫存储技术有限公司 半导体结构参数获取、检测标准的获取及检测方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5933020A (en) * 1996-10-16 1999-08-03 Vlsi Technology, Inc. Parasitic resistance measuring device
CN103367192A (zh) * 2013-07-09 2013-10-23 上海华力微电子有限公司 检测通孔蚀刻不足和通孔缺失缺陷的方法
CN103545229A (zh) * 2013-10-21 2014-01-29 上海华力微电子有限公司 监控电子束扫描仪缺陷检出率的方法
CN106910696A (zh) * 2017-04-07 2017-06-30 上海华力微电子有限公司 图形光罩连接孔缺陷检查测试结构及方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5933020A (en) * 1996-10-16 1999-08-03 Vlsi Technology, Inc. Parasitic resistance measuring device
CN103367192A (zh) * 2013-07-09 2013-10-23 上海华力微电子有限公司 检测通孔蚀刻不足和通孔缺失缺陷的方法
CN103545229A (zh) * 2013-10-21 2014-01-29 上海华力微电子有限公司 监控电子束扫描仪缺陷检出率的方法
CN106910696A (zh) * 2017-04-07 2017-06-30 上海华力微电子有限公司 图形光罩连接孔缺陷检查测试结构及方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112908881A (zh) * 2021-01-25 2021-06-04 长鑫存储技术有限公司 半导体结构参数获取、检测标准的获取及检测方法
CN112908881B (zh) * 2021-01-25 2022-06-24 长鑫存储技术有限公司 半导体结构参数获取、检测标准的获取及检测方法

Also Published As

Publication number Publication date
CN107919295B (zh) 2020-02-14

Similar Documents

Publication Publication Date Title
Donovan et al. Early detection of electrical defects in deep trench capacitors using voltage contrast inspection
CN102386167B (zh) 一种半导体器件结构
Zhou et al. Characterization of contact module failure mechanisms for SOI technology using E-beam inspection and in-line TEM
CN100499111C (zh) Mos电容测试结构及失效点定位方法
CN104362156B (zh) 一种显示基板、其测试方法及制备方法
US8987013B2 (en) Method of inspecting misalignment of polysilicon gate
CN109686675A (zh) 一种失效的定位方法
CN101877326A (zh) 集成电路的制造方法
CN104733343B (zh) 栅氧层缺陷检测方法及器件漏电检测方法
CN104091769B (zh) 一种通孔刻蚀不足的检测方法
CN103354211A (zh) 测算接触孔与多晶硅栅极对准偏差值的方法
CN104779301B (zh) 一种薄膜晶体管及其制作方法、阵列基板、显示装置
TWI301631B (en) Integrated circuit with spare cells
CN107919295A (zh) 一种检测接触孔底部钨栓缺失缺陷的方法
CN104078379A (zh) 一种通孔刻蚀不足的检测方法
CN103545229B (zh) 监控电子束扫描仪缺陷检出率的方法
CN109712904A (zh) 半导体器件接触孔开路检测结构及开路检测方法
CN107579014A (zh) 一种多晶硅上接触孔高阻值缺陷检测方法
CN108107059A (zh) 一种接触孔底部钨栓缺陷的检测结构及检测方法
CN214624978U (zh) 半导体测试结构
CN103545230B (zh) 监控电子束扫描仪缺陷检出率的方法
CN107507786A (zh) 一种多晶硅上接触孔粘结层异常缺陷检测方法
TWI242828B (en) Inspection method for an semiconductor device
CN207817380U (zh) 一种短路棒结构、包括其的阵列基板和显示面板
CN108172526A (zh) 一种检测多晶硅是否出现短路的检测方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant