CN107895724A - 一种三维存储器及其制作方法 - Google Patents

Abstract

本申请提供一种三维存储器及其制作方法，所述三维存储器制作方法包括：提供衬底，包括核心存储区域和围绕核心存储区域的外围电路区域；在核心存储区域形成层叠结构，层叠结构包括交替生长的氮化硅薄膜和氧化硅薄膜；其中，在制作每层氮化硅薄膜时，对氮化硅薄膜进行紫外处理，使氮化硅薄膜收缩，刻蚀核心存储区域的氮化硅薄膜和氧化硅薄膜形成台阶；制作沟道孔，沟道孔贯穿层叠结构。对每层氮化硅薄膜进行紫外线处理，在保持外围电路特性不变差情况下，使得氮化硅薄膜应力变化和薄膜收缩趋于饱和，从而在后续热处理过程中，减小了薄膜收缩程度或避免了薄膜继续收缩，进而避免了后续制作沟道孔和漏极接触孔的位置偏差，以及金属残留，提高了产品的良率。

Description

一种三维存储器及其制作方法

技术领域

本发明涉及半导体器件制作技术领域，尤其涉及一种三维存储器及其制作方法。

背景技术

NAND闪存是一种比硬盘驱动器更好的存储设备，随着人们追求功耗低、质量轻和性能佳的非易失存储产品，在电子产品中得到了广泛的应用。目前，平面结构的NAND闪存已接近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D(三维)结构的NAND存储器。

在3D NAND存储器结构中，采用垂直堆叠多层数据存储单元的方式，实现堆叠式的3DNAND存储器结构，现有技术中，三维存储器的制作过程一般包括：1)外围电路和核心存储区域叠层结构形成；2)刻蚀叠层结构形成台阶；3)核心存储区域沟道孔的形成；4)核心存储区域栅极线狭缝形成；5)漏极接触孔形成，漏极接触孔连接沟道孔和后续形成的金属层。

但现有技术中通常存在沟道孔与漏极对准位置偏差、栅极线狭缝位置偏移，器件表面金属残留等现象，造成三维存储器的良率较低。

发明内容

有鉴于此，本发明提供一种三维存储器及其制作方法，以解决现有技术中存在沟道孔与漏极接触孔对准位置偏差、栅极线狭缝位置偏移，器件表面金属残留等现象，造成三维存储器的良率较低的问题。

为实现上述目的，本发明提供如下技术方案：

一种三维存储器制作方法，包括：

提供衬底，包括核心存储区域和围绕所述核心存储区域的外围电路区域；

在所述核心存储区域形成层叠结构，所述层叠结构包括交替生长的氮化硅薄膜和氧化硅薄膜；其中，在制作每层氮化硅薄膜时，对所述氮化硅薄膜进行紫外线处理，使所述氮化硅薄膜收缩；

刻蚀所述核心存储区域的氮化硅薄膜和氧化硅薄膜形成台阶；

制作沟道孔，所述沟道孔贯穿所述层叠结构。

优选地，所述在所述核心存储区域形成叠层结构之后，以及所述制作沟道孔之前，还包括：

执行热处理。

优选地，在所述刻蚀所述核心存储区域的氮化硅薄膜和氧化硅薄膜形成台阶之前，执行所述热处理。

优选地，在所述刻蚀所述核心存储区域的氮化硅薄膜和氧化硅薄膜形成台阶之后，执行所述热处理。

优选地，所述热处理过程具体包括：

将所述衬底放置在600℃-700℃的氮气环境中进行退火热处理24小时-48小时。

优选地，所述对所述氮化硅薄膜进行紫外线处理，具体为：

采用波长为250nm-450nm的紫外线对所述氮化硅薄膜进行照射。

本发明还提供一种三维存储器，采用上面任意一项所述的三维存储器制作方法形成。

经由上述的技术方案可知，本发明提供的三维存储器制作方法，在氮化硅薄膜制作过程中，对每层氮化硅薄膜进行紫外线处理，氮化硅薄膜吸收紫外线能量后，Si-H/N-H键断裂，Si-N重新结合，H₂释放，薄膜收缩，应力向张应力(tensile)变化。本发明的制作方法在保持外围电路特性不变差的情况下，使得氮化硅薄膜应力变化和薄膜收缩趋于饱和，从而在后续热处理过程中，减小了薄膜收缩程度或避免了薄膜继续收缩，避免了后续制作沟道孔和栅极线时，造成沟道孔与漏极接触孔对准位置偏差，以及在CMP(ChemicalMechanical Polishing，化学机械抛光)工艺时，由于薄膜收缩造成高度差导致金属残留，进而提高了产品的良率。

本发明还提供一种三维存储器，采用上述制作方法形成，从而使得产品良率更高。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1A-图1F为现有技术中三维存储器的制作工艺截面图；

图2A-图2D为现有技术工艺造成的三维存储器氮化硅薄膜水平方向收缩示意图和实例图；

图3A-图3D为现有技术工艺造成的三维存储器氮化硅薄膜垂直方向收缩示意图和实例图；

图4为本发明实施例提供的一种三维存储器制作方法流程图；

图5为本发明实施例提供的氮化硅薄膜收缩原理示意图；

图6为本发明实施例提供的氮化硅薄膜收缩对应紫外光的波长示意图。

具体实施方式

正如背景技术部分所述，现有技术中通常存在沟道孔位置偏差、栅极线狭缝位置偏移，器件表面金属残留等现象，造成三维存储器的良率较低的问题。

发明人发现，现有技术中三维存储器制作方法通常为：

1)提供衬底，所述衬底分为外围电路区域和核心存储区域，外围电路区域围绕核心存储区域，请参见图1A，衬底包括外围电路区域P和核心存储区域C；

2)在外围电路区域形成后沉积氧化层覆盖，并将核心存储区域的氧化层刻蚀去除，请参见图1B，仅在外围电路区域上形成氧化层OX；

3)在核心存储区域沉积氮化硅和氧化硅的叠层，如图1C所示，在核心存储区域和外围电路区域均沉积氮化硅01和氧化硅02的叠层；

4)通过光阻内推分层刻蚀方法将台阶SS分段成形，请参见图1D；

5)氧化层沉积和表面采用CMP工艺平坦化，请参见图1E，为沉积氧化层OX且表面平坦化后的半成品截面结构图；

6)通过刻蚀各层栅极台阶上的氧化硅和氮化硅层形成沟道孔；刻蚀核心区氧化硅层和氮化硅层形成栅极狭缝，将核心存储区域的氮化硅层去除并填充金属层，形成栅极叠层，刻蚀栅极接触孔并将栅极叠层连接到金属布线层，形成栅极线03，具体请参见图1F。

在外围电路区域的外围电路制作完成后，在核心存储区域氧化硅薄膜和氮化硅薄膜形成过程中，通常采用PECVD(Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学的气相沉积法)工艺沉积，在沉积过程中，每层薄膜均具有应力变化和收缩空间，尤其氮化硅薄膜会有更大的应力变化和收缩空间。

而，多层氮化硅薄膜和氧化硅薄膜应力变化和薄膜收缩未饱和，也即并没有收缩至应力最大的程度。后续沟道孔、栅极线等形成工艺中涉及到炉管中的薄膜沉积和高温退火等较多的热处理过程，在高温环境下，氮化硅薄膜会随着高温工艺向张应力趋势变化，同时薄膜会释放出H₂并在三维存储器的平行于器件衬底表面和垂直与器件衬底表面的方向产生收缩。

一方面，在沟道孔刻蚀之后，经过高温工艺，薄膜水平方向的收缩会使沟道孔随着薄膜收缩发生位移，进而后续栅极线狭缝对沟道孔，漏极接触孔到沟道孔产生偏移，严重情况会发生栅极线狭缝和沟道孔接触或者漏极接触孔和沟道孔无接触，进而导致器件失效。

具体请参见图2A-图2D，图2A为刻蚀形成沟道孔后的半导体衬底俯视结构示意图，沟道孔22形成在半导体衬底21上，经过沟道孔22制作工艺后，由于高温工艺导致氮化硅薄膜收缩，沟道孔22的位置随薄膜收缩发生变化。图2B为刻蚀形成栅极线狭缝23的过程，图2C为在栅极线狭缝23中填充金属钨后俯视结构示意图，填充W会继续引入应力，导致存储阵列向Y方向伸展，后续漏极接触孔24形成时，由于沟道孔22形成过程和栅极线狭缝23形成过程中两次薄膜形变，最终形成漏极接触孔24相对于沟道孔移动，甚至导致漏极接触孔24与沟道孔22的位置完全偏掉，导致器件没有连接，从而失效。图2D为薄膜水平方向收缩导致的漏极接触孔24与沟道孔22的位置偏移实例图。

另一方面，垂直方向上，外围电路区域和核心存储区域在进入形成沟道孔之前的高度基本是一致的。外围电路区域顶部覆盖介质层为氧化硅，核心存储区域介质层为氧化硅氮化硅复合多层结构。核心存储区域的氮化硅薄膜经过沟道孔形成过程和栅极线狭缝形成过程等高温工艺发生较大的收缩，最终导致核心存储区域低于外围电路区域几十甚至上百纳米。这个高度差会严重影响后续工艺，尤其是CMP工艺。在Contact W CMP工艺中，由于核心存储区域偏低导致金属W去除不干净，导致金属大片连接，器件失效。

具体请参见图3A-图3D所示，其中，图3A为台阶形成后，进入到沟道孔形成工艺之前的核心存储区域与外围电路区域的剖面结构示意图，此时，核心存储区域与外围电路区域的高度差H1为0nm-20nm，在现有工艺中为允许高度差范围；图3B为沟道孔形成工艺之后的核心存储区域与外围电路区域的剖面结构示意图，此时，核心存储区域与外围电路区域的高度差H2为50nm-100nm；图3C为栅极线狭缝形成工艺之后的核心存储区域与外围电路区域的剖面结构示意图，此时，核心存储区域与外围电路区域的高度差H3为100nm-150nm；图3D为薄膜垂直方向收缩导致的CMP之后，金属钨残留的实例图，从图3D中可以看出，边缘区域不存在金属钨残留，中间的核心存储区域存在肉眼可见的金属钨残留(图中黑色小圆点)，且越靠近中间区域金属钨残留越严重。

现有技术中通过在形成氮化硅和氧化硅薄膜后，单独加过量高温处理，使薄膜应力的形变趋于饱和，避免后续高温过程中薄膜继续收缩，但是这种过量高温处理使得薄膜应力和形变趋于饱和的同时，也会使得外围电路受高温影响而特性变差。

基于此，本发明提供一种三维存储器制作方法，包括：

提供衬底，包括核心存储区域和围绕所述核心存储区域的外围电路区域；

在所述核心存储区域形成层叠结构，所述层叠结构包括交替生长的氮化硅薄膜和氧化硅薄膜；其中，在制作每层氮化硅薄膜时，对所述氮化硅薄膜进行紫外线处理，使所述氮化硅薄膜收缩；

刻蚀所述核心存储区域的氮化硅薄膜和氧化硅薄膜形成台阶；

制作沟道孔，所述沟道孔贯穿所述层叠结构。

本发明提供的三维存储器制作方法，在氮化硅薄膜制作过程中，对每层氮化硅薄膜进行紫外线处理，氮化硅薄膜吸收紫外线能量后，Si-H/N-H键断裂，Si-N重新结合，H₂释放，薄膜收缩，应力向张应力(tensile)变化。同时保持外围电路特性不变差，从而使得氮化硅薄膜应力变化和薄膜收缩趋于饱和，从而在后续热处理过程中，减小了薄膜收缩程度或避免了薄膜继续收缩，进而避免了后续制作沟道孔和栅极线及漏极接触孔时，造成位置偏差，以及在CMP(Chemical Mechanical Polishing，化学机械抛光)工艺时，由于薄膜收缩造成高度差导致金属残留，进而提高了产品的良率。

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请结合图4，本发明提供一种三维存储器制作方法，包括：

S101：提供衬底，包括核心存储区域和围绕所述核心存储区域的外围电路区域；

可以参见图1A，衬底包括核心存储区域C和外围电路区域P，外围电路区域制作了沟道和源极、漏极。本实施例中对所述衬底不做限定，可选的，所述衬底为硅衬底。

S102：在所述核心存储区域形成层叠结构，所述层叠结构包括交替生长的氮化硅薄膜和氧化硅薄膜；在制作每层氮化硅薄膜时，对所述氮化硅薄膜进行紫外处理，使所述氮化硅薄膜收缩。

本实施例中所述层叠机构为氮化硅薄膜和氧化硅薄膜的叠层结构，在制作过程中，采用PECVD沉积形成一层氮化硅薄膜，然后在采用PECVD沉积一层氧化硅薄膜，依次交替沉积。在采用PECVD工艺沉积氮化硅过程中，PECVD采用的是硅烷(SiH₄)和氨气(NH₃)在等离子体腔中，形成氮化硅薄膜，在形成氮化硅薄膜过程中，不可避免的会产生Si-H键和N-H键，在后续高温过程中，Si-H键断裂，N-H键断裂，Si和N重新结合，形成键能更强的化学键，释放出H₂，从而造成氮化硅薄膜不断收缩，每次高温工艺，均收缩一部分，从而造成后续沟道孔、栅极线狭缝制作过程中，产生氮化硅薄膜在水平方向和垂直方向均收缩，导致器件失效。

虽然采用过量高温处理，可以使得氮化硅薄膜收缩趋于饱和，避免后续在高温工艺中再次收缩，但过量高温处理，会使得外围电路承受不住高温作用，性能变差。

而本发明实施例中，在制作每层氮化硅薄膜时，对所述氮化硅薄膜进行紫外处理，使所述氮化硅薄膜收缩，原理图如图5所示，图5上部分为未经紫外照射的氮化硅薄膜分子结构；而下部分为经过紫外(UV)照射。需要说明的是，由于Si和N重新结合需要特定的波长的紫外光照射，如图6所示，横坐标为化学键键能(单位为：eV)，纵坐标为光波长，根据化学键键能和紫外光波长的关系，从图6中可以看出，Si-H键对应的紫外光波长约为380nm；N-H键对应的紫外光波长约为250nm；因此，本实施例中可选的，采用波长为250nm-450nm的紫外线对所述氮化硅薄膜进行照射。也即采用特定波长的紫外线照射代替现有技术中的过量高温处理，使得Si-H键断裂，N-H键断裂，Si和N重新结合，氮化硅薄膜收缩。

由于氮化硅薄膜包括多层结构，且在制作氮化硅薄膜过程中还包括氧化硅薄膜，本实施例中不限定是否对氧化硅薄膜进行照射。由于紫外照射对氧化硅薄膜的收缩影响较小，所以，从工艺成本角度而言，可选的，本实施例中仅在形成氮化硅薄膜时进行紫外照射，以便节省紫外光使用。

S103：刻蚀所述核心存储区域的氮化硅薄膜和氧化硅薄膜形成台阶；

本实施例中不限定刻蚀核心存储区域的氮化硅薄膜和氧化硅薄膜形成台阶的具体工艺，可选的，采用内推掩膜板的方式，多次刻蚀形成多个台阶。

S104：制作沟道孔，所述沟道孔贯穿所述层叠结构；

本实施例中同样不限定制作沟道孔的具体工艺，本实施例中对此不做限定。

在沟道孔形成之后，还包括栅极线狭缝制作、漏极接触孔制作、填充金属钨、金属替换氮化硅薄膜形成栅极叠层以及金属层的形成等工艺，以上工艺均可以参见现有技术工艺，本实施例中对此不做赘述。

需要说明的是，在制作完成层叠结构后，以及在形成沟道孔之前，本发明实施例中还可以包括执行热处理，所述热处理过程能够对经过紫外线照射收缩趋于饱和的氮化硅薄膜再次作用，使得氮化硅薄膜进一步趋于饱和，从而避免沟道孔制作、栅极线狭缝制作中的高温工艺对氮化硅薄膜造成的进一步的收缩。

本实施例中不限定所述热处理过程与所述台阶形成的步骤之间的顺序，所述热处理过程可以在所述刻蚀所述核心存储区域的氮化硅薄膜和氧化硅薄膜形成台阶之前，也可以在所述刻蚀所述核心存储区域的氮化硅薄膜和氧化硅薄膜形成台阶之后。

需要说明的是，本申请中热处理过程的温度不能过高，以避免高温对外围电路区域电路性能造成影响，而且热处理温度也不能过低，达不到Si-H、N-H化学键键能的能量，无法实现氮化硅薄膜收缩。可选的，本实施例中热处理具体为，将台阶刻蚀之前或台阶刻蚀完成之后的衬底放置在600℃-700℃的氮气环境中进行退火热处理24小时-48小时，以上数值均包括端点值。

本发明实施例中，在不引入过量高温工艺情况下，在核心存储区域多层薄膜沉积过程中使用紫外线(波长250nm-450nm)处理每一层氮化硅薄膜，适当波长的紫外线会使Si-H/N-H键断裂，Si-N重新结合，H₂释放，由于Si-N键能较高，薄膜收缩，应力向tensile变化。因此，可以在不采用过量高温工艺下，实现了保持外围电路特性不变差的情况下，使得氮化硅薄膜收缩，使得薄膜收缩趋于饱和。

从而，在沟道孔刻蚀之后，水平方向上薄膜不收缩，沟道孔孔的位置不会移动，后续栅极线和漏极接触孔对准时也不会发生偏移，提高了产品的良品率。

垂直方向上，由于核心存储区域薄膜也在进入沟道孔形成工艺前，应力和薄膜收缩达到饱和，使外围电路区和存储阵列区在后续工艺中一直保持水平状态，降低了后续工艺难度，防止了CMP工艺中由高度差导致的残留，提高良品率。

另外，本发明实施例还提供一种三维存储器，其在将氮化硅薄膜替换为金属层之前的工艺可以采用上面实施例提供的三维存储器制作方法形成。

由于上面实施例提供的三维存储器制作方法，在氮化硅薄膜制作过程中，对每层氮化硅薄膜进行紫外线处理，氮化硅薄膜吸收紫外线能量后，Si-H/N-H键断裂，Si-N重新结合，H₂释放，薄膜收缩，应力向张应力(tensile)变化。同时保持外围电路特性不变差，从而使得氮化硅薄膜应力变化和薄膜收缩趋于饱和，从而在后续热处理过程中，减小了薄膜收缩程度或避免了薄膜继续收缩，进而避免了后续制作沟道孔和栅极线时，造成位置偏差，以及在CMP(Chemical Mechanical Polishing，化学机械抛光)工艺时，由于薄膜收缩造成高度差导致金属残留，进而提高了产品的良率。

需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (7)

1.一种三维存储器制作方法，其特征在于，包括：

提供衬底，包括核心存储区域和围绕所述核心存储区域的外围电路区域；

在所述核心存储区域形成层叠结构，所述层叠结构包括交替生长的氮化硅薄膜和氧化硅薄膜；其中，在制作每层氮化硅薄膜时，对所述氮化硅薄膜进行紫外线处理，使所述氮化硅薄膜收缩；

刻蚀所述核心存储区域的氮化硅薄膜和氧化硅薄膜形成台阶；

制作沟道孔，所述沟道孔贯穿所述层叠结构。

2.根据权利要求1所述的三维存储器制作方法，其特征在于，所述在所述核心存储区域形成叠层结构之后，以及所述制作沟道孔之前，还包括：

执行热处理。

3.根据权利要求2所述的三维存储器制作方法，其特征在于，在所述刻蚀所述核心存储区域的氮化硅薄膜和氧化硅薄膜形成台阶之前，执行所述热处理。

4.根据权利要求2所述的三维存储器制作方法，其特征在于，在所述刻蚀所述核心存储区域的氮化硅薄膜和氧化硅薄膜形成台阶之后，执行所述热处理。

5.根据权利要求2-4任意一项所述的三维存储器制作方法，其特征在于，所述热处理过程具体包括：

将所述衬底放置在600℃-700℃的氮气环境中进行退火热处理24小时-48小时。

6.根据权利要求1-4任意一项所述的三维存储器制作方法，其特征在于，所述对所述氮化硅薄膜进行紫外线处理，具体为：

采用波长为250nm-450nm的紫外线对所述氮化硅薄膜进行照射。

7.一种三维存储器，其特征在于，采用权利要求1-6任意一项所述的三维存储器制作方法形成。