CN107871702A - 切割/芯片接合带和半导体装置的制造方法 - Google Patents
切割/芯片接合带和半导体装置的制造方法 Download PDFInfo
- Publication number
- CN107871702A CN107871702A CN201710890573.XA CN201710890573A CN107871702A CN 107871702 A CN107871702 A CN 107871702A CN 201710890573 A CN201710890573 A CN 201710890573A CN 107871702 A CN107871702 A CN 107871702A
- Authority
- CN
- China
- Prior art keywords
- variation
- film
- bond layer
- layer
- dicing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
- C09J7/00—Adhesives in the form of films or foils
- C09J7/20—Adhesives in the form of films or foils characterised by their carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
- C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
- C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
- C09J2301/00—Additional features of adhesives in the form of films or foils
- C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
- C09J2301/312—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier parameters being the characterizing feature
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Organic Chemistry (AREA)
- Adhesive Tapes (AREA)
- Dicing (AREA)
- Die Bonding (AREA)
- Adhesives Or Adhesive Processes (AREA)
Abstract
本发明为切割/芯片接合带和半导体装置的制造方法,其目的在于提供能够精度良好地分断粘接剂层的切割/芯片接合带。本发明涉及一种切割/芯片接合带,其包括:隔膜、和包含粘接剂层和基材层的薄膜。粘接剂层位于隔膜和基材层之间。基材层的两面用与粘接剂层接触的第1主面和第2主面来定义。在薄膜的晶圆固定区域中,粘接剂层和基材层在23℃下的90度剥离力为0.02N/20mm~0.5N/20mm。在晶圆固定区域中,粘接剂层和基材层在‑15℃下的90度剥离力为0.1N/20mm以上。在晶圆固定区域中基材层的第1主面的表面自由能为32~39mN/m。
Description
技术领域
本发明涉及一种切割/芯片接合带和半导体装置的制造方法。
背景技术
有如下方法:对半导体晶圆的分割预定线照射激光,使半导体晶圆断裂,得到单个的半导体芯片的方法(以下有时称为“隐形切割(Stealth Dicing;注册商标)”。);通过在半导体晶圆的表面(外表面)形成槽后进行半导体晶圆的背面磨削,从而形成单个的半导体芯片的方法(以下称为“DBG(先切割后磨削:Dicing Before Grinding)法”。)。
隐形切割、DBG法中,在其过程中有时使用切割/芯片接合带。对于切割/芯片接合带而言,有如下结构:具有基材层、粘接剂层和隔膜,粘接剂层位于基材层和隔膜之间。也有具有基材层、粘合剂层、粘接剂层和隔膜的切割/芯片接合带。与后者的切割/芯片接合带相比,前者的切割/芯片接合带可以廉价地制造。
隐形切割、DBG法中,有时在低温下对粘接剂层进行分断。
现有技术文献
专利文献
专利文献1:日本特开2004-250572号公报
专利文献2:日本特许第5305501号
发明内容
发明要解决的问题
本发明的目的在于提供能够精度良好地分断粘接剂层的切割/芯片接合带。本发明的目的在于提供能够精度良好地分断粘接剂层的、半导体装置的制造方法。
用于解决问题的方案
本发明涉及一种切割/芯片接合带,其包括:隔膜、和包含粘接剂层和基材层的薄膜。粘接剂层位于隔膜和基材层之间。基材层的两面用与粘接剂层接触的第1主面和第2主面来定义。在薄膜的晶圆固定区域中,粘接剂层和基材层在23℃下的90度剥离力为0.02N/20mm~0.5N/20mm。在晶圆固定区域中,粘接剂层和基材层在-15℃下的90度剥离力为0.1N/20mm以上。在晶圆固定区域中基材层的第1主面的表面自由能为32~39mN/m。
由于粘接剂层和基材层在23℃下的90度剥离力为0.02N/20mm以上,因此在从半导体晶圆的固定起至半导体芯片的拾取为止的过程中,半导体晶圆·半导体芯片不易从粘接剂层上剥离。粘接剂层和基材层在-15℃下的90度剥离力为0.1N/20mm以上,因此能够精度良好地分断粘接剂层。可认为其原因在于力有效地传递至粘接剂层。由于在23℃下的90度剥离力为0.5N/20mm以下,因此在分断半导体晶圆后,能够容易地剥离带粘接剂层的半导体芯片。由于基材层的第1主面的表面自由能E1为32mN/m以上,因此基材层对粘接剂层显示出良好的润湿性。
本发明涉及一种半导体装置的制造方法,其包括如下工序:从切割/芯片接合带上去除隔膜,将半导体晶圆固定于薄膜的粘接剂层的工序;对薄膜施加拉伸应力,形成带有分断后粘接剂层的半导体芯片的工序。
附图说明
图1是实施方式1的切割/芯片接合带的俯视示意图。
图2是实施方式1的切割/芯片接合带的一部分的截面示意图。
图3是实施方式1的半导体装置制造工序的立体示意图。
图4是实施方式1的半导体装置制造工序的截面示意图。
图5是实施方式1的半导体装置制造工序的截面示意图。
图6是实施方式1的半导体装置制造工序的截面示意图。
图7是实施方式1的半导体装置制造工序的截面示意图。
图8是实施方式1的半导体装置制造工序的截面示意图。
图9是实施方式1的半导体装置制造工序的截面示意图。
图10是实施方式1的半导体装置制造工序的截面示意图。
图11是实施方式1的半导体装置制造工序的截面示意图。
图12是变形例8的切割/芯片接合带的一部分的截面示意图。
图13是变形例9的切割/芯片接合带的一部分的截面示意图。
图14是变形例10的切割/芯片接合带的一部分的截面示意图。
具体实施方式
以下举出实施方式对本发明进行详细地说明,但本发明不仅限定于这些实施方式。
实施方式1
如图1所示,切割/芯片接合带1包含隔膜11和切割/芯片接合薄膜12a、12b、12c、……、12m(以下总称为“切割/芯片接合薄膜12”。)。切割/芯片接合带1可以呈卷状。隔膜11呈带状。隔膜11例如为进行了剥离处理的聚对苯二甲酸乙二醇酯(PET)薄膜等。切割/芯片接合薄膜12位于隔膜11上。切割/芯片接合薄膜12a与切割/芯片接合薄膜12b之间的距离、切割/芯片接合薄膜12b与切割/芯片接合薄膜12c之间的距离、……切割/芯片接合薄膜12l与切割/芯片接合薄膜12m之间的距离是恒定的。切割/芯片接合薄膜12呈圆盘状。
如图2所示,切割/芯片接合薄膜12包含晶圆固定区域12A和切割环固定区域12B。晶圆固定区域12A例如可以呈圆盘状。切割环固定区域12B位于晶圆固定区域12A的周边。切割环固定区域12B例如可以呈环板状。
切割/芯片接合薄膜12包含粘接剂层121。粘接剂层121呈圆盘状。粘接剂层121的厚度例如为2μm以上、优选为5μm以上。粘接剂层121的厚度例如为200μm以下,优选为150μm以下、进一步优选为100μm以下、再进一步优选为50μm以下。粘接剂层121的两面用第1主面和与第1主面相对的第2主面来定义。粘接剂层121的第1主面与隔膜11接触。粘接剂层121包含至少属于晶圆固定区域12A的粘接剂层第1部121A。粘接剂层121包含至少属于切割环固定区域12B的粘接剂层第2部121B。粘接剂层121包含位于粘接剂层第1部121A与粘接剂层第2部121B之间的粘接剂层第3部121C。粘接剂层第3部121C连接粘接剂层第1部121A和粘接剂层第2部121B。粘接剂层第3部121C例如可以呈环板状。
切割/芯片接合薄膜12包含基材层122。基材层122呈圆盘状。基材层122的厚度例如为50μm以上、优选为80μm以上。基材层122的厚度例如为200μm以下、优选为170μm以下。基材层122的两面用与粘接剂层121接触的第1主面和与第1主面相对的第2主面来定义。基材层122的第1主面在晶圆固定区域12A中包含第1区域122A。第1区域122A是未进行前处理的区域。前处理为电晕放电处理、等离子体处理、底涂剂的涂布、剥离处理、压花、紫外线处理、加热处理等。用于剥离处理的剥离剂例如可列举出有机硅系剥离剂、氟系剥离剂。基材层122的第1主面在切割环固定区域12B中包含第2区域122B。第2区域122B是进行了电晕放电处理的区域。
晶圆固定区域12A中的基材层122的第1主面的表面自由能E1为32mN/m以上。由于表面自由能E1为32mN/m以上,因此基材层122对粘接剂层121显示出良好的润湿性。E1的上限例如为39mN/m、优选为36mN/m。E1的上限为39mN/m以下时,由于基材层122对粘接剂层121的密合性不会过高,因而在分断半导体晶圆后,能够容易地剥离带有粘接剂层的半导体芯片。
晶圆固定区域12A中的粘接剂层121的第2主面的表面自由能E2优选为33mN/m以上、优选为34mN/m以上。E2的上限例如为50mN/m、优选为45mN/m。
晶圆固定区域12A中的粘接剂层121的第1主面的表面自由能优选为33mN/m以上、优选为34mN/m以上。表面自由能为33mN/m以上时,能够从隔膜11上容易地剥离粘接剂层121。粘接剂层121的第1主面的表面自由能的上限例如为50mN/m、优选为45mN/m。表面自由能为50mN/m以下时,能够容易地将用于制作粘接剂层121的液体涂覆至隔膜11。
E2与E1之差优选为15mN/m以下、更优选为13mN/m以下。E2与E1之差优选为1mN/m以上。E2与E1之差低于1mN/m时或超过15mN/m时,有粘接剂层121和基材层122在23℃下的90度剥离力变得过高的倾向。
在切割/芯片接合薄膜12的晶圆固定区域12A中,粘接剂层121和基材层122在23℃下的90度剥离力为0.02N/20mm以上。由于在23℃下的90度剥离力为0.02N/20mm以上,因此在自半导体晶圆的固定起至半导体芯片的拾取为止的过程中,半导体晶圆·半导体芯片不易从粘接剂层121上剥离。若在23℃下的90度剥离力为0.1N/20mm以上,则在从切割/芯片接合薄膜12上去除隔膜11时,能够防止粘接剂层121跟随隔膜11。在23℃下的90度剥离力的上限为0.5N/20mm、优选为0.3N/20mm。由于在23℃下的90度剥离力为0.5N/20mm以下,因此在分断半导体晶圆后,能够容易地剥离带粘接剂层的半导体芯片。
在切割/芯片接合薄膜12的晶圆固定区域12A中,粘接剂层121和基材层122在-15℃下的90度剥离力为0.1N/20mm以上、优选为0.3N/20mm以上。由于为0.1N/20mm以上,因此能够精度良好地分断粘接剂层。可认为其原因在于力有效地传递至粘接剂层。在-15℃下的90度剥离力的上限例如为10N/20mm。
基材层122例如可以选自聚醚醚酮薄膜、聚醚酰亚胺薄膜、聚芳酯薄膜、聚萘二甲酸乙二醇酯薄膜、聚乙烯薄膜、聚丙烯薄膜、聚丁烯薄膜、聚丁二烯薄膜、聚甲基戊烯薄膜、聚氯乙烯薄膜、氯乙烯共聚物薄膜、聚对苯二甲酸乙二醇酯薄膜、聚对苯二甲酸丁二醇酯薄膜、聚氨酯薄膜、乙烯-乙酸乙烯酯共聚物薄膜(EVA薄膜)、离聚物树脂薄膜、乙烯-(甲基)丙烯酸共聚物薄膜、乙烯-(甲基)丙烯酸酯共聚物薄膜、聚苯乙烯薄膜及聚碳酸酯薄膜等塑料薄膜等。理想的是基材层122具有一定程度的伸缩性,因此优选为聚乙烯薄膜、聚丙烯薄膜、乙烯-乙酸乙烯酯共聚物薄膜、离聚物树脂薄膜。
粘接剂层121在23℃下的储能模量优选为10GPa以下、更优选为5GPa以下。储能模量为10GPa以下时,与基材层122的密合性高,能够抑制分断后在粘接剂层121和基材层122之间发生剥离。在23℃下的储能模量的下限例如为1MPa。
粘接剂层121包含树脂成分。作为树脂成分,可列举出热塑性树脂、热固性树脂等。作为热塑性树脂,例如可列举出丙烯酸类树脂。
作为丙烯酸类树脂,没有特别限定,可列举出:以具有碳数30以下、特别是碳数4~18的直链或支链烷基的丙烯酸或甲基丙烯酸的酯中的1种或2种以上作为成分的聚合物(丙烯酸类共聚物)等。作为前述烷基,例如可列举出:甲基、乙基、丙基、异丙基、正丁基、叔丁基、异丁基、戊基、异戊基、己基、庚基、环己基、2-乙基己基、辛基、异辛基、壬基、异壬基、癸基、异癸基、十一烷基、月桂基、十三烷基、十四烷基、硬脂基、十八烷基、或十二烷基等。
另外,作为形成聚合物(丙烯酸类共聚物)的其它单体,没有特别限定,例如可列举出:丙烯酸、甲基丙烯酸、丙烯酸羧基乙酯、丙烯酸羧基戊酯、衣康酸、马来酸、富马酸或巴豆酸等之类的含羧基单体、马来酸酐或衣康酸酐等之类的酸酐单体、(甲基)丙烯酸-2-羟基乙酯、(甲基)丙烯酸-2-羟基丙酯、(甲基)丙烯酸-4-羟基丁酯、(甲基)丙烯酸-6-羟基己酯、(甲基)丙烯酸-8-羟基辛酯、(甲基)丙烯酸-10-羟基癸酯、(甲基)丙烯酸-12-羟基月桂酯或丙烯酸(4-羟基甲基环己酯)-甲酯等之类的含羟基单体、苯乙烯磺酸、烯丙基磺酸、2-(甲基)丙烯酰胺-2-甲基丙磺酸、(甲基)丙烯酰胺丙磺酸、(甲基)丙烯酸磺丙酯或(甲基)丙烯酰氧基萘磺酸等之类的含磺酸基单体、或2-羟基乙基丙烯酰基磷酸酯等之类的含磷酸基单体。
丙烯酸类树脂中,重均分子量优选10万以上、更优选30万~300万、进一步优选50万~200万。其原因在于若为所述数值范围内,则粘接性及耐热性优异。需要说明的是,重均分子量是通过GPC(凝胶渗透色谱法)进行测定并通过聚苯乙烯换算计算出的值。
丙烯酸类树脂优选包含官能团。官能团例如为羟基、羧基、腈基等。优选羟基、羧基。
树脂成分100重量%中的热塑性树脂的含量优选为10重量%以上、更优选为20重量%以上。若为10重量%以上,则挠性良好。树脂成分100重量%中的热塑性树脂的含量优选为80重量%以下、更优选为70重量%以下。
作为热固性树脂,可列举出:环氧树脂、酚醛树脂等。
作为环氧树脂,没有特别限定,例如可以使用双酚A型、双酚F型、双酚S型、溴化双酚A型、氢化双酚A型、双酚AF型、联苯型、萘型、芴型、苯酚酚醛清漆型、邻甲酚酚醛清漆型、三羟基苯基甲烷型、四羟苯基乙烷(tetraphenylolethane)型等二官能环氧树脂、多官能环氧树脂、或乙内酰脲型、三缩水甘油基异氰脲酸酯型或缩水甘油胺型等环氧树脂。这些环氧树脂中特别优选酚醛清漆型环氧树脂、联苯型环氧树脂、三羟基苯基甲烷型树脂或四羟苯基乙烷型环氧树脂。其原因在于这些环氧树脂富于与作为固化剂的酚醛树脂的反应性,耐热性等优异。
环氧树脂的环氧当量优选为100g/eq.以上、更优选为120g/eq.以上。环氧树脂的环氧当量优选为1000g/eq.以下、更优选为500g/eq.以下。
需要说明的是,环氧树脂的环氧当量可以通过JIS K 7236-2009中规定的方法来测定。
酚醛树脂作为环氧树脂的固化剂而起作用,例如可列举出:苯酚酚醛清漆树脂、苯酚芳烷基树脂、甲酚酚醛清漆树脂、叔丁基苯酚酚醛清漆树脂、壬基苯酚酚醛清漆树脂等酚醛清漆型酚醛树脂、甲阶型酚醛树脂、聚对氧苯乙烯等聚氧苯乙烯等。这些酚醛树脂中特别优选苯酚酚醛清漆树脂、苯酚芳烷基树脂。其原因在于能够提高半导体装置的连接可靠性。
酚醛树脂的羟基当量优选为150g/eq.以上、更优选为200g/eq.以上。酚醛树脂的羟基当量优选为500g/eq.以下、更优选为300g/eq.以下。
对于环氧树脂与酚醛树脂的配混比例,例如以相对于环氧树脂成分中的环氧基每1当量,酚醛树脂中的羟基成为0.5~2.0当量的方式进行配混是适合的。更适合的是0.8~1.2当量。即,是因为若两者的配混比例脱离所述范围,则不会进行充分的固化反应,固化物的特性变得容易劣化。
树脂成分100重量%中的环氧树脂及酚醛树脂的总含量优选为20重量%以上、更优选为30重量%以上。环氧树脂及酚醛树脂的总含量优选为90重量%以下、更优选为80重量%以下。
粘接剂层121可以包含无机填充剂。作为无机填充剂,例如可列举出:二氧化硅、粘土、石膏、碳酸钙、硫酸钡、氧化铝、氧化铍、碳化硅、氮化硅、铝、铜、银、金、镍、铬、铅、锡、锌、钯、软钎料、碳等。其中,优选二氧化硅、氧化铝、银等,更优选二氧化硅。无机填充剂的平均粒径优选为0.001μm~1μm。填料的平均粒径可以通过以下的方法来测定。将粘接剂层121放入坩埚中,在大气气氛下、700℃下灼烧2小时使其灰化,使得到的灰分分散于纯水中并进行10分钟超声波处理,使用激光衍射散射式粒度分布测定装置(Beckman Coulter,Inc.制、“LS13320”;湿法)求出平均粒径。
粘接剂层121中的无机填充剂的含量优选为0重量%以上、更优选为1重量%以上、进一步优选为3重量%以上、更进一步优选为20重量%以上。粘接剂层121中的无机填充剂的含量优选为85重量%以下、更优选为20重量%以下、进一步优选为15重量%以下。
粘接剂层121除了含有前述成分以外,还可以适宜含有薄膜制造中通常使用的配混剂,例如硅烷偶联剂、固化促进剂、交联剂等。
切割/芯片接合薄膜12的制成方法包括例如对基材层122的第2区域122B进行电晕放电处理的工序和在基材层122上形成粘接剂层121的工序。电晕处理为通过电晕放电照射对塑料薄膜、纸、金属箔等基材表面进行改性的表面处理技术。若在金属电极间插入电介质并施加高频高电压,则会在电极间于时间上、空间上无规地形成被称作流光放电的、丝状的等离子体。高能量的电子到达通过对电极侧的高分子薄膜的表面层,并将高分子键的主链、侧链切开。切断的高分子表层变成自由基的状态,气相中的氧自由基、臭氧层与主链、侧链进行再键合,从而导入羟基、羰基等极性官能团。由于对基材表面赋予了亲水性,因此对疏水性高分子的密合性(润湿性)提高,粘接力会变高。若导入的官能团与粘接剂层121进行化学键合,则粘接力变得更高。电晕放电处理后的基材层122的表面能例如为30达因/cm以上、优选为35达因/cm以上。
作为用于部分进行电晕处理的主要方法,可以列举出两种方法。第一种是用掩模(遮蔽物)保护基材层122的一部分以使其不被电晕处理的方法。通过在基材层122和放电电极之间配置掩模,从而用掩模遮蔽基材层122的一部分。掩模例如由非导电材料形成。具有多个掩模的卷状的物体、具有多个掩模的长条状的非粘接性薄膜、具有多个掩模的弱粘合的胶带可以反复使用。第二种是在放电电极与具有凹凸的电介质辊间使基材层122通过的方法。该方法中,可以仅将凸部改性。电介质辊包含例如金属芯和卷绕在金属芯上的电介质层。电介质层具有凹凸。凹部与电极的距离优选为2mm以上。电介质层例如可以具有绝缘性、导电性和电晕放电耐性。电介质层例如由氯系橡胶、PET橡胶、有机硅橡胶、陶瓷等形成。第二种方法比第一种方法简单。但是,第二种方法有电晕处理部与未处理部的边界比第一种方法模糊的倾向。
切割/芯片接合带1可以用于制造半导体装置。
如图3所示,使聚焦点对准照射前半导体晶圆4P的内部,沿着格子状的分割预定线4L照射激光100,在照射前半导体晶圆4P中形成改性区域41,得到半导体晶圆4。作为照射前半导体晶圆4P,可以列举出:硅晶圆、碳化硅晶圆、化合物半导体晶圆等。作为化合物半导体晶圆,可以列举出氮化镓晶圆等。
激光100的照射条件例如可以在以下的条件的范围内适宜调整。
(A)激光100
(B)聚焦用透镜
倍率 100倍以下
NA 0.55
相对于激光波长的透过率 100%以下
(C)载置照射前半导体晶圆的载置台的移动速度280mm/秒以下
如图4所示,半导体晶圆4包含改性区域41。改性区域41比其它的区域脆弱。半导体晶圆4进一步包含半导体芯片5A、5B、5C、……、5F。
如图5所示,从切割/芯片接合带1上去除隔膜11,通过辊将切割环31和利用加热台加热了的半导体晶圆4固定于切割/芯片接合薄膜12。半导体晶圆4固定于晶圆固定区域12A。半导体晶圆4的固定例如以40℃以上、优选为45℃以上、更优选为50℃以上、进一步优选为55℃以上来进行。固定半导体晶圆4例如以100℃以下、优选为90℃以下来进行。半导体晶圆4的固定压力例如为1×105Pa~1×107Pa。辊速度例如为10mm/秒。切割环31固定于切割环固定区域12B。
如图6所示,用位于切割/芯片接合薄膜12的下方的顶起单元33将切割/芯片接合薄膜12上推,使切割/芯片接合薄膜12扩展。扩展的温度优选为10℃以下、更优选为0℃以下。温度的下限例如为-20℃。
通过切割/芯片接合薄膜12的扩展,从而以改性区域41为起点分断半导体晶圆4的同时粘接剂层121也被分断。其结果,可在基材层122上形成带有分断后粘接剂层121A的半导体芯片5A。
如图7所示,使顶起单元33下降。其结果,切割/芯片接合薄膜12产生松弛。松弛在晶圆固定区域12A的周边产生。
如图8所示,在位于切割/芯片接合薄膜12的下方的吸附台32上将切割/芯片接合薄膜12上推而使其扩展,边维持扩展边将切割/芯片接合薄膜12吸引固定于吸附台32。
如图9所示,在将切割/芯片接合薄膜12吸引固定于吸附台32的状态下使吸附台32下降。
在将切割/芯片接合薄膜12吸引固定于吸附台32的状态下,对切割/芯片接合薄膜12的松弛吹送热风而消除松弛。热风的温度优选为170℃以上、更优选为180℃以上。热风温度的上限例如为240℃、优选为220℃。
从基材层122上剥离带有分断后粘接剂层121A的半导体芯片5A。
如图10所示,将带有分断后粘接剂层121A的半导体芯片5A压接于被粘物6。关于压接,例如以80℃以上、优选以90℃以上进行压接。例如以150℃以下、优选以130℃以下进行压接。被粘物6例如为引线框、中介层、TAB薄膜、半导体芯片等。被粘物6具有端子部。
在加压气氛下对带有半导体芯片5A的被粘物6进行加热,由此使分断后粘接剂层121固化。加压气氛例如为0.5kg/cm2(4.9×10-2MPa)以上、优选为1kg/cm2(9.8×10-2MPa)以上、更优选为5kg/cm2(4.9×10-1MPa)以上。例如以120℃以上、优选以150℃以上、更优选以170℃以上进行加热。上限例如为260℃、200℃、180℃等。
如图11所示,以焊接线7将半导体芯片5A的电极垫和被粘物6的端子部电连接,用封装树脂8封装半导体芯片5A。
利用以上的方法得到的半导体装置包含半导体芯片5A、被粘物6和切割后的粘接剂层121。切割后的粘接剂层121将半导体芯片5A与被粘物6进行了粘贴。半导体装置还包含用于覆盖半导体芯片5A的密封树脂8。
如上所述,半导体装置的制造方法包括如下工序:从切割/芯片接合带1上去除隔膜11,将半导体晶圆4固定于切割/芯片接合薄膜12的粘接剂层121的工序;对切割/芯片接合薄膜12施加拉伸应力,形成带有分断后粘接剂层121A的半导体芯片5A的工序。
变形例1
第2区域122B为在电晕放电处理后涂布有底涂剂的区域。
理想的是底涂剂和基材层122进行化学键合。适宜的是底涂剂为能与基材层122化学键合、能够对粘接剂层第2部121B显示出强的粘接力的物质。底涂剂例如包含交联剂和聚合物。底涂剂的交联剂例如为异氰酸酯系交联剂、环氧系交联剂等。从能够在低温下以短时间反应的观点出发,优选异氰酸酯系交联剂、环氧系交联剂。底涂剂的聚合物可以具有能与交联剂反应的官能团。官能团例如为羟基等。底涂剂的厚度例如为1μm。
变形例2
第1区域122A为进行了电晕放电处理的区域。
切割/芯片接合薄膜12d的制成方法例如包括对基材层122进行电晕放电处理的工序和在基材层122上形成粘接剂层121的工序。对基材层122进行电晕放电处理的工序中,可以使第1区域122A的电晕放电处理的强度比第2区域122B的电晕放电处理的强度低。第1区域122A的电晕放电处理的强度也可以与第2区域122B的电晕放电处理的强度相同。在这种情况下,粘接剂层第1部121A优选包含脱模剂。作为脱模剂,可列举出:氟系、有机硅系、油系脱模剂等。另一方面,粘接剂层第2部121B优选不包含这样的脱模剂。
变形例3
第1区域122A为在电晕放电处理后涂布有底涂剂的区域。
优选底涂剂的极性和粘接剂层第1部121A的极性这两者截然不同。底涂剂的表面能例如为5达因/cm以上且小于30达因/cm。粘接剂层第1部121A的表面能例如为大于30达因/cm且50达因/cm以下。若底涂剂的弹性模量低,则有时粘接剂层第1部121A与基材层122的剥离力会变得过高,因此室温下的底涂剂的适宜的弹性模量例如为100MPa以上。底涂剂的适宜的例子适用变形例1。
第1区域122A的电晕放电处理的强度可以与第2区域122B的电晕放电处理的强度相同。两者也可以不同。
变形例4
基材层122的第1主面为在电晕放电处理后涂有底涂剂的面。
第1区域122A的电晕放电处理的强度可以与第2区域122B的电晕放电处理的强度相同。两者也可以不同。底涂剂的适宜的例子适用变形例1。
变形例5
第1区域122A为进行了压花加工的区域。
变形例6
第2区域122B为进行了压花加工的区域。
变形例7
基材层122的第1主面为进行了压花加工的面。
变形例8
如图12所示,粘接剂层121包含粘接剂层第1部121A和粘接剂层第2部121B,不包含粘接剂层第3部121C。粘接剂层第1部121A例如呈圆盘状。粘接剂层第2部121B例如呈环板状。粘接剂层第2部121B不与粘接剂层第1部121A接触。
粘接剂层第2部121B的组成/物性可以与粘接剂层第1部121A的组成/物性不同。粘接剂层第1部121A的组成/物性的适宜的例子适用实施例1。优选粘接剂层第2部121B具有粘合性。构成粘接剂层第2部121B的粘合剂可以使用1种或组合使用2种以上例如丙烯酸系、橡胶系、乙烯基烷基醚系、有机硅系、聚酯系、聚酰胺系、氨基甲酸酯系、苯乙烯-二烯嵌段共聚物系等公知的粘合剂。
粘接剂层第2部121B优选包含能够与进行了电晕放电处理的第2区域122B中的羟基、羧酸基等官能团反应的交联剂及树脂成分。
树脂成分优选包含具有能够与交联剂反应的官能团的热塑性树脂。其原因在于粘接剂层第2部121B与基材层122能够化学键合。热塑性树脂的官能团例如为羟基、羧酸基、环氧基、胺基、巯基、苯酚基等。作为热塑性树脂,从官能团的调整等方面出发优选丙烯酸类聚合物。作为丙烯酸类聚合物,例如可列举出:(甲基)丙烯酸甲酯、(甲基)丙烯酸乙酯、(甲基)丙烯酸丁酯、(甲基)丙烯酸-2-乙基己酯、(甲基)丙烯酸辛酯等(甲基)丙烯酸C1-C20烷基酯等(甲基)丙烯酸烷基酯的均聚物或共聚物;(甲基)丙烯酸烷基酯与其它共聚性单体(例如丙烯酸、甲基丙烯酸、衣康酸、富马酸、马来酸酐等含羧基或酸酐基的单体;(甲基)丙烯酸-2-羟基乙酯等含羟基单体;(甲基)丙烯酸吗啉等含氨基单体;(甲基)丙烯酰胺等含酰胺基单体;(甲基)丙烯腈等含氰基单体;(甲基)丙烯酸异冰片酯等具有脂环式烃基的(甲基)丙烯酸酯等)的共聚物等。粘接剂层第2部121B中的树脂成分的含量例如为94重量%以上、优选为95重量%以上。粘接剂层第2部121B中的树脂成分的含量例如为99.99重量%以下、优选为99.97重量%以下。
交联剂例如为异氰酸酯系交联剂、环氧系交联剂、噁唑啉系交联剂、过氧化物等。交联剂可以单独使用1种或组合2种以上。优选异氰酸酯系交联剂、环氧系交联剂。异氰酸酯系交联剂例如为甲苯二异氰酸酯、二甲苯二异氰酸酯等芳香族异氰酸酯、异佛尔酮二异氰酸酯等脂环族异氰酸酯、六亚甲基二异氰酸酯等脂肪族异氰酸酯等。更具体而言,例如可列举出:亚丁基二异氰酸酯、六亚甲基二异氰酸酯等低级脂肪族多异氰酸酯类、亚环戊基二异氰酸酯、亚环己基二异氰酸酯、异佛尔酮二异氰酸酯等脂环族异氰酸酯类、2,4-甲苯二异氰酸酯、4,4’-二苯基甲烷二异氰酸酯、苯二亚甲基二异氰酸酯、多亚甲基多苯基异氰酸酯等芳香族二异氰酸酯类、三羟甲基丙烷/甲苯二异氰酸酯三聚体加成物(NipponPolyurethane Industry Co.,Ltd.制,商品名CORONATE L)、三羟甲基丙烷/六亚甲基二异氰酸酯三聚体加成物(Nippon Polyurethane Industry Co.,Ltd.制,商品名CORONATEHL)、六亚甲基二异氰酸酯的异氰脲酸酯体(Nippon Polyurethane Industry Co.,Ltd.制,商品名CORONATE HX)等异氰酸酯加成物、苯二亚甲基二异氰酸酯的三羟甲基丙烷加成物(三井化学株式会社制,商品名D110N)、六亚甲基二异氰酸酯的三羟甲基丙烷加成物(三井化学株式会社制,商品名D160N);聚醚多异氰酸酯、聚酯多异氰酸酯、以及它们与各种多元醇的加成物、通过异氰脲酸酯键、缩二脲键、脲基甲酸酯键等进行了多官能化的多异氰酸酯等。这些之中,使用脂肪族异氰酸酯由于反应速度快而优选。异氰酸酯系交联剂可以单独使用1种,另外也可以混合使用2种以上。粘接剂层第2部121B中的异氰酸酯系交联剂的含量例如相对于树脂成分100重量份为0.01~5重量份、优选为0.03~4重量份。可以考虑内聚力、耐久性试验中的剥离的阻止等而适宜地含有。
粘接剂层121可以通过丝网印刷、轮转丝网印刷、喷墨印刷、凹版印刷、辊对辊(roll to roll)等制成。从生产率的观点出发,优选轮转丝网印刷。这些涂覆方法可以仅使用1种,也可以组合使用。这些方法中,有时在涂覆中清漆暴露于空气中。优选使用能够抑制涂覆中的清漆浓度变化的低挥发性的溶剂。这样的溶剂例如为MIBK、乙酸丁酯、环己酮、γ丁内酯、异佛尔酮、乙酸卡比醇酯、DMSO、DMAc、NMP等。
变形例8.1
第2区域122B为在电晕放电处理后涂布有底涂剂的区域。变形例8.1为变形例8与变形例1的组合。变形例8.1的适宜的例子适用变形例1。
变形例8.2
第1区域122A为进行了电晕放电处理的区域。变形例8.2为变形例8与变形例2的组合。变形例8.2的适宜的例子适用变形例2。
变形例8.3
第1区域122A为在电晕放电处理后涂布有底涂剂的区域。变形例8.3为变形例8与变形例3的组合。变形例8.3的适宜的例子适用变形例3。
变形例8.4
基材层122的第1主面为在电晕放电处理后涂有底涂剂的面。变形例8.4为变形例8与变形例4的组合。变形例8.4的适宜的例子适用变形例4。
变形例8.5
第1区域122A为进行了压花加工的区域。变形例8.5为变形例8与变形例5的组合。
变形例8.6
第2区域122B为进行了压花加工的区域。变形例8.6为变形例8与变形例6的组合。
变形例8.7
基材层122的第1主面为进行了压花加工的面。变形例8.7为变形例8与变形例7的组合。
变形例9
如图13所示,粘接剂层121包含第1层1211和第2层1212。第1层1211呈圆盘状。第1层1211的两面用第1主面和与第1主面相对的第2主面来定义。第1层1211的第1主面与隔膜11接触。第1层1211的第2主面与第2层1212接触。第2层1212呈圆盘状。第2层1212的两面用第1主面和与第1主面相对的第2主面来定义。第2层1212的第1主面与第1层1211接触。第2层1212的第2主面与基材层122接触。
变形例9.1
第2区域122B为在电晕放电处理后涂布有底涂剂的区域。变形例9.1为变形例9与变形例1的组合。变形例9.1的适宜的例子适用变形例1。
变形例9.2
第1区域122A为进行了电晕放电处理的区域。变形例9.2为变形例9与变形例2的组合。变形例9.2的适宜的例子适用变形例2。
变形例9.3
第1区域122A为在电晕放电处理后涂布有底涂剂的区域。变形例9.3为变形例9与变形例3的组合。变形例9.3的适宜的例子适用变形例3。
变形例9.4
基材层122的第1主面为在电晕放电处理后涂有底涂剂的面。变形例9.4为变形例9与变形例4的组合。变形例9.4的适宜的例子适用变形例4。
变形例9.5
第1区域122A为进行了压花加工的区域。变形例9.5为变形例9与变形例5的组合。
变形例9.6
第2区域122B为进行了压花加工的区域。变形例9.6为变形例9与变形例6的组合。
变形例9.7
基材层122的第1主面为进行了压花加工的面。变形例9.7为变形例9与变形例7的组合。
变形例10
如图14所示,粘接剂层121包含第1层1211和第2层1212。第1层1211呈环板状。第1层1211位于切割环固定区域12B上。第1层1211的两面用第1主面和与第1主面相对的第2主面来定义。第1层1211的第1主面与隔膜11接触。第1层1211的第2主面与第2层1212接触。第1层1211可以具有粘合性。第2层1212呈圆盘状。第2层1212的两面用第1主面和与第1主面相对的第2主面来定义。第2层1212的第1主面在切割环固定区域12B与第1层1211接触。第2层1212的第2主面与基材层122接触。
变形例10.1
第2区域122B为在电晕放电处理后涂布有底涂剂的区域。变形例10.1为变形例10与变形例1的组合。变形例10.1的适宜的例子适用变形例1。
变形例10.2
第1区域122A为进行了电晕放电处理的区域。变形例10.2为变形例10与变形例2的组合。变形例10.2的适宜的例子适用变形例2。
变形例10.3
第1区域122A为在电晕放电处理后涂布有底涂剂的区域。变形例10.3为变形例10与变形例3的组合。变形例10.3的适宜的例子适用变形例3。
变形例10.4
基材层122的第1主面为在电晕放电处理后涂有底涂剂的面。变形例10.4为变形例10与变形例4的组合。变形例10.4的适宜的例子适用变形例4。
变形例10.5
第1区域122A为进行了压花加工的区域。变形例10.5为变形例10与变形例5的组合。
变形例10.6
第2区域122B为进行了压花加工的区域。变形例10.6为变形例10与变形例6的组合。
变形例10.7
基材层122的第1主面为进行了压花加工的面。变形例10.7为变形例10与变形例7的组合。
变形例11
变形例11中,将切割/芯片接合带1用于DBG法。具体而言,包括如下工序:将在半导体晶圆的表面(外表面)设置有槽的半导体晶圆固定于背磨薄膜,进行半导体晶圆的背面磨削的工序;从切割/芯片接合带1上去除隔膜11,将磨削后的半导体晶圆固定于切割/芯片接合薄膜12的粘接剂层121的工序;和对切割/芯片接合薄膜12施加拉伸应力,形成带有分断后粘接剂层的半导体芯片的工序。
这些变形例可以与其它的变形例进行组合。
[实施例]
以下,用实施例详细地对本发明进行说明,但本发明只要不超出主旨就不限定于以下的实施例。
实施例1~4·比较例2~3的切割/芯片接合薄膜的制作
根据表1将丙烯酸类聚合物·二氧化硅填料·固体环氧树脂·固体酚醛树脂溶解或分散于甲乙酮中,涂覆在PET隔膜上,以130℃·2分钟使甲乙酮挥发,得到厚度10μm的粘接薄膜。使用电晕处理机(PILLAR TECHNOLOGIES公司制的500系列)并在表1所示的条件下对KURABO INDUSTRIES Ltd.制的厚度130μm的EVA薄膜进行电晕放电处理。将粘接薄膜以60℃、10mm/秒、0.15MPa层叠在电晕处理后的EVA薄膜上,得到实施例1~4·比较例2~3的切割/芯片接合薄膜。各切割/芯片接合薄膜具有EVA薄膜和位于EVA薄膜上的粘接薄膜。EVA薄膜的两面用与粘接薄膜接触的第1主面和与第1主面相对的第2主面来定义。粘接薄膜的两面用第1主面和与EVA薄膜接触的第2主面来定义。各切割/芯片接合薄膜呈圆盘状。各切割/芯片接合薄膜中,切割环固定区域位于晶圆固定区域的周边。
电晕处理量
电晕处理量用下述式表示。
放电处理量(W·分钟/m2)=放电电极的电压(W)÷电极宽度(m)÷速度(m/分钟)
比较例1的切割/芯片接合薄膜的制作
未对EVA薄膜进行电晕放电处理,除此以外利用与实施例1相同的步骤制得切割/芯片接合薄膜。
粘接薄膜与EVA薄膜的90度剥离力
在室温23℃下将衬里带(日东电工株式会社制的BT-315)粘贴在切割/芯片接合薄膜的粘接薄膜上,切出长度120mm×宽度50mm的切割/芯片接合薄膜试验片。将AUTOGRAPHAGS-J(岛津制作所制)的腔室调整至23℃或-15℃,以剥离角度90度、剥离速度300mm/分钟进行T剥离试验。剥离力的平均值示于表1。
表面自由能
在室温23℃·50±10%RH下将衬里带(日东电工株式会社制的BT-315)粘贴在切割/芯片接合薄膜的粘接薄膜上,从EVA薄膜上剥离粘接薄膜。在剥离后5分钟内将依据JISK 6768:1999制备的具有阶段性增加的表面张力的一系列的试验用混合液滴加至EVA薄膜的第1主面和粘接薄膜的第2主面,并用10mm宽度的刮板进行扩展,由此形成长度5cm左右的液膜,在2秒后观察液膜,选择准确维持液膜形状2秒的试验用混合液。将所选择的试验用混合液的表面张力示于表1。
分断性·拾取性
使用DISCO公司制切割装置(DFD6361),将12英寸的裸晶圆制成8mm×12mm,切出宽度20~25μm、深度50μm的切口。在切口面粘贴背磨带(日东电工株式会社制的UB-3083D),利用DISCO公司制的背磨装置(DGP8760)进行磨削直至裸晶圆厚度为20μm为止。通过层压机以60℃、0.15MPa、10mm/秒将磨削后晶圆贴合在切割/芯片接合薄膜的粘接薄膜上。通过层压机以60℃、0.15MPa、10mm/秒将切割环固定在切割/芯片接合薄膜的粘接薄膜上。从磨削后晶圆上剥离背磨带,使用冷扩展机(Cool expander)(DISCO公司制的DDS3200),以冷却温度-15℃、速度1mm/秒、拉伸量11mm来分断磨削后晶圆,利用加热台以温度80℃、速度1mm/秒、拉伸量7mm进行拉伸,在200℃下使其热收缩(heat shrink)。利用以上的手段形成了带有分断后粘接薄膜的芯片。为了确认分断后粘接薄膜是否沿着分断线断开,在各例中观察30个带有分断后粘接薄膜的芯片。通过以下的式子求出分断率,分断率为80%以上记为○,低于80%为×,将判定结果示于表1。
分断率
=具有沿着分断线断开的分断后粘接薄膜的芯片的数量/30
拾取性
用新川公司制的芯片接合机SPA300拾取10个带有分断后粘接薄膜的芯片,成功数为8个以上的情况为○,低于8个的情况为×。
[表1]
Claims (5)
1.一种切割/芯片接合带,其包括:
隔膜、和
包含粘接剂层和基材层的薄膜,
所述粘接剂层位于所述隔膜和所述基材层之间,
在所述薄膜的晶圆固定区域中,所述粘接剂层和所述基材层在23℃下的90度剥离力为0.02N/20mm~0.5N/20mm,
在所述晶圆固定区域中,所述粘接剂层和所述基材层在-15℃下的90度剥离力为0.1N/20mm以上,
所述基材层的两面用与所述粘接剂层接触的第1主面和第2主面来定义,
在所述晶圆固定区域中所述基材层的所述第1主面的表面自由能为32~39mN/m。
2.根据权利要求1所述的切割/芯片接合带,其中,所述粘接剂层的两面用与所述隔膜接触的第1主面和与所述基材层接触的第2主面来定义,
将所述晶圆固定区域中所述粘接剂层的所述第2主面的表面自由能设为E2、
将所述晶圆固定区域中所述基材层的所述第1主面的表面自由能设为E1时,
E2与E1之差为15mN/m以下。
3.根据权利要求1所述的切割/芯片接合带,其中,所述粘接剂层的两面用与所述隔膜接触的第1主面和与所述基材层接触的第2主面来定义,
在所述晶圆固定区域中所述粘接剂层的所述第2主面的表面自由能为34~50mN/m。
4.根据权利要求1~3中任一项所述的切割/芯片接合带,其中,所述粘接剂层在23℃下的储能模量为10GPa以下。
5.一种半导体装置的制造方法,其包括如下工序:
从权利要求1~4中任一项所述的切割/芯片接合带上去除所述隔膜,将半导体晶圆固定于所述薄膜的所述粘接剂层的工序;
对所述薄膜施加拉伸应力,形成带有分断后粘接剂层的半导体芯片的工序。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016189717A JP6791701B2 (ja) | 2016-09-28 | 2016-09-28 | ダイシングダイボンディングテープおよび半導体装置の製造方法 |
JP2016-189717 | 2016-09-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107871702A true CN107871702A (zh) | 2018-04-03 |
CN107871702B CN107871702B (zh) | 2023-06-16 |
Family
ID=61752443
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710890573.XA Active CN107871702B (zh) | 2016-09-28 | 2017-09-27 | 切割/芯片接合带和半导体装置的制造方法 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP6791701B2 (zh) |
KR (1) | KR102401808B1 (zh) |
CN (1) | CN107871702B (zh) |
TW (1) | TWI738878B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2021193923A1 (zh) | 2020-03-27 | 2021-09-30 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002256235A (ja) * | 2001-03-01 | 2002-09-11 | Hitachi Chem Co Ltd | 接着シート、半導体装置の製造方法および半導体装置 |
CN101617395A (zh) * | 2007-03-01 | 2009-12-30 | 日东电工株式会社 | 热固化型芯片接合薄膜 |
CN101883830A (zh) * | 2007-12-11 | 2010-11-10 | 古河电气工业株式会社 | 晶片加工用带 |
JP2012164891A (ja) * | 2011-02-08 | 2012-08-30 | Hitachi Chem Co Ltd | 半導体用粘接着シート、半導体用粘接着シートの製造方法、半導体ウエハ、半導体装置及び半導体装置の製造方法 |
CN104781912A (zh) * | 2012-11-20 | 2015-07-15 | 古河电气工业株式会社 | 半导体芯片的制造方法及使用于该方法的薄膜研磨用表面保护带 |
JP2015185591A (ja) * | 2014-03-20 | 2015-10-22 | 日立化成株式会社 | ウエハ加工用テープ |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS535501B2 (zh) | 1974-07-04 | 1978-02-28 | ||
JP4599800B2 (ja) | 2003-02-20 | 2010-12-15 | 日立化成工業株式会社 | 接着シートの製造方法、半導体装置およびその製造方法 |
JP6073263B2 (ja) * | 2014-03-31 | 2017-02-01 | 日東電工株式会社 | ダイシングシート付きダイボンドフィルム、及び、半導体装置の製造方法 |
-
2016
- 2016-09-28 JP JP2016189717A patent/JP6791701B2/ja active Active
-
2017
- 2017-09-25 KR KR1020170123249A patent/KR102401808B1/ko active IP Right Grant
- 2017-09-27 CN CN201710890573.XA patent/CN107871702B/zh active Active
- 2017-09-27 TW TW106133085A patent/TWI738878B/zh active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002256235A (ja) * | 2001-03-01 | 2002-09-11 | Hitachi Chem Co Ltd | 接着シート、半導体装置の製造方法および半導体装置 |
CN101617395A (zh) * | 2007-03-01 | 2009-12-30 | 日东电工株式会社 | 热固化型芯片接合薄膜 |
CN101883830A (zh) * | 2007-12-11 | 2010-11-10 | 古河电气工业株式会社 | 晶片加工用带 |
JP2012164891A (ja) * | 2011-02-08 | 2012-08-30 | Hitachi Chem Co Ltd | 半導体用粘接着シート、半導体用粘接着シートの製造方法、半導体ウエハ、半導体装置及び半導体装置の製造方法 |
CN104781912A (zh) * | 2012-11-20 | 2015-07-15 | 古河电气工业株式会社 | 半导体芯片的制造方法及使用于该方法的薄膜研磨用表面保护带 |
JP2015185591A (ja) * | 2014-03-20 | 2015-10-22 | 日立化成株式会社 | ウエハ加工用テープ |
Also Published As
Publication number | Publication date |
---|---|
CN107871702B (zh) | 2023-06-16 |
TW201819175A (zh) | 2018-06-01 |
TWI738878B (zh) | 2021-09-11 |
JP2018056289A (ja) | 2018-04-05 |
KR102401808B1 (ko) | 2022-05-26 |
JP6791701B2 (ja) | 2020-11-25 |
KR20180035149A (ko) | 2018-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI803489B (zh) | 切晶黏晶膜 | |
JP5681374B2 (ja) | ダイシングテープ一体型半導体裏面用フィルム | |
TWI527156B (zh) | 切晶帶一體型晶圓背面保護膜 | |
KR101083959B1 (ko) | 반도체 장치 제조용 필름 및 반도체 장치의 제조 방법 | |
JP5439264B2 (ja) | ダイシングテープ一体型半導体裏面用フィルム | |
CN109309039B (zh) | 芯片接合薄膜、切割芯片接合薄膜以及半导体装置制造方法 | |
TWI415774B (zh) | 半導體裝置製造用薄膜卷 | |
TW201213486A (en) | Dicing tape-integrated film for semiconductor back surface and method for producing the film, and method for producing semiconductor device | |
TWI489536B (zh) | 覆晶型半導體背面用膜 | |
TW201109410A (en) | Dicing tape-integrated wafer back surface protective film | |
TW201035274A (en) | Dicing tape-integrated wafer back surface protective film | |
CN109041575A (zh) | 电子器件封装用带 | |
TW201905995A (zh) | 切晶帶一體型接著性片材 | |
WO2017168829A1 (ja) | 電子デバイスパッケージ用テープ | |
TW202035605A (zh) | 接著膜、附有切晶帶之接著膜、及半導體裝置製造方法 | |
CN107325741A (zh) | 胶带及半导体装置的制造方法 | |
JP6935379B2 (ja) | 電子デバイスパッケージ用テープ | |
CN107851627A (zh) | 电子器件封装、电子器件封装的制造方法、及电子器件封装用带 | |
CN107871702A (zh) | 切割/芯片接合带和半导体装置的制造方法 | |
JP2016213244A (ja) | 半導体素子の裏面を保護するための裏面保護フィルム、一体型フィルム、フィルム、半導体装置の製造方法および保護チップの製造方法 | |
TW202028392A (zh) | 切晶黏晶膜 | |
TWI811452B (zh) | 切晶黏晶膜 | |
KR20240006621A (ko) | 전자 장치의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |