CN107845618A - 具有复合基材的电子系统 - Google Patents

具有复合基材的电子系统 Download PDF

Info

Publication number
CN107845618A
CN107845618A CN201711122604.3A CN201711122604A CN107845618A CN 107845618 A CN107845618 A CN 107845618A CN 201711122604 A CN201711122604 A CN 201711122604A CN 107845618 A CN107845618 A CN 107845618A
Authority
CN
China
Prior art keywords
electronic component
installing zone
conductive pattern
lead frame
metal pins
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711122604.3A
Other languages
English (en)
Inventor
李翰祥
施坤宏
李正人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cyntec Co Ltd
Qiankun Science and Technology Co Ltd
Original Assignee
Qiankun Science and Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/969,604 external-priority patent/US9484290B2/en
Application filed by Qiankun Science and Technology Co Ltd filed Critical Qiankun Science and Technology Co Ltd
Publication of CN107845618A publication Critical patent/CN107845618A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1422—Printed circuit boards receptacles, e.g. stacked structures, electronic circuit modules or box like frames
    • H05K7/1427—Housings
    • H05K7/1432—Housings specially adapted for power drive units or power converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1034—Edge terminals, i.e. separate pieces of metal attached to the edge of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10924—Leads formed from a punched metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1327—Moulding over PCB locally or completely

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明公开了一种具有复合基材的电子系统。该电子系统由电路板安置在金属框架上所构成，高发热的电子元件安置在金属框架上，低发热的电子元件安置在电路板上；芯片中的电路以金属线电性耦合至电路板上的电路。整个电子系统使用胶体封装以后，将金属框架的底面裸露出来提供散热用，使用本发明电子系统可以同时获得金属框架的优良散热性以及电路板的优良布线性。

Description

具有复合基材的电子系统
本发明是申请日为2014年4月11日，申请号为201410146166.4，发明名称为“具有复合基材的电子系统”的中国专利申请的分案申请。
技术领域
本发明涉及一种电子系统；尤其涉及具有复合基材的电子系统的封装，且该复合基材由电路板(circuit board)以及金属框架(lead frame)所结合而构成的复合基材。
背景技术
如图1所示，美国专利US6,212,086于2001年04月03日揭示了一个直流到直流转换系统(DC-to-DC converter system)，它包含了一个铜制基材110在系统底部提供均匀的散热功能，也包含了安置在铜制基材110上面的电路板120，电子元件则包含了主变压器130、输出电感140、同步整流器150、输出电容器160、以及输入电容器170，这些组件都安置在系统电路板120上面。一个独立的输出连接器在系统电路板120右边，经由软性电路板耦合到系统电路板120。
前述电子系统的缺点的一便是系统电路板120并非是一个良好的散热体，无法将安装在上面的电子元件120、130、140、150、160、以及170所产生的热量有效地传导至下方的铜制基材110散热。电路板有利于电路配置但是不利于热量的传导，相对地，铜制基材不利于电路配置却有利于热量的传导。同一行业人士都积极研发，期望能有一种基材兼具两者优点。
发明内容
针对现有技术的上述不足，本发明所要解决的技术问题是提出一种同时具备金属框架的优良散热性以及电路板的优良布线性的具有复合基材的电子系统。
为了解决上述技术问题，本发明提供的一种电子装置，其特征在于，包括：
一导线架，具有多个金属引脚；
至少一电子元件，设置在所述导线架上；以及
一导电图案结构，设置在所述导线架上方并覆盖所述至少一电子元件；
其中所述导电图案结构包括至少一绝缘层以及至少一导电图案层，所述至少一导电图案层电性连接所述多个金属引脚和所述至少一电子元件。
优选地，本发明上述的电子装置，所述至少一电子元件包括一芯片或裸晶。
优选地，本发明上述的电子装置，所述导线架具有一平的表面以安装所述至少一电子元件。
优选地，本发明上述的电子装置，所述至少一电子元件包括一第一电子元件与一第二电子元件，安装在所述导线架上，其中，所述至少一绝缘层覆盖所述导线架、第一电子元件以及第二电子元件；以及所述至少一导电图案层设置在所述至少一绝缘层上，用来电性连接所述多个金属引脚、第一电子元件以及第二电子元件。
优选地，本发明上述的电子装置，还包括一封装体，其中，所述封装体的底表面与导线架的底表面齐平以形成一表面贴装型组件。
优选地，本发明上述的电子装置，所述至少一导电图案通过黄光蚀刻形成。
优选地，本发明上述的电子装置，所述导电图案结构的上表面具有多个接线垫以电性连接外部电路。
为了解决上述技术问题，本发明提供的电子装置，包括：一导线架，具有一安装区以及沿该安装区周围而配置的多个金属引脚，其中每个金属引脚与所述安装区被一间隙隔开；一第一电子元件，安装在所述导线架的安装区上；一绝缘体覆盖所述导线架、第一电子元件以及多个间隙；
以及至少一导电图案层设置在所述绝缘体上，用来电性连接所述多个金属引脚和所述第一电子元件。
优选地，本发明上述电子装置中，所述第一电子元件为一芯片或裸晶。
优选地，本发明上述电子装置中，所述安装区具有一平的表面以安装所述第一电子元件。
优选地，本发明上述电子装置还包括一第二电子元件，安装在所述导线架的安装区上，其中，所述绝缘体覆盖所述导线架、第一电子元件、第二电子元件以及多个间隙；以及所述至少一导电图案层设置在所述绝缘体上，用来电性连接所述多个金属引脚、第一电子元件以及第二电子元件。
优选地，本发明上述电子装置还包括一封装体，其中，所述封装体的底表面与导线架的底表面齐平以形成一表面贴装型组件。
优选地，本发明上述电子装置中，所述金属引脚和芯片的多个终端接点暴露于绝缘体的上表面以电性连接所述至少一导电图案。
优选地，所述至少一导电图案通过黄光蚀刻形成。
优选地，本发明上述电子装置中，所述至少一导电图案层的最上层具有多个接线垫以电性连接外部电路。
优选地，本发明上述电子装置还包括至少一第二电子元件，其中，所述至少一导电图案层的最上层具有多个接线垫，所述至少一第二电子元件设置在所述至少一导电图案层的最上层的上方并电性连接所述多个接线垫。
为了解决上述技术问题，本发明提供的一种制作电子装置的方法，包括：提供一导线架，具有一安装区以及沿该安装区周围而配置的多个金属引脚，其中每个金属引脚与所述安装区被一间隙隔开；提供一电子元件，安装在所述导线架的安装区上；将一绝缘体覆盖所述导线架、电子元件以及多个间隙；
以及形成至少一导电图案层于所述绝缘体上以电性连接所述多个金属引脚和所述电子元件。
优选地，本发明上述的方法还包括用一封装体封装所述导线架，其中，所述封装体的底表面与导线架的底表面齐平以形成一表面贴装型组件。
优选地，本发明上述的方法中，至少一导电图案层是通过黄光蚀刻形成。
相对于现有技术，本发明揭示一个复合基材被使用在“直流到直流转换系统”(DC-to-DC converter system)，该复合基材由电路板安置在金属框架上所构成的。这种复合基材使得集成电路等高发热的电子元件可以安置在金属框架上，低发热的电子元件则可以安置在电路板上，然后再用金属线将集成电路电性耦合到电路板上的电路。采用这种复合基材的电子系统，可以兼具有电路板的布线优点以及金属框架的导热优点。
附图说明
图1是现有技术中电子系统的结构示意图；
图2A是本发明实施例1所使用的电路板顶面视图；
图2B是图2A的底面视图；
图2C是本发明实施例1所使用的金属框架的结构示意图；
图3是本发明实施例1所使用的复合基材的结构示意图；
图4A是本发明实施例1的顶面视图；
图4B是图4A的底面视图；
图4C是图4A的A-A’剖面放大图；
图4D是图4A的A-A’剖面放大图；
图5A是本发明实施例2所使用的电路板顶面视图；
图5B是本发明实施例2所使用的金属框架的结构示意图；
图5C是本发明实施例2所使用的复合基材的结构示意图；
图5D是本发明实施例2的顶面视图；
图6A是本发明实施例3所使用的电路板顶面视图；
图6B是本发明实施例3的顶面视图；
图7A是本发明实施例4所使用的电路板顶面视图；
图7B是本发明实施例4的顶面视图；
图8A是本发明实施例1-4具有复合基材的电子系统封胶以后的侧面视图；
图8B是本发明实施例1-4具有复合基材的电子系统封胶以后的底面视图；
图9A示出了导线架和一个芯片或半导体器件的顶面视图；
图9B示出了导线架和半导体器件的封装结构的俯视图；
图9C示出了导线架和半导体器件的封装的结构的仰视图；
图9D示出了导线架和半导体器件的封装结构的侧视图；
图10示出了多个导体图案层是在导线架和芯片上的形式；
图11示出的所有部件被组装后的电子装置的顶面视图。
附图标记说明：20、203、202、201为电路板；20B为电路板底面；21为矩形开口；213为U形开口；212为L形开口；213为U形开口；211为平的边缘；22、223、222、221为金属焊垫；24、243、242、241为开口的边缘；25、253、252、251为底面金属接点；26为金属框架；26C、26C3为复合基材；261S为金属表面；262为外围金属脚；27为厚度调整片；30、30B、303、302、301为芯片；32为金属线。
具体实施方式
下面结合附图和具体实施例，进一步阐述本发明。这些实施例应理解为仅用于说明本发明而不用于限制本发明的保护范围。在阅读了本发明记载的内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等效变化和修饰同样落入本发明权利要求所限定的范围。
实施例1
如图2A显示电路板20具有一个矩形开口21，一组金属焊垫22围绕在矩形开口21的四个边缘24。金属焊垫22是电路板20上的电路的一部分，金属焊垫22经由金属线23电性耦合至电路板20上的电路(图中未表示)。
如图2B所示，一组底面金属接点25安置在电路板20的底面20B，金属接点25后续将电性耦合到电路板20上面的对应的金属脚262。
如图2C所示，一片金属框架26具有数个大块金属261，大块金属261可以承载高发热的电子元件；金属框架26且具有一组外围金属脚262分布在金属框架26的周边，后续以封装胶体封装以后，外围金属脚262作为电子系统的输出/输入脚。电路板20后续将被安置在金属框架26上，构成本发明所使用的复合基材。
如图3所示，图2A的电路板20被安置在图2C的金属框架26上面，构成复合式基材26C。电路板20的底面20B具有底面金属接点25，底面金属接点25分别电性耦合到对应的周边金属脚262。电路板20的矩形开口21曝露出金属表面261S，金属表面261S是大块金属261的局部表面。
如图4A所示，芯片30安置在曝露在电路板20的矩形开口21内的金属表面261S上，芯片30内部的电路(图中未显示)经由芯片30上面的金属接点，以导线32电性耦合至电路板20上的金属焊垫22。矩形开口21具有四个平边24与芯片30的四个平边相邻，此一安排可以提供芯片30与电路板20之间有四边电性耦合的容量。
如图4B所示，图4A复合基材26C的底面26CB设置状况，显示大块金属261的底面以及外围金属脚262的底面呈共平面(coplanar)安置。
如图4C所示，芯片30安置在金属框架26中之一块大块金属261的金属表面261S上面，芯片30具有厚度T1，厚度T1相等或是接近于电路板20的厚度T3。这种高度约略相近的设计，可以方便金属线32将芯片30的顶面接点(图中未表示)电性耦合至电路板20上面的金属焊垫22。
如图4D所示，芯片30B安置在一片高度调整垫子27上面，以当芯片30B的厚度T2显着小于电路板20的厚度T3的时候，便可以使用高度调整垫子27于下方，以便使得芯片30B的上表面可以约略共平面于电路板20的上表面。这种高度约略相近的设计，可以方便金属线32将芯片30B的顶面接点电性耦合至电路板20上面的金属焊垫22。
实施例2
如图5A所示，电路板203边缘具有一个U形开口213，一组金属焊垫223安置在U形开口213的三个边缘243旁边。金属焊垫223是电路板203上面的电路的一部分电路，金属焊垫223以金属线233电性耦合至电路板203上面的电路(图中未表示)。电路板203底面设置有一组金属接点253，作为电路板203上的电路的输出入接点。
如图5B所示，金属框架26具有多个大块金属261，大块金属261适合于承载如芯片…等高发热性电子元件；一组外围金属脚262安置在金属框架26的周边，作为后续整个电子系统的输出入接点。后续，电路板203将被安置在金属框架26上面。
如图5C所示，图5A所示的电路板203被安置在如图5B所示的金属框架26上面，构成本发明的第二复合基材26C3。电路板203下方的底面金属接点253分别电性耦合至金属框架26的对应的周边金属脚262。电路板203的U形开口213曝露出大块金属261的部分金属表面261S。
如图5D所示，一片芯片303，安置在电路板203的U形开口213中的金属表面261S上面。芯片303内部电路经由金属线323电性耦合至电路板203上面的电路。图中显示金属线323将电路板203的金属焊垫223电性耦合至芯片303顶面的金属接点。U形开口213具有三个边缘分别邻接于芯片303的三个边缘，这种安排使得芯片303与电路板203之间具有三边电性耦合的容量。
实施例3
如图6A所示，电路板202边缘具有一个L形开口212，一组金属焊垫222安置在L形开口212的两个边缘242的旁边。金属焊垫222是电路板202上面的电路的一部分电路，金属焊垫222以金属线232电性耦合至电路板202上面的电路。电路板202底面设置有一组金属接点252，作为电路板202上的电路的输出入接点。
如图6B所示，本实施例的基本观念与实施例1-2相同，唯一不同在于电路板具有的开口形状不同。图6A显示电路板202具有L形开口212，芯片302安置在开口212所曝露的金属表面261S上面。芯片302内的电路经由金属线322电性耦合至电路板202上面的电路，金属线322系将电路板202上面的金属焊垫222电性耦合到芯片302顶面的金属接点。L形开口212具有两个边缘242分别邻接于芯片302的两个边缘，这种安排使得芯片302与电路板202之间具有两边电性耦合的容量。
实施例4
如图7A所示，一片电路板201具有一个线性边缘211，一组金属焊垫221安置于线性边缘211旁边。金属焊垫221是电路板201上的电路的一部分，金属焊垫221以金属线231电性耦合至电路板201上的电路(图中未显示)。一组底面金属接点251设置于电路板201的底面，作为电路板201上的电路的输出入接点。
如图7B所示，本实施例的基本观念与实施例1-2一样，唯一不同的是本实施例所使用的电路板201具有一个线性边缘241。一个集成电路芯片301安置在靠近线性边缘241的曝露的金属表面261S上面。芯片301内的电路(图中未显示)经由金属线321电性耦合至电路板201上的电路(图中未显示)，金属线321系将电路板201上的金属焊垫221电性耦合到芯片301上面的金属接点。电路板201的线性边缘241靠近芯片301的线性边缘，这种设计使得芯片301与电路板201之间具有单边电性耦合的容量。
如图图8A所示，前述实施例1-4的图4A、图5D、图6B以及图7B所示的具有复合基材的电子系统，以封装胶体51加以封装保护起来。周边金属脚262凸出封装胶体51，且金属脚的262的底面与封装胶体51的底面切齐或是称的为共平面。
如图8B所示，封装胶体51的底面与金属框架的底面齐平，裸露金属框架的底面便于散热，换句话说，整个底面是平面的，形成一个底面为平面的封装，构成一个表面黏着式组件。
在一个实施例中，描述一个电子装置，包括：一导线架，具有多个金属引脚；至少一电子元件，设置在所述导线架上；以及一导电图案结构设置在所述导线架上方并覆盖所述至少一电子元件；其中所述导电图案结构包括至少一绝缘层以及至少一导电图案层以电性连接所述多个金属引脚和所述至少一电子元件。
在一个实施例中，所述至少一电子元件包括一芯片或裸晶。
在一个实施例中，所述导线架具有一平的表面以安装所述至少一电子元件。
在一个实施例中，所述至少一电子元件包括一第一电子元件与一第二电子元件，安装在所述导线架上，其中，所述至少一绝缘层覆盖所述导线架、第一电子元件以及第二电子元件；以及所述至少一导电图案层设置在所述至少一绝缘层上，用来电性连接所述多个金属引脚、第一电子元件以及第二电子元件。
在一个实施例中，描述一个电子装置，其中，所述电子系统包括：一具有一芯片安装区域的导线架以及沿该芯片安装区域周围而配置的多个金属引脚，其中每个金属引脚与所述芯片安装区被一间隙隔开；设置在所述导线架上的至少一导电图案结构以形成一电路，所述导电图案结构桥接所述每个金属引脚和所述芯片安装区之间之间隙，以及一芯片，安装在所述导线架的芯片安装区，并电耦合到所述导电图案结构形成的电路。
在一个实施例中，导电图案结构具有一底部表面以封装该芯片，其中，所述底部表面包括多个接点，其中所述每个接点电耦合到所述导线架的一相对应的一金属引脚。在一个实施例中，导电图案结构包括多个设置在所述导线架以及芯片上的导电图案层以将该芯片与每个金属引脚电连接。在一个实施例中，所述多个导电图案层通过黄光蚀刻形成在所述导线架和芯片上。
在一个实施例中，导电图案结构具有一上表面，所述电子系统还包括设置在该上表面的至少一个电子元件，其特征在于，所述至少一个电子元件通过所述多个导电图案的层被电耦合到所述导电图案结构的电路。在一个实施例中，每个所述至少一个电子元件所产生的热量低于所述芯片产生的热量。
在一个实施例中，芯片包括多个接脚，其中所述多个接脚通过所述多个导电图案层被电耦合到所述导电图案的结构的电路。
在一个实施例中，所述电子装置还包括一绝缘材料来封装所述导线架以及芯片，以形成一实质平坦的表面，其中所述芯片与导线架多个接点暴露于外，然后将所述导电图案结构设置于该实质平坦表面上以连接到所述暴露于外的多个接点。在一个实施例中，导线架的上表面与芯片的上表面处于相同的高度或水平位置，以形成一个平坦的表面，其中多个导电层设置在该平坦表面上。
图9A描绘了在导线架900和一个将被安装在导线架上的一芯片或一半导体组件910的顶面视图；导线架900具有一芯片安装区，其中，所述芯片安装区具有一第一平面901，用于安装该芯片或半导体组件910，其中，所述导线架具有多个金属引脚902，903。在一个实施例中，各金属引脚和芯片安装区域由一个间隙隔开；所述芯片安装在导线架的芯片安装区上。在一个实施例中，一金属引脚连接到芯片安装区域。半导体组件910可以是包装前的裸晶形式。请注意，在导线架900可以是许多不同的形状，并不局限于在本实施例中所示的例子。
图9B描绘了一被封装的导线架900和半导体组件910结构图，其中，在布置导电图案的结构的前，所述绝缘材料920封装导线架900和芯片910以形成一第二平坦表面930。金属引脚和芯片的输入或输出终端接点暴露在外，使得导电结构可以被放置在该第二平面上以电耦合金属引脚和芯片输入或输出终端接点。在一个实施方案中，该金属引脚和芯片的上表面基本上在同一水平面上，以形成一个平坦的表面，使得多个导体图案层可以被布置在该平坦表面上。该芯片的上表面具有多个用于与其它部件电连接的输入或输出终端接点。
图9C描绘了导线架900和半导体组件910的封装结构的仰视图，该导线架的芯片安装区域904暴露在外并与底部表面对齐；多个接线垫被设置在所述底表面上并连接到导线架900的金属引脚902，903。
图9D描绘导线架900和半导体组件910的封装结构的侧视图，其中每个金属引脚902分别有一侧表面905。
如图10所示，多个导电图案层是设置在导线架和芯片上，以及所述导电图案层930，940，950的上表面上具有多个接线垫960，用于安装其它部件，如电容，电阻，电感，或任何其它装置。
图11示出了所述电子装置在所有部件被组装后的顶面视图，其中的第一电子元件970，诸如电容，电阻，电感或其它装置，以及第二电子元件980如电容，电阻，电感或其它装置，连接到导电层上表面的接线垫上。
在一个实施例中，芯片是具有多个输入或输出终端接点的半导体裸晶，其特征在于，所述输入或输出终端接点通过所述多个导电图案层的电路电耦合到所述导电图案的结构的电路。
在一个实施例中，所述系统还包括一个封装体，该封装体底表面与导线架底表面齐平，以形成一个平坦的贴装表面，用于安装其它部件，如电容，电阻，电感，或任何其它装置。换句话说，整个底面是平面的，形成一个底面为平面的封装，构成一个表面黏着式组件。
在一个实施例中，描述一种制作电子装置的方法，包括：提供一导线架，具有一安装区以及沿该安装区周围而配置的多个金属引脚，其中每个金属引脚与所述安装区被一间隙隔开；提供一电子元件，安装在所述导线架的安装区上；将一绝缘体覆盖所述导线架、电子元件以及多个间隙；以及形成至少一导电图案层于所述绝缘体上以电性连接所述多个金属引脚和所述电子元件。
在一个实施例中，所述至少一导电图案层是通过黄光蚀刻形成。
以上说明对本发明而言只是说明性的，而非限制性的，本领域普通技术人员理解，在不脱离权利要求所限定的精神和范围的情况下，可做出许多修改、变化或等效，但都将落入本发明的保护范围之内。

Claims (10)

1.一种电子装置，其特征在于，包括：
一导线架，具有一安装区以及沿该安装区周围而配置的多个金属引脚，其中每个金属引脚与所述安装区被一间隙隔开，且该多个金属引脚的上表面高于该安装区的上表面以形成一凹陷部位；
至少一电子元件，设置在所述导线架的该凹陷部位中的该安装区上；
一绝缘材料封装该导线架和该至少一电子元件并填入该间隙以形成一封装体，该封装体具有一实质平坦的上表面，其中该多个金属引脚的上表面和该至少一电子元件的多个输入或输出终端接点不被该绝缘材料覆盖而暴露在外；以及
一导电图案结构，设置在所述实质平坦的上表面上；
其中所述导电图案结构包括至少一绝缘层以及至少一导电图案层，所述至少一导电图案层电性连接所述多个金属引脚和所述至少一电子元件的多个输入或输出终端接点。
2.根据权利要求1所述的电子装置，其特征在于，所述至少一电子元件包括一芯片或裸晶。
3.根据权利要求1所述的电子装置，其特征在于，所述导线架具有一平的表面以安装所述至少一电子元件。
4.根据权利要求1所述的电子装置，其特征在于，所述至少一电子元件包括一第一电子元件与一第二电子元件，其中，所述至少一绝缘层覆盖所述导线架、第一电子元件以及第二电子元件；以及所述至少一导电图案层设置在所述至少一绝缘层上，用来电性连接所述多个金属引脚、第一电子元件以及第二电子元件。
5.一种电子装置，其特征在于，包括：
一导线架，具有一安装区以及沿该安装区周围而配置的多个金属引脚，其中每个金属引脚与所述安装区被一间隙隔开，且该多个金属引脚的上表面高于该安装区的上表面以形成一凹陷部位；
至少一电子元件，设置在所述导线架的该凹陷部位中的该安装区上；
一绝缘材料封装该导线架和该至少一电子元件并填入该间隙以形成一封装体，该封装体具有一实质平坦的上表面，其中该多个金属引脚的上表面和该至少一电子元件的多个输入或输出终端接点不被该绝缘材料覆盖而暴露在外；以及
一导电图案结构，设置在所述实质平坦的上表面上；
其中所述导电图案结构包括至少一绝缘层以及至少一导电图案层，所述至少一导电图案层电性连接所述多个金属引脚和所述至少一电子元件的多个输入或输出终端接点，所述封装体的底表面与导线架的底表面齐平以形成一表面贴装型组件。
6.一种电子装置，其特征在于，包括：
一导线架，具有一安装区以及沿该安装区周围而配置的多个金属引脚，其中每个金属引脚与所述安装区被一间隙隔开，且该多个金属引脚的上表面高于该安装区的上表面以形成一凹陷部位；
至少一电子元件，设置在所述导线架的该凹陷部位中的该安装区上；
一绝缘材料封装该导线架和该至少一电子元件并填入该间隙以形成一封装体，该封装体具有一实质平坦的上表面，其中该多个金属引脚的上表面和该至少一电子元件的多个输入或输出终端接点不被该绝缘材料覆盖而暴露在外；以及
一导电图案结构，设置在所述实质平坦的上表面上；
其中所述导电图案结构包括至少一绝缘层以及至少一导电图案层，所述至少一导电图案层电性连接所述多个金属引脚和所述至少一电子元件的多个输入或输出终端接点，所述导电图案结构的上表面具有多个接线垫以电性连接外部电路。
7.一种电子装置，其特征在于，包括：
一导线架，具有一安装区以及沿该安装区周围而配置的多个金属引脚，其中每个金属引脚与所述安装区被一间隙隔开，且该多个金属引脚的上表面高于该安装区的上表面以形成一凹陷部，该安装区的上表面的至少一边緣不具有与其相连的侧壁；
至少一电子元件，安装在所述导线架的该安装区的上表面上；
一绝缘材料封装导线架与该至少一电子元件并填入该间隙以形成一封装体，所述封装体具有一上表面；以及
至少一导电图案层，设置在所述封装体的该上表面上，用来电性连接所述多个金属引脚和所述第一电子元件。
8.一种电子装置，其特征在于，包括：
一导线架，具有一安装区以及沿该安装区周围而配置的多个金属引脚，其中每个金属引脚与所述安装区被一间隙隔开，且该多个金属引脚的上表面高于该安装区的上表面以形成一凹陷部，该安装区的上表面的至少一边緣不具有与其相连的侧壁；
至少一电子元件，安装在所述导线架的该安装区的上表面上；
一绝缘材料封装导线架和该至少一电子元件并填入该间隙以形成一封装体，所述封装体具有一上表面，其中该多个金属引脚的上表面和该至少一电子元件的多个输入或输出终端接点不被该绝缘材料覆盖而暴露在外；以及
至少一导电图案层，设置在所述封装体的该上表面上，用来电性连接所述多个金属引脚和所述第一电子元件。
9.一种电子装置，其特征在于，包括：
一导线架，具有一安装区以及沿该安装区周围而配置的多个金属引脚，其中每个金属引脚与所述安装区被一间隙隔开，且该多个金属引脚的上表面高于该安装区的上表面以形成一凹陷部位；
至少一电子元件，设置在所述导线架的该凹陷部位中的该安装区上；
一绝缘材料封装该导线架和该至少一电子元件并填入该间隙以形成一封装体，该封装体具有一实质平坦的上表面，其中该多个金属引脚的上表面和该至少一电子元件的多个输入或输出终端接点不被该绝缘材料覆盖而暴露在外；以及
一导电图案结构，设置在所述实质平坦的上表面上；
其中所述导电图案结构包括至少一绝缘层以及至少一导电图案层，所述至少一导电图案层电性连接所述多个金属引脚和所述至少一电子元件的多个输入或输出终端接点。
10.一种电子装置，其特征在于，包括：
一导线架，具有一安装区以及沿该安装区周围而配置的多个金属引脚，其中每个金属引脚与所述安装区被一间隙隔开，且该多个金属引脚的上表面高于该安装区的上表面以形成一凹陷部位，所述安装区的上表面具有一平面；
至少一电子元件，设置在所述导线架的该凹陷部位中的该安装区的平面上；
一绝缘材料封装该导线架和该至少一电子元件并填入该间隙以形成一封装体，该封装体具有一实质平坦的上表面，其中该多个金属引脚的上表面和该至少一电子元件的多个输入或输出终端接点不被该绝缘材料覆盖而暴露在外；
一导电图案结构，设置在所述实质平坦的上表面上；
其中所述导电图案结构包括至少一绝缘层以及至少一导电图案层，所述至少一导电图案层电性连接所述多个金属引脚和所述至少一电子元件的多个输入或输出终端接点；以及
至少一第二电子元件，所述至少一导电图案层的最上层具有多个接线垫，所述至少一第二电子元件设置在所述至少一导电图案层的最上层的上方并电性连接所述多个接线垫。
CN201711122604.3A 2013-08-18 2014-04-11 具有复合基材的电子系统 Pending CN107845618A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/969,604 2013-08-18
US13/969,604 US9484290B2 (en) 2010-02-12 2013-08-18 Electronic system with a composite substrate
CN201410146166.4A CN104377186B (zh) 2013-08-18 2014-04-11 具有复合基材的电子系统

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201410146166.4A Division CN104377186B (zh) 2013-08-18 2014-04-11 具有复合基材的电子系统

Publications (1)

Publication Number Publication Date
CN107845618A true CN107845618A (zh) 2018-03-27

Family

ID=52556006

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201711122604.3A Pending CN107845618A (zh) 2013-08-18 2014-04-11 具有复合基材的电子系统
CN201410146166.4A Active CN104377186B (zh) 2013-08-18 2014-04-11 具有复合基材的电子系统

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201410146166.4A Active CN104377186B (zh) 2013-08-18 2014-04-11 具有复合基材的电子系统

Country Status (2)

Country Link
CN (2) CN107845618A (zh)
TW (1) TWI567883B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109561619A (zh) * 2018-12-29 2019-04-02 昂纳信息技术（深圳）有限公司 一种电子元器件组合装置及其制作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11153973B2 (en) * 2019-10-04 2021-10-19 Cyntec Co., Ltd. Electronic module

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070205493A1 (en) * 2006-03-06 2007-09-06 Orient Semiconductor Electronics, Ltd. Semiconductor package structure and method for manufacturing the same
CN101097900A (zh) * 2006-06-26 2008-01-02 张仪玲 导线架及其制造方法
CN101127332A (zh) * 2006-08-14 2008-02-20 南茂科技股份有限公司 晶片上引脚球格阵列封装构造
CN102569242A (zh) * 2012-02-07 2012-07-11 日月光半导体制造股份有限公司 整合屏蔽膜的半导体封装件及其制造方法
CN102842557A (zh) * 2011-06-20 2012-12-26 乾坤科技股份有限公司 一种封装结构及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7176506B2 (en) * 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US8547709B2 (en) * 2010-02-12 2013-10-01 Cyntec Co. Ltd. Electronic system with a composite substrate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070205493A1 (en) * 2006-03-06 2007-09-06 Orient Semiconductor Electronics, Ltd. Semiconductor package structure and method for manufacturing the same
CN101097900A (zh) * 2006-06-26 2008-01-02 张仪玲 导线架及其制造方法
CN101127332A (zh) * 2006-08-14 2008-02-20 南茂科技股份有限公司 晶片上引脚球格阵列封装构造
CN102842557A (zh) * 2011-06-20 2012-12-26 乾坤科技股份有限公司 一种封装结构及其制造方法
CN102569242A (zh) * 2012-02-07 2012-07-11 日月光半导体制造股份有限公司 整合屏蔽膜的半导体封装件及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109561619A (zh) * 2018-12-29 2019-04-02 昂纳信息技术（深圳）有限公司 一种电子元器件组合装置及其制作方法

Also Published As

Publication number Publication date
TWI567883B (zh) 2017-01-21
CN104377186B (zh) 2017-12-12
TW201508874A (zh) 2015-03-01
CN104377186A (zh) 2015-02-25

Similar Documents

Publication Publication Date Title
CN104900634B (zh) 封装结构及其所适用的堆栈式封装模块
CN101341593B (zh) 多晶片集成电路封装及形成其的方法
CN103383931B (zh) 具有复合基材的电子系统
CN209045532U (zh) 一种半导体芯片封装结构
CN102576702B (zh) 具有嵌入式衬底及引线框的模块封装
CN103515340B (zh) 电源模块封装和用于制造电源模块封装的方法
CN102456652A (zh) 功率半导体装置
TW201546914A (zh) 基板及其製造方法
CN108122862A (zh) 半导体装置封装及其制造方法
CN103456701A (zh) 带有散热器的集成电路管芯组件
CN102341899A (zh) 具有多种ic封装构造的无引线阵列塑料封装
CN105321908B (zh) 半导体器件及半导体器件的制造方法
CN107680951A (zh) 一种多芯片叠层的封装结构及其封装方法
CN103050467A (zh) 封装结构及其制造方法
CN103779302A (zh) 具有大焊盘的封装集成电路及其形成方法
CN105990268A (zh) 电子封装结构及其制法
CN105280580B (zh) 引线封装体和电子部件的三维堆叠
CN104701272B (zh) 一种芯片封装组件及其制造方法
CN104377186B (zh) 具有复合基材的电子系统
CN104979321B (zh) 具有多个安装配置的半导体裸片封装
JP2006261622A (ja) 集積回路パッケージ構造とそのパッケージ方法
CN104952854B (zh) 电子封装结构及其封装方法
CN107591372A (zh) 封装结构
CN106298709B (zh) 低成本扇出式封装结构
CN104900618A (zh) 用于在半导体封装之间建立垂直连接的插入器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180327