CN107832078A

CN107832078A - 基于dsp的fpga程序在线更新电路

Info

Publication number: CN107832078A
Application number: CN201710835512.3A
Authority: CN
Inventors: 邵龙
Original assignee: Southwest Electronic Technology Institute No 10 Institute of Cetc
Current assignee: Southwest Electronic Technology Institute No 10 Institute of Cetc
Priority date: 2017-09-15
Filing date: 2017-09-15
Publication date: 2018-03-23
Anticipated expiration: 2037-09-15
Also published as: CN107832078B

Abstract

本发明公开了一种基于DSP的FPGA程序在线更新电路及方法，利用本发明不浪费FPGA内部资源及其程序加载速度。本发明通过下述技术方案予以实现：EMIF总线读写器接收到DSP的访问信号后，设置FLASH块选择器的FLASH块号，将FPGA程序加载控制器的值设为1；FLASH块选择器接收到EMIF总线控制器设置的块号后，通过n根地址控制线将FLASH高n位地址线设置成对应的高低电平；FPGA通过输出离散线控制FPGA的PROG管脚，启动FPGA自加载流程。FLASH块包含固件FPGA程序所在的块，固件FPGA程序包含EMIF与FLASH异步并行接口转换器。EMIF与FLASH异步并行接口转换器在FPGA自加载流程完成且自加载成功后有效，完成DSP对FLASH访问控制的桥接作用。

Description

基于DSP的FPGA程序在线更新电路

技术领域

本发明涉及综合化系统通用信号处理模块设计领域，具体涉及一种综合化航电系统通用信号处理单元基于DSP的FPGA程序在线更新的电路及方法。

背景技术

随着科学技术的不断更新与发展，在目前很多通信设备或者其他系统中都需要能够支持在线自动升级，主要包括软件升级与硬件升级。现场可编程门阵列FPGA作为可编程的逻辑器件，其利用硬件描述语言并利用FPGA器件从而实现硬件功能。FPGA作为通用信号处理模块的核心具有很强的可操作性，在航空航天、通信、工业控制等方面得到了大量应用。由于FPGA器件采用的是SRAM工艺，在断电的情况下FPGA内的配置数据将丢失，所以需要非易失的存储器来结合FPGA完成嵌入式系统的设计。为了能使系统得到更灵活的应用，充分发挥FPGA的灵活性、高效性，FPGA的软硬件程序都需要方便的更新和升级功能。一般的程序更新,是通过USB-JTAG的方式进行配置,其采用边界扫描来访问芯片并对FPGA系统的Flash进行编程来实现更新,但这种方式会因为诸如设备环境等条件而受到限制。目前综合化电子信息系统信号处理平台主要包括通用数据处理模块(DPM)、通用信号处理模块(SPM)、网络交换模块(RCM)、系统控制模块(SCM)和高速大规模存储模块(MMM)。模块在功能单元划分与设计上，遵循模块通用功能框架要求进行。模块通用功能框架要求为：每个模块由模块支持单元(MSU)、处理单元(PU)、路由单元(RU)、网络接口单元(NIU)、电源支持部件(PSE)、模块物理接口(MPI)等单元组成，实现模块硬件电路的标准化通用化与综合化设计。各模块根据处理单元的不同而被划分为不同的功能模块。

典型的信号处理器DSP/FPGA组成处理单元的通用信号处理模块，具有较强的逻辑控制能力和计算能力。通常，FPGA作为系统控制核心，控制外围数据的采集，处理以及实现各种通信协议，DSP为系统的计算核心，负责实现系统的核心算法，其通过EMIF和FPGA进行数据交互。FPGA程序可通过JTAG接口烧写到外部FLASH芯片中，但是，有些特定场合的产品在装配生产完毕后，JTAG接口对用户是不可见的，此时只能借助产品固有的通信接口来完成程序更新。目前，FPGA程序在线更新有如下两种方案。

方案一、FPGA功能程序内含FPGA程序在线更新模块，通过该模块，实现FPGA程序更新到FPGA外挂存储器中。

方案二、FPGA程序存储在DSP外挂存储器中，通过DSP实现FPGA程序在线更新。

现有的一些方案中有如下一些缺点：

方案一中，由于FPGA程序在线更新模块内置在FPGA功能程序中，不仅增加功能应用与程序在线更新的耦合，还占用了宝贵的FPGA内部资源。

方案二中，通过DSP实现FPGA的程序加载，由于FPGA程序存储在DSP外挂存储器中，FPGA的加载就只能采用被动加载模式，即只有通过DSP读取FPGA程序并输出到FPGA程序加载接口，实现FPGA程序加载。该方案FPGA程序在线更新虽然实现简单，但是FPGA程序加载实现则变得复杂，更重要的是FPGA被动加载的速度比主动加载慢得多。

发明内容

本发明的目的在于提供一种不浪费FPGA内部资源和牺牲FPGA程序加载速度的FPGA程序在线更新电路及其在线更新方法。

为达到以上目的，本发明提供的一种基于DSP的FPGA程序在线更新电路，包括：通过外部存储器接口EMIF分别连接现场可编程门阵列FPGA和复杂可编程逻辑器件CPLD的数字信号处理器DSP，分别电连接CPLD和FPGA的FLASH芯片，其中，CPLD内置EMIF总线读写器、FLASH块选择器和FPGA程序加载控制器，其特征在于：EMIF总线读写器并联于EMIF与FLASH异步并行接口转换器，并共端通过外部存储器接口EMIF连接DSP；FLASH块选择器通过n根地址控制线相连FLASH高n位地址管脚；FPGA程序加载控制器分别通过一根输出离散线连接FPGA的PROG管脚、两根输出离散线连接FPGA的INIT管脚和DONE管脚；FPGA通过FPGA并行加载接口BPI连接FLASH，EMIF总线读写器接收到DSP的访问信号后，设置FLASH块选择器的FLASH块号，FLASH块选择器通过n根地址控制线将FLASH高n位地址线设置成对应的高低电平，以选中对应块号的FLASH块为当前有效块；或者接收到DSP的访问信号后，将FPGA程序加载控制器的值设为1，FPGA程序加载控制器设为的值1后，FPGA程序加载控制器将通过输出离散线控制FPGA的PROG管脚，启动FPGA自加载流程；FLASH块选择器接收到EMIF总线控制器设置的块号后，通过n根地址控制线将FLASH高n位地址线设置成对应的高低电平，以选中对应块号的FLASH块为当前有效块；FPGA程序加载控制器接收EMIF总线控制器启动信号，通过输出离散线控制FPGA的PROG管脚，启动FPGA自加载流程。FLASH块包含固件FPGA程序所在的块，固件FPGA程序包含EMIF与FLASH异步并行接口转换器。EMIF与FLASH异步并行接口转换器在FPGA自加载流程完成且自加载成功后有效，完成DSP对FLASH访问控制的桥接作用。EMIF与FLASH异步并行接口转换器在FPGA自加载流程完成且自加载成功后有效，完成DSP对FLASH访问控制的桥接作用，DSP写操作时，将DSP的EMIF地址信号直接输出到FLASH异步并行接口的地址接口(不包括高n位地址)，将DSP的EMIF控制信号直接输出到FLASH异步并行接口的控制接口，将DSP的EMIF数据信号直接输出到FLASH异步并行接口的数据接口；或者，DSP读操作时，将DSP的EMIF地址信号直接输出到FLASH异步并行接口的地址接口(不包括高n位地址)，将DSP的EMIF控制信号直接输出到FLASH异步并行接口的控制接口，将FLASH异步并行接口的数据信号输出到DSP的EMIF数据接口。

本发明提供的基于DSP的FPGA程序在线更新方法，包括以下步骤：A、DSP接收FPGA程序在线更新指令，DSP通过EMIF总线读写器将默认块号(固件FPGA程序所在的块)写入FLASH块选择器，选择默认块为当前有效块；B、DSP通过EMIF总线读写器向FPGA程序加载控制器写入1，FPGA程序加载控制器通过控制FPGA的PROG管脚启动FPGA加载流程，加载FLASH默认块中FPGA程序，通过判断FPGA的DONE信号确认包固件FPGA程序加载成功；C、DSP上报模块做好了FPGA在线更新准备；D、DSP接收在线更新数据，DSP校验在线更新数据以确认传输是否正确，并上报传输结果，校验正确则上报传输成功并继续在线更新后续流程，否则，上报传输失败并退出在线更新流程等待进一步指示；E、DSP通过EMIF总线读写器将待烧写FLASH块号写入FLASH块选择器，选择待烧写FLASH块为当前有效块，DSP发起FLASH的擦写读操作，通过EMIF与FLASH异步并行接口转换器传递给FLASH，将数据写入FLASH并校验写入是否正确；E、DSP上报校验结果，等待进一步指示。

本发明相比于现有技术具有如下有益效果：

不和功能程序抢占内部资源。本发明通过外部存储器接口EMIF分别连接现场可编程门阵列FPGA和复杂可编程逻辑器件CPLD的数字信号处理器DSP，分别电连接CPLD和FPGA的FLASH芯片构成的FPGA程序在线更新电路，其中，固件FPGA程序只是在FPGA在线更新时通过动态加载方式加载到FPGA，独占FPGA内部资源，但是当FPGA功能程序运行时，固件FPGA程序将从FPGA中清除，FPGA功能程序独占整个FPGA内部资源，避免了现有技术FPGA程序在线更新模块内置于FPGA功能程序，增加功能应用与程序在线更新的耦合，占用宝贵的FPGA内部资源的不足之处。

主动并行加载的速度快。本发明采用FPGA通过FPGA并行加载接口BPI连接FLASH，FLASH块选择器通过n根地址控制线相连FLASH高n位地址管脚，FPGA程序加载控制器分别通过一根输出离散线连接FPGA的PROG管脚、两根输出离散线连接FPGA的INIT管脚和DONE管脚；通过FLASH块选择器选择好当前有效块后，通过FPGA程序加载控制器启动FPGA自加载流程，FPGA将通过并行加载接口BPI主动读取当前有效块中的FPGA程序，完成加载；主动并行加载相对于被动加载速度更快。

本发明动态加载FPGA程序配合DSP实现综合化系统通用信号处理模块FPGA程序在线更新，既不浪费FPGA内部资源也不牺牲FPGA程序加载速度。

附图说明

下面结合附图进一步说明本发明的技术方案，但本发明所保护的内容不局限于以下所述。

图1为本发明基于DSP的FPGA程序在线更新电路示意图。

图2为本发明利用图1所述在线更新电路，在线更新FPGA程序的流程示意图。

具体实施方式

参阅图1。在以下描述的实施例中，一种基于DSP的FPGA程序在线更新电路，包括：通过外部存储器接口EMIF分别连接现场可编程门阵列FPGA和复杂可编程逻辑器件CPLD的数字信号处理器DSP，分别电连接CPLD和FPGA的FLASH芯片，其中，CPLD内置EMIF总线读写器、FLASH块选择器和FPGA程序加载控制器。EMIF总线读写器并联于EMIF与FLASH异步并行接口转换器，并共端通过外部存储器接口EMIF连接DSP；FLASH块选择器通过n根地址控制线相连FLASH高n位地址管脚；FPGA程序加载控制器分别通过一根输出离散线连接FPGA的PROG管脚、两根输出离散线连接FPGA的INIT管脚和DONE管脚；FPGA通过FPGA并行加载接口BPI连接FLASH，EMIF总线读写器接收到DSP的访问信号后，设置FLASH块选择器的FLASH块号，FLASH块选择器通过n根地址控制线将FLASH高n位地址线设置成对应的高低电平，以选中对应块号的FLASH块为当前有效块；或者接收到DSP的访问信号后，将FPGA程序加载控制器的值设为1，FPGA程序加载控制器设为的值1后，FPGA程序加载控制器将通过输出离散线控制FPGA的PROG管脚，启动FPGA自加载流程；FLASH块选择器接收到EMIF总线控制器设置的块号后，通过n根地址控制线将FLASH高n位地址线设置成对应的高低电平，以选中对应块号的FLASH块为当前有效块；FPGA程序加载控制器接收EMIF总线控制器启动信号，通过输出离散线控制FPGA的PROG管脚，启动FPGA自加载流程。

FLASH块包含固件FPGA程序所在的块，固件FPGA程序包含EMIF与FLASH异步并行接口转换器。EMIF与FLASH异步并行接口转换器在FPGA自加载流程完成且自加载成功后有效，完成DSP对FLASH访问控制的桥接作用。EMIF与FLASH异步并行接口转换器一端连接所述DSP的外部存储器接口EMIF，另一端连接所述FLASH的异步并行接口。异步并行接口包括：地址接口、数据接口和控制接口，EMIF与FLASH异步并行接口转换器连接所述异步并行接口的地址接口、数据接口和控制接口。CPLD内置FLASH块选择器通过输出离散线连接FLASH的高n位地址。

DSP写操作时，EMIF与FLASH异步并行接口转换器将DSP的外部存储器接口EMIF地址信号和数据信号直接输出到FLASH异步并行接口的地址接口(不包括高n位地址)；或者，DSP读操作时，将DSP的外部存储器接口EMIF地址信号和控制信号直接输出到FLASH异步并行接口的地址接口(不包括高n位地址)，FLASH通过异步并行接口，经EMIF与FLASH异步并行接口转换器将数据信号输出到DSP的外部存储器接口EMIF。

外部存储器接口EMIF包含控制线、数据线和地址线；DSP分别通过控制线、数据线、地址线连接EMIF总线读写器和EMIF与FLASH异步并行接口转换器；FPGA通过一个输入离散线和两个输出离散线连接FPGA程序加载控制器；FLASH通过高n位地址线连接FLASH块选择器。FLASH通过控制线、数据线、低位地址线与EMIF与FLASH异步并行接口转换器连接。

参阅图2。在基于DSP的FPGA程序在线更新流程中，DSP接收FPGA程序在线更新指令，控制复杂可编程逻辑器件CPLD选择默认FLASH块(固件FPGA程序所在的块)和加载当前有效块FPGA程序，通过EMIF总线读写器将默认FLASH块号写入FLASH块选择器，选择默认块为当前有效块。

DSP通过EMIF总线读写器向FPGA程序加载控制器写入1后，FPGA程序加载控制器控制FPGA的PROG管脚启动FPGA加载流程，加载FLASH默认块中FPGA程序，DSP判断超时前FPGA的DONE信号是否变高，以确认固件FPGA程序加载是否成功，如果加载成功，DSP上报模块做好FPGA在线更新准备；否则，DSP上报模块FPGA在线更新条件不具备，等待进一步指示。

DSP做好FPGA在线更新准备后，接收待更新的FPGA程序数据，校验在线更新数据以确认传输是否正确，并上报传输结果，校验正确则上报传输成功并继续在线更新后续流程，否则，上报传输失败并退出在线更新流程等待进一步指示；校验正确的情况下，DSP提取出需要烧写的FLASH块并控制CPLD选择待烧FLASH块，选择待烧写FLASH块为当前有效块；通过EMIF与FLASH异步并行接口转换器将FPGA程序数据写入待烧写FLASH块，通过EMIF与FLASH异步并行接口转换器读取FLASH数据，校验烧写结果，上报校验结果，等待进一步指示。

下面通过1个实施例详细说明本发明提供的电路和方法。

实施例1

DSP分别通过外部存储器接口EMIF连接FPGA和CPLD，FPGA通过BPI与FLASH连接，CPLD通过一根输出离散线与FPGA的PROG管脚连接，CPLD通过两根输入离散线与FPGA的INIT和DONE管脚连接，CPLD通过4根地址控制线与FLASH高4位地址管脚连接。

FLASH分成块号为0～15的16块，DSP将固件FPGA默认程序放在块号为15的FLASH块中，在接收到FPGA程序在线更新指令后，通过EMIF总线读写器将块号15写入FLASH块选择器，EMIF总线读写器选择块号为15的FLASH块作为当前有效块。DSP通过EMIF总线读写器向FPGA程序加载控制器写入1，FPGA程序加载控制器通过控制FPGA的PROG管脚输出1毫秒低电平后，输出高电平并保持，启动FPGA加载流程，加载块号为15的FLASH块中FPGA程序，通过判断FPGA的DONE信号为高电平，确认固件FPGA程序加载成功。如果加载失败，DSP上报模块FPGA在线更新条件不具备，转入等待进一步指示状态。如果加载成功，DSP上报模块做好了FPGA在线更新准备DSP接收在线更新数据并继续后续流程。DSP接收待更新的FPGA程序数据，校验在线更新数据以确认传输是否正确，并上报传输结果，校验正确则上报传输成功并继续在线更新后续流程，否则，上报传输失败并退出在线更新流程等待进一步指示；校验正确的情况下，DSP将提取出的块号为0，通过EMIF总线读写器将0写入FLASH块选择器，选块号为0的FLASH块作为当前有效块；DSP通过EMIF与FLASH异步并行接口转换器将FPGA程序数据写入FLASH块0；DSP通过EMIF与FLASH异步并行接口转换器读取FLASH数据，校验烧写结果，上报校验结果，等待进一步指示。

本发明不局限于上述实施方式，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围之内。本说明书中未作详细描述的内容属于本领域专业技术人员公知的现有技术。

Claims

1.一种基于DSP的FPGA程序在线更新电路，包括：通过外部存储器接口EMIF分别连接现场可编程门阵列FPGA和复杂可编程逻辑器件CPLD的数字信号处理器DSP，分别电连接CPLD和FPGA的FLASH芯片，其中，CPLD内置EMIF总线读写器、FLASH块选择器和FPGA程序加载控制器，其特征在于：EMIF总线读写器并联于EMIF与FLASH异步并行接口转换器，并共端通过外部存储器接口EMIF连接DSP；FLASH块选择器通过n根地址控制线相连FLASH高n位地址管脚；FPGA程序加载控制器分别通过一根输出离散线连接FPGA的PROG管脚，通过两根输出离散线连接FPGA的INIT管脚和DONE管脚；FPGA通过FPGA并行加载接口BPI连接FLASH，EMIF总线读写器接收到DSP的访问信号后，设置FLASH块选择器的FLASH块号，FLASH块选择器通过n根地址控制线将FLASH高n位地址线设置成对应的高低电平，以选中对应块号的FLASH块为当前有效块；或者接收到DSP的访问信号后，将FPGA程序加载控制器的值设为1，FPGA程序加载控制器设为的值1后，FPGA程序加载控制器将通过输出离散线控制FPGA的PROG管脚，启动FPGA自加载流程。

2.如权利要求1所述的基于DSP的FPGA程序在线更新电路，其特征在于：FLASH块选择器接收到EMIF总线控制器设置的块号后，通过n根地址控制线将FLASH高n位地址线设置成对应的高低电平，以选中对应块号的FLASH块为当前有效块；FPGA程序加载控制器接收EMIF总线控制器启动信号，通过输出离散线控制FPGA的PROG管脚，启动FPGA自加载流程。

3.如权利要求1所述的基于DSP的FPGA程序在线更新电路，其特征在于：FLASH块包含固件FPGA程序所在的块，固件FPGA程序包含EMIF与FLASH异步并行接口转换器；EMIF与FLASH异步并行接口转换器在FPGA自加载流程完成且自加载成功后有效，完成DSP对FLASH访问控制的桥接作用。

4.如权利要求1所述的基于DSP的FPGA程序在线更新电路，其特征在于：数字信号处理器DSP写操作时，将DSP的EMIF地址信号直接输出到不包括高n位地址的FLASH异步并行接口的地址接口，将DSP的EMIF控制信号直接输出到FLASH异步并行接口的控制接口，将DSP的EMIF数据信号直接输出到FLASH异步并行接口的数据接口；或者，DSP读操作时，将DSP的EMIF地址信号直接输出到不包括高n位地址的FLASH异步并行接口的地址接口，将DSP的EMIF控制信号直接输出到FLASH异步并行接口的控制接口，将FLASH异步并行接口的数据信号输出到DSP的EMIF数据接口。

5.如权利要求1所述的基于DSP的FPGA程序在线更新电路，其特征在于：现场可编程门阵列FPGA通过FPGA并行加载接口BPI连接FLASH，FLASH块选择器通过n根地址控制线相连FLASH高n位地址管脚；通过FLASH块选择器选择好当前有效块后，通过FPGA程序加载控制器启动FPGA自加载流程，FPGA将通过并行加载接口BPI主动读取当前有效块中的FPGA程序，完成加载。

6.如权利要求1所述的基于DSP的FPGA程序在线更新电路，其特征在于：EMIF与FLASH异步并行接口转换器将DSP的EMIF和FLASH异步并行接口逻辑联通，通过DSP程序实现FLASH的擦写读操作。

7.一种基于权利要求1所述在线更新电路在线更新FPGA程序的方法，其特征在于包括如下步骤：A、DSP接收FPGA程序在线更新指令，DSP通过EMIF总线读写器将固件FPGA程序所在块的默认块号写入FLASH块选择器，选择默认块为当前有效块；B、DSP通过EMIF总线读写器向FPGA程序加载控制器写入1，FPGA程序加载控制器通过控制FPGA的PROG管脚启动FPGA加载流程，加载FLASH默认块中FPGA程序，通过判断FPGA的DONE信号确认包固件FPGA程序加载成功；C、DSP上报模块做好了FPGA在线更新准备；D、DSP接收在线更新数据，DSP校验在线更新数据以确认传输是否正确，并上报传输结果，校验正确则上报传输成功并继续在线更新后续流程，否则，上报传输失败并退出在线更新流程等待进一步指示；E、DSP通过EMIF总线读写器将待烧写FLASH块号写入FLASH块选择器，选择待烧写FLASH块为当前有效块，DSP发起FLASH的擦写读操作，通过EMIF与FLASH异步并行接口转换器传递给FLASH，将数据写入FLASH并校验写入是否正确；E、DSP上报校验结果，等待进一步指示。

8.如权利要求7所述的基于DSP的FPGA程序在线更新方法，其特征在于：DSP将数据写入FLASH前，需要固件FPGA程序加载成功；如果固件FPGA程序加载成功，DSP上报模块做好FPGA在线更新准备并继续后续在线更新步骤；否则，DSP上报模块FPGA在线更新条件不具备，将退出在线更新流程，等待进一步指示。

9.如权利要求7所述的基于DSP的FPGA程序在线更新方法，其特征在于：DSP将数据写入FLASH前，选择待烧写FLASH块为当前有效块。

10.如权利要求7所述的基于DSP的FPGA程序在线更新方法，其特征在于：FLASH分成块号为0～15的16块，DSP将固件FPGA默认程序放在块号为15的FLASH块中，在接收到FPGA程序在线更新指令后，通过EMIF总线读写器将块号15写入FLASH块选择器，EMIF总线读写器选择块号为15的FLASH块作为当前有效块。