JP2005258996A - Fpgaのリモートメンテナンス方式 - Google Patents
Fpgaのリモートメンテナンス方式 Download PDFInfo
- Publication number
- JP2005258996A JP2005258996A JP2004072311A JP2004072311A JP2005258996A JP 2005258996 A JP2005258996 A JP 2005258996A JP 2004072311 A JP2004072311 A JP 2004072311A JP 2004072311 A JP2004072311 A JP 2004072311A JP 2005258996 A JP2005258996 A JP 2005258996A
- Authority
- JP
- Japan
- Prior art keywords
- fpga
- data
- remote maintenance
- local bus
- update data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Stored Programmes (AREA)
Abstract
【課題】FPGAへの更新データのリモート書込みを容易にする。
【解決手段】データ格納用デバイス6からデータをダウンロードするFPGA4と、LAN通信デバイス5とをローカルバスで接続した装置において、FPGAに更新データをリモート書込みするため、データ格納用デバイス6を再書込み可能なEEPROMとし、リモートメンテナンス時に通信デバイスでFPGAの更新用データを受信し、この更新用データをEEPROMに書込む。
更新用データをデータ格納用メモリに書込むシーケンサと、データ書込み時にFPGAの入出力をディセーブル状態にするバッファとからなる構成、FPGAの更新用データを受信するメンテナンス専用LAN通信デバイスと、このデータを書き込むシーケンサとからなる構成、リモートメンテナンス時に通信デバイスの受信データをシーケンサ側に切替える切替器を設けた構成を含む。
【選択図】 図1
【解決手段】データ格納用デバイス6からデータをダウンロードするFPGA4と、LAN通信デバイス5とをローカルバスで接続した装置において、FPGAに更新データをリモート書込みするため、データ格納用デバイス6を再書込み可能なEEPROMとし、リモートメンテナンス時に通信デバイスでFPGAの更新用データを受信し、この更新用データをEEPROMに書込む。
更新用データをデータ格納用メモリに書込むシーケンサと、データ書込み時にFPGAの入出力をディセーブル状態にするバッファとからなる構成、FPGAの更新用データを受信するメンテナンス専用LAN通信デバイスと、このデータを書き込むシーケンサとからなる構成、リモートメンテナンス時に通信デバイスの受信データをシーケンサ側に切替える切替器を設けた構成を含む。
【選択図】 図1
Description
本発明は、ハードウェアになるFPGA(Field Programmable Gate Array)のリモートメンテナンス方式に関するものであり、FPGAと通信手段を搭載している制御装置や情報処理装置に対してインターネット等を使用したリモート書込みによってFPGAをバージョンアップする技術に関する。
始めに、FPGAについて機能を説明する。最近の制御装置や情報処理装置には、種々の機能をソフトウェア構成で実現するためにFPGAを搭載する場合が多い。例えば、図5に例を示すように、CPU1と、揮発性メモリ2と、不揮発性メモリ3とFPGA4およびLAN通信デバイス5をローカルバスで接続したハードウェア構成としている。
FPGAの種類としては、図5の下部に示すように、大きく分けて3種類程度のタイプのFPGAがある。
タイプAは、FPGAとFPGAデータ格納用ICが別のICになっているタイプで、電源投入/リセット時にデータ格納されているシリアルROM6からFPGA4がデータをダウンロードして、動作する仕組みになっている。
タイプB,Cは、FPGAとFPGAデータ格納用ICが一つのICになっているタイプである。タイプBは、内蔵メモリがFLASHROM系のメモリで幾度(書込制限回数は存在する場合ある)も書き換えできるタイプである。タイプCは一度だけ書き込みできる(ワンタイムメモリ)タイプである。
タイプA;Cは、いずれもデータ書込部が一度のみ書き込みできるものであるため、その書込み内容の修正やバージョンアップ時は部品の交換を行わなければ変更することができない。
タイプBは、検証時に便利な機能を搭載している。一般的なI/F(JTAG等)をFPGAが搭載しているため、そのI/Fコネクタを用意すれば、専用のツールとソフトを用いて部品交換なしでデータの更新が可能となる。ただし、専用のソフトやツールが必要であるため、バージョンアップ等のメンテナンスはファクトリーリターンで処理しなければならない。
図5に示す機能構成におけるFLASHROM等に格納されているソフトウェアの修正/バージョンアップのリモート書き込みを説明する。ここで言うリモート書き込みとは、インターネット等の通信回線を用いて離れた場所から装置のソフトウェアを修正/バージョンアップする機能の事を言う。
図5において、LAN通信デバイス5は特に伝送機能であればLANに特化するわけではない。通常、CPU1が動作するためのプログラムは、不揮発性メモリ(EPROM/FLASHROM等)3に格納されており、電源投入/リセット時に不揮発性メモリ3からプログラムデータを取り込んで動作を開始する。また、最近は 揮発性メモリ2をSDRAM等にて使用し、不揮発性メモリ3から揮発性メモリ2へプログラムデータをコピーして、その後CPUは揮発性メモリ2からプログラムデータを取り込んで動作を継続する方式も実施されている(例えば、特許文献1参照)。
また、特にFLASHROMのように再書き込み可能なデバイスを搭載しており、LAN通信デバイス5等の伝送機能を搭載してる場合は、FLASHROM上に格納されているソフトウェアのデータの更新(バージョンアップ)がネットワークを介してリモートで行うことができる。処理手順を下記に示す。
(S1)電源投入/リセットにてCPU1は、不揮発性メモリ3からプログラムデータを読みとり動作を開始する。
(S2)その後、不揮発性メモリ3のデータを揮発性メモリ2にコピーして、コピー完了後、CPU1は、揮発性メモリ2からプログラムデータを読みとり動作を継続する。
(S3)通信回線を使用してLAN通信デバイス5からCPU1へソフトウェアの更新命令を発する。
(S4)CPU1は、揮発性メモリ2で動作をしているのでその間に、不揮発性メモリ3に最新データを書き込むことができる。
(S5)最後に、CPU1は本ポートにリセット命令を実施する。この時の起動で、新しいソフトウェアで装置は動作を開始する。
特表2000−513523号公報
現在の技術では、FLASHROM等に格納されているソフトウェアについてはリモート書き込みが実施されている。しかし、ハードウェア構成になるFPGAの動作用データについてはリモート書き込みはできない。基本的にFPGAのバージョンアップはファクトリーリターンで、部品の交換を行うかFPGA専用のコネクタとツールを使用してテータの再書込をするのが一般的である。
従って、特に不具合が発生したときやより性能を向上する時には、ファクトリーリターンを余儀なくされ、コストや時間がかかり、顧客の満足を阻害する問題があった。
本発明の目的は、FPGAへの更新データのリモート書込みを容易にしたリモートメンテナンス方式を提供することにある。
(1)装置の電源投入/リセット時にデータ格納用デバイスからデータをダウンロードするFPGAと、LAN通信デバイス等の通信手段とをローカルバスで接続した装置において、FPGAに更新データをリモート書込みするリモートメンテナンス方式であって、
前記データ格納用デバイスを再書込み可能なメモリデバイスとし、
リモートメンテナンス時に前記通信手段を用いて通信回線からFPGAの更新用データを受信して前記ローカルバスに出力する手段と、
前記ローカルバスから前記更新用データを取り込んで前記再書込み可能なメモリデバイスに書込む手段とを備えたことを特徴とする。
前記データ格納用デバイスを再書込み可能なメモリデバイスとし、
リモートメンテナンス時に前記通信手段を用いて通信回線からFPGAの更新用データを受信して前記ローカルバスに出力する手段と、
前記ローカルバスから前記更新用データを取り込んで前記再書込み可能なメモリデバイスに書込む手段とを備えたことを特徴とする。
(2)データ格納用メモリを内蔵するFPGAと、LAN通信デバイス等の通信手段とをローカルバスで接続した装置において、FPGAに更新データをリモート書込みするリモートメンテナンス方式であって、
リモートメンテナンス時に前記通信手段を用いて通信回線からFPGAの更新用データを受信して前記ローカルバスに出力する手段と、
前記ローカルバスから前記更新用データを取り込んで前記データ格納用メモリに書込むシーケンサと、
前記シーケンサによるデータ書込み時に、前記ローカルバスに対するFPGAの入出力をディセーブル状態にするバッファとを備えたことを特徴とする。
リモートメンテナンス時に前記通信手段を用いて通信回線からFPGAの更新用データを受信して前記ローカルバスに出力する手段と、
前記ローカルバスから前記更新用データを取り込んで前記データ格納用メモリに書込むシーケンサと、
前記シーケンサによるデータ書込み時に、前記ローカルバスに対するFPGAの入出力をディセーブル状態にするバッファとを備えたことを特徴とする。
(3)データ格納用メモリを内蔵するFPGAと、LAN通信デバイス等の通信手段とをローカルバスで接続した装置において、FPGAに更新データをリモート書込みするリモートメンテナンス方式であって、
リモートメンテナンス時に前記ローカルバスを介することなく通信回線からFPGAの更新用データを受信するメンテナンス専用LAN通信デバイスと、
前記メンテナンス専用LAN通信デバイスから直接に前記更新用データを受け取り、前記データ格納用メモリに書込むシーケンサとを備えたことを特徴とする。
リモートメンテナンス時に前記ローカルバスを介することなく通信回線からFPGAの更新用データを受信するメンテナンス専用LAN通信デバイスと、
前記メンテナンス専用LAN通信デバイスから直接に前記更新用データを受け取り、前記データ格納用メモリに書込むシーケンサとを備えたことを特徴とする。
(4)データ格納用メモリを内蔵するFPGAと、LAN通信デバイス等の通信手段とをローカルバスで接続した装置において、FPGAに更新データをリモート書込みするリモートメンテナンス方式であって、
通常運用時は前記通信手段をローカルバスに接続しておき、FPGAのリモートメンテナンス時に通信手段の出力を切替える切替器と、
リモートメンテナンス時に前記通信手段を用いて通信回線からFPGAの更新用データを受信する手段と、
前記切替器を介して前記更新用データを取り込んで前記データ格納用メモリに書込むシーケンサとを備えたことを特徴とする。
通常運用時は前記通信手段をローカルバスに接続しておき、FPGAのリモートメンテナンス時に通信手段の出力を切替える切替器と、
リモートメンテナンス時に前記通信手段を用いて通信回線からFPGAの更新用データを受信する手段と、
前記切替器を介して前記更新用データを取り込んで前記データ格納用メモリに書込むシーケンサとを備えたことを特徴とする。
以上のとおり、本発明によれば、ハードウェアの機能であるFPGAのデータの不具合を修正する場合や、機能向上のためにバージョンアップする場合に、従来ではファクトリーリターンにて部品交換や特殊アイテムを使用しての改修を行う必要があったのに対して、LAN通信デバイス等の伝送機能を使用してリモート書き込み(リモートメンテナンス)を行うことができる。
図1は本実施例を示す装置構成であり、構成要素は、CPU1、揮発性メモリ2、不揮発性メモリ3、FPGA4、LAN通信デバイス5、シリアルROM6とする。
現在の技術で説明したタイプAのFPGA4に対して、本実施例ではFPGAデータ格納用ICになるシリアルROM6は、従来のワンタイムICではなく、EEPROM等の再書き込み可能タイプのICに変更することによって、FPGAデータの更新を可能とする。下記にデータ更新手順を示す。
(S1)CPU1は、LAN通信デバイス5のデータを監視し、特定のコマンド(例えば、EEPROM書き換え指示)を受ける。
(S2)CPU1は、揮発性メモリ2の特定空間にFPGA書き換え用データをLAN通信デバイス5から受け取り格納する。
(S3)FPGA4は、電源投入時は EEPROM6から初期ダウンロード用信号にてデータをFPGA内部へダウンロードして動作を開始する。
従って、通常はEEPROM6とのアクセスは行っていない。そこで、CPU1は、FPGAデータ書込用信号を介して、EEPROM6を制御し、揮発性メモリ2に格納されているFPGAデータを EEPROM6に書き込む。
(S4)最後に、CPU1は本ポートにリセット命令を実施する。この起動で、新しいFPGAデータがEEPOM6からFPGA4にダウンロードされることとなる。
図2は本実施例を示す装置構成であり、構成要素は、CPU1、揮発性メモリ2、不揮発性メモリ3、FPGA4、LAN通信デバイス5、シーケンサ7、バッファ8とする。
現在の技術で説明したタイプBのFPGA4に対して、本実施例ではFPGAデータの更新を可能とする。下記にデータ更新手順を示す。
(S1)CPU1は、LAN通信デバイス5のデータを監視し、特定のコマンド(例えば、FPGAデータ書き換え指示)を受ける。
(S2)CPU1は、揮発性メモリ2の特定空間にFPGA書き換え用データをLAN通信デバイス5から受け取り格納する。
(S3)FPGA4は、内蔵メモリに格納されているデータで動作するタイプのLSIで電源投入時に即動作可能なタイプである。CPU1はシーケンサ7にFPGA4のデータ書き換えの指示を行う。
(S4)シーケンサ7が主導権を取り、CPU1はSLEEPモードになりローカルバスを開放する。また、FPGA書き換え時にFPGA4の入出力があるレベルに固定されて各種コントローラが誤動作をするのを防止するためにバッファ8のゲートをすべてディセーブル状態にする。
(S5)シーケンサ7は、書込用信号を介してFPGA4を制御し、揮発性メモリ2に格納されている書き換え用データをFPGA内部のメモリに書き込む(FPGAデータの更新)。
(S6)最後に、シーケンサ7は本ポートにリセット命令を発行する。この時の起動で、新しくなったデータでFPGAが動作することとなる。
なお、シーケンサ7は、CPU+メモリにてコントロールする形態でも可能であるし、FPGA等によるコントローラでも可能である。
図3は本実施例を示す装置構成であり、構成要素は、CPU1、揮発性メモリ2、不揮発性メモリ3、FPGA4、LAN通信デバイス5、シーケンサ7、メンテナンス用LAN通信デバイス9とする。
実施例2では、FPGA4が各種コントローラに誤動作を誘導しないようバッファ8によりコントロールをしていたが、メンテナンス専用LAN通信デバイス9を設けることによりFPGAデータがローカルバスを介さないで制御できるようにする。FPGA4のコントロール信号線はかなり数量が多い場合が多く、実際バッファコントールが必要無くなることは、実装やコストダウンに有効となる。下記にデータ更新手順を示す。
(S1)シーケンサ7は、メンテナンス専用LAN通信デバイス9のデータを監視し、特定のコマンド(例えば、FPGAデータ書き換え指示)を受ける。
(S2)シーケンサ7は、シーケンサ空間のメモリにFPGA書き換え用データをメンテナンス専用LAN通信デバイス9から受け取り格納する。
(S3)FPGA4は、内蔵メモリに格納されているデータで動作するタイプのLSIで電源投入時に即動作可能なタイプである。シーケンサ7はCPU1にFPGA4のデータ書き換えの指示を行う。
(S4)シーケンサ7が主導権を取り、CPU1はSLEEPモードになりローカルバスを開放する。
(S5)シーケンサ7は、書込用信号を介してFPGA4を制御し、シーケンサ空間のメモリに格納されている書き換え用データをFPGA内部のメモリに書き込む(FPGAデータの更新)。
(S6)最後に、シーケンサ7は本ポートにリセット命令を発行する。この起動で、新しくなったデータでFPGA4が動作することとなる。
なお、シーケンサ7はCPU+メモリにてコントロールする形態でも可能であるし、FPGA等によるコントローラでも可能である。ただし、FPGAデータ格納用のメモリ空間分が実施例1に比較して多く必要である。しかし、データ量は搭載メモリに比較してかなり少ない。
図4は本実施例を示す装置構成であり、構成要素は、CPU1、揮発性メモリ2、不揮発性メモリ3、FPGA4、LAN通信デバイス5、シーケンサ7、切替器10とする。
実施例3では、メンテナンス専用LAN通信デバイス9を装備して、実施例2で必要であったバッファを削除する方式であるが、この方式の場合はFPGAデータを回線から取り込むときはメンテナンス専用LAN通信デバイス9に他のLAN通信デバイスを接続する必要があり、実運用上でその接続切替を人間による切替等で実施することが必要となる。
本実施例では、切替器10を搭載することによって、通常運用時の形態からメンテナンス時の形態へとスムースな変更を容易にする。下記にデータ更新手順を示す。
(S1)通常は、切替器10はLAN通信デバイス5をローカルバスに接続している。CPU1は、LAN通信デバイス5のデータを監視し、特定のコマンド(例えば、FPGAデータ書き換え指示)を受ける。
(S2)CPU1は、シーケンサ7にFPGA4のデータを受け取り指示を行い、シーケンサ7が主導権を取り、CPU1はSLEEPモードになり、ローカルバスを開放する。
(S3)シーケンサ7は、切替制御信号により切替器10を切り替えて、LAN通信デバイス5と接続する。
(S4)シーケンサ7は、シーケンサ空間のメモリにFPGA書き換え用データをLAN通信デバイス5から受け取り格納する。
(S5)FPGA4は、内蔵メモリに格納されているデータで動作するタイプのLSIで電源投入時に即動作可能なタイプである。シーケンサ7は、書込用信号介してFPGA4を制御し、シーケンサ空間のメモリに格納されている書き換え用データをFPGA内部のメモリに書き込む(FPGAデータの更新)。
(S6)最後に、シーケンサ7は本ポートにリセット命令を発行する。この起動で、新しくなったデータでFPGA4が動作することとなる。
なお、シーケンサ7はCPU+メモリにてコントロールする形態でも可能であるし、FPGA等によるコントローラでも可能である。ただし、ここではFPGAデータ格納用のメモリ空間分が実施例1に比較して多く必要である。しかし、データ量は搭載メモリに比較してかなり少ない。
1 CPU
2 揮発性メモリ
3 不揮発性メモリ
4 FPGA
5 LAN通信デバイス
6 EEPROM
7 シーケンサ
8 バッファ
9 メンテナンス専用LAN通信デバイス
10 切替器
2 揮発性メモリ
3 不揮発性メモリ
4 FPGA
5 LAN通信デバイス
6 EEPROM
7 シーケンサ
8 バッファ
9 メンテナンス専用LAN通信デバイス
10 切替器
Claims (4)
- 装置の電源投入/リセット時にデータ格納用デバイスからデータをダウンロードするFPGAと、LAN通信デバイス等の通信手段とをローカルバスで接続した装置において、FPGAに更新データをリモート書込みするリモートメンテナンス方式であって、
前記データ格納用デバイスを再書込み可能なメモリデバイスとし、
リモートメンテナンス時に前記通信手段を用いて通信回線からFPGAの更新用データを受信して前記ローカルバスに出力する手段と、
前記ローカルバスから前記更新用データを取り込んで前記再書込み可能なメモリデバイスに書込む手段とを備えたことを特徴とするFPGAのリモートメンテナンス方式。 - データ格納用メモリを内蔵するFPGAと、LAN通信デバイス等の通信手段とをローカルバスで接続した装置において、FPGAに更新データをリモート書込みするリモートメンテナンス方式であって、
リモートメンテナンス時に前記通信手段を用いて通信回線からFPGAの更新用データを受信して前記ローカルバスに出力する手段と、
前記ローカルバスから前記更新用データを取り込んで前記データ格納用メモリに書込むシーケンサと、
前記シーケンサによるデータ書込み時に、前記ローカルバスに対するFPGAの入出力をディセーブル状態にするバッファとを備えたことを特徴とするFPGAのリモートメンテナンス方式。 - データ格納用メモリを内蔵するFPGAと、LAN通信デバイス等の通信手段とをローカルバスで接続した装置において、FPGAに更新データをリモート書込みするリモートメンテナンス方式であって、
リモートメンテナンス時に前記ローカルバスを介することなく通信回線からFPGAの更新用データを受信するメンテナンス専用LAN通信デバイスと、
前記メンテナンス専用LAN通信デバイスから直接に前記更新用データを受け取り、前記データ格納用メモリに書込むシーケンサとを備えたことを特徴とするFPGAのリモートメンテナンス方式。 - データ格納用メモリを内蔵するFPGAと、LAN通信デバイス等の通信手段とをローカルバスで接続した装置において、FPGAに更新データをリモート書込みするリモートメンテナンス方式であって、
通常運用時は前記通信手段をローカルバスに接続しておき、FPGAのリモートメンテナンス時に通信手段の出力を切替える切替器と、
リモートメンテナンス時に前記通信手段を用いて通信回線からFPGAの更新用データを受信する手段と、
前記切替器を介して前記更新用データを取り込んで前記データ格納用メモリに書込むシーケンサとを備えたことを特徴とするFPGAのリモートメンテナンス方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004072311A JP2005258996A (ja) | 2004-03-15 | 2004-03-15 | Fpgaのリモートメンテナンス方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004072311A JP2005258996A (ja) | 2004-03-15 | 2004-03-15 | Fpgaのリモートメンテナンス方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005258996A true JP2005258996A (ja) | 2005-09-22 |
Family
ID=35084620
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004072311A Pending JP2005258996A (ja) | 2004-03-15 | 2004-03-15 | Fpgaのリモートメンテナンス方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005258996A (ja) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007328430A (ja) * | 2006-06-06 | 2007-12-20 | Nec Corp | Fpga搭載装置、fpga置換方法およびプログラム |
JP2008192150A (ja) * | 2007-02-01 | 2008-08-21 | Internatl Business Mach Corp <Ibm> | 直接メモリ・アクセスを使用してプログラマブル論理装置を初期化するための方法、集積回路、システム及びコンピュータ・プログラム |
WO2009095620A1 (fr) * | 2008-02-01 | 2009-08-06 | Centre National De La Recherche Scientifique (C.N.R.S) | Procédé de reconfiguration d'un ensemble de composants d'un circuit électronique, système de reconfiguration et procede de transmission de données correspondants |
JP2013150031A (ja) * | 2012-01-17 | 2013-08-01 | Hitachi Industrial Equipment Systems Co Ltd | テレメータシステム、及びテレメータ装置 |
JP2014130562A (ja) * | 2012-12-27 | 2014-07-10 | Giga-Byte Technology Co Ltd | 基本入出力システムがアップデート可能な電子装置及びアップデート方法 |
JP2015142361A (ja) * | 2014-01-30 | 2015-08-03 | コニカミノルタ株式会社 | プログラム可能な論理回路デバイスを備えた電子装置および書き換え方法 |
JP2017506377A (ja) * | 2013-12-20 | 2017-03-02 | ウエスチングハウス・エレクトリック・カンパニー・エルエルシー | 産業用制御システムを防護するためのシステムおよび方法 |
CN107832078A (zh) * | 2017-09-15 | 2018-03-23 | 西南电子技术研究所(中国电子科技集团公司第十研究所) | 基于dsp的fpga程序在线更新电路 |
JP2018510439A (ja) * | 2015-02-13 | 2018-04-12 | 武漢数字派特科技有限公司The Wuhan Digital Pet Co., Ltd | 探知器知能制御システムとその制御方法、及びpet装置 |
JP2019040302A (ja) * | 2017-08-23 | 2019-03-14 | 日本電気株式会社 | 回路基板、電子装置およびデータ更新方法 |
CN111414182A (zh) * | 2020-03-30 | 2020-07-14 | 郑州精益达汽车零部件有限公司 | 一种基于spi的fpga远程升级方法 |
JP2021073098A (ja) * | 2021-02-04 | 2021-05-13 | オムロン株式会社 | 評価システム |
US11724332B2 (en) | 2018-03-15 | 2023-08-15 | Omron Corporation | Evaluation system and evaluation method |
-
2004
- 2004-03-15 JP JP2004072311A patent/JP2005258996A/ja active Pending
Cited By (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007328430A (ja) * | 2006-06-06 | 2007-12-20 | Nec Corp | Fpga搭載装置、fpga置換方法およびプログラム |
JP2008192150A (ja) * | 2007-02-01 | 2008-08-21 | Internatl Business Mach Corp <Ibm> | 直接メモリ・アクセスを使用してプログラマブル論理装置を初期化するための方法、集積回路、システム及びコンピュータ・プログラム |
US8495545B2 (en) | 2007-02-01 | 2013-07-23 | International Business Machines Corporation | Using direct memory access to initialize a programmable logic device |
US8589834B2 (en) | 2007-02-01 | 2013-11-19 | International Business Machines Corporation | Using direct memory access to initialize a programmable logic device |
WO2009095620A1 (fr) * | 2008-02-01 | 2009-08-06 | Centre National De La Recherche Scientifique (C.N.R.S) | Procédé de reconfiguration d'un ensemble de composants d'un circuit électronique, système de reconfiguration et procede de transmission de données correspondants |
FR2927212A1 (fr) * | 2008-02-01 | 2009-08-07 | Centre Nat Rech Scient | Procede de reconfiguration d'un ensemble de composants d'un circuit electronique, systeme de recongiguration et protocole de transmission de donnees correspondants. |
JP2011511544A (ja) * | 2008-02-01 | 2011-04-07 | サントル ナシオナル ドゥ ラ ルシェルシェサイアンティフィク(セエヌエールエス) | 電子回路の要素セットを再構成するための方法、対応する再構成システム及び対応するデータ送信方法 |
JP2013150031A (ja) * | 2012-01-17 | 2013-08-01 | Hitachi Industrial Equipment Systems Co Ltd | テレメータシステム、及びテレメータ装置 |
US9256443B2 (en) | 2012-12-27 | 2016-02-09 | Giga-Byte Technology Co., Ltd. | Electronic device having updatable bios and bios updating method thereof |
JP2014130562A (ja) * | 2012-12-27 | 2014-07-10 | Giga-Byte Technology Co Ltd | 基本入出力システムがアップデート可能な電子装置及びアップデート方法 |
JP2017506377A (ja) * | 2013-12-20 | 2017-03-02 | ウエスチングハウス・エレクトリック・カンパニー・エルエルシー | 産業用制御システムを防護するためのシステムおよび方法 |
JP2015142361A (ja) * | 2014-01-30 | 2015-08-03 | コニカミノルタ株式会社 | プログラム可能な論理回路デバイスを備えた電子装置および書き換え方法 |
JP2018510439A (ja) * | 2015-02-13 | 2018-04-12 | 武漢数字派特科技有限公司The Wuhan Digital Pet Co., Ltd | 探知器知能制御システムとその制御方法、及びpet装置 |
US10845830B2 (en) | 2015-02-13 | 2020-11-24 | The Wuhan Digital Pet Co., Ltd | Intelligent control system and control method for detector, and pet device |
JP2019040302A (ja) * | 2017-08-23 | 2019-03-14 | 日本電気株式会社 | 回路基板、電子装置およびデータ更新方法 |
CN107832078A (zh) * | 2017-09-15 | 2018-03-23 | 西南电子技术研究所(中国电子科技集团公司第十研究所) | 基于dsp的fpga程序在线更新电路 |
CN107832078B (zh) * | 2017-09-15 | 2020-09-22 | 西南电子技术研究所(中国电子科技集团公司第十研究所) | 基于dsp的fpga程序在线更新电路 |
US11724332B2 (en) | 2018-03-15 | 2023-08-15 | Omron Corporation | Evaluation system and evaluation method |
CN111414182A (zh) * | 2020-03-30 | 2020-07-14 | 郑州精益达汽车零部件有限公司 | 一种基于spi的fpga远程升级方法 |
CN111414182B (zh) * | 2020-03-30 | 2023-09-19 | 郑州智驱科技有限公司 | 一种基于spi的fpga远程升级方法 |
JP7272379B2 (ja) | 2021-02-04 | 2023-05-12 | オムロン株式会社 | 評価システム |
JP2021073098A (ja) * | 2021-02-04 | 2021-05-13 | オムロン株式会社 | 評価システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8122447B2 (en) | Firmware installation | |
JP2000357095A (ja) | 埋込式システムにソフトウェアをダウンロードする方法および装置 | |
JP2005258996A (ja) | Fpgaのリモートメンテナンス方式 | |
JP2006260058A (ja) | 計算機サーバ・システムにおけるファームウェアアップデート方法 | |
WO2003025742A3 (en) | Software update method, apparatus and system | |
JP2001175488A (ja) | プログラム制御開始方法及びファームウェア格納方法 | |
WO2016047312A1 (ja) | 車両制御装置、リプログラミングシステム | |
JP2000137608A (ja) | 情報処理装置、プログラム更新方法および記憶媒体 | |
WO2012067710A1 (en) | Method to safely reprogram an fpga | |
JP2000245681A (ja) | 電子内視鏡装置用ファームウェアのバージョンアップ方法及び電子内視鏡装置 | |
WO2015098811A1 (ja) | 電子機器 | |
KR20070101590A (ko) | 에프피지에이 프로그램 갱신장치 | |
JP2008123147A (ja) | 電子制御装置のリモート書き換え方式 | |
KR101348843B1 (ko) | 가상화 및 이중화를 이용한 전자제어유닛의 리프로그래밍 방법 | |
JP2000245682A (ja) | 電子内視鏡装置 | |
JP2007042038A (ja) | 端末機器の制御装置及び制御方法 | |
KR101900729B1 (ko) | Plc 운영체제 구동 방법 | |
EP1302851A2 (en) | Improvements relating to reprogramming an electronic apparatus | |
JP2005064709A (ja) | 通信装置 | |
JP2007248711A (ja) | 投写型映像表示装置 | |
JP2003015777A (ja) | コンフィグレーション装置 | |
JPH1083358A (ja) | プログラム書換方法およびプログラム書換機能付制御装置 | |
KR100688668B1 (ko) | 아이에스피 업데이트 장치 및 그 제어방법 | |
JP2003029994A (ja) | マルチcpuシステム及びその立ち上がり方法 | |
KR20000000888A (ko) | 메모리의 프로그램 변경 및 독출 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090330 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100105 |