CN107808867A - 用于半导体装置封装的可点焊引线 - Google Patents

用于半导体装置封装的可点焊引线 Download PDF

Info

Publication number
CN107808867A
CN107808867A CN201710795670.0A CN201710795670A CN107808867A CN 107808867 A CN107808867 A CN 107808867A CN 201710795670 A CN201710795670 A CN 201710795670A CN 107808867 A CN107808867 A CN 107808867A
Authority
CN
China
Prior art keywords
lead
subset
semiconductor device
yield
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710795670.0A
Other languages
English (en)
Other versions
CN107808867B (zh
Inventor
M·J·普拉库希
S·P·格鲁姆
D·R·霍伊斯纳
S·W·维克托
K·彭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN107808867A publication Critical patent/CN107808867A/zh
Application granted granted Critical
Publication of CN107808867B publication Critical patent/CN107808867B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10271—Silicon-germanium [SiGe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1037—II-VI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本申请公开了一种引线框架(200B)，该引线框架(200B)具有第一子集的引线(201、202、231、232)，其与第二子集的引线(241)交替。该第一子集和第二子集的引线具有在平面阵列中彼此平行的细长直引线部分。绝缘材料的覆盖层(260)位于未包封的引线表面部分(241a)上方。该第一子集和第二子集的不具有覆盖层的引线部分(241b)具有产生对焊料润湿的亲和性的冶金配置。

Description

用于半导体装置封装的可点焊引线
相关申请的交叉引用
本申请根据U.S.C.§119(e)要求美国临时申请62/385,499的优先权权益(德州仪器案卷号TI-76969PS，“Semiconductor Device Package Having Spot-Soldering forLeads of Low Resistance and Narrow Spacing”，2016年9月9日提交)。
技术领域
本发明的实施例总体涉及半导体装置和工艺领域，并且更具体地涉及制造半导体装置封装的结构和方法。
背景技术
电子产品在其核心处具有印刷电路板，以组装和互连所需的半导体装置、电源、无源部件、控制装置和显示装置。现在，越来越多的这些电子产品(诸如在智能手机、电子照相机、便携式计算机、汽车和飞机中使用的电子产品)受到更高速度、更低重量和缩小的产品轮廓的市场趋势的影响。因此，印刷电路板所需的尺寸、重量和空间是重要的。
为了缩小电路板轮廓，进行共同努力以便缩小在电路板上组装的各个部件，诸如半导体装置和无源部件的封装件。此外，集成电路芯片和无源部件的堆叠被广泛实施。然而，提供足够的热导体以耗散由传送信号并传导高电流的高密度引线产生的热量变得更加困难。此外，对于半导体产品中使用的金属引线框架存在矛盾的产品要求。例如，一个产品要求目的在于更紧密的信号引线密度，而另一个产品要求目的在于更强大的电源引线和用于散热的相关联区域。通过薄的减小厚度的引线框架(所谓的半蚀刻引线框架)，细线和密集间距在技术上是可能的，但那些引线框架可能变得太脆弱以至于无法处理。
发明内容
在比例缩小的市场压力下的产品示例是流行的功率块装置系列，其是用于将第一直流电压转换为第二直流电压的功率开关装置。功率块121特别适用于功率递送要求，其具有串联连接并通过公共开关节点耦接在一起的两个功率MOS场效应晶体管(FET)，如图1A的电路图中所示。控制FET 110连接在电源电压VIN 150与开关节点SW(输出滤波器)140之间。开关节点140还连接到电感器161(用作电源电路的能量存储器)和输出电压VOUT 160。此外，同步FET 120连接在开关节点140与地电势(PGND)130之间。功率开关装置的VIN、PGND和SW连接必须使用能够承载大量电流的金属引线(诸如图1B中的引线100)。金属引线还需要彼此紧密间隔(用于装置小型化目的)并且被配置用于焊料170附接到印刷电路板180。
图1C示出了商业上可获得的模制封装物190的一部分的仰视图。该视图包括：金属输入引线101和102、金属接地引线131和132、以及金属开关节点引线141。在图1C的当今技术中，金属引线包括具有半蚀刻金属的一些部分(101a、102a、131a、132a、141a)以及具有全金属厚度的其他部分(101b、102b、131b、132b、141b)。具有全金属厚度的部分旨在被暴露以用于焊料附接。
图1B还示出了与塑料封装件的模制化合物结合的示例性半蚀刻金属引线的使用。考虑到示例性金属引线100，图1B示出了金属引线的半蚀刻部分100b可以被模制化合物190b覆盖，使得模制化合物表面190a与金属引线100的未蚀刻部分(即全金属部分)的表面100a共面。因此，全金属部分的表面100a可用于通过焊料170附接到印刷电路板180。
由于具有半蚀刻部分100b的金属引线100允许通过绝缘模制化合物190b覆盖半蚀刻部分，因此实现金属引线的窄引线间距195以及金属引线的窄引脚间距196是可行的。应注意，术语“引线间距”是指装置封装物内的金属引线之间的空间，并且术语“引脚间距”是指通常焊接到电路板的暴露引线部分之间的空间。
附图说明
图1A是根据现有技术的用于包括两个耦接的场效应晶体管的电源的功率块装置的电路图。
图1B示出根据现有技术的焊接到印刷电路板上的封装功率块装置的一部分的截面。
图1C示出根据现有技术的封装功率块的一部分的仰视图。
图2A描绘根据本发明的实施例的焊接到印刷电路板上的封装功率块装置的一部分的截面。
图2B示出封装功率块装置的一部分的仰视图。
图3A示出根据本发明的另一实施例的焊接到印刷电路板上的封装功率块装置的一部分的截面。
图3B描绘封装功率块装置的一部分的仰视图。
图4示出根据本发明的又一实施例的焊接到印刷电路板上的封装功率块装置的一部分的截面。
具体实施方式
功率开关装置(或功率块装置)将第一直流电压转换为第二直流电压。特别适合于功率递送要求的是具有两个半导体芯片的功率块，所述两个半导体芯片诸如为串联连接并通过公共开关节点耦接在一起的两个功率MOS场效应晶体管(FET)。在这些功率装置中，从第一(控制)FET到电源电压VIN的连接、从控制FET到开关节点SW的连接、从开关节点到输出电压VOUT和到第二(同步)FET的连接以及从同步FET到地电势(PGND)的连接使用能够承载大量电流的金属引线。作为另一个要求，为了装置小型化目的，引线需要彼此紧密地间隔。此外，引线需要被配置用于焊料附接到印刷电路板。
半导体装置的市场趋势推动了直流-直流转换器的更高频率。由于转换器的导通电阻是频率的限定因素，因此本申请人认识到，引线框架电阻和铜布线层电阻可能是装置的总导通电阻的重要贡献者。降低导通电阻(并且因此增加装置频率)的方法是减少封装引线的欧姆电阻以及减少装置引线的引线间距和引脚间距。
申请人还认识到，可以通过金属引线的未受妨碍的全厚度(即中止使用半蚀刻引线)来减小封装引线的欧姆电阻。因此，需要放弃用模制化合物覆盖半蚀刻引线部分的常见做法。此外，引线之间的间距需要尽可能多地减少。该后一种要求可以将封装表面处暴露的全厚度引线之间的间距缩小到相邻引线之间的焊料桥接的电气短路风险超过可接受水平的点。(当表面润湿促进焊料体积之间的连接链路时，焊料桥接是两个相邻液化焊料体积之间的故障机制。)
本申请人在他们发现通过焊料使相邻引线的受限部分不能润湿(即使得受限部分不可焊接)的方式时最小化相邻全厚度引线之间的焊料桥接的风险。在下文充分解释的一种方法中，将聚合基材料丝网印刷或喷墨印刷到相邻引线的部分上。然后将材料固化以便创建焊料排斥掩模。该焊料排斥掩模被配置为将相邻引线的可焊接部分分开至安全距离以便防止焊料桥接。
在下文充分解释的另一种方法中，所选择的引线部分的表面被变换至足够低的表面能，以便变成对焊料是非润湿的(并且因此它们是排斥焊料的)。可以通过氧化或碳化金属表面来实现至低表面能的这种转变。可替代地，可以在所选择的引线部分的表面上形成金属原子与碳、氮、硫或其他非金属元素的化合物以便使其是排斥焊料的。同样地，低表面能的区域被配置成将可焊接引线区域保持在安全距离以防止焊料桥接。
针对始于不可润湿表面的引线，通过利用高表面能镀覆在金属引线部分上进行选择性镀覆来实现可润湿区域和不可润湿区域的相同分布。
在下文充分解释的又一种方法中，横跨引线表面创建绝缘体填充的沟槽。绝缘体填充的沟槽限制焊料横跨引线表面扩展。选择绝缘体填充的沟槽，使得从第一引线的允许焊接区域到相邻的第二引线的最近允许焊接区域的最短距离是可应用的装置设计规则所允许的在引脚之间的最小间距。
图2A和图2B示出本发明的第一实施例。图2A示出功率块装置的截面，并且图2B显示功率块装置的另一个部分的仰视图。在图2A中，封装的功率块装置的一部分被总体指定为200。封装的功率块装置包括金属引线210的一部分，该金属引线210代表在功率块装置中采用的任何引线(诸如图2B所示的引线)。金属引线210整体具有未受妨碍的全厚度211。作为一个示例，引线210可以是由片材金属制成的引线框架的引线之一。为了成本有效的制造以及使能批量加工，引线框架优选地被制造为包括多个引线框架的条带。条带是从扁平金属片材冲压或蚀刻而成的，所述金属片材选自包括以下各项的组：铜、铜合金、铝、铁镍合金和KovarTM。当金属片材由铜制成时，该片材的优选厚度在100μm与300μm之间。对于一些应用，金属片材可以更厚或更薄。此外，至少一个半导体芯片(诸如以上描述的功率场效应晶体管(FET))被附接到引线框架。如已经说明的，图2A的引线210具有从扁平金属片材冲压的引线框架引线的未受妨碍的全厚度211。
如图2A还示出，引线210具有被示出为通过焊料270连接到衬底280(诸如印刷电路板(PCB))的表面210a。PCB 280的表面具有带有用于焊料270的窗口的焊料掩模281。引线210部分地包封在聚合化合物的封装物290中。封装物的表面290a与引线210的表面210a共面。封装物290的聚合化合物优选是其中添加黑色以使封装物不透明的环氧基模制化合物。绝缘材料的覆盖层260位于引线表面210a上，以便限制焊料流动的程度并且像焊料掩模一样起作用。
图2B示出在将功率块装置附接到PCB上之前的封装功率块装置200B的一部分的仰视图。在图2B中，不透明聚合封装物290的部分由虚线阴影表示，而金属引线不加阴影。图2B示出基于功率块电路系统中的引线的电功能，引线被分组并且排列在第一子集和第二子集中。第一子集的引线与第二子集的引线交替。每个子集包括在平面阵列中彼此平行的细长直引线部分。在图2B的示例中，引线201和202属于第一子集，并且它们连接到电源电压VIN。此外，引线231和232也属于第一子集，并且它们连接到地电势PGND。引线241属于第二子集，并且它连接到开关节点SW。如图2B所示，第一子集的引线与第二子集的引线交替。这些子集具有在平面阵列中(即在公共平面中)彼此平行定位的细长直引线部分。
第一子集和第二子集的直引线部分的阵列位于封装物表面处。图2B显示了与封装物290的化合物的表面共面的那些未包封的直引线部分。图2B还显示了位于装置表面上的绝缘材料的覆盖层260的几何配置。在图2A中示出了覆盖层260(其设置于引线表面上)的横截面。应注意，图2B以虚轮廓线描绘了埋在覆盖层260下面的引线部分。
如图2B中可见，覆盖层260覆盖未包封引线表面的一些部分并且重叠到相邻的封装化合物上。覆盖层260被配置成使得第一子集的引线的已覆盖部分与第二子集的引线的相邻未覆盖部分交替。类似地，第二子集的已覆盖引线部分与第一子集的相邻未覆盖引线部分交替。作为一个示例，第一子集的引线201的已覆盖部分201a与第二子集的引线241的相邻未覆盖部分241b交替。并且同时，第二子集的引线241的已覆盖部分241a与第一子集的引线231的相邻未覆盖部分231B交替。作为这种交替覆盖的结果，层260具有类似于框架或窗口的几何配置。
第一子集和第二子集的未覆盖引线部分具有产生对焊料润湿的亲和性的冶金配置。因此，层260具有安全地防止相邻焊料连接的焊料芯吸(solder wicking)的几何形状。在图2B中，相邻焊料连接的最紧密接近度被指定为296。如图2B所示，距离296是直角三角形的斜边，其中一个小三角形边为引线间距295，并且另一个小三角形边为绝缘覆盖层260的宽度291。当凭经验确定安全芯吸距离296时，可以通过扩大绝缘覆盖层260的宽度291来使引线间距295最小化。
在获得覆盖层260的合适配置的另一种方法中，考虑相邻的第一集合和第二集合的引线部分的边界。具体地，引线边界被选择成使得从第一集合的未包封引线的边界233到相邻第二集合的未包封引线的最近边界243的最短距离296是可应用的装置设计规则所允许的最小引脚间距295。
如前所述，半导体装置的市场趋势是用于直流-直流功率转换器的较高频率。增加频率的一种方法是通过减小封装引线的欧姆电阻并减小引线间距和引脚间距来降低导通电阻。众所周知的是，可以使得具有漏极到源极导通电阻Ron1和Ron2的两个FET的总导通电阻Ron在所述FET“并联”电连接时小于每个单独晶体管的最小导通电阻。对于互连件的可忽略的寄生电阻，Ron通过以下公式来获得
1/Ron＝1/Ron1+1/Ron2。
对于具有相等的导通电阻(Ron1＝Ron2)的两个FET，这些晶体管的并联定位将总导通电阻Ron减少了一半：Ron＝1/2Ron1。此外，导通电阻取决于FET的芯片尺寸。作为一个示例，对于芯片面积为5mm2的FET，导通电阻可以为约2.0mΩ。如果具有相等面积的这些FET中的两个并联互连，则它们在互连件的寄生电阻可被忽略时具有约1.0mΩ的总导通电阻Ron。否则，导通电阻实际上可以预期为约1.1mΩ。
类似的关系适用于导通阻抗的并联布置。当具有导通阻抗Zon1的FET与具有导通阻抗Zon2的FET并联连接并且进一步地在两个晶体管中电流相对于电压的相位差相同时，总导通阻抗Zon由以下公式给出：
1/Zon＝1/Zonl+1/Zon2。
如果在两个晶体管中电流与电压之间的相位差不相同则下列关系成立：
并联阻抗的倒数值1/Zon通常小于离散阻抗倒数之和1/Zon1+Zon2。对于单独装置，创建低导通阻抗FET的努力集中于欧姆的每一个附加分数。因此，即使小的寄生阻抗也必须被考虑到，特别是对于组装板的互连引线来说。
覆盖层260由选自包括以下各项的组的绝缘材料制成：聚合基化合物、聚酰亚胺、焊料掩模、氮化硅、二氧化硅和碳化硅。优选地，所选择的聚合基化合物和聚酰亚胺可以通过喷墨或丝网技术来印刷。当聚合基化合物和聚酰亚胺被固化和硬化时，它们可以用作与图2A所示的PCB 280上的焊料掩模281可比较的掩模。
图3A和图3B示出了本发明的另一个示例性实施例。图3A示出了功率块装置的一部分的横截面。图3B示出了功率块装置的另一部分的仰视图。图3A中描绘的部分(并且总体被指定为300)包括金属引线310，该金属引线310整体具有未受妨碍的全厚度311。引线310可以是属于由片材金属(诸如铜、铜合金、铝、铁镍合金和KovarTM)制成的引线框架的示例性引线。当金属片材由铜制成时，该片材的优选厚度在100μm与300μm之间。对于一些应用，该片材可以更厚或更薄。此外，至少一个半导体芯片(诸如以上描述的功率场效应晶体管(FET))被附接到引线框架。在图3A中，引线310具有第一表面310a，该第一表面310a延伸到包封封装物390的表面的一部分312。表面310a被显示为通过焊料370连接到衬底380(诸如印刷电路板(PCB))。在图3A中，PCB 380的表面具有带有用于焊料370的窗口的焊料掩模381。引线310部分地包封在封装物390中，所述封装物390优选为通过黑色变得不透明的环氧基模制化合物。封装物的表面的另一部分390a也与引线310的表面310a共面。
图3B示出了在将功率块装置附接到PCB上之前的封装功率块的一部分的仰视图。在图3B中，不透明封装物390被加阴影，并且金属引线未被加阴影。图3B示出了基于功率块的电路系统中的引线的电功能，引线被分组并排列在第一子集和第二子集中。第一子集的引线与第二子集的引线交替。两个子集都包括在平面阵列中彼此平行的细长直引线部分。在图3B的示例中，引线301和302属于第一子集，并且它们连接到功率块的电源电压VIN。此外，引线331和332也属于第一子集，并且它们连接到功率块的地电势PGND。引线341属于第二子集，并且它连接到功率块的开关节点SW。如图3B所示，第一子集的引线与第二子集的引线交替。所述子集具有在平面阵列中(即在公共平面中)彼此平行定位的细长直引线部分。
第一子集和第二子集的直引线部分的阵列位于封装表面处。图3B显示了与化合物封装物390的表面共面的未包封引线表面。图3B的仰视图和图3A的横截面通过小点指示了未包封引线表面的某些部分在表面处具有一个层，该层的特征在于用于低表面能的冶金配置。低表面能部分被布置成使得第一子集的引线的未层叠部分与第二子集的引线的相邻低表面能层叠部分交替。低表面能层的目的是抑制通过焊接材料使表面润湿。
具体地，在图3A中，低表面能表面被指定为312。在图3B中，具有低表面能的引线部分被指定为用于VIN连接引线301和302的301a和302a、以及用于PGND连接引线331和332的331a和332a。对于第二子集的引线，具有低表面能的引线部分被指定为用于SW连接引线341的341a。
实现具有低表面能(也被称为低表面张力)的冶金配置的工艺包括引线金属表面的氧化或通过碳、氮、硫或其他非金属元素来形成金属化合物的任何其他工艺。虽然金属表面通常具有约800mN/m量级的表面能，但诸如聚合物(例如聚四氟乙烯)和硅树脂的材料可以具有小于20mN/m的表面能。此范围接近于液体的状况(液体的表面能通常在30mN/m与80mN/m之间)，并且因此在金属表面上沉积时可以通过金属的高表面能来拉动以便扩展。如果材料的表面能小于或等于流体的表面能，则流体将不会润湿材料。因此，该特征可用于创建用于控制焊料流动的图案化阻挡层。即使当阻挡层具有很小物理高度或没有物理高度时，表面能阻挡层也通常将在图案化表面能边界内包含回流焊料。
可替代地，一种逆方法(inverse method)可以实现类似的结果。在这种逆方法中，暴露的引线表面最初被氧化(或者它们以其他方式具有低表面能)，并且这使得它们不适于焊接。然后，在诸如镀覆的工艺中，高表面能材料(诸如金属)的薄膜被沉积在低表面能引线的选定部分上。因此，该镀覆工艺使得具有高表面能镀覆的电镀引线部分可焊接。作为一个示例，当铜引线框架的引线最初具有氧化铜表面(众所周知其是难以焊接的)时，铜、镍、钯或金的镀覆和图案化薄膜将使得所镀覆的引线部分可焊接。
图3B通过边界点333和343来指示相邻引线的未包封的第一引线部分和第二引线部分的边界。为了防止焊料芯吸，未包封的引线边界被选择为使得最近边界点333和343之间的最短距离396是可应用的装置设计规则所允许的最小引脚间距。
图4示出了本发明的另一个示例性实施例的概念。图4示出了总体被指定为400的功率块装置部分。所描绘的功率块装置部分包括金属引线410，该金属引线410最初整体具有未受妨碍的厚度411。作为一个示例，引线410可以是由片材金属(诸如铜、铜合金、铝、铁镍合金和KovarTM)制成的引线框架的引线。当金属片材由铜制成时，该片材的优选厚度在100μm与300μm之间。对于一些应用，该片材可以更厚或更薄。此外，至少一个半导体芯片(诸如以上描述的功率场效应晶体管(FET))被附接到引线框架。在图4中，引线410具有第一表面410a。延伸到塑料填充沟槽412的表面410a的一部分被显示为通过焊料470连接到衬底480(诸如印刷电路板(PCB))。在图4中，PCB 480的表面具有带有用于焊料470的窗口的焊料掩模481。引线410部分地包封在封装物490中，所述封装物490优选为环氧基模制化合物。封装物490的表面490a与引线410的表面410a共面。
图4示出了引线410的表面410a具有沟槽或凹痕412，该沟槽或凹痕填充有绝缘体413(诸如封装物490的模制化合物)。可替代地，绝缘体413可以选自包括以下各项的组：聚酰亚胺、聚合基化合物、焊料掩模、氮化硅、二氧化硅和碳化硅。绝缘体413具有足够低的表面能，使得它限制焊料470超出塑料填充沟槽412的扩展，其大致高于焊料掩模481中的窗口的边界。塑料填充沟槽412是浅且窄的，并且因此基本上不会减少引线410的未受妨碍的厚度411的益处。
对于图4所示的实施例，功率块装置包括一个或多个半导体芯片，所述半导体芯片具有组装在引线框架上的功率MOS晶体管。第一子集的引线与第二子集的引线交替。两个子集都具有在平面阵列中彼此平行的细长直引线部分(类似于图3B的仰视图中描绘的功率块装置引线的部分)。第一子集的引线属于第一功率MOS晶体管和第二功率MOS晶体管的输入连接和接地连接。第二子集的引线属于第一晶体管与第二晶体管之间的开关线连接。绝缘体填充的表面沟槽412横跨第一子集和第二子集的直引线定位。表面沟槽412被设置在其中从第一引线的允许焊接区域到相邻第二引线的最近允许焊接区域的最短距离是可应用的装置设计规则所允许的最小引脚间距的位置中。
虽然已经参考示意性实施例描述了本发明，但是本说明书并不旨在被解释为是限制性的。本领域技术人员在参考本公开之后将清楚明白示意性实施例以及本发明的其他实施例的各种修改和组合。作为示例，本发明适用于包括场效应晶体管、双极晶体管、功率晶体管和集成电路的半导体芯片。作为另一个示例，本发明适用于由硅、锗化硅、砷化镓、氮化镓或在产品制造中使用的任何其他III-V族和II-VI族化合物制成的芯片。因此，随附权利要求书意图涵盖任何这类修改或实施例。

Claims (20)

1.一种半导体装置，其包括：
至少一个半导体芯片，其附接到引线框架，所述引线框架由具有未受妨碍的全厚度的片材金属制成并且包括与相邻的第二子集的引线交替的第一子集的引线，所述子集具有在平面阵列中彼此平行的细长直引线部分；
聚合化合物的封装物，其包封所述引线框架，所述第一子集和所述第二子集的所述直引线部分的所述平面阵列位于所述封装物的表面处，并且所述引线的未包封表面与所述封装物的所述表面共面；以及
绝缘材料的覆盖层，其位于所述引线的所述未包封表面的部分上方，所述第一子集的所述引线的已覆盖部分与所述第二子集的所述引线的相邻未覆盖部分交替，并且所述第二子集的所述引线的已覆盖部分与所述第一子集的所述引线的相邻未覆盖部分交替，所述第一子集和所述第二子集的所述引线的所述未覆盖部分具有用于焊料润湿的冶金配置。
2.根据权利要求1所述的半导体装置，其中所述绝缘材料的覆盖层选自包括以下各项的组：聚合基化合物、聚酰亚胺、焊料掩模、氮化硅、二氧化硅和碳化硅。
3.根据权利要求2所述的半导体装置，其中所述聚合基化合物和聚酰亚胺通过喷墨或丝网技术来印刷。
4.根据权利要求3所述的半导体装置，其中所述聚合基化合物和聚酰亚胺是用作焊料掩模的固化化合物。
5.根据权利要求1所述的半导体装置，其中所述至少一个半导体芯片是具有输入连接和接地连接的第一功率MOS场效应晶体管和第二功率MOS场效应晶体管，所述半导体芯片被组装在所述引线框架上，并且它们被所述聚合化合物包封。
6.根据权利要求1所述的半导体装置，其中所述封装物的所述聚合化合物是环氧基模制化合物。
7.根据权利要求4所述的半导体装置，其中所述半导体装置是功率块，所述第一子集的所述引线属于所述第一功率MOS场效应晶体管和所述第二功率MOS场效应晶体管的所述输入连接和所述接地连接，并且所述第二子集的所述引线属于耦接在所述第一功率MOS场效应晶体管和所述第二功率MOS场效应晶体管之间的开关线连接。
8.根据权利要求7所述的半导体装置，其中所述第一子集的所述细长直引线部分和相邻的所述第二子集的所述细长直引线部分的边界被选择，使得从所述第一子集的引线的未包封表面的边界到相邻的所述第二子集的引线的未包封表面的最近边界的最短距离是所述半导体装置的可应用设计规则所允许的最小引脚间距。
9.一种半导体装置，其包括：
至少一个半导体芯片，其附接到引线框架，所述引线框架由具有未受妨碍的全厚度的片材金属制成并且包括与第二子集的引线交替的第一子集的引线，所述子集具有在平面阵列中彼此平行的细长直引线部分；
聚合化合物的封装物，其包封所述引线框架，所述第一子集和所述第二子集的所述直引线部分的所述平面阵列位于所述封装物的表面处，并且所述引线的未包封表面与所述封装物的所述表面共面；以及
表面层，其具有用于所述未包封引线表面的一些部分的低表面能的冶金配置，所述第一子集的所述引线的低表面能层与相邻的所述第二子集的所述引线的低表面能层交替，所述低能表面层抑制焊接材料的润湿。
10.根据权利要求9所述的半导体装置，其中所述表面层选自一组表面金属化合物，该组表面金属化合物包括具有氧、氮、碳、硫的化合物。
11.根据权利要求9所述的半导体装置，其中所述至少一个半导体芯片是具有输入连接和接地连接的第一功率MOS场效应晶体管和第二功率MOS场效应晶体管，所述半导体芯片被组装在所述引线框架上，并且它们被所述聚合化合物包封。
12.根据权利要求9所述的半导体装置，其中所述封装物的所述聚合化合物是环氧基模制化合物。
13.根据权利要求11所述的半导体装置，其中所述半导体装置是功率块，所述第一子集的所述引线属于所述第一功率MOS场效应晶体管和所述第二功率MOS场效应晶体管的所述输入连接和所述接地连接，并且所述第二子集的所述引线属于耦接在所述第一功率MOS场效应晶体管和所述第二功率MOS场效应晶体管之间的开关线连接。
14.根据权利要求13所述的半导体装置，其中所述第一子集的所述细长直引线部分和相邻的所述第二子集的所述细长直引线部分的边界被选择，使得从所述第一子集的引线的所述未包封表面的边界到相邻的所述第二子集的引线的所述未包封表面的最近边界的最短距离是所述半导体装置的可应用设计规则所允许的最小引脚间距。
15.一种半导体装置，其包括：
至少一个半导体芯片，其附接到引线框架，所述引线框架由具有未受妨碍的全厚度的片材金属制成并且包括与相邻的第二子集的引线交替的第一子集的引线，所述子集具有在平面阵列中彼此平行的细长直引线部分；
聚合化合物的封装物，其包封所述引线框架，所述第一子集和所述第二子集的所述直引线部分的所述平面阵列位于所述封装物的表面处，并且所述引线的未包封表面与所述封装物的所述表面共面；以及
绝缘体填充的表面沟槽，其横跨所述第一子集和所述第二子集的所述引线的细长直引线部分定位，所述绝缘体填充的表面沟槽限定所述第一子集和所述第二子集的所述引线的允许焊接区域，所述绝缘体填充的表面沟槽还限制焊料横跨所述第一子集和所述第二子集的所述引线的细长直引线部分的未包封表面的扩展，所述绝缘体填充的表面沟槽被定位成使得从所述第一子集的引线的允许焊接区域到所述第二子集的相邻引线的最近允许焊接区域的最短距离是可应用的装置设计规则所允许的最小引脚间距。
16.根据权利要求15所述的半导体装置，其中所述绝缘体选自包括以下各项的组：聚合基化合物、模制化合物、聚酰亚胺、焊料掩模、氮化硅、二氧化硅和碳化硅。
17.根据权利要求15所述的半导体装置，其中所述至少一个半导体芯片是具有输入连接和接地连接的第一功率MOS场效应晶体管和第二功率MOS场效应晶体管，所述半导体芯片被组装在所述引线框架上，并且它们被所述聚合化合物包封。
18.根据权利要求15所述的半导体装置，其中所述封装物的所述聚合化合物是环氧基模制化合物。
19.根据权利要求17所述的半导体装置，其中所述半导体装置是功率块，所述第一子集的所述引线属于所述第一功率MOS场效应晶体管和所述第二功率MOS场效应晶体管的所述输入连接和所述接地连接，并且所述第二子集的所述引线属于耦接在所述第一功率MOS场效应晶体管和所述第二功率MOS场效应晶体管之间的开关线连接。
20.根据权利要求15所述的半导体装置，其中所述片材金属包括铜、铜合金、铝或铁镍合金。
CN201710795670.0A 2016-09-09 2017-09-06 用于半导体装置封装的可点焊引线 Active CN107808867B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662385499P 2016-09-09 2016-09-09
US62/385,499 2016-09-09
US15/487,186 2017-04-13
US15/487,186 US10607927B2 (en) 2016-09-09 2017-04-13 Spot-solderable leads for semiconductor device packages

Publications (2)

Publication Number Publication Date
CN107808867A true CN107808867A (zh) 2018-03-16
CN107808867B CN107808867B (zh) 2022-03-29

Family

ID=61560726

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710795670.0A Active CN107808867B (zh) 2016-09-09 2017-09-06 用于半导体装置封装的可点焊引线

Country Status (2)

Country Link
US (2) US10607927B2 (zh)
CN (1) CN107808867B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110176442A (zh) * 2019-05-30 2019-08-27 苏州浪潮智能科技有限公司 一种防桥接的芯片引脚

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11404359B2 (en) 2020-10-19 2022-08-02 Infineon Technologies Ag Leadframe package with isolation layer

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0989608A2 (en) * 1998-09-21 2000-03-29 Amkor Technology Inc. Plastic integrated circuit device package and method of making the same
US6577012B1 (en) * 2001-08-13 2003-06-10 Amkor Technology, Inc. Laser defined pads for flip chip on leadframe package
CN101246938A (zh) * 2007-01-24 2008-08-20 克里公司 用于固态发光器件的基于导线架的包装件以及形成该包装件的方法
CN101719487A (zh) * 2009-08-10 2010-06-02 杭州矽力杰半导体技术有限公司 单片集成开关型调节器的倒装封装装置及其封装方法
US7934313B1 (en) * 2009-12-28 2011-05-03 Siliconware Precision Industries Co., Ltd. Package structure fabrication method
CN103617971A (zh) * 2013-11-08 2014-03-05 张轩 一种便于注塑的引线框架
CN103681585A (zh) * 2013-12-31 2014-03-26 苏州日月新半导体有限公司 引线框架、qfn封装体、及形成qfn封装体的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI317991B (en) * 2003-12-19 2009-12-01 Advanced Semiconductor Eng Semiconductor package with flip chip on leadframe
TWI252572B (en) * 2004-06-30 2006-04-01 Orient Semiconductor Elect Ltd Package structure
US7087462B1 (en) * 2005-06-07 2006-08-08 Advanced Semiconductor Engineering, Inc. Method for forming leadless semiconductor packages
US8604624B2 (en) * 2008-03-19 2013-12-10 Stats Chippac Ltd. Flip chip interconnection system having solder position control mechanism
US8803300B2 (en) * 2009-10-01 2014-08-12 Stats Chippac Ltd. Integrated circuit packaging system with protective coating and method of manufacture thereof
US8513786B2 (en) * 2010-12-09 2013-08-20 Qpl Limited Pre-bonded substrate for integrated circuit package and method of making the same
US8637974B2 (en) * 2012-06-14 2014-01-28 Stats Chippac Ltd. Integrated circuit packaging system with tiebar-less design and method of manufacture thereof
JP6483498B2 (ja) * 2014-07-07 2019-03-13 ローム株式会社 電子装置およびその実装構造

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0989608A2 (en) * 1998-09-21 2000-03-29 Amkor Technology Inc. Plastic integrated circuit device package and method of making the same
US6577012B1 (en) * 2001-08-13 2003-06-10 Amkor Technology, Inc. Laser defined pads for flip chip on leadframe package
CN101246938A (zh) * 2007-01-24 2008-08-20 克里公司 用于固态发光器件的基于导线架的包装件以及形成该包装件的方法
CN101719487A (zh) * 2009-08-10 2010-06-02 杭州矽力杰半导体技术有限公司 单片集成开关型调节器的倒装封装装置及其封装方法
US7934313B1 (en) * 2009-12-28 2011-05-03 Siliconware Precision Industries Co., Ltd. Package structure fabrication method
CN103617971A (zh) * 2013-11-08 2014-03-05 张轩 一种便于注塑的引线框架
CN103681585A (zh) * 2013-12-31 2014-03-26 苏州日月新半导体有限公司 引线框架、qfn封装体、及形成qfn封装体的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110176442A (zh) * 2019-05-30 2019-08-27 苏州浪潮智能科技有限公司 一种防桥接的芯片引脚

Also Published As

Publication number Publication date
US20190318983A1 (en) 2019-10-17
CN107808867B (zh) 2022-03-29
US11430719B2 (en) 2022-08-30
US20180076116A1 (en) 2018-03-15
US10607927B2 (en) 2020-03-31

Similar Documents

Publication Publication Date Title
CN101681897B (zh) 双侧冷却集成功率装置封装和模块及其制造方法
CN105283956B (zh) 具有竖直堆叠的半导体芯片的集成化多路输出电源转换器
KR101360163B1 (ko) 다중 다이들 및 공통 노드 구조를 포함하는 반도체 다이 패키지
US8384506B2 (en) Magnetic device having a conductive clip
CN102308383B (zh) 半导体管芯封装件及其制造方法
US8339802B2 (en) Module having a stacked magnetic device and semiconductor device and method of forming the same
US8266793B2 (en) Module having a stacked magnetic device and semiconductor device and method of forming the same
US8701272B2 (en) Method of forming a power module with a magnetic device having a conductive clip
TWI405274B (zh) 無夾且無線之半導體晶粒封裝及其製造方法
US20070075816A1 (en) Power module with a magnetic device having a conductive clip
CN103390612B (zh) 半导体器件、半导体器件模块以及半导体器件的制造方法
CN207602546U (zh) 电路组件装置
CN109427722B (zh) 具有电隔离的电子装置封装
CN106024643A (zh) 引线框架上的衬底中介层
CN104332463B (zh) 多芯片器件
US10756013B2 (en) Packaged semiconductor system having unidirectional connections to discrete components
CN107919340A (zh) 多相公共接触部封装体
CN106024722A (zh) 具有使用导电片段的集成输出电感器的半导体封装体
CN107808867A (zh) 用于半导体装置封装的可点焊引线
CN106024773B (zh) 包括多层级载体的化合物半导体装置
US7102211B2 (en) Semiconductor device and hybrid integrated circuit device
CN101819955B (zh) 具有增强散热性的半导体封装结构
CN111244061A (zh) 氮化镓设备的封装结构
CN104103680B (zh) 芯片和芯片装置
CN107393881A (zh) 具有集成的电感器的ic封装体

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant