CN107769764A - 封装电路 - Google Patents

封装电路 Download PDF

Info

Publication number
CN107769764A
CN107769764A CN201710623594.5A CN201710623594A CN107769764A CN 107769764 A CN107769764 A CN 107769764A CN 201710623594 A CN201710623594 A CN 201710623594A CN 107769764 A CN107769764 A CN 107769764A
Authority
CN
China
Prior art keywords
circuit
clock pulse
port
output
those
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710623594.5A
Other languages
English (en)
Other versions
CN107769764B (zh
Inventor
倪勖哲
陈启彬
程议贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangzhi Electronic Technology Chengdu Co ltd
Original Assignee
Ali Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ali Corp filed Critical Ali Corp
Priority to US15/669,765 priority Critical patent/US10090993B2/en
Publication of CN107769764A publication Critical patent/CN107769764A/zh
Application granted granted Critical
Publication of CN107769764B publication Critical patent/CN107769764B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Information Transfer Systems (AREA)
  • Dc Digital Transmission (AREA)

Abstract

一种封装电路，其包括数字控制器、端口实体层，以及数字编码电路。数字控制器经由并列式数据通道而并列输出数字数据，且此数字数据包括多个数据位元。端口实体层包括时脉产生电路，并依据所述数据位元输出一输出数据信号。时脉产生电路输出时脉信号至数字控制器。数字编码电路耦接于数字控制器与端口实体层之间，并接收上述的数字数据与时脉信号。数字编码电路编码时脉信号而产生多个时脉位元，并将这些时脉位元输出至端口实体层。端口实体层将多个时脉位元转换为一输出时脉而输出。

Description

封装电路
技术领域
本发明是有关于一种封装电路，且特别是有关于一种可响应于封装技术调整信号输出顺序的封装电路。
背景技术
在积体电路的制作中，晶片(die)是经由晶圆(wafer)制作、形成积体电路以及切割晶圆(wafer sawing)等步骤而完成。在晶圆之积体电路制作完成之后，由晶圆切割所形成的晶片可向外电性连接于一封装载板(substrate)。晶片可以打线接合(wire bonding)或覆晶接合(flip chip bonding)的封装技术而电性连接至封装载板上，使得晶片之晶片接垫可电性连接于封装载板之接点以构成一晶片封装体。一般来说，电路设计人员会在考量预定的封装技术的情况下而进行晶片内的电路设计，且印刷电路板上的绕线布局也将在考量晶片封装体与其他电子元件的配置与绕线规范而完成设计。
基于封装技术的不同，晶片可能以有源面朝上或有源面朝下的方式而设置于封装载板上。此时，晶片封装体之输出信号的顺序会因为封装技术的不同而颠倒排列。举例而言，图1A绘示利用打线接合进行封装之晶片的信号输出顺序的示意图。图1B绘示利用覆晶接合进行封装之晶片的信号输出顺序的示意图。请先参照图1A，利用打线接合进行封装之晶片110输出信号P1～P4至一连接器130，且晶片110与连接器130设置于印刷电路板140上。印刷电路板140上的印刷电路141～144用以传递信号P1～P4至机构已定的连接器130，致使连接器130可依据其规格标准而以一固定排列顺序输出信号S1～S4。
请同时参照图1A与图1B，利用覆晶接合进行封装之晶片120同样输出信号P1～P4至连接器130，且晶片120与连接器130设置于印刷电路板140上。因为覆晶接合系以有源面向下的方式进行封装而打线接合系以有源面向上的方式进行封装，所以晶片110以及晶片120输出信号P1～P4的排列顺序相互颠倒。基此，当设置晶片120于印刷电路板140上时，基于连接器130之信号规范是固定的情况下，印刷电路板140的绕线布局必须改变。换言之，印刷电路板140上的印刷电路145～148与图1A的印刷电路141～144不同，才可让连接器130以符合其规格标准的状态而以输出信号S1～S4。
然而，在高速信号的应用环境下，印刷电路板上的绕线是不能轻易被更改的且应该符合特定规范的，否则会信号品质会降低而不被接受。习知技术中，电路设计人员可针对不同的封装技术来设计晶片内部的电路，但此举将导致晶片制造成本大幅提高。基此，如何设计一个晶片可同时利用不同的封装技术却又不改变印刷电路板上的绕线实为本领域技术人员所关心的重要议题之一。
发明内容
有鉴于此，本发明提供一种封装电路，可依据不同的封装技术调整晶片封装体的信号输出顺序，致使印刷电路板的绕线不须因为封装技术的改变而调整。
本发明提出一种封装电路，其包括数字控制器、端口实体层，以及数字编码电路。数字控制器经由并列式数据通道而并列输出数字数据，且此数字数据包括多个数据位元。端口实体层包括时脉产生电路，并依据上述数据位元输出输出数据信号。上述的时脉产生电路输出时脉信号至数字控制器。数字编码电路耦接于数字控制器与端口实体层之间，并接收上述的数字数据与上述的时脉信号。数字编码电路产生多个时脉位元，并将这些时脉位元输出至端口实体层。端口实体层将多个时脉位元转换为一输出时脉而输出。
本发明提出一种封装电路，其包括数字控制器、端口实体层，以及数字编码电路。数字控制器经由并列式数据通道而并列输出数字数据，且此数字数据包括多个数据位元。端口实体层连接至连接器并包括时脉产生电路，并依据上述数据位元输出一输出数据信号至连接器。上述的时脉产生电路输出一时脉信号至数字控制器。数字编码电路耦接于数字控制器与端口实体层之间，并接收上述的数字数据与上述的时脉信号。数字编码电路产生多个时脉位元，并将这些时脉位元输出至端口实体层。端口实体层将这些时脉位元转换为一输出时脉而输出，而数字编码电路依据一外部连接器插入连接器的一插入状态而将时脉位元输出至端口实体层的第一输出端口电路或第二输出端口电路。
基于上述，藉由编码端口实体层产生的时脉信号，本发明的封装电路可依据时脉位元输出编码后的输出时脉。如此，藉由改变数据位元与时脉位元输出至端口实体层的输出路径，本发明的封装电路可在不更改印刷电路板之绕线布局或重新设计晶片内部电路的情况下利用不同的封装技术进行封装，且不会因为封装技术的改变而导致与印刷电路板上其他电子元件不相容。此外，本发明的封装电路可依据外部连接器的插入状态来改变数据位元与时脉位元输出至端口实体层的输出路径。因此，无论外部连接器是以正向插入或反向插入的方式插入连接器而与封装电路相连接，本发明的封装电路都可以正确的将符合介面标准的信号传递至外部连接器。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1A绘示利用打线接合进行封装之晶片的信号输出顺序的示意图。
图1B绘示利用覆晶接合进行封装之晶片的信号输出顺序的示意图。
图2是依据本发明一实施例所绘示的封装电路的方块示意图。
图3A与图3B是依据图2的实施例所绘示的端口实体层的方块示意图。
图4是依据本发明一实施例所绘示的封装电路的方块示意图。
图5是依据图4的实施例所绘示的端口实体层的方块示意图。
图6是依据本发明一实施例所绘示的编码时脉信号产生时脉位元的信号示意图。
图7是依据本发明一实施例所绘示的封装电路的方块示意图。
图8是依据图4的实施例所绘示的端口实体层的方块示意图。
图9是依据本发明一实施例所绘示的具双向插入功能的连接插头经由连接插座与封装电路相连的情境示意图。
图10A与图10B是依据本发明一实施例所绘示的封装电路的方块示意图。
图11A与图11B是依据本发明一实施例所绘示的连接器接脚配置与其输出信号的示意图。
图12A与图12B是依据本发明一实施例所绘示的封装技术为打线接合时封装电路的操作示意图。
图13A与图13B是依据本发明一实施例所绘示的封装技术为覆晶接合时封装电路的操作示意图。
图14A与图14B是依据本发明一实施例所绘示的封装技术为打线接合时封装电路的操作示意图。
图15A与图15B是依据本发明一实施例所绘示的封装技术为覆晶接合时封装电路的操作示意图。
附图标记说明
110、120：晶片
130、701：连接器
140：印刷电路板
P1～P4、S1～S4：信号
141～148：印刷电路
200、400、700、800：封装电路
210、410、810：数字控制器
220、420、820：数字编码电路
230、430、830：端口实体层
231、431、831：时脉产生电路
232、432、832：第一输出端口电路
233、435、835：第二输出端口电路
433、833：第三输出端口电路
434、834：第四输出端口电路
432_1、832_1：第一并-串列转换器
432_2、832_2：第一端口驱动电路
435_1、835_1：第二并-串列转换器
435_2、835_2：第二端口驱动电路
433_1、833_1：第三并-串列转换器
433_2、833_2：第三端口驱动电路
434_1、834_1：第四并-串列转换器
434_2、834_2：第四端口驱动电路
Din、Data0～Data3：数字数据
CLKin：时脉信号
DCK、DCK[0]～DCK[9]：时脉位元
Data_out、D3P、D3N、D2P、D2N、D1P、D1N、D0P、D0N：输出数据信号
CLK_out、CKP、CKN：输出时脉
70：信号源装置
90：信号传输线
60：信号接收装置
901：第一插头
902：第二插头
903、803：传输缆线
801：连接器
802：外部连接器
I1～I6、A1～A12、B1～B12：接脚
D0、D1、D2：差动数据信号对
CLK：差动时脉信号对
具体实施方式
图2是依据本发明一实施例所绘示的封装电路的方块示意图。请参照图2，封装电路200经封装后可形成一个晶片封装体，且封装完成的晶片封装体适于设置于一印刷电路板(printed circuit board，PCB)上。举例而言，具有封装电路200的晶片封装体可经由底部的焊球而焊接于印刷电路板上，以供封装电路200与印刷电路板上的其他电子零组件电性连结，而上述的电子零组件可以是连接器或其他晶片封装体。封装电路200包括数字控制器210、端口实体层(PHY)230，以及数字编码电路220。
于一实施例中，数字控制器210经由并列式数据通道而并列输出一笔数字数据Din，且此笔数字数据Din可包括多个数据位元。举例而言，数字控制器210可以并列输出的方式输出数字数据Din的10个数据位元，但本发明并不限制于此。端口实体层230为封装电路200与外部电子元件的连结介面，端口实体层230支援一数据传输协定的实体层标准。于一实施例中，端口实体层230属于类比电路，且端口实体层230依据数字数据Din的数据位元输出一输出数据信号Data_out。端口实体层230包括时脉产生电路231，且时脉产生电路231输出时脉信号CLKin至数字控制器210以及数字编码电路220。时脉产生电路231例如是一锁相回路(phase locked loop，PLL)时脉产生器，但本发明并不限制于此。
数字编码电路220耦接于数字控制器210与端口实体层230之间，并接收数字数据Din与时脉信号CLKin。数字编码电路220产生多个时脉位元DCK，并将时脉位元DCK以并列输出的方式输出至端口实体层230。于一实施例中，数字编码电路220可包括类比数字转换器、比较器、逻辑闸电路其中之一或其组合，本发明对此并不限制。端口实体层230将多个时脉位元DCK转换为一输出时脉CLK_out而输出。另外需要说明的是，数字编码电路220可依据端口实体层230所支援之数据传输协定的实体层标准而产生对应的时脉位元DCK，致使端口实体层230可输出符合数据传输协定的输出时脉CLK_out。
更详细来说，图3A与图3B是依据图2的实施例所绘示的端口实体层的方块示意图。请同时参照图3A与图3B，端口实体层230更包括第一输出端口电路232以及第二输出端口电路233。数字编码电路220依据封装电路200的操作状态而将时脉位元DCK输出至端口实体层230的第一输出端口电路232或第二输出端口电路233。封装电路200的操作状态依据封装电路200所应用之封装技术而定。
进一步来说，封装电路200的晶片本体具有一有源面(active surface)，晶片本体之有源面配置有多个晶片接垫(die pad)，以经由晶片接垫而向外电性连接于一封装载板。当封装电路200是经由第一封装技术(例如，以打线接合方式)而封装，则封装电路200之晶片本体的有源面朝上，而此封装电路200操作于操作状态中的第一操作状态。当封装电路200是经由第二封装技术(例如，以覆晶接合方式)而封装，封装电路200之晶片本体的有源面朝下而面对封装载板，而此封装电路200操作于操作状态中的第二操作状态。
于一实施例中，数字编码电路220基于一输入信号而得知封装电路200操作于第一操作状态或第二操作状态。请先参照图3A，为响应封装电路200操作于第一操作状态，数字编码电路220将基于数据传输协定而产生的时脉位元DCK输出至端口实体层230的第一输出端口电路232。当数字编码电路220将时脉位元DCK输出至端口实体层230的第一输出端口电路232时，数字编码电路220将数字数据Din的多个数据位元输出至端口实体层230的第二输出端口电路233。如此一来，第一输出端口电路232可据以输出输出时脉CLK_out，而第二输出端口电路233可据以输出输出数据信号Data_out。
请再参照图3B，为响应封装电路200操作于第二操作状态，数字编码电路220将基于数据传输协定而产生的时脉位元DCK输出至端口实体层230的第二输出端口电路233。当数字编码电路220将时脉位元DCK输出至端口实体层230的第二输出端口电路233时，数字编码电路220将数字数据Din的多个数据位元输出至端口实体层230的第一输出端口电路232。如此一来，第一输出端口电路232可据以输出输出数据信号Data_out，而第二输出端口电路233可据以输出输出时脉
基此，由于封装电路200之第一输出端口电路232以及第二输出端口电路233的输出信号可对调，因此不论封装电路200之晶片本体的有源面向上或向下，完成封装的封装电路200可在不更动印刷电路板之绕线布局的条件下正确地与其他电子零件电性连结并输出符合数据传输协定的输出时脉CLK_out。
图4是依据本发明一实施例所绘示的封装电路的方块示意图。于本实施例中，封装电路400包括数字控制器410、端口实体层(PHY)430，以及数字编码电路420。于本实施例中，数字控制器410经由并列式数据通道而并列输出多笔数字数据Data0、Data1、Data2，且数字数据Data0、Data1、Data2各自包括多个数据位元。以下将以第一封装技术为打线接合而第二封装技术为覆晶接合回例进行说明，但本发明并不限制于此。
端口实体层430为封装电路400与外部电子元件的连结介面，端口实体层430例如支援一高画质多媒体介面(High Definition Multimedia Interface，HDMI)的实体层标准。端口实体层430可依据数字数据Data0、Data1、Data2的数据位元输出由多对差动信号组成的输出数据信号Data_out。端口实体层430包括时脉产生电路431，且时脉产生电路431输出时脉信号CLKin至数字控制器410。
数字编码电路420耦接于数字控制器410与端口实体层430之间，并接收数字数据Data0、Data1、Data2与时脉信号CLKin。数字编码电路420产生多个时脉位元DCK，并将时脉位元DCK以并列输出的方式输出至端口实体层430。端口实体层430将多个时脉位元DCK转换为一输出时脉CLK_out而输出。
值得一提的是，由于本实施例的封装电路400将输出分别对应至数字数据Data0、Data1、Data2的多对差动信号，因此数字编码电路420除了产生多个时脉位元DCK之外，数字编码电路420更依据封装电路400的操作状态调整数字数据Data0、Data1、Data2的输出排列顺序与极性「负极-正极」。可知的，封装电路400的操作状态依据其封装技术而定。于一实施例中，数字编码电路420例如包括多工器或切换器，以将数字数据Data0、Data1、Data2数据位元以及时脉位元DCK输出至对应的输出端口电路。
详细来说，图5是依据图4的实施例所绘示的端口实体层的方块示意图。请参照图5，端口实体层430包括第一输出端口电路432、第二输出端口电路435、第三输出端口电路433，以及第四输出端口电路434。第一输出端口电路432包括相互耦接的第一并-串列转换器432_1以及第一端口驱动电路432_2；第二输出端口电路435包括相互耦接的第二并-串列转换器435_1以及第二端口驱动电路435_2；第三输出端口电路433包括相互耦接的第三并-串列转换器433_1以及第三端口驱动电路433_2；第四输出端口电路434包括相互耦接的第四并-串列转换器434_1以及第四端口驱动电路434_2。
第一并-串列转换器432_1可将并列形式(并列输入N位元)之数字数据Data2的数据位元与时脉位元DCK其中的一者转换为串列形式的数据位元或时脉位元。第一端口驱动电路432_2耦接第一并-串列转换器432_1而接收串列形式的数据位元或时脉位元，以输出形成差动对的输出数据信号D2P/D2N或输出时脉CKN/CKP。
相似的，第二并-串列转换器435_1可将并列形式之数字数据Data2的数据位元与时脉位元DCK其中的一者转换为串列形式的数据位元或时脉位元。第二端口驱动电路435_2耦接第二并-串列转换器435_1而接收串列形式的数据位元或时脉位元，以输出形成差动对的输出数据信号D2P/D2N或输出时脉CKN/CKP。
如图5所示，当封装电路400操作于第一操作状态State1，第一并-串列转换器432_1可将数字数据Data2的数据位元转换为串列形式而输出，而第一端口驱动电路432_2输出形成差动对的输出数据信号D2P/D2N。另一方面，当封装电路400操作于第二操作状态State2，第一并-串列转换器432_1可将时脉位元DCK转换为串列形式而输出，而第一端口驱动电路432_2输出形成差动对的输出时脉CKN/CKP。
相似的，当封装电路400操作于第一操作状态State1，第二并-串列转换器435_1可将时脉位元DCK转换为串列形式而输出，而第一端口驱动电路435_2输出形成差动对的输出时脉CKP/CKN。另一方面，当封装电路400操作于第二操作状态State2，第二并-串列转换器435_1可将数字数据Data2的数据位元转换为串列形式而输出，而第二端口驱动电路435_2输出形成差动对的数据信号D2N/D2P。
当封装电路400操作于第一操作状态State1，第三并-串列转换器433_1可将数字数据Data1的数据位元转换为串列形式而输出，而第三端口驱动电路433_2输出形成差动对的输出时脉D1P/D1N。另一方面，当封装电路400操作于第二操作状态State2，第三并-串列转换器433_1可将数字数据Data0的数据位元转换为串列形式而输出，而第三端口驱动电路433_2输出形成差动对的数据信号D0N/D0P。
当封装电路400操作于第一操作状态State1，第四并-串列转换器434_1可将数字数据Data0的数据位元转换为串列形式而输出，而第四端口驱动电路434_2输出形成差动对的输出时脉D0P/D0N。另一方面，当封装电路400操作于第二操作状态State2，第四并-串列转换器434_1可将数字数据Data1的数据位元转换为串列形式而输出，而第四端口驱动电路434_2输出形成差动对的数据信号D1N/D1P。
值得一提的是，基于连接封装电路之连接器的正极输出与负极输出已经决定的情况下，本发明除了可依据封装电路的封装技术调整数据位元与时脉位元的输出路径，更可依据封装电路的封装技术决定差动对信号之正极信号与负极信号的输出路径。
基此，透过增设用以输出时脉位元的输出端口电路以及基于数据传输协定而自行产生时脉位元，响应于封装电路操作于不同状态，本发明可决定晶片本体上的一晶片接垫的输出信号为输出时脉或多个输出数据信号其中之一。因此，无论封装电路的晶片本体是有源面朝上或有源面朝下，本发明之封装电路都可将输出时脉与输出数据信号输出至绕线布局已定之印刷电路板上预设的接点。
图6是依据本发明一实施例所绘示的产生时脉位元的信号示意图。请参照图6，本发明的数字编码电路接收时脉信号CLKin并产生10位元的时脉位元DCK[0]～DCK[9]。然而，本发明对于时脉位元的位元数目与位元值并不限制，其可依据实际需求与应用而定。于图6的范例中，时脉位元DCK[0]、DCK[1]、DCK[2]、DCK[3]、DCK[4]的位元值配置为‘0’，而时脉位元DCK[5]、DCK[6]、DCK[7]、DCK[8]、DCK[9]的位元值配置为‘1’。
因此，端口实体层的多个输出端口电路其中之一并列接收时脉位元DCK[0]～DCK[9]，并串列输出时脉位元DCK[0]～DCK[9]而产生输出时脉CLK_out。进一步来说，于时脉信号CLKin的一时脉周期内，时脉位元DCK[0]～DCK[9]逐一串列输出而产生输出时脉CLK_out。于图6的实施例中，时脉信号CLKin的频率相同于输出时脉CLK_out的频率。
然而，依据时脉位元之位元值的设定，于另一实施例中，时脉信号的频率可相异于输出时脉的频率。举例而言，若时脉位元DCK[0]、DCK[2]、DCK[4]、DCK[6]、DCK[8]的位元值配置为‘0’，而时脉位元DCK[1]、DCK[3]、DCK[5]、DCK[7]、DCK[9]的位元值配置为‘1’，则时脉信号CLKin的频率将为输出时脉CLK_out的频率的十分之一。
需特别说明的是，本发明之封装电路可因应于数字控制器所使用的传输介面标准而输出或不输出一输出时脉至外部连接器。换言之，透过同样的电路配置方式，本发明之封装电路的数字编码电路可因应于数字控制器所使用的传输介面标准而输出时脉位元或不输出时脉位元。换言之，当数字控制器应用的第一传输介面标准所规范的传输通道包括时脉通道时，端口驱动电路其中之一经配置以依据时脉位元产生符合第一传输介面标准的输出时脉，而剩余的其他端口驱动电路经配置以依据数据位元产生符合第一传输介面标准的输出数据信号。另一方面，当数字控制器应用的第二传输介面标准所规范的传输通道不包括时脉通道时，每一个端口驱动电路都经配置以依据数据位元产生符合第二传输介面标准的输出数据信号。上述的第一传输介面标准例如是HDMI标准的1.4版本或2.0版本，而上述的第二传输介面标准例如是HDMI标准的2.1版本。
具体而言，图3A至图5的实施例都是应用于当数字控制器依据第一传输介面标准来产生数字数据时，端口实体层将输出符合第一传输介面标准的输出数据信号与输出时脉。请同时参照图4与图5，当数字控制器410依据第一传输介面标准而产生对应至三条数据通道的数字数据Data0、Data1、Data2时，数字编码电路420将依据时脉信号CLKin输出时脉位元DCK至端口实体层430的第一端口驱动电路432(假设操作于第二操作状态State2)，第一端口驱动电路432响应于接收时脉位元DCK而输出输出时脉CLK_out，致使端口实体层430输出符合第一信号传输标准的输出时脉CLK_out(即输出时脉CKN/CKP)与输出数据信号data_out(即输出数据信号D2P/D2N、D1P/D1N、D0P/D0N)。
以下将另外说明当数字控制器依据第二传输介面标准来产生数字数据时，端口实体层将输出符合第二传输介面标准的输出数据信号且不输出任一输出时脉的范例。图7是依据本发明一实施例所绘示的封装电路的方块示意图。于本实施例中，封装电路400包括数字控制器410、端口实体层(PHY)430，以及数字编码电路420。图7中各电路元件的耦接关系与图4之实施例相似，且各电路元件的说明可参照前述实施例。
于图7的实施例中，当数字控制器410依据第二传输介面标准而产生对应至四条数据通道的数字数据Data0、Data1、Data2、Data3时，数字控制器410经由并列式数据通道而并列输出多笔数字数据Data0、Data1、Data2、Data3。其中，数字数据Data0、Data1、Data2、Data3各自包括多个数据位元。数字编码电路420接收数字数据Data0、Data1、Data2、Data3。数字编码电路420并不产生多个时脉位元。端口实体层430可依据数字数据Data0、Data1、Data2、Data3的数据位元输出符合第二信号传输标准而由多对差动信号所组成的输出数据信号Data_out，且端口实体层430不输出输出时脉。如此一来，端口实体层430将不输出输出时脉而输出符合第二信号传输标准的输出数据信号Data_out。
详细来说，图8是依据图7的实施例所绘示的端口实体层的方块示意图。请参照图8，端口实体层430包括第一输出端口电路432、第二输出端口电路435、第三输出端口电路433，以及第四输出端口电路434，其电路耦接关系与内部元件与图5相似，可对照参照图5的说明。需说明的是，于图8的实施例中，数字编码电路420接收符合第二传输介面标准的数字数据Data0、Data1、Data2、Data3且没有输出时脉位元。
因此，对应于封装电路400操作于第一操作状态State1或第二操作状态State2，第一输出端口电路432可将并列形式之数字数据Data3的数据位元或数字数据Data0的数据位元转换为串列形式的数据位元，再输出形成差动对的输出数据信号D3P/D3N或输出数据信号D0P/D0N。
对应于封装电路400操作于第一操作状态State1或第二操作状态State2，第二输出端口电路435可将并列形式之数字数据Data3的数据位元或数字数据Data0的数据位元转换为串列形式的数据位元，再输出形成差动对的输出数据信号D0P/D0N或输出数据信号D3P/D3N。
对应于封装电路400操作于第一操作状态State1或第二操作状态State2，第三输出端口电路433可将并列形式之数字数据Data2的数据位元或数字数据Data1的数据位元转换为串列形式的数据位元，再输出形成差动对的输出数据信号D2P/D2N或输出数据信号D1P/D1N。相似的，对应于封装电路400操作于第一操作状态State1或第二操作状态State2，第四输出端口电路434可将并列形式之数字数据Data2的数据位元或数字数据Data1的数据位元转换为串列形式的数据位元，再输出形成差动对的输出数据信号D1P/D1N或输出数据信号D2P/D2N。
请同时参阅并比较图5与图8。当图5的数字控制器410依据第一传输介面标准产生对应至三条数据通道的数字数据Data0、Data1、Data2且封装电路400操作于第二状态时，第一输出端口电路432依据时脉位元DCK产生输出时脉CKN/CKP。当图8的数字控制器410依据第二传输介面标准产生对应至四条数据通道的数字数据Data0、Data1、Data2、Data3且封装电路400操作于第二状态时，第一输出端口电路432依据数据位元Data0产生输出数据信号D0N/D0P。换言之，第一输出端口电路432可因应于数字控制器410使用不同的介面传输标准而对应输出输出数据信号D0N/D0P或输出时脉CKN/CKP。
相似的，当图5的数字控制器410依据第一传输介面标准产生对应至三条数据通道的数字数据Data0、Data1、Data2且封装电路400操作于第一状态时，第二输出端口电路435依据时脉位元DCK产生输出时脉CKP/CKN。当图8的数字控制器410依据第二传输介面标准产生对应至四条数据通道的数字数据Data0、Data1、Data2、Data3且封装电路400操作于第一状态时，第二输出端口电路435依据数据位元Data0产生输出数据信号D0N/D0P。换言之，第二输出端口电路435可因应于数字控制器410使用不同的介面传输标准而对应输出输出数据信号D0N/D0P或输出时脉CKN/CKP。
如此一来，本发明允许同一端口实体层相容于不同的第一与第二介面传输标准(例如HDMI标准2.0版本与HDMI标准2.1版本)。响应于数字控制器应用具有时脉通道的第一介面传输标准，本发明之封装电路可将输出时脉与输出数据信号输出至绕线布局已定之印刷电路板上预设的接点。响应于数字控制器应用不具有时脉通道的第二介面传输标准，本发明之封装电路都可将输出数据信号输出至绕线布局已定之印刷电路板上预设的接点。
值得一提的是，虽然图3A至图5的实施例已经清楚说明封装电路的数字编码电路可依据其封装技术而决定数据位元与时脉位元输出至端口实体层的输出路径，但本发明并不仅限于此。于另一实施例中，由于封装电路的数字编码电路可将时脉信号编码为时脉位元并可调整时脉位元与数据位元的传输路径，因此封装电路还可依据外部连接器的插入状态而决定数据位元与时脉位元输出至端口实体层的输出路径。以下将列举实施例以清楚说明。
图9是依据本发明一实施例所绘示的具双向插入功能的连接插头经由连接插座与封装电路相连的情境示意图。请参照图9，信号源装置70经由信号传输线90连接至信号接收装置60，以提供信号至信号接收装置60。举例而言，信号源装置70可以是一机上盒而信号接收装置60可以是一显示器，机上盒可经由信号传输线90(即影像传输线)传送视频信号至显示器进行播放，但本发明并不限制于此。信号传输线90包括第一插头901、第二插头902，以及传输缆线903，而信号源装置70可包括封装电路700以及连接器701。第一插头901适于插入为一插座的连接器701，而第二插头902适于插入为另一插座的连接器601。如此一来，信号源装置70的封装电路700可经由第一插头901、第二插头902，以及传输缆线903提供信号至信号接收装置60。
需说明的是，于一范例实施例中，第一插头901、第二插头902可支援相异的传输实体层标准，且第一插头901支援的传输实体层标准具有双向插入功能。例如，第一插头901支援的传输实体层标准为USB type-C标准，而第二插头902支援的传输实体层标准为HDMI标准，但本发明并不以此为限。于本实施例中，由于传输缆线903内各通道对应的信号规范是已经基于第二插头902支援的传输实体层标准而决定，为了在第一插头901能以正向插入与反向插入的方式插入连接器701的情况下将各路输出数据信号与输出时脉正确地对应发送至传输缆线903内各通道，封装电路700内可依据视为外部连接器的第一插头901的插入状态而决定将由端口实体层中的哪一路输出端口电路接收时脉位元并产生输出时脉。
图10A与图10B是依据本发明一实施例所绘示的封装电路的方块示意图。请先同时参照图9、图10A与图10B，连接器801可以是图9所示之信号源装置70中的连接器701，而外部连接器802可以是图9所示之信号传输线90的第一插头901。于本实施例中，封装电路800包括数字控制器810、端口实体层830，以及数字编码电路820。为方便说明，请同时参照图10A与图10B，于本实施例中，数字编码电路820可依据外部连接器802插入连接器801的插入状态将时脉位元DCK输出至端口实体层830的第一输出端口电路832或第二输出端口电路835。外部连接器802的插入状态包括正向插入状态与反向插入状态。
相似于图2至图6的实施例，图10A与图10B的数字编码电路820同样可编码时脉信号CLKin而产生时脉位元DCK，并适应性调整数据位元Din与时脉位元DCK输出至端口实体层830的输出路径。详细而言，请先参照图10A，数字控制器810经由并列式数据通道而并列输出数字数据Din，且此数字数据Din包括多个数据位元。端口实体层830包括时脉产生电路831、第一输出端口电路832，以及第二输出端口电路835，端口实体层830连接至连接器801并依据数据位元Din输出一输出数据信号Data_out至连接器801。数字编码电路820耦接于数字控制器810与端口实体层830之间，并接收上数字数据Din与时脉信号CLKin。数字编码电路820依据时脉信号CLKin产生多个时脉位元DCK，并将这些时脉位元DCK输出至端口实体层830。端口实体层830将这些时脉位元DCK转换为一输出时脉CLK_out而输出。
于图10A所示的范例中，当外部连接器802是以正向插入状态插入连接器801，数字编码电路820依据时脉信号CLKin产生多个时脉位元DCK，并将时脉位元DCK输出至端口实体层830的第二输出端口电路835。与此同时，数字编码电路820将数据位元Din输出至端口实体层830的第一输出端口电路832。此外，当插入状态为正向插入状态，第二输出端口电路835响应于接收时脉位元DCK而输出输出时脉CLK_out至连接器801的第一数据传输接脚I1，致使外部连接器802的时脉传输接脚I6可接收到输出时脉CLK_out。与此同时，第一输出端口电路832响应于接收数据位元Din而输出输出数据信号Data_out至连接器801的第二数据传输接脚I2，致使外部连接器802的数据传输接脚I4可接收到输出数据信号Data_out。
于图10B所示的范例中，当外部连接器802是以反向插入状态插入连接器801，数字编码电路820依据时脉信号CLKin产生多个时脉位元DCK，并基于反向插入状态将时脉位元DCK输出至端口实体层830的第一输出端口电路832。与此同时，数字编码电路820将数据位元Din输出至端口实体层830的第二输出端口电路835。需说明的是，数字编码电路820的操作与功能与图2至图3B的数字编码电路220以及图4至图5的数字编码电路420相似，因此可参照图2至图6的说明而推知数字编码电路820的操作与功能。简单而言，数字编码电路820可包括多工器或切换器并接收基于插入状态而产生之控制信号，以基于前述控制信号切换多工器或切换器而将数据位元Din以及时脉位元DCK输出至对应的输出端口电路。此外，当插入状态为反向插入状态，第一输出端口电路832响应于接收时脉位元DCK而输出输出时脉CLK_out至连接器801的第二数据传输接脚I2，致使外部连接器802的时脉传输接脚I6可接收到输出时脉CLK_out。与此同时，第二输出端口电路835响应于接收数据位元Din而输出输出数据信号Data_out至连接器801的第一数据传输接脚I1，致使外部连接器802的数据传输接脚I4可接收到输出数据信号Data_out。
于一范例实施例中，数字编码电路820可经由连接器801的一配置通道接脚I3侦测外部连接器802插入连接器801的插入状态，并依据呼应于插入状态的控制信号C1决定时脉位元DCK与数据位元Din的输出路径。其中，配置通道接脚I3可响应于与外部连接器802的接脚I5相接而产生控制信号C1。
图11A与图11B是依据本发明一实施例所绘示的连接器接脚配置与其输出信号的示意图。以图10A及图10B中所绘示之连接器801与外部连接器802支援USB type-C标准为例，连接器801可包括配置于上下两个表面的12个接脚，而表1说明了USBtype-C标准中各接脚的接脚编号与接脚名称。
表1
接脚编号 接脚功能定义 接脚编号 接脚功能定义
A1 GND B1 GND
A2 TX1+ B2 TX2+
A3 TX1- B3 TX2-
A4 VBUS B4 VBUS
A5 CC B5 CC
A6 D+ B6 D+
A7 D- B7 D-
A8 SBU1 B8 SBU2
A9 VBUS B9 VBUS
A10 RX2- B10 RX1-
A11 RX2+ B11 RX1+
A12 GND B12 GND
于图11A与图11B的范例，虽然连接器801与外部连接器802支援USB type-C标准，但封装电路800输出的信号格式是HDMI标准格式。进一步而言，连接器801用以传输收发差动对信号的接脚A2、接脚A3、接脚A10、接脚A11、接脚B2、接脚B3、接脚B10、接脚B11可经配置而用以传输HDMI标准下的最小化传输差分信号(Transition Minimized DifferentialSignaling，TMDS)，以透过支援USB type-C标准的连接器来传输HDMI格式信号。
基此，请同时参照表1、图10A与图11A，在外部连接器802的插入状态为正向插入的条件下，透过数字编码电路820的设置，连接器801的接脚A2与接脚A3可用以传送HDMI标准所规范的差动数据信号对D1(包括TMDS DATA1+与TMDS DATA1-)。连接器801的接脚A10与接脚A11可用以传送HDMI标准所规范的差动数据信号对D0(包括TMDS DATA0+与TMDSDATA0-)。连接器801的接脚B11与接脚B10可用以传送HDMI标准所规范的差动数据信号对D2(包括TMDS DATA2+与TMDS DATA2-)。连接器801的接脚B3与接脚B2可用以传送HDMI标准所规范的差动时脉信号对CLK(包括TMDS Clock+与TMDS Clock-)。
另一方面，请同时参照表1、图10B与图11B，在外部连接器802的插入状态为反向插入的条件下，透过数字编码电路820的设置，连接器801的接脚A2与接脚A3可用以传送HDMI标准所规范的差动时脉信号对CLK(包括TMDS Clock+与TMDS Clock-)。连接器801的接脚A10与接脚A11可用以传送HDMI标准所规范的差动数据信号对D2(包括TMDS DATA2+与TMDSDATA2-)。连接器801的接脚B11与接脚B10可用以传送HDMI标准所规范的差动数据信号对D0(包括TMDS DATA0+与TMDS DATA0-)。连接器801的接脚B3与接脚B2可用以传送HDMI标准所规范的差动数据信号对D1(包括TMDS DATA1+与TMDS DATA1-)。然而，图11A与图11B与其说明仅为本发明实施范例的其中之一，并非用以限定本发明。连接器801所支援的实体层标准也可以是具有双向插入功能的其他标准，而封装电路所输出数据信号与输出时脉信号也可以支援HDMI以外的介面标准，本发明对此并不限制。
此外，于本发明的其他实施例中，封装电路还可同时依据应用的封装技术与外部连接器的插入状态来控制输出时脉与输出数据信号的输出路径。以下将以USB type-C标准中的接脚编号为例继续说明，但本发明并不限制于此。图12A与图12B是依据本发明一实施例所绘示的封装技术为打线接合(Wire-bond)时封装电路的操作示意图。请先参照图12A，当外部连接器802是以正向插入的方式与连接器801相连接，则连接器801的各接脚与外部连接器802的各接脚的连接状态如图12A所示。连接器801的接脚B3会连接至外部连接器802的接脚B3，连接器801的接脚B2会连接至外部连接器802的接脚B2，连接器801的接脚A10会连接至外部连接器802的接脚A10，依此类推。
另外需要说明的是，于图12A与图12B所绘示的范例中，电路间的连线是用以表示一信号传输标准协议下各路信号的传输路径，并非用以限制实际制作电路时的配线配置(lay-out)。举例而言，虽然图12A的数字编码电路820绘示为由上至下输出时脉位元DCK、数据位元Data0、数据位元Data1，以及数据位元Data2，但本领域技术人员可依据实际应用与需求而调整实际配线配置，因而致使数字编码电路820所输出之各路信号可并非是以图12A所示之排列方式而实现。
此外，于图12A所示的范例中，端口实体层830包括第一输出端口电路832、第二输出端口电路835、第三输出端口电路833，以及第四输出端口电路834。第一输出端口电路832、第二输出端口电路835、第三输出端口电路833，以及第四输出端口电路834各自包括相互耦接的并-串列转换器832_1、833_1、834_1、835_1以及端口驱动电路832_2、833_2、834_2、835_2。于图12A所示的范例中，于应用封装技术为打线接合封装且外部连接器802的插入状态为正向插入状态的条件下，数字编码电路820可依据呼应于插入状态的控制信号C1与呼应于封装技术的控制信号C2将时脉位元DCK输出至第一输出端口电路832。此时，并-串列转换器832_1可将并列形式(并列输入N位元)之时脉位元DCK转换为串列形式时脉位元。
端口驱动电路832_2耦接并-串列转换器832_1而接收串列形式的时脉位元，以输出形成差动对的输出时脉CKN/CKP。基于应用打线接合封装，输出时脉CKN/CKP可经由电路板上的绕线而传送至连接器801的接脚B2与接脚B3。输出时脉CKN/CKP经由连接器801的接脚B2与接脚B3而传送至外部连接器802的接脚B2与接脚B3，因此传输缆线803内的通道CLK+与通道CLK-可接收到符合标准规范的输出时脉CKN/CKP。
请继续参照图12A，于应用封装技术为打线接合封装且外部连接器802的插入状态为正向插入状态的条件下，数字编码电路820可依据呼应于插入状态的控制信号C1与呼应于封装技术的控制信号C2而将数据位元Data2输出至第二输出端口电路835。此时，并-串列转换器835_1可将并列形式之数据位元Data2转换为串列形式时脉位元。
端口驱动电路835_2耦接并-串列转换器835_1而接收串列形式的时脉位元，以输出形成差动对的输出数据信号D2N/D2P。基于应用打线接合封装，输出数据信号D2N/D2P可经由电路板上的绕线而传送至连接器801的接脚B10与接脚B11。输出数据信号D2N/D2P经由连接器801的接脚B10与接脚B11而传送至外部连接器802的接脚B10与接脚B11，因此传输缆线803内的通道D2+与通道D2-可接收到符合标准规范的输出数据信号D2N/D2P。
于应用打线接合封装且外部连接器802的插入状态为正向插入状态的条件下，数字编码电路820可将数据位元Data0输出至第三输出端口电路833。基于应用打线接合封装，对应产生的输出数据信号D0N/D0P可经由电路板上的绕线而传送至连接器801的接脚A10与接脚A11。输出数据信号D0N/D0P经由连接器801的接脚A10与接脚A11而传送至外部连接器802的接脚A10与接脚A11，因此传输缆线803内的通道D0+与通道D0-可接收到符合标准规范的输出数据信号D0N/D0P。
于应用打线接合封装且外部连接器802的插入状态为正向插入状态的条件下，数字编码电路820可将数据位元Data1输出至第四输出端口电路834。基于应用打线接合封装，对应产生的输出数据信号D1N/D1P可经由电路板上的绕线而传送至连接器801的接脚A2与接脚A3。输出数据信号D1N/D1P经由连接器801的接脚A2与接脚A3而传送至外部连接器802的A2与接脚A3，因此传输缆线803内的通道D1+与通道D1-可接收到符合标准规范的输出数据信号D1N/D1P。
接着，请参照图12B，当外部连接器802是以反向插入的方式与连接器801相连接，则连接器801的各接脚与外部连接器802的各接脚的连接状态如图12B所示。连接器801的接脚B3会连接至外部连接器802的接脚A3，连接器801的接脚B2会连接至外部连接器802的接脚A2，连接器801的接脚A10会连接至外部连接器802的接脚B10，依此类推。
于图12B所示的范例中，于应用打线接合封装且外部连接器802的插入状态为反向插入状态的条件下，数字编码电路820可将时脉位元DCK输出至第四输出端口电路834。基于应用打线接合封装，对应产生的输出时脉CKN/CKP可经由电路板上的绕线而传送至连接器801的接脚A2与接脚A3。输出时脉CKN/CKP经由连接器801的接脚A2与接脚A3而传送至外部连接器802的接脚B2与接脚B3，因此传输缆线803内的CLK+与通道CLK-可接收到符合标准规范的输出时脉CKN/CKP。
此外，基于前述图10A至图12A实施例的说明以及图12B中关于输出时脉CKN/CKP的说明后，本领域具有通常知识者在继续参照图12B后，应可直接而无歧异地推知有关于在应用打线接合封装且外部连接器802的插入状态为反向插入状态的条件下数字编码电路820、端口实体层830、连接器801与外部连接器802的信号传递方式，故于此不再赘述。
图13A与图13B是依据本发明一实施例所绘示的封装技术为覆晶接合时封装电路的操作示意图。请先参照图13A，于应用覆晶接合封装且外部连接器802的插入状态为正向插入状态的条件下，数字编码电路820可将数据位元Data2输出至第一输出端口电路832。基于应用覆晶接合封装，对应产生的输出数据信号D2N/D2P可经由电路板上的绕线而传送至连接器801的接脚B11与接脚B10。输出数据信号D2N/D2P经由连接器801的接脚B11与接脚B10而传送至外部连接器802的接脚B11与接脚B10，因此传输缆线803内的通道D2+与通道D2-可接收到符合标准规范的输出数据信号D2N/D2P。
于应用覆晶接合封装且外部连接器802的插入状态为正向插入状态的条件下，数字编码电路820可将数据位元Data1输出至第三输出端口电路833。基于应用覆晶接合封装，对应产生的输出数据信号D1N/D1P可经由电路板上的绕线而传送至连接器801的接脚A2与接脚A3。输出数据信号D1N/D1P经由连接器801的接脚A2与接脚A3而传送至外部连接器802的接脚A2与接脚A3，因此传输缆线803内的通道D1+与通道D1-可接收到符合标准规范的输出数据信号D1N/D1P。
于应用覆晶接合封装且外部连接器802的插入状态为正向插入状态的条件下，数字编码电路820可将数据位元Data0输出至第四输出端口电路834。基于应用覆晶接合封装，对应产生的输出数据信号D0N/D0P可经由电路板上的绕线而传送至连接器801的接脚A10与接脚A11。输出数据信号D0N/D0P经由连接器801的接脚A10与接脚A10而传送至外部连接器802的接脚A10与接脚A11，因此传输缆线803内的通道D0+与通道D0-可接收到符合标准规范的输出数据信号D0N/D0P。
值得注意的是，于应用覆晶接合封装且外部连接器802的插入状态为正向插入状态的条件下，数字编码电路820可将时脉位元DCK输出至第二输出端口电路835。基于应用覆晶接合封装，对应产生的输出时脉CKN/CKP可经由电路板上的绕线而传送至连接器801的接脚B2与接脚B3。输出时脉CKN/CKP经由连接器801的接脚B2与接脚B3而传送至外部连接器802的接脚B2与接脚B3，因此传输缆线803内的CLK+与通道CLK-可接收到符合标准规范的输出时脉CKN/CKP。
此外，基于上述图10A至图13A实施例的说明后，本领域具有通常知识者在参照图13B后，应可直接而无歧异地推知有关于在应用覆晶接合封装且外部连接器802的插入状态为反向插入状态的条件下数字编码电路820、端口实体层830、连接器801与外部连接器802的信号传递方式，故于此不再赘述。
此外，基于图7与图8的说明可知，本发明之封装电路可因应于数字控制器所使用的传输介面标准而输出或不输出一输出时脉至外部连接器。因此，于一实施例中，当数字控制器应用的第一传输介面标准所规范的传输通道包括时脉通道时，封装电路可依据外部连接器的插入状态来设置安排输出时脉与输出数据信号的输出路径。另一方面，当数字控制器应用的第二传输介面标准所规范的传输通道不包括时脉通道时，封装电路同样可依据外部连接器的插入状态来安排每一输出数据信号的输出路径。
图14A与图14B是依据本发明一实施例所绘示的封装技术为打线接合(Wire-bond)时封装电路的操作示意图。需说明的是，相较于图12A与图12B中的数字控制器810应用第一传输介面标准(像是HDMI标准的2.0版本)，于图14A与图14B中的数字控制器810应用第二传输介面标准(像是HDMI标准的2.1版本)。因此，于图14A与图14B的范例中，数字编码电路820输出对应至四条数据通道的数据位元Data0、Data1、Data2、Data3，且数字编码电路820并不产生多个时脉位元。
基此，请参照图14A，于应用封装技术为打线接合封装且外部连接器802的插入状态为正向插入状态的条件下，数字编码电路820可依据呼应于插入状态的控制信号C1与呼应于封装技术的控制信号C2而将每一组数据位元Data3、Data0、Data1、Data2分别输出至对应的第一输出端口电路832、第三输出端口电路833、第四输出端口电路834，以及第二输出端口电路835。透过应用打线接合封装，端口实体层830所输出的输出数据信号D3N/D3P、D0N/D0P、D1N/D1P、D2N/D2P可经由电路板上的绕线而分别传送至连接器801的对应接脚，而传输缆线803内的每一传输通道可经由外部连接器802来接收到符合标准规范的输出数据信号D3N/D3P、D0N/D0P、D1N/D1P、D2N/D2P。
请参照图14B，于应用封装技术为打线接合封装且外部连接器802的插入状态为反向插入状态的条件下，数字编码电路820可依据呼应于插入状态的控制信号C1与呼应于封装技术的控制信号C2而将每一组数据位元Data1、Data2、Data3、Data0分别输出至对应的第一输出端口电路832、第三输出端口电路833、第四输出端口电路834，以及第二输出端口电路835。透过应用打线接合封装，端口实体层830所输出的输出数据信号D1N/D1P、D2N/D2P、D3N/D3P、D0N/D0P可经由电路板上的绕线而传送至连接器801的对应接脚，而传输缆线803内的每一传输通道可经由外部连接器802接收到符合标准规范的输出数据信号D3N/D3P、D0N/D0P、D1N/D1P、D2N/D2P。
图15A与图15B是依据本发明一实施例所绘示的封装技术为覆晶接合时封装电路的操作示意图。需说明的是，相较于图13A与图13B中的数字控制器810应用第一传输介面标准(像是HDMI标准的2.0版本)，于图15A与图15B中的数字控制器810应用第二传输介面标准(像是HDMI标准的2.1版本)。因此，于图15A与图15B的范例中，数字编码电路820输出对应至四条数据通道的数据位元Data0、Data1、Data2、Data3，且数字编码电路820并不产生多个时脉位元。
基此，请参照图15A，于应用封装技术为覆晶接合封装且外部连接器802的插入状态为正向插入状态的条件下，数字编码电路820可依据呼应于插入状态的控制信号C1与呼应于封装技术的控制信号C2而将每一组数据位元Data2、Data1、Data0、Data3分别输出至对应的第一输出端口电路832、第三输出端口电路833、第四输出端口电路834，以及第二输出端口电路835。透过应用覆晶接合封装，端口实体层830所输出的输出数据信号D2N/D2P、D1N/D1P、D0N/D0P、D3N/D3P可经由电路板上的绕线而传送至连接器801的对应接脚，而传输缆线803内的每一传输通道可经由外部连接器802接收到符合标准规范的输出数据信号D3N/D3P、D0N/D0P、D1N/D1P、D2N/D2P。
请参照图15B，于应用封装技术为覆晶接合封装且外部连接器802的插入状态为反向插入状态的条件下，数字编码电路820可依据呼应于插入状态的控制信号C1与呼应于封装技术的控制信号C2而将每一组数据位元Data0、Data3、Data2、Data1分别输出至对应的第一输出端口电路832、第三输出端口电路833、第四输出端口电路834，以及第二输出端口电路835。透过应用覆晶接合封装，端口实体层830所输出的输出数据信号D0N/D0P、D3N/D3P、D2N/D2P、D1N/D1P可经由电路板上的绕线而传送至连接器801的对应接脚，而传输缆线803内的每一传输通道可经由外部连接器802接收到符合标准规范的输出数据信号D1N/D1P、D2N/D2P、D3N/D3P、D0N/D0P。
综上所述，藉由编码端口实体层产生的时脉信号，本发明的封装电路可产生时脉位元而输出编码后的输出时脉。如此，藉由改变数据位元与时脉位元输出至端口实体层的输出路径，本发明的封装电路可在不更改印刷电路板之绕线布局或重新设计晶片内部电路的情况下利用不同的封装技术进行封装，且不会因为封装技术的改变而导致与印刷电路板上其他电子元件不相容。再者，由于本发明是于数字域(digital domain)产生数字的时脉位元与进行数字信号的输出路径调整，其制造成本较低且易于实现。除此之外，基于重新编码端口输出层的时脉信号，本发明的时脉信号可改变输出时脉的频率，从而提升晶片应用上的弹性。另一方面，对于提供双向插入功能的连接器来说，本发明的封装电路还可以依据外部插入连接器的插入状态来决定数据位元与时脉位元输出至端口实体层的输出路径。如此，无论传输缆线之插头的插入方向为何，装载有本发明之封装电路的电子装置都可以正确地将符合介面标准规范的信号经由传输缆线提供给另一装置。尤其是，本发明的封装电路更可以同时依据其应用的封装技术与外部连接器的插入状态来对应决定各输出端口电路的接收信号，更进一步大幅扩展了本发明之封装电路的应用范围。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (25)

1.一种封装电路，其特征在于，包括：
一数字控制器，经由一并列式数据通道并列输出一数字数据，其中该数字数据包括多个数据位元：
一端口实体层，包括一时脉产生电路，依据该些数据位元输出一输出数据信号，其中该时脉产生电路输出一时脉信号至该数字控制器；以及
一数字编码电路，耦接于该数字控制器与该端口实体层之间，接收该数字数据与该时脉信号，产生多个时脉位元，并将该些时脉位元输出至该端口实体层，
其中该端口实体层将多个时脉位元转换为一输出时脉而输出该输出时脉。
2.如权利要求1所述的封装电路，其特征在于，该端口实体层包括一第一输出端口电路以及一第二输出端口电路，该数字编码电路依据该封装电路的一操作状态而将该些时脉位元输出至该端口实体层的该第一输出端口电路或该第二输出端口电路。
3.如权利要求2所述的封装电路，其特征在于，当该数字编码电路将该些时脉位元输出至该端口实体层的该第一输出端口电路时，该数字编码电路将该些数据位元输出至该端口实体层的该第二输出端口电路。
4.如权利要求2所述的封装电路，其特征在于，当该数字编码电路将该些时脉位元输出至该端口实体层的该第二输出端口电路时，该数字编码电路将该些数据位元输出至该端口实体层的该第一输出端口电路。
5.如权利要求2所述的封装电路，其特征在于，该第一输出端口电路包括：
一第一并-串列转换器，将并列形式的该些数据位元与该些时脉位元其中的一者转换为串列形式的该些数据位元或该些时脉位元；以及
一第一端口驱动电路，耦接该第一并-串列转换器，接收该串列形式的该些数据位元或该些时脉位元以输出该输出数据信号或该输出时脉。
6.如权利要求5所述的封装电路，其特征在于，该第二输出端口电路包括：
一第二并-串列转换器，将并列形式的该些数据位元与该些时脉位元其中的另一者转换为串列形式的该些数据位元或该些时脉位元；以及
一第二端口驱动电路，耦接该第二并-串列转换器，接收该串列形式的该些数据位元或该些时脉位元以输出该输出数据信号或该输出时脉。
7.如权利要求2所述的封装电路，其特征在于，当该封装电路是经由一第一封装技术而封装，该封装电路操作于该操作状态中的第一操作状态；以及当该封装电路是经由一第二封装技术而封装，该封装电路操作于该操作状态中的第二操作状态。
8.如权利要求7所述的封装电路，其特征在于，该封装电路包括一晶片本体，该第一封装技术系以该晶片本体之有源面朝上之方式进行封装，该第二封装技术系以该晶片本体之该有源面朝下之方式进行封装。
9.如权利要求1所述的封装电路，其特征在于，该时脉信号的频率相同于该输出时脉的频率。
10.如权利要求1所述的封装电路，其特征在于，该时脉信号的频率相异于该输出时脉的频率。
11.如权利要求1所述的封装电路，其特征在于，当该数字控制器依据一第一传输介面标准产生该数字数据时，该数字编码电路依据该时脉信号输出该些时脉位元至该端口实体层的一第一端口驱动电路，该第一端口驱动电路响应于接收该些时脉位元而输出该输出时脉，致使该端口实体层输出符合该第一信号传输标准的该输出时脉与该输出数据信号，
其中当该数字控制器依据一第二传输介面标准产生该数字数据时，该数字编码电路不产生该些时脉位元，而该端口实体层的该第一端口驱动电路响应于接收该些数据位元而输出该输出数据信号，致使该端口实体层不输出该输出时脉而输出符合该第二信号传输标准的该输出数据信号。
12.一种封装电路，其特征在于，包括：
一数字控制器，经由一并列式数据通道并列输出一数字数据，其中该数字数据包括多个数据位元：
一端口实体层，连接至一连接器并包括一时脉产生电路，依据该些数据位元输出一输出数据信号至该连接器，其中该时脉产生电路输出一时脉信号至该数字控制器；以及
一数字编码电路，耦接于该数字控制器与该端口实体层之间，接收该数字数据与该时脉信号，产生多个时脉位元，并将该些时脉位元输出至该端口实体层，
其中该端口实体层将该些时脉位元转换为一输出时脉而输出该输出时脉，
其中该数字编码电路依据一外部连接器插入该连接器的一插入状态而将该些时脉位元输出至该端口实体层的一第一输出端口电路或一第二输出端口电路。
13.如权利要求12所述的封装电路，其特征在于，该第一输出端口电路包括：
一第一并-串列转换器，将并列形式的该些数据位元与该些时脉位元其中的一者转换为串列形式的该些数据位元或该些时脉位元；以及
一第一端口驱动电路，耦接该第一并-串列转换器，接收该串列形式的该些数据位元或该些时脉位元以输出该输出数据信号或该输出时脉。
14.如权利要求13所述的封装电路，其特征在于，该第二输出端口电路包括：
一第二并-串列转换器，将并列形式的该些数据位元与该些时脉位元其中的另一者转换为串列形式的该些数据位元或该些时脉位元；以及
一第二端口驱动电路，耦接该第二并-串列转换器，接收该串列形式的该些数据位元或该些时脉位元以输出该输出数据信号或该输出时脉。
15.如权利要求12所述的封装电路，其特征在于，该数字编码电路经由该连接器的一配置通道接脚侦测该外部连接器插入该连接器的该插入状态，而该插入状态包括一正向插入状态与一反向插入状态。
16.如权利要求15所述的封装电路，其特征在于，当该插入状态为该正向插入状态，该数字编码电路将该些时脉位元输出至该端口实体层的该第二输出端口电路，该数字编码电路并将该些数据位元输出至该端口实体层的该第一输出端口电路。
17.如权利要求16所述的封装电路，其特征在于，该第二输出端口电路响应于接收该些时脉位元而输出该输出时脉至该连接器的第一数据传输接脚，以及该第一输出端口电路响应于接收该些数据位元而输出该输出数据信号至该连接器的第二数据传输接脚。
18.如权利要求16所述的封装电路，其特征在于，当该插入状态为该反向插入状态，该数字编码电路将该些时脉位元输出至该端口实体层的该第一输出端口电路，该数字编码电路并将该些数据位元输出至该端口实体层的该第二输出端口电路。
19.如权利要求18所述的封装电路，其特征在于，该第一输出端口电路响应于接收该些时脉位元而输出该输出时脉至该连接器的该第二数据传输接脚，以及该第二输出端口电路响应于接收该些数据位元而输出该输出数据信号至该连接器的该第一数据传输接脚。
20.如权利要求16所述的封装电路，其特征在于，该第一数据传输接脚设置于该连接器的第一连接表面，而该第二数据传输接脚设置于该连接器的第二连接表面。
21.如权利要求12所述的封装电路，其特征在于，该数字编码电路依据该封装电路的一操作状态而将该些时脉位元输出至该端口实体层的该第一输出端口电路或该第二输出端口电路。
22.如权利要求21所述的封装电路，其特征在于，当该封装电路是经由一第一封装技术而封装，该封装电路操作于该操作状态中的第一操作状态；以及当该封装电路是经由一第二封装技术而封装，该封装电路操作于该操作状态中的第二操作状态。
23.如权利要求12所述的封装电路，其特征在于，该时脉信号的频率相同于该输出时脉的频率。
24.如权利要求12所述的封装电路，其特征在于，该时脉信号的频率相异于该输出时脉的频率。
25.如权利要求12所述的封装电路，其特征在于，当该数字控制器依据一第一传输介面标准产生该数字数据时，该数字编码电路依据该时脉信号输出该些时脉位元至该端口实体层的一第一端口驱动电路，该第一端口驱动电路响应于接收该些时脉位元而输出该输出时脉，致使该端口实体层输出符合该第一信号传输标准的该输出时脉与该输出数据信号，
其中当该数字控制器依据一第二传输介面标准产生该数字数据时，该数字编码电路不产生该些时脉位元，而该端口实体层的该第一端口驱动电路响应于接收该些数据位元而输出该输出数据信号，致使该端口实体层不输出该输出时脉而输出符合该第二信号传输标准的该输出数据信号。
CN201710623594.5A 2016-08-19 2017-07-27 封装电路 Active CN107769764B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/669,765 US10090993B2 (en) 2016-08-19 2017-08-04 Packaged circuit

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CN2016106888928 2016-08-19
CN201610688892 2016-08-19
CN201710265003 2017-04-21
CN2017102650031 2017-04-21

Publications (2)

Publication Number Publication Date
CN107769764A true CN107769764A (zh) 2018-03-06
CN107769764B CN107769764B (zh) 2021-06-22

Family

ID=61265229

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710623594.5A Active CN107769764B (zh) 2016-08-19 2017-07-27 封装电路

Country Status (1)

Country Link
CN (1) CN107769764B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200721710A (en) * 2005-11-30 2007-06-01 Axcen Photonics Corp Optical fiber signal converter
CN101083536A (zh) * 2006-06-02 2007-12-05 杭州华三通信技术有限公司 一种以太网光口适配装置及以太网传输方法
TW200814624A (en) * 2006-09-06 2008-03-16 Ic Plus Corp Communication system, local network system, their network interface chipset and the physical layer circuit of the network interface chipset
TW200939659A (en) * 2007-11-27 2009-09-16 Sony Corp Transmission system and transmission device
CN105122758A (zh) * 2013-02-11 2015-12-02 康杜实验室公司 高带宽芯片间通信接口方法和系统
US9251873B1 (en) * 2010-05-20 2016-02-02 Kandou Labs, S.A. Methods and systems for pin-efficient memory controller interface using vector signaling codes for chip-to-chip communications

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200721710A (en) * 2005-11-30 2007-06-01 Axcen Photonics Corp Optical fiber signal converter
CN101083536A (zh) * 2006-06-02 2007-12-05 杭州华三通信技术有限公司 一种以太网光口适配装置及以太网传输方法
TW200814624A (en) * 2006-09-06 2008-03-16 Ic Plus Corp Communication system, local network system, their network interface chipset and the physical layer circuit of the network interface chipset
TW200939659A (en) * 2007-11-27 2009-09-16 Sony Corp Transmission system and transmission device
US9251873B1 (en) * 2010-05-20 2016-02-02 Kandou Labs, S.A. Methods and systems for pin-efficient memory controller interface using vector signaling codes for chip-to-chip communications
CN105122758A (zh) * 2013-02-11 2015-12-02 康杜实验室公司 高带宽芯片间通信接口方法和系统

Also Published As

Publication number Publication date
CN107769764B (zh) 2021-06-22

Similar Documents

Publication Publication Date Title
CN104272284B (zh) 双工通信系统和方法
CN102054823B (zh) 半导体装置及其芯片选择方法
US9305606B2 (en) High-speed wireless serial communication link for a stacked device configuration using near field coupling
CN105428334A (zh) 半导体封装结构
CN115617739B (zh) 一种基于Chiplet架构的芯片及控制方法
CN109904141A (zh) 具有电光互连电路的集成电路封装
CN113986797A (zh) 集成电路管芯之间的接口桥
KR101208959B1 (ko) 반도체 장치
CN106463899A (zh) 多媒体链路、用于与多媒体链路接口的装置及非瞬时计算机可读媒体
CN105977180B (zh) 具有测试结构的半导体封装元件及其测试方法
US10090993B2 (en) Packaged circuit
KR20210034660A (ko) Hbm 물리적 인터페이스를 사용하는 높은 대역폭 칩-칩 인터페이스
CN109791928A (zh) 用于裸片到裸片SerDes的分离式芯片解决方案
CN101379407A (zh) 集成电路封装以及用于制造具有两个带有为测试该封装而可直接访问的该晶片的集成电路的输入、输出端子的晶片的集成电路封装的方法
CN107769764A (zh) 封装电路
CN211238241U (zh) 一种带隔离的双路CAN驱动器SiP器件
TW201916354A (zh) 半導體器件和用於增強由半導體器件提供的介面的信號完整性的方法
TW490780B (en) Multichip module packaging process for known good die burn-in
US8223892B2 (en) Data exchange between channels in a data acquisition system
CN109643706A (zh) 嵌入式管芯的互连
JP2000068904A (ja) Ｌｓｉチップ及びｌｓｉチップ間の伝送方法
CN207719197U (zh) 一种hsip14封装引线框架
US10498567B1 (en) Die-to-die communications scheme
CN206460452U (zh) 一种协议转换隔离接口模块
CN1312553C (zh) 连接器插座

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20201109

Address after: 206, block a, Ziguang information port, No. 13, Langshan Road, North District, Science Park, Nanshan District, Shenzhen City, Guangdong Province

Applicant after: Yangzhi Electronic Technology (China) Co.,Ltd.

Address before: 6 / F, 1 Jinshan 8th Street, Hsinchu, Taiwan, China

Applicant before: ALI CORPORATION

GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220726

Address after: Room 2702, unit 3, building 1, No. 333, Jiqing Third Road, Chengdu high tech Zone, China (Sichuan) pilot Free Trade Zone, Chengdu, Sichuan 610095

Patentee after: Yangzhi Electronic Technology (Chengdu) Co.,Ltd.

Address before: Room 206, block a, Ziguang information port, No.13, Langshan Road, North District, Science Park, Nanshan District, Shenzhen, Guangdong 518052

Patentee before: Yangzhi Electronic Technology (China) Co.,Ltd.