CN107768445B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN107768445B
CN107768445B CN201710469652.3A CN201710469652A CN107768445B CN 107768445 B CN107768445 B CN 107768445B CN 201710469652 A CN201710469652 A CN 201710469652A CN 107768445 B CN107768445 B CN 107768445B
Authority
CN
China
Prior art keywords
iii
substrate
oxide layer
crystalline oxide
crystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710469652.3A
Other languages
English (en)
Other versions
CN107768445A (zh
Inventor
马克·S·罗德尔
王维一
秦晓叶
罗伯特·M·华莱士
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107768445A publication Critical patent/CN107768445A/zh
Application granted granted Critical
Publication of CN107768445B publication Critical patent/CN107768445B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02241—III-V semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明涉及一种半导体装置及其制造方法，具体地，涉及一种金属氧化物半导体场效应晶体管(MOSFET)。所述MOSFET包括：基底，具有源区、漏区和位于源区与漏区之间的沟道区，所述基底具有在其上的包括三种元素的外延的III‑V族材料；源电极，位于源区上方；漏电极，位于漏区上方；以及在沟道区中的晶体氧化物层，包括形成外延的III‑V族材料上的氧化物，外延的III‑V族材料包括三种元素。

Description

半导体装置及其制造方法
本申请要求于2016年8月17日在美国专利商标局提交的第62/376,353号美国临时申请和于2016年11月22日在美国专利商标局提交的第15/359,480号美国非临时申请的优先权和权益，所述申请的全部内容通过引用包含于此。
技术领域
根据本发明的实施例的一个或更多个方面总体上涉及在III-V族材料上形成的晶体氧化物结构。
背景技术
为了不断改善包括存储装置的电子装置，不断地对与金属氧化物半导体场效应晶体管(MOSFET)的沟道区对应的新型沟道材料以及相应的结构进行研究。被称作III-V族材料或III-V族化合物的一组沟道材料已经被用在通信产品和光电产品中，且现在在沟道材料研究的过程中受到广泛关注。
III-V族材料是具有至少一种III族元素和至少一种V族元素的化学的化合物。III-V族材料通常具有比硅材料高得多的电子迁移率和电导率，使得III-V族材料潜在地有助于未来的高速、低功耗应用，还使得III-V族材料成为用于互补金属氧化物半导体(CMOS)技术的进步的候选者。
在III-V族材料中，InAs(砷化铟)具有很高的电子迁移率，但是也具有相对低的带隙，从而因低带隙导致的相应的高漏电流而限制了它们在一般CMOS应用中的使用。另一方面，由于具有相对高的电子迁移率，同时还具有比InAs材料高的带隙，InGaAs(砷化铟镓)材料为未来的低功耗、高迁移率场效应晶体管提供了更有前途的潜力。因此，当与InAs材料比较时，InGaAs材料呈现出低得多的漏电流的程度。
尽管电子迁移率高，然而诸如InGaAs(和InAs)的III-V族材料由于缺少相应的非晶的有益的原生氧化物而典型地受高密度的界面缺陷(Dit)的困扰。可以利用III-V族材料与在其上沉积的高k(HK)介电层之间的界面的钝化以实现III-V族材料的全部潜力。广泛的钝化方案已经被应用于钝化III-V/HK界面，这样的方案包括硫属化合物(S、Se)钝化、各种新颖的诸如TMA-1st Al2O3、La2O3的+3价电介质、渗氮等。这些钝化方案的关键策略是在随后的HK沉积之前尽可能多地去除自然地形成的原生非晶氧化物。
代替去除自然地形成的原生非晶氧化物，另一种对III-V族材料的钝化方案可以包括钝化InAs表面，该方案通过使InAs表面经受特定控制的氧化环境(例如，在约3E-6mbar的分子氧束，在约290℃至约330℃的温度下)而有意地形成原生氧化物以获得独特的晶体结构。通过这个方案获得的Dit值被示出为达到低的3E11/cm2-eV的Dit。因此，利用这个方法制造的InAs-nFET可以呈现出高的迁移率与低Dit。
发明内容
本公开的实施例的多个方面涉及一种用于在包括III-V族材料的原生氧化物的III-V族材料的表面上形成晶体结构的方法，并涉及一种包括所述晶体结构的晶体管。
根据本发明的实施例，提供了一种金属氧化物半导体场效应晶体管(MOSFET)，所述MOSFET包括：基底，具有源区、漏区和位于源区与漏区之间的沟道区，所述基底具有在其上的包括三种元素的外延的III-V族材料；源电极，位于源区上方；漏电极，位于漏区上方；以及在沟道区中的晶体氧化物层，包括形成在外延的III-V族材料上的氧化物，外延的III-V族材料包括三种元素。
外延的III-V族材料可以包括In0.53Ga0.47As。
外延的III-V族材料可以包括InxGa1-xAs，x在约0.2至约0.8的范围内。
在外延的III-V族材料上的晶体氧化物层可以具有(3×1)-O重构。
在外延的III-V族材料上的晶体氧化物层可以具有(3×2)-O重构。
基底可以包括InP、InAlAs和InGaAs中的至少一种，外延的III-V族材料可以具有在约3nm至约50nm的范围内的厚度。
外延的III-V族材料可以形成在均厚(blanket)方式的基底上，或者形成在预图案化的沟槽区内。
MOSFET还可以包括围绕预图案化的沟槽区的介电材料。
介电材料可以是氧化物。
晶体氧化物层可以包括包含In2O、Ga2O3、Ga2O和/或As2O3的氧化物。
根据本发明的另一实施例，提供了一种在III-V族材料上形成晶体氧化物的方法，所述方法包括：提供基底；通过外延(epitaxy)在基底上形成包括三种元素的III-V族材料；以及在III-V族材料上形成包括氧化物的晶体氧化物层。
所述方法还可以包括去除Ga2O3(Ga3+)、去除In2O(In1+)和去除As2O3(As3+)，以在晶体氧化物层中形成(3×2)-O Ga2O氧化物。
去除Ga2O3(Ga3+)、去除In2O(In1+)和去除As2O3(As3+)可以包括在约200℃至约400℃下在原子氢中对基底进行退火约1分钟至约10分钟。
所述方法还可以包括附加Ga1+以在晶体氧化物层中形成(3×2)-O氧化物。
所述方法还可以包括去除Ga2O3(Ga3+)、去除In2O(In1+)和去除As2O3(As3+)，使得Ga2O(Ga1+)以晶体方式保留下来，以在晶体氧化物层中形成(3×2)-O氧化物。
所述方法还可以包括对基底进行退火，以从晶体氧化物层去除Ga2O3(Ga3+)氧化物。
对基底进行退火可以包括在约200℃至约400℃的范围内、在约1分钟至约10分钟的范围内进行退火。
对基底进行退火可以包括在约200℃至约400℃的温度下在原子氢中或在原子氘中对基底进行退火。
根据本发明的又一实施例，提供了一种基底，所述基底包括：通过外延形成的III-V族材料，包括三种元素；以及晶体氧化物层，形成在III-V族材料上。
晶体氧化物层可以具有(3×1)-O重构或(3×2)-O重构。
附图说明
参照说明书、权利要求和附图，将理解和明白本发明的实施例的这些和其它方面，在附图中：
图1是用于描述根据本发明的实施例的在III-V族材料的表面上形成晶体氧化物结构的方法的流程图；
图2描绘根据本发明的实施例的其上具有源电极和漏电极的InGaAs晶片；
图3描绘根据本发明的实施例的在InGsAs晶片的沟道区处具有重构的(3×2)-OGa2O界面层的图2的InGaAs晶片；以及
图4描绘根据本发明的实施例的具有在重构的(3×2)-O Ga2O界面层上沉积的高k(HK)电介质的图3的InGaAs晶片。
具体实施方式
本公开的实施例的多个方面涉及一种用于在包括III-V族材料的原生氧化物的III-V族材料的表面上形成晶体结构的方法，并涉及一种包括所述晶体结构的晶体管。
通过参照附图和下面对实施例的详细描述，可更容易地理解发明构思的特征及其实现方法。在下文中，将参照附图更详细地描述示例实施例，在附图中，同样的附图标记始终表示同样的元件。然而，本发明可以以各种不同的形式来实施，并且不应该被解释为仅限于在此示出的实施例。相反地，提供这些实施例作为示例，使得本公开将是彻底的和完整的，并将把本发明的方面和特征充分地传达给本领域技术人员。因此，可以不描述对于本领域普通技术人员用于完全理解本发明的方面和特征不必要的工艺、元件和技术。除非另外指出，否则同样的附图标记在附图和书面描述中始终表示同样的元件，因此，将不重复对其的描述。在附图中，为了清晰起见，可以夸大元件、层和区域的相对尺寸。
将理解的是，虽然在这里可使用术语“第一”、“第二”、“第三”等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应该受这些术语的限制。这些术语用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在不脱离本发明的精神和范围的情况下，下面描述的第一元件、第一组件、第一区域、第一层或第一部分可被命名为第二元件、第二组件、第二区域、第二层或第二部分。
为了便于解释，在这里可使用诸如“在……之下”、“在……下面”、“下面的”、“在……下方”、“在……上面”和“上面的”等的空间相对术语来描述如在附图中所示的一个元件或特征与另一个或另外多个元件或特征的关系。将理解的是，空间相对术语意在包含除了在附图中描绘的方位之外的装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则被描述为“在”其它元件或特征“下面”、“之下”或“下方”的元件将随后被定位为“在”所述其它元件或特征“上面”。因而，示例术语“在……下面”和“在……下方”可包含上面和下面两种方位。可以另外对装置进行定向(例如，旋转90度或在其它方位)，并且应该对在此使用的空间相对描述语做出相应的解释。
将理解的是，当元件、层、区域或组件被称为“在”另一元件、层、区域或组件上、“连接到”或“结合到”另一元件、层、区域或组件时，该元件、层、区域或组件可以直接在所述另一元件、层、区域或组件上，直接连接到或直接结合到所述另一元件、层、区域或组件，或者可以存在一个或更多个中间元件、中间层、中间区域或中间组件。此外，还将理解的是，当元件或层被称为“在”两个元件或层“之间”时，该元件或层可以是两个元件或层之间的唯一的元件或层，或者还可存在一个或更多个中间元件或中间层。
在这里使用的术语仅出于描述具体实施例的目的，并非意图限制本发明。如这里所使用的，除非上下文另外清楚地指出，否则单数形式的“一”和“一个(种/者)”也意图包括复数形式。还将理解的是，当在本说明书中使用术语“包括”、“包含”及其变形时，说明存在陈述的特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。如这里所用的，术语“和/或”包括一个或更多个相关列出的项的任意和全部组合。当诸如“……中的至少一个(种)”的表述位于一列元件(要素)之后时，修饰整列的元件(要素)，而不是修饰该列中的个别元件(要素)。
如这里使用的，术语“基本上”、“大约”和类似的术语被用作近似的术语而不是程度的术语，并且意图说明本领域普通技术人员将认可的测量值或计算值中的固有偏差。此外，当描述本发明的实施例时使用“可以(可)”是指“本发明的一个或更多个实施例”。如这里使用的，术语“使用”及其变形可以被认为分别与术语“利用”及其变形同义。另外，术语“示例性”意在指示例或图示。
当特定实施例可以被不同地实施时，可以与所描述的顺序不同地执行具体工艺顺序。例如，两个连续地描述的工艺可基本上同时地执行，或者按照与所描述的顺序相反的顺序来执行。
这里描述的根据实施例的电子或电气装置和/或任何其它相关的装置或组件可以利用任何合适的硬件、固件(例如，专用集成电路)、软件或者软件、固件和硬件的组合来实施。例如，这些装置的各种组件可以形成在一个集成电路(IC)芯片上或在分开的IC芯片上。此外，这些装置的各种组件可以在柔性印刷电路膜、带载封装件(TCP)、印刷电路板(PCB)上实施，或形成在一个基底上。此外，这些装置的各种组件可以是执行计算机程序指令且与用于执行在此描述的各种功能的其它系统组件交互、在一个或更多个计算装置中、在一个或更多个处理器上运行的进程或线程。计算机程序指令被存储在存储器中，所述存储器可以在使用标准存储器装置(诸如以随机存取存储器(RAM)为例)的计算装置中实施。计算机程序指令也可以被存储在诸如以CD-ROM、闪存驱动器等为例的其它非暂时计算机可读介质中。另外，本领域技术人员应该意识到的是，在不脱离所描述的实施例的精神和范围的情况下，各种计算装置的功能可以被组合或集成到单个计算装置中，或者特定的计算装置的功能可以分布遍及一个或更多个其它计算装置。
除非另有限定，否则在此使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域的普通技术人员通常理解的含义相同的含义。还将理解的是，除非这里明确这样限定，否则术语(诸如通用词典中所定义的术语)应被解释为具有与它们在相关领域和/或本说明书的上下文中的含义一致的含义，并且不应该以理想化或过于形式的含义来解释。
如上所述，正在检验在MOSFET的沟道区或沟槽区中使用的新材料。诸如砷化铟镓(InGaAs)的III-V族材料呈现出具有前景。
此前，已经努力通过钝化III-V族材料来制备合适的非晶氧化物结构，但成效有限。因此，更新的努力可以替代地指向在III-V族材料上形成晶体氧化物(与非晶氧化物相反)。然而，由于与以可再现的方式形成InGaAs晶体氧化物相关的困难，还没有在InGaAs上形成晶体氧化物的最佳方式。通过将III-V族原生氧化物从非晶结构改性为晶体结构，可以实现高载流子迁移率。
当与诸如上述那些传统钝化方案相比时，晶体氧化物钝化具有显著的额外的益处。已经提出，III-V族材料的迁移率可能由于本征波函数的性质而受到III-V族材料的表面散射的限制，这在III-V族材料的小型化节点(scaled node)中会特别显著。如果沟道材料邻近晶体氧化物层或电介质，那么这种散射可减少。
此外，在III-V族材料中形成的原生氧化物中，由于导致高水平的氧化的非优化条件而可形成的Ga2O3会导致形成Ga3+氧化态，这与在电容-电压(CV)中的缺陷响应相关，还与降低的晶体管性能相关。相比之下，可由形成Ga2O氧化物引起的Ga1+氧化态得到可非钉扎的更好的界面。
当与诸如InAs为例的具有两种元素的化合物相关的原生氧化物相比时，由于具有与三种元素中的每个相关的更多的原生氧化物，会更难实现形成具有合适的结构的InGaAs氧化物。然而，由于InAs的相对低的带隙(例如，约0.35eV或0.36eV)，这样的带隙可能会低得无法接受，从而导致高的漏电流(例如，将InAs用作沟道材料的晶体管的漏电流)，所以InAs可能不是合适的沟道材料。此外，通过在GaAs上沉积1-2ML的In形成的InGaAs晶体氧化物(与常规的体InGaAs样品相反)可能不适合于某些应用。因此，可以改善Ga相关的氧化物，其中Ga2O由于具有相对低的Dit而可能有益，而Ga2O3由于具有高的Dit而可能不太有益。
如前所述，可以相对容易地获得在双元素III-V族材料(例如，InAs)上的(3×1)-O晶体氧化物。然而，由于第三种元素(例如，Ga)和相应的原生氧化物(例如，Ga2O3和Ga2O)的插入而导致的复杂性，相对更复杂的三元素体系(例如，InGaAs)尚未示出以稳定的方式产生晶体氧化物结构。
在此描述的实施例提供了由于InGaAs的足够高的迁移率而作为沟道材料的InGaAs，InGaAs还具有高得多的带隙(例如，约0.74eV)，从而得到比InAs材料的漏电流低的漏电流。
此处描述的实施例，部分地用合适的氧退火还克服了与形成具有由As2O3、Ga2O、Ga2O3和In2O构成的(3×1)-O结构的表面重构的晶体氧化物有关的复杂性。(3×1)-O结构虽然对于InAs而言是适当的，但是由于前述氧化物Ga2O3的存在导致增加的或“过度”的氧化，所以对于InGaAs而言仍会不足以保证合适的晶体氧化物。改进的氧退火之后，可以接着进行改进的原子氢退火，以随后选择性地去除不期望的和有害的Ga2O3，同时留下期望的有益的Ga2O，从而得到具有期望的(3×2)-O表面重构的新的晶体氧化物。
因此，可以形成具有(3×2)-O结构的新的高稳定的晶体氧化物，并且可以为随后的原子层沉积(ALD)-HK电介质做好准备，如下所述。
图1是用于描述在III-V族材料的表面上形成晶体氧化物结构的方法的流程图。图2描绘根据本发明的实施例的其上具有源电极和漏电极的InGaAs晶片。
参照图1和图2，例如，根据本发明的实施例，可以使用描述的方法，来利用具有暴露的InGaAs沟道区24(例如，InxGa1-xAs，其中，x在约0.2至约0.8的范围内，或In0.53Ga0.47As)的晶片22(例如，基底)来形成晶体氧化物结构。
在步骤S101，用一种或更多种相关化学溶液(例如，湿HF、HCl等)来清洁晶片22，以去除在晶片22上先前存在的原生氧化物和污染物，为随后的晶体氧化物形成准备新鲜的III-V族材料表面。即，在步骤S101，可以将具有暴露的InGaAs沟道区24的晶片22插入到室中，并且可以将晶片22暴露于减压化学气相沉积(RP-CVD)或超高真空化学气相沉积(UHV-CVD)的反应室(例如，在后HK流程中，在去除虚设栅极/氧化物之后和在相关的表面预清洁之后)。
如图2中可见，InGaAs晶片22可以具有在其上的源电极26和漏电极28。此外，在源电极26和漏电极28的每个的内表面上可以有分隔件27。此外，例如，III-V族材料可以具有在约3nm至约50nm的范围内的厚度。
在步骤S102，可以从预清洁的晶片22去除额外的原生氧化物。例如，在步骤S101清洁的晶片22可以被插入到真空系统中(例如，低压环境)，并且可在合适的还原环境(例如，纯氢或富AsH3环境)下被加热至合适的温度，从而去除在步骤S101清洁晶片22之后可能形成的额外的原生氧化物。即，通过在预氢(pre-hydrogen)环境或富AsH3环境下加热晶片22，可以去除在步骤S101的前述的湿预清洁之后在晶片22的表面上形成的原生氧化物，以为随后的晶体氧化物形成准备晶片22的表面。
可选地，在步骤S101，可以用砷覆盖预清洁的晶片22。可以在加热晶片到合适的温度(例如，约300℃至约400℃的温度)之前将As覆盖的均厚InGaAs晶片插入到分子束外延(MBE)室中以通过蒸发去除As覆盖。As覆盖可以保护晶片的III-V表面免受不期望的氧化，并且可以随后被去除，以暴露用于随后的晶体氧化物形成的III-V表面(例如，如下所述)。即，在步骤S101，可以用保护层(例如，砷)覆盖晶片22的InGaAs表面以抑制氧化，然后可以通过在真空/低压下将晶片22加热到期望的温度来去除保护层。
还应该注意到的是，可以在步骤S102适当地执行制备晶片22的没有不受控的氧化物的InGaAs表面的任意工艺。
图3描绘根据本发明的实施例的在InGsAs晶片的沟道区处具有重构的(3×2)-OGa2O界面层的图2的InGaAs晶片。
参照图1和图3，在从晶片22的InGaAs表面去除原生氧化物之后，在步骤S103，可以打开与其中插入了晶片22的室连接的分子氧源以使氧流入室内，以得到约10-6至10-5mbar的压力的真空/低压条件。
如图3中可见，Ga2O原生氧化物32可以留在晶片22的在分隔件27之间的沟道区24中的表面上(例如，直接在晶片的表面上，其间没有缓冲层)，其中，所述分隔件27分别位于源电极26和漏电极28的内表面上。Ga2O原生氧化物32可以是晶体结构的(3×2)-O重构，并且可以通过在受控环境中将晶片22的InGaAs材料暴露于氧来获得。作为另一示例，晶片22可以暴露于合适的氧暴露条件(例如，基底温度为约280℃至约350℃，暴露时间为约10分钟至约30分钟，O2分压为约1E-6至约8E-5mbar)，这可以获得(3×1)-O重构。(3×1)-O重构可以是(3×2)-O重构的前驱体，在下面对其进行描述。
(3×1)-O重构的质量可以可选地用相关的度量工具(例如，诸如低能电子衍射(LEED)或反射高能电子衍射(RHEED)的电子衍射)观察和分析，从而可以配置关于步骤S103上述的O2暴露条件(例如，合适的基底温度、合适的暴露时间和合适的O2暴露分压)。作为另一示例，可以使用X射线光电子能谱来观察晶片22的表面，以确定边界结构而不损坏在其上的Ga2O氧化物32的晶体结构。
在步骤S104，可将晶片22暴露于合适的原子氢暴露(例如，在约200℃至约400℃(例如，约350℃)的温度下，约1分钟至约10分钟(例如，约5分钟))，以产生独特的和稳定的(3×2)-O重构。可以在同一室中执行原子氢暴露。在原子氢暴露之后，可以观察到作为原子氢暴露的结果，已经从晶片22的表面去除不利的Ga2O3(Ga3+)化学态，从而改善与剩余的氧化物的存在对应的电特性。在本实施例中，剩余的Ga1+对稳定的(3×2)-O晶体氧化物重构有积极的贡献。作为另一示例，可以施加合适的氢退火(例如，在分子氢或分子氘中，在约300℃至约400℃下，约1分钟至约20分钟)，以使在沟道区24中的晶片22的表面从(3×1)-O变到(3×2)-O。
图4描绘根据本发明的实施例的具有在重构的(3×2)-O Ga2O界面层上沉积的高k(HK)电介质的图3的InGaAs晶片。
参照图1和图4，在步骤S104之后，晶片22已准备好用于随后的HK沉积。例如，现在晶片22可以已准备好用于随后的ALD-HK沉积(例如，HfO2)。如图4中示出，可以在沟道区24中的晶片22上的Ga2O氧化物32上沉积HK层42，并且还可以在分隔件27的内侧壁(例如，与分隔件27的分别接触源电极26和漏电极28的表面相对)上沉积HK层42。通过形成结晶化结构而不是非晶结构，可以改善电特性(例如，利用在MOSFET的沟道区24处具有Ga2O氧化物32的结晶化结构的晶片22形成的MOSFET的电特性)。
应该注意到的是，与步骤S101至步骤S105有关的上述的操作可以在晶片22处于同一室中并且使用相同的工具的情况下完成。
使用上述的晶体氧化物形成方法以钝化InGaAs表面缺陷可以是廉价的、具有成本效益的方法，这种方法仅在中等真空条件使用常规分子氧气以及随后的易得的退火气体。本实施例的方法可以显著降低Dit，并且可以在降低Dit的同时提高InGaAs-nFET的电子迁移率，而不使用新的有毒气体，从而可以是高度可制造的。然而，描述的晶体氧化物会比SiO2的热稳定性低。在下游工艺中更谨慎地选择金属栅极和退火温度会是合适的。
晶体氧化物层可以包括由各个元素形成的各种氧化物，包括In2O、Ga2O3、Ga2O和As2O3，As2O3用来帮助确保In2O的晶体完整性，因此确保晶体结构在更高温度下的热稳定性。然而，Ga2O3的形成会有损于重构表面的稳定性。即，在形成的过程中，表面会相对富Ga2O3，并通过有效地利用原子氢退火，以去除Ga2O3，同时留下Ga2O(和其它)，从而使新的(3×2)-O重构表面(Ga2O)得以保留，获得改善的表面。(3×2)-O重构表面可以是十分稳定的，并同时获得低Dit值。
如上所述，描述的实施例能够使用改进的条件来改善InGaAs晶体氧化物形成，以获得改善的(3×1)-O表面(例如，氧化铟、氧化镓和氧化砷的混合物)，它具有比常规非晶原生氧化物的Dit值低得多的Dit值。
另外，如上所述，使用晶体氧化物形成而实现的InGaAs表面缺陷钝化能够通过由于其晶体性质显著减少表面散射(对于在小型化节点处的装置性能关键的限制因素之一)而优于其它钝化方案。此外，描述的实施例的晶体氧化物形成方法可以通过仅在中等真空环境下使用常规分子氧气以及随后的易得的退火气体来提供一种十分具有成本效益的方法。
前述是对示例实施例的举例说明，并且不被解释为示例实施例的限制。尽管已经描述了些许示例实施例，但是本领域的技术人员将容易理解的是，在实质上不脱离示例实施例的新颖教导和优点的情况下，可在示例实施例中做出许多修改。因此，所有这样的改变意图被包括在如权利要求书中限定的示例实施例的范围内。在权利要求中，功能性限定意在覆盖在这里被描述为执行陈述的功能的结构，并且不仅覆盖结构等同物，而且覆盖等同的结构。因此，要理解的是，前述是示例实施例的举例说明，且不被解释为局限于公开的特定实施例，对公开的示例实施例的修改以及其它示例实施例意图包括在所附权利要求的范围之内。本发明构思由权利要求和包括在其中的权利要求的等同物所限定。

Claims (15)

1.一种金属氧化物半导体场效应晶体管，所述金属氧化物半导体场效应晶体管包括：
基底，具有源区、漏区和位于源区与漏区之间的沟道区，所述基底具有在其上的包括三种元素的外延的III-V族材料；
源电极，位于源区上方；
漏电极，位于漏区上方；以及
在沟道区中的晶体氧化物层，包括形成在外延的III-V族材料上的氧化物，所述外延的III-V族材料包括InxGa1-xAs，x在0.2至0.8的范围内，所述晶体氧化物层为具有(3×2)-O重构的Ga2O。
2.如权利要求1所述的金属氧化物半导体场效应晶体管，其中，所述外延的III-V族材料包括In0.53Ga0.47As。
3.如权利要求1所述的金属氧化物半导体场效应晶体管，其中，基底包括InP、InAlAs和InGaAs中的至少一种，其中，所述外延的III-V族材料具有在3nm至50nm的范围内的厚度。
4.如权利要求1所述的金属氧化物半导体场效应晶体管，其中，所述外延的III-V族材料形成在均厚方式的基底上或者形成在预图案化的沟槽区内。
5.如权利要求4所述的金属氧化物半导体场效应晶体管，所述金属氧化物半导体场效应晶体管还包括围绕所述预图案化的沟槽区的介电材料。
6.如权利要求5所述的金属氧化物半导体场效应晶体管，其中，介电材料为氧化物。
7.一种在III-V族材料上形成晶体氧化物的方法，所述方法包括：
提供基底；
通过外延在基底上形成包括三种元素的III-V族材料；以及
在III-V族材料上形成具有(3×2)-O重构的Ga2O的晶体氧化物层，
其中，所述外延的III-V族材料包括InxGa1-xAs，x在0.2至0.8的范围内。
8.如权利要求7所述的方法，其中，形成晶体氧化物层的步骤包括去除Ga2O3(Ga3+)、去除In2O(In1+)和去除As2O3(As3+)，以在晶体氧化物层中形成(3×2)-O Ga2O氧化物。
9.如权利要求8所述的方法，其中，去除Ga2O3(Ga3+)、去除In2O(In1+)和去除As2O3(As3+)包括在200℃至400℃下在原子氢中对基底进行退火1分钟至10分钟。
10.如权利要求7所述的方法，其中，形成晶体氧化物层的步骤包括附加Ga1+以在晶体氧化物层中形成(3×2)-O氧化物。
11.如权利要求7所述的方法，其中，形成晶体氧化物层的步骤包括去除Ga2O3(Ga3+)、去除In2O(In1+)和去除As2O3(As3+)，使得Ga2O(Ga1+)以晶体方式保留下来，以在晶体氧化物层中形成(3×2)-O氧化物。
12.如权利要求7所述的方法，其中，形成晶体氧化物层的步骤包括对基底进行退火，以从晶体氧化物层去除Ga2O3(Ga3+)氧化物。
13.如权利要求12所述的方法，其中，对基底进行退火包括在200℃至400℃的范围内、在1分钟至10分钟的范围内进行退火。
14.如权利要求13所述的方法，其中，对基底进行退火包括在200℃至400℃的温度下在原子氢中或在原子氘中对基底进行退火。
15.一种基底，所述基底包括：
通过外延形成的III-V族材料，包括InxGa1-xAs，x在0.2至0.8的范围内；以及
晶体氧化物层，形成在III-V族材料上，并且为具有(3×2)-O重构的Ga2O。
CN201710469652.3A 2016-08-17 2017-06-20 半导体装置及其制造方法 Active CN107768445B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662376353P 2016-08-17 2016-08-17
US62/376,353 2016-08-17
US15/359,480 2016-11-22
US15/359,480 US10475930B2 (en) 2016-08-17 2016-11-22 Method of forming crystalline oxides on III-V materials

Publications (2)

Publication Number Publication Date
CN107768445A CN107768445A (zh) 2018-03-06
CN107768445B true CN107768445B (zh) 2022-05-17

Family

ID=61192138

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710469652.3A Active CN107768445B (zh) 2016-08-17 2017-06-20 半导体装置及其制造方法

Country Status (4)

Country Link
US (2) US10475930B2 (zh)
KR (2) KR102166736B1 (zh)
CN (1) CN107768445B (zh)
TW (1) TWI798180B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2565055A (en) * 2017-07-28 2019-02-06 Comptek Solutions Oy Semiconductor device and manufacturing method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102664147A (zh) * 2012-05-14 2012-09-12 中国科学院上海微系统与信息技术研究所 一种在GaAs衬底上制备Hf基高K栅介质薄膜的方法

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5952832A (ja) 1982-09-20 1984-03-27 Matsushita Electric Ind Co Ltd 選択エピタキシヤル成長法
US6469357B1 (en) 1994-03-23 2002-10-22 Agere Systems Guardian Corp. Article comprising an oxide layer on a GaAs or GaN-based semiconductor body
US6030453A (en) 1997-03-04 2000-02-29 Motorola, Inc. III-V epitaxial wafer production
US6432793B1 (en) * 1997-12-12 2002-08-13 Micron Technology, Inc. Oxidative conditioning method for metal oxide layer and applications thereof
AU2001278949A1 (en) 2000-07-21 2002-02-05 Motorola, Inc. Alkali earth metal oxide on gate insulators
US6500752B2 (en) * 2000-07-21 2002-12-31 Canon Sales Co., Inc. Semiconductor device and semiconductor device manufacturing method
US20030034491A1 (en) 2001-08-14 2003-02-20 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices for detecting an object
CN100359638C (zh) * 2001-10-22 2008-01-02 耶鲁大学 超掺杂半导体材料的方法以及超掺杂的半导体材料和器件
US20040079285A1 (en) 2002-10-24 2004-04-29 Motorola, Inc. Automation of oxide material growth in molecular beam epitaxy systems
US7250627B2 (en) * 2004-03-12 2007-07-31 Hewlett-Packard Development Company, L.P. Semiconductor device
US7384829B2 (en) * 2004-07-23 2008-06-10 International Business Machines Corporation Patterned strained semiconductor substrate and device
US7091568B2 (en) * 2004-12-22 2006-08-15 Freescale Semiconductor, Inc. Electronic device including dielectric layer, and a process for forming the electronic device
US7399686B2 (en) * 2005-09-01 2008-07-15 International Business Machines Corporation Method and apparatus for making coplanar dielectrically-isolated regions of different semiconductor materials on a substrate
US20070161214A1 (en) * 2006-01-06 2007-07-12 International Business Machines Corporation High k gate stack on III-V compound semiconductors
WO2008156215A1 (ja) * 2007-06-21 2008-12-24 Tokyo Electron Limited Ｍｏｓ型半導体メモリ装置
US7692224B2 (en) 2007-09-28 2010-04-06 Freescale Semiconductor, Inc. MOSFET structure and method of manufacture
JP5404064B2 (ja) 2008-01-16 2014-01-29 株式会社半導体エネルギー研究所 レーザ処理装置、および半導体基板の作製方法
US7943414B2 (en) 2008-08-01 2011-05-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US9768305B2 (en) * 2009-05-29 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Gradient ternary or quaternary multiple-gate transistor
FR2964253B1 (fr) * 2010-08-24 2012-09-14 Commissariat Energie Atomique Méthode de préparation d'un substrat de gaas pour semi-conducteur ferromagnétique, procédé de fabrication d'un tel semi-conducteur, substrat et semi-conducteur obtenus et utilisations de ce dernier
JP5672868B2 (ja) * 2010-08-31 2015-02-18 富士通株式会社 化合物半導体装置及びその製造方法
JP5136615B2 (ja) * 2010-09-08 2013-02-06 住友電気工業株式会社 Ｉｉｉ族窒化物半導体発光素子を製造する方法
FI20106181A0 (fi) * 2010-11-11 2010-11-11 Pekka Laukkanen Menetelmä substraatin muodostamiseksi ja substraatti
GB201104261D0 (en) * 2011-03-14 2011-04-27 Univ Leeds Oxide removal from semiconductor surfaces
KR102093909B1 (ko) * 2011-05-19 2020-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 회로 및 회로의 구동 방법
WO2013066466A2 (en) * 2011-08-12 2013-05-10 Bae Systems Integration And Electronic Systems Integration Inc. Low voltage high efficiency gallium arsenide power amplifier
DE102011084276B4 (de) * 2011-10-11 2019-10-10 Osram Oled Gmbh Verkapselung für ein organisches elektronisches bauelement, ein organisches elektronisches bauelement mit der verkapselung und ein verfahren zur herstellung eines organischen elektronischen bauelements mit der verkapselung
US9293591B2 (en) * 2011-10-14 2016-03-22 The Board Of Regents Of The University Of Texas System Tunnel field effect transistor (TFET) with lateral oxidation
US8592264B2 (en) * 2011-12-21 2013-11-26 International Business Machines Corporation Source-drain extension formation in replacement metal gate transistor device
KR101850409B1 (ko) * 2012-03-15 2018-06-01 삼성전자주식회사 듀얼 게이트 절연막을 갖는 반도체 장치의 제조 방법
US9099433B2 (en) * 2012-04-23 2015-08-04 Freescale Semiconductor, Inc. High speed gallium nitride transistor devices
JP5991018B2 (ja) * 2012-05-16 2016-09-14 ソニー株式会社 半導体装置
US20140011339A1 (en) * 2012-07-06 2014-01-09 Applied Materials, Inc. Method for removing native oxide and residue from a germanium or iii-v group containing surface
US20140035001A1 (en) * 2012-08-02 2014-02-06 International Business Machines Corporation Compound semiconductor structure
US20140151756A1 (en) * 2012-12-03 2014-06-05 International Business Machines Corporation Fin field effect transistors including complimentarily stressed channels
US8803158B1 (en) * 2013-02-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
US9646823B2 (en) 2013-02-22 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor dielectric interface and gate stack
JP2015056457A (ja) * 2013-09-10 2015-03-23 株式会社東芝 半導体装置
US9064865B2 (en) * 2013-10-11 2015-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming gate dielectric layer
WO2015099744A1 (en) * 2013-12-26 2015-07-02 Intel Corporation Complementary tunneling fet devices and method for forming the same
US10202710B2 (en) * 2014-03-03 2019-02-12 Osaka University Process for producing group III nitride crystal and apparatus for producing group III nitride crystal
US9576819B2 (en) * 2014-06-17 2017-02-21 Varian Semiconductor Equipment Associates, Inc. Techniques for increased dopant activation in compound semiconductors
US9601583B2 (en) * 2014-07-15 2017-03-21 Armonk Business Machines Corporation Hetero-integration of III-N material on silicon
US20160090665A1 (en) * 2014-09-25 2016-03-31 Panasonic Intellectual Property Management Co., Ltd. Apparatus for producing group iii nitride crystal, and method for producing the same
JP6596692B2 (ja) * 2014-10-29 2019-10-30 国立大学法人大阪大学 Ｉｉｉ族元素窒化物結晶製造方法、ｉｉｉ族元素窒化物結晶、半導体装置、半導体装置の製造方法およびｉｉｉ族元素窒化物結晶製造装置
US9666683B2 (en) * 2015-10-09 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Surface treatment and passivation for high electron mobility transistors
KR102481182B1 (ko) * 2015-11-20 2022-12-26 삼성디스플레이 주식회사 액정 표시 장치
KR102523911B1 (ko) * 2016-02-05 2023-04-20 삼성디스플레이 주식회사 표시 장치
US9786664B2 (en) * 2016-02-10 2017-10-10 International Business Machines Corporation Fabricating a dual gate stack of a CMOS structure
JP6527482B2 (ja) * 2016-03-14 2019-06-05 東芝デバイス＆ストレージ株式会社 半導体製造装置
US11018225B2 (en) * 2016-06-28 2021-05-25 International Business Machines Corporation III-V extension by high temperature plasma doping
US9876090B1 (en) * 2016-06-30 2018-01-23 International Business Machines Corporation Lattice matched and strain compensated single-crystal compound for gate dielectric
US9947778B2 (en) * 2016-07-15 2018-04-17 International Business Machines Corporation Lateral bipolar junction transistor with controlled junction

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102664147A (zh) * 2012-05-14 2012-09-12 中国科学院上海微系统与信息技术研究所 一种在GaAs衬底上制备Hf基高K栅介质薄膜的方法

Also Published As

Publication number Publication date
CN107768445A (zh) 2018-03-06
KR102166736B1 (ko) 2020-10-19
TW201820615A (zh) 2018-06-01
US20180053859A1 (en) 2018-02-22
US10475930B2 (en) 2019-11-12
US20200035838A1 (en) 2020-01-30
KR102257421B1 (ko) 2021-06-01
KR20180020076A (ko) 2018-02-27
US11081590B2 (en) 2021-08-03
TWI798180B (zh) 2023-04-11
KR20200120589A (ko) 2020-10-21

Similar Documents

Publication Publication Date Title
US8872238B2 (en) Method for manufacturing a low defect interface between a dielectric and a III-V compound
Ye Main determinants for III–V metal-oxide-semiconductor field-effect transistors
EP2273538B1 (en) Dielectric interface for group III-V semiconductor device
JP5455518B2 (ja) 非シリコンチャネルｍｏｓデバイス中のフェルミレベルピンニングの低減方法
CN102498542B (zh) 半导体基板、场效应晶体管、集成电路和半导体基板的制造方法
JP2008508719A (ja) 高ｋ誘電材料と一緒に使用するための界面層
Claeys et al. Status and trends in Ge CMOS technology
CN107768445B (zh) 半导体装置及其制造方法
WO2009119102A1 (ja) 半導体基板、半導体基板の製造方法および半導体装置
TWI588936B (zh) 半導體結構及其製造方法
KR101455263B1 (ko) 기판의 산화물 제거 방법 및 이를 이용한 반도체 소자 제조 방법
CN106449663B (zh) 绝缘体上半导体结构以及制备方法
CN107634097B (zh) 一种石墨烯场效应晶体管及其制造方法
Kar et al. Physics and Technology of High-k Materials 9
CN106409750B (zh) 绝缘体上半导体结构以及制备方法
KR102274716B1 (ko) 반도체 소자의 콘택 및 반도체 소자의 콘택 형성 방법
KR102172776B1 (ko) 누설전류를 차단한 유전체 박막의 제조방법
US10431672B1 (en) Method of forming a III-V and Zn based finFET structure using low temperature deposition techniques
Zadeh et al. Low D it high-k/In 0.53 Ga 0.47 As gate stack, with CET down to 0.73 nm and thermally stable silicide contact by suppression of interfacial reaction
KR101504548B1 (ko) 하프늄나이트라이드 증착 방법 및 이를 이용한 반도체 소자
US6818565B1 (en) Gate insulator pre-clean procedure
CN108417488B (zh) 一种复合绝缘结构、晶体管以及复合绝缘结构和晶体管的制作方法
US20090057739A1 (en) Ge channel device and method for fabricating ge channel device
Ghosh et al. High-mobility MOSFETs fabricated on continuous, wafer-scale Ge films epitaxially grown on Si
US20180005821A1 (en) Combined reactive gas species for high-mobility channel passivation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant