CN107767917B - 移位暂存器及其控制方法 - Google Patents

Abstract

本发明公开了一种移位暂存器，包含一控制电路以及一移位暂存电路。控制电路包含一第1级控制单元。第1级控制单元包含一第一晶体管、一第二晶体管以及一第三晶体管。第一晶体管输出第1级控制信号。第二晶体管依据一起始信号导通第一晶体管。第三晶体管依据一第1级下拉信号截止第一晶体管。第二晶体管与第三晶体管耦接于一操作节点。第一晶体管的一控制端与操作节点具有相同的电压电平。移位暂存电路依据第1级控制信号输出一第1级移位信号。

Description

移位暂存器及其控制方法

技术领域

本发明中所述实施例内容是有关于一种移位暂存器。

背景技术

移位暂存器用以驱动显示装置。一般而言，移位暂存器具有多级架构，且前几级是通过外部控制电路进行驱动。在现有的驱动方式中，外部控制电路对前几级的各级移位暂存电路的控制节点(例如：Q点)皆是利用单一颗晶体管进行充电，且该些晶体管皆受同一个信号控制。在这种情况下，传输至该些控制节点的控制信号(例如：Q(n))可能会发生漏电程度不一致的问题。这可能会使得显示面板产生局部亮暗线。

发明内容

本发明内容的一实施方式是关于一种移位暂存器。移位暂存器包含一控制电路以及一移位暂存电路。控制电路包含一第1级控制单元。第1级控制单元包含一第一晶体管、一第二晶体管以及一第三晶体管。第一晶体管输出第1级控制信号。第二晶体管依据一起始信号导通第一晶体管。第三晶体管依据一第1级下拉信号截止第一晶体管。第二晶体管与第三晶体管耦接于一操作节点。第一晶体管的一控制端与操作节点具有相同的电压电平。移位暂存电路依据第1级控制信号输出一第1级移位信号。

本发明内容的一实施方式是关于一种移位暂存器的控制方法。控制方法包含：藉由一第一晶体管依据一起始信号将相应于一第一定电压的一控制信号传输至一移位暂存单元；藉由一第二晶体管将起始信号传输至第一晶体管的一控制端；藉由一第三晶体管依据一下拉信号以及一第二定电压下拉第一晶体管的控制端的一电压电平；以及藉由移位暂存单元依据控制信号输出一移位信号。

综上所述，通过应用上述至少一实施例，可使前几级控制信号(例如：Q(n))的漏电程度近乎相同，进而改善局部亮暗线的问题。

附图说明

为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附图式的说明如下：

图1是依照本发明一些实施例所绘示的一种移位暂存器的示意图；

图2是依照本发明一些实施例所绘示的图1的控制电路的电路图；

图3是依照本发明一些实施例所绘示的移位暂存电路的电路图；

图4是依照本发明一些实施例所绘示的图1的移位暂存器的部分信号的时序图；

图5是依照本发明一些实施例所绘示的图1的控制电路的电路图；

图6是依照本发明一些实施例所绘示的图1的控制电路的电路图；以及

图7是依照本发明一些实施例所绘示的一种移位暂存器的控制方法的流程图。

其中，附图标记：

100：移位暂存器

120、200、500、600：控制电路

140(1)～140(12)、300、140(n)：移位暂存电路

Q(1)、Q(2)、Q(3)、Q(4)、Q(n)、Q(n+k)：控制信号

LC1、LC2：操作信号

HC(1)～HC(8)、HC(n)：时脉信号

G(1)～G(12)、G(n)、G(n+k)：移位信号

202、204、206、208、502、504、506、508、602、604、606、608：控制单元

T11、T12、T13、T21、T14、T15、T31、T41、T51、T52、T53、T54、T32、T42、T61、T62、T63、T64、T43、T33：晶体管

VGH、VGL：定电压

ST：起始信号

N(1)～N(4)：操作节点

V1、V2、V3、V4、V5：电压

VSS：参考电压

T1、T2、T3、T4：时间

FS、F1：下降边缘

R4：上升边缘

D1、D2：阶段

302：驱动电路

304：上拉电路

306、308、310：下拉电路

A(n)、A(1)、A(2)、A(3)、A(4)：内部节点

ST(n)、ST(1)、ST(2)、ST(3)、ST(4)：内部节点信号

P(n)、K(n)：稳压节点

C1：电容

700：控制方法

S710、S720、S730、S740：步骤

具体实施方式

下文是举实施例配合所附图式作详细说明，但所提供的实施例并非用以限制本发明所涵盖的范围，而结构运作的描述非用以限制其执行的顺序，任何由元件重新组合的结构，所产生具有均等功效的装置，皆为本发明所涵盖的范围。另外，图式仅以说明为目的，并未依照原尺寸作图。为使便于理解，下述说明中相同元件或相似元件将以相同的符号标示而言明。

在全篇说明书与申请专利范围所使用的用词(terms)，除有特别注明外，通常具有每个用词使用在此领域中、在此揭露的内容中与特殊内容中的平常意义。

请参考图1。图1是依照本发明一些实施例所绘示的一种移位暂存器100的示意图。在一些实施例中，移位暂存器100包含控制电路120以及多个移位暂存电路。多个移位暂存电路例如移位暂存电路140(1)～140(12)。上述移位暂存器100中移位暂存电路的数量仅用以示例，移位暂存电路的各种数量皆在本发明内容的考量范围内。

在一些实施例中，控制电路120输出第1级控制信号Q(1)至第k级控制信号。k为一正整数。以图1示例而言，k等于4，但本发明内容不以此数值为限制。换言之，在一些其他的实施例中，k可为其他正整数。以图1示例而言，控制电路120分别输出第1级控制信号Q(1)、第2级控制信号Q(2)、第3级控制信号Q(3)以及第4级控制信号Q(4)至第1级移位暂存电路140(1)、第2级移位暂存电路140(2)、第3级移位暂存电路140(3)以及第4级移位暂存电路140(4)。

在一些实施例中，第1级移位暂存电路140(1)输出第五级控制信号至第五级移位暂存电路140(5)，以驱动第五级移位暂存电路140(5)。第2级移位暂存电路140(2)输出第六级控制信号至第六级移位暂存电路140(6)，以驱动第六级移位暂存电路140(6)。以此类推。

在一些实施例中，各移位暂存电路接收操作信号LC1、操作信号LC2、时脉信号HC(1)～HC(8)其中一者以及相应的控制信号，以输出移位信号G(1)～G(12)。举例而言，第1级移位暂存电路140(1)接收操作信号LC1、操作信号LC2、第1级时脉信号HC(1)以及第1级控制信号Q(1)，以输出第1级移位信号G(1)。其他级移位暂存电路具有相似的内容，故于此不再赘述。

请参考图2。图2是依照本发明一些实施例所绘示的控制电路200的电路图。在一些实施例中，控制电路200用以实现图1的控制电路120。在一些实施例中，控制电路200包含多级控制单元。以图2示例而言，控制电路200包含第1级控制单元202、第2级控制单元204、第3级控制单元206以及第4级控制单元208。

以第1级控制单元202为例，第1级控制单元202包含晶体管T11、晶体管T12以及晶体管T13。晶体管T11的第一端用以接收第一定电压VGH。晶体管T11的第二端用以输出第1级控制信号Q(1)至第1级移位暂存电路140(1)。晶体管T12的第一端耦接晶体管T12的控制端。晶体管T12形成二极管形式(diode-connected)晶体管。晶体管T12的第一端以及晶体管T12的控制端用以接收起始信号ST。晶体管T12的第二端、晶体管T11的控制端以及晶体管T13的第一端耦接于操作节点N(1)。晶体管T13的控制端用以接收第1级时脉信号HC(1)。晶体管T13的第二端用以接收第二定电压VGL。在一些实施例中，第一定电压VGH高于第二定电压VGL。

由于晶体管T11的控制端耦接于操作节点N(1)，因此晶体管T11的控制端与操作节点N(1)具有相同的电压电平。其他的操作节点N(2)～N(4)具有相似内容，故于此不再赘述。

在操作上，晶体管T12依据起始信号ST导通晶体管T11。晶体管T13依据第1级时脉信号HC(1)截止晶体管T11。具体而言，晶体管T12依据起始信号ST导通或截止。当晶体管T12导通(例如：起始信号ST具有高电压)时，晶体管T12将起始信号ST传输至操作节点N(1)，使得晶体管T11依据起始信号ST导通。接着，晶体管T11传输第一定电压VGH作为第1级控制信号Q(1)。此时，第1级控制信号Q(1)相应于第一定电压VGH。晶体管T13依据第1级下拉信号导通或截止。以图2示例而言，第1级下拉信号是以第1级时脉信号HC(1)实现。当第三晶体管T13导通(例如：第1级时脉信号HC(1)具有高电压)时，晶体管T13将操作节点N(1)的电压电平下拉至第二定电压VGL，使得晶体管T11截止。第1级移位暂存电路140(1)则依据第1级控制信号Q(1)、第1级时脉信号HC(1)、操作信号LC1以及操作信号LC2输出第1级移位信号G(1)。由于其他级控制单元具有相似的电路架构以及操作，故于此不再赘述。

请参考图3。图3是依照本发明一些实施例所绘示的移位暂存电路300的电路图。在一些实施例中，图3的移位暂存电路300用以实现图1中的第n级移位暂存电路140(n)。n为一正整数。举例而言，当图3的移位暂存电路300用以实现图1中的第1级移位暂存电路时，n等于1。

在一些实施例中，移位暂存电路300包含驱动电路302、上拉电路304、第一下拉电路306、第二下拉电路308以及第三下拉电路310。

在一些实施例中，驱动电路302用以依据第n级时脉信号HC(n)输出第n级移位信号G(n)。在一些实施例中，驱动电路302包含晶体管T21。晶体管T21的第一端用以接收第n级时脉信号HC(n)。晶体管T21的第二端用以输出第n级移位信号G(n)。晶体管T21的控制端用以接收第n级控制信号Q(n)。在操作上，当晶体管T21依据第n级控制信号Q(n)导通时，晶体管T21传输第n级时脉信号HC(n)作为第n级移位信号G(n)。

在一些实施例中，上拉电路304包含内部节点A(n)且用以依据第n级时脉信号HC(n)输出第(n+k)级控制信号Q(n+k)。在一些实施例中，上拉电路304包含晶体管T14以及晶体管T15。晶体管T14的第一端用以接收第n级时脉信号HC(n)。晶体管T14的第二端耦接于内部节点A(n)。晶体管T14的控制端用以接收第n级控制信号Q(n)。晶体管T15的第一端用以输出第(n+k)级控制信号Q(n+k)。晶体管T15的第二端用以接收第n级移位信号G(n)。晶体管T15的控制端耦接于内部节点A(n)。在操作上，当晶体管T14依据第n级控制信号Q(n)导通时，晶体管T14将第n级时脉信号HC(n)传输至内部节点A(n)。位于内部节点A(n)的电压电平视为内部节点信号ST(n)。晶体管T15依据位于内部节点A(n)的电压电平导通或截止。当晶体管T15导通时，晶体管T15传输第n级移位信号G(n)作为第(n+k)级控制信号Q(n+k)。第n级移位暂存电路140(n)将第(n+k)级控制信号Q(n+k)传输至第(n+k)级移位暂存电路，以驱动第(n+k)级移位暂存电路。

在一些实施例中，第一下拉电路306用以下拉第n级控制信号Q(n)以及第n级移位信号G(n)。在一些实施例中，第一下拉电路306包含晶体管T31以及晶体管T41。晶体管T31的第一端用以接收第n级移位信号G(n)。晶体管T31的第二端用以接收参考电压VSS。晶体管T31的控制端用以接收第(n+k)级移位信号G(n+k)。晶体管T41的第一端用以接收第n级控制信号Q(n)。晶体管T41的第二端用以接收参考电压VSS。晶体管T41的控制端用以接收第(n+k)级移位信号G(n+k)。在操作上，当晶体管T31以及晶体管T41依据第(n+k)级移位信号G(n+k)导通时，晶体管T31以及晶体管T41分别将第n级移位信号G(n)以及第n级控制信号Q(n)下拉至参考电压VSS。

在一些实施例中，第二下拉电路308用以下拉第n级控制信号Q(n)以及第n级移位信号G(n)。在一些实施例中，第二下拉电路308包含晶体管T51、晶体管T52、晶体管T53、晶体管T54、晶体管T32以及晶体管T42。晶体管T51的第一端以及控制端用以接收操作信号LC1。晶体管T51形成二极管形式晶体管。晶体管T51的第二端耦接晶体管T53的控制端。晶体管T53的第一端用以接收操作信号LC1。晶体管T53的第二端耦接于第n级稳压节点P(n)。晶体管T52的第一端耦接晶体管T51的第二端。晶体管T52的第二端用以接收参考电压VSS。晶体管T54的第一端耦接于第n级稳压节点P(n)。晶体管T54的第二端用以接收参考电压VSS。晶体管T52以及晶体管T54的控制端用以接收第n级控制信号Q(n)。晶体管T32的第一端耦接电容C1且用以接收第n级移位信号G(n)。晶体管T32的第二端用以接收参考电压VSS。晶体管T42的第一端用以接收第n级控制信号Q(n)。晶体管T42的第二端用以接收参考电压VSS。晶体管T32的控制端以及晶体管T42的控制端耦接于第n级稳压节点P(n)。

在操作上，当晶体管T51依据操作信号LC1(例如：操作信号LC1具有高电压)导通时，晶体管T51将操作信号LC1传输至晶体管T53的控制端。当晶体管T53依据操作信号LC1导通时，晶体管T53将操作信号LC1传输至第n级稳压节点P(n)。当晶体管T32以及晶体管T42依据位于第n级稳压节点P(n)的电压电平导通时，晶体管T32以及晶体管T42分别将第n级移位信号G(n)以及第n级控制信号Q(n)下拉至参考电压VSS。当晶体管T54以及晶体管T52依据第n级控制信号Q(n)导通时，晶体管T54以及晶体管T52分别将位于第n级稳压节点P(n)的电压电平以及位于晶体管T53的控制端的电压电平下拉至参考电压VSS。

在一些实施例中，第三下拉电路310用以下拉第n级控制信号Q(n)以及第n级移位信号G(n)。在一些实施例中，第三下拉电路310包含晶体管T61、晶体管T62、晶体管T63、晶体管T64、晶体管T43以及晶体管T33。晶体管T61的第一端以及控制端用以接收操作信号LC2。晶体管T61形成二极管形式晶体管。晶体管T61的第二端耦接晶体管T63的控制端。晶体管T63的第一端用以接收操作信号LC2。晶体管T63的第二端耦接于第n级稳压节点K(n)。晶体管T62的第一端耦接晶体管T61的第二端。晶体管T62的第二端用以接收参考电压VSS。晶体管T64的第一端耦接于第n级稳压节点K(n)。晶体管T64的第二端用以接收参考电压VSS。晶体管T62以及晶体管T64的控制端用以接收第n级控制信号Q(n)。晶体管T33的第一端用以接收第n级移位信号G(n)。晶体管T33的第二端用以接收参考电压VSS。晶体管T43的第一端用以接收第n级控制信号Q(n)。晶体管T43的第二端用以接收参考电压VSS。晶体管T33的控制端以及晶体管T43的控制端耦接于第n级稳压节点K(n)。

在操作上，当晶体管T61依据操作信号LC2(例如：操作信号LC2具有高电压)导通时，晶体管T61将操作信号LC2传输至晶体管T63的控制端。当晶体管T63依据操作信号LC2导通时，晶体管T63将操作信号LC2传输至第n级稳压节点K(n)。当晶体管T33以及晶体管T43依据位于第n级稳压节点K(n)的电压电平导通时，晶体管T33以及晶体管T43分别将第n级移位信号G(n)以及第n级控制信号Q(n)下拉至参考电压VSS。当晶体管T64以及晶体管T62依据第n级控制信号Q(n)导通时，晶体管T64以及晶体管T62分别将位于第n级稳压节点K(n)的电压电平以及位于晶体管T63的控制端的电压电平下拉至参考电压VSS。

在一些实施例中，上述该些晶体管是以N型晶体管实现。在一些其他的实施例中，上述该些晶体管可以以P型晶体管实现。本发明内容不限制该些晶体管的型式。

请参考图4。图4是依照本发明一些实施例所绘示的图1的移位暂存器100的部分信号的时序图。

请参考图4。在一些实施例中，起始信号ST具有两个电压。此两个电压分别为电压V1以及电压V2。在一些实施例中，电压V1高于电压V2。在一些实施例中，电压V1对应于逻辑值1且电压V2对应于逻辑值0。在一些实施例中，电压V1实质上等于第一定电压VGH且电压V2实质上等于第二定电压VGL。时脉信号HC(1)～HC(8)具有两个电压。此两个电压分别为电压V3以及电压V4。在一些实施例中，电压V3高于电压V4。在一些实施例中，电压V3对应于逻辑值1且电压V4对应于逻辑值0。

请同时参考图2至图4。在时间T1至时间T2(例如：第一充电阶段D1)，起始信号ST具有电压V1。第1级控制单元202的晶体管T12依据起始信号ST导通。晶体管T12将起始信号ST传输至操作节点N(1)。此时，位于操作节点N(1)的电压电平实质上等于电压V1。晶体管T11依据位于操作节点N(1)的电压电平导通。晶体管T11将第一定电压VGH传输至第1级移位暂存电路140(1)作为第1级控制信号Q(1)。此时，第1级控制信号Q(1)的电压电平实质上等于第一定电压VGH，因此晶体管T21导通，晶体管T21传输第1级时脉信号HC(1)作为第n级移位信号G(n)。由于第1级时脉信号HC(1)在时间T1至时间T2具有电压V4，因此晶体管T13截止。

在时间T2，第1级时脉信号HC(1)从电压V4上升为电压V3。第1级控制单元202的晶体管T13依据第1级时脉信号HC(1)导通。晶体管T13将位于操作节点N(1)的电压电平下拉成第二定电压VGL。此时，位于操作节点N(1)的电压电平实质上等于第二定电压VGL。由于晶体管T21传输第1级时脉信号HC(1)传输作为第n级移位信号G(n)且第n级移位信号G(n)会通过电容C1耦合至第1级控制信号Q(1)，因此第1级控制信号Q(1)基于电容C1的耦合效应从第一定电压VGH上升至电压V5。

在时间T3，第1级时脉信号HC(1)从电压V3降为电压V4。第1级控制单元202的晶体管T13依据第1级时脉信号HC(1)截止。第1级控制信号Q(1)从电压V5降回第一定电压VGH。

在时间T4，第1级控制信号Q(1)依据第5级时脉信号HC(5)下拉至参考电压VSS。举例而言，当第5级移位暂存电路140(5)输出第5级时脉信号HC(5)作为第5级移位信号G(5)时，第1级移位暂存电路140(1)的晶体管T41依据第5级移位信号G(5)导通。当晶体管T41导通时，晶体管T41将第1级控制信号Q(1)下拉至参考电压VSS。

以图4示例而言，起始信号ST的下降边缘FS于时序上早于第1级时脉信号HC(1)的下降边缘F1。在一些实施例中，起始信号ST的下降边缘FS于时序上不晚于第1级时脉信号HC(1)的下降边缘F1。晶体管T13依据第1级时脉信号HC(1)对位于晶体管T11的控制端的电压电平进行下拉。等效而言，第1级时脉信号HC(1)的下降边缘F1代表晶体管T13完成下拉操作的时间点。假设起始信号ST的下降边缘FS于时序上晚于第1级时脉信号HC(1)的下降边缘F1。起始信号ST可能会将位于晶体管T11的控制端的电压电平再次拉升，使得晶体管T11发生误开启。因此，起始信号ST的下降边缘FS于时序上不晚于第1级时脉信号HC(1)的下降边缘F1。在图4中，起始信号ST的下降边缘FS于时序上早于第1级时脉信号HC(1)的下降边缘F1，可确保起始信号ST在晶体管T13完成下拉操作之前已回到低电压。如此，可确保位于晶体管T11的控制端的电压电平不会被起始信号ST再次拉升。

在一些实施例中，起始信号ST的下降边缘FS于时序上对齐第k级下拉信号的上升边缘。以图1示例而言，k等于4，且第4级控制单元208的晶体管T13是受第4级时脉信号HC(4)控制以下拉晶体管T11的控制端的电压电平。等效而言，第4级时脉信号HC(4)用以实现第4级下拉信号。在图4中，起始信号ST的下降边缘FS于时序上对齐第4级时脉信号HC(4)的上升边缘R4。由于起始信号ST的脉冲宽度涵盖第1级时脉信号HC(1)至第4级时脉信号HC(4)的上升边缘，因此可使第1级控制信号Q(1)、第2级控制信号Q(2)、第3级控制信号Q(3)以及第4级控制信号Q(4)的第一充电阶段D1皆被充电至相同的电压电平。

藉由控制电路120的配置，在第1级控制信号Q(1)的第一充电阶段D1，第1级控制信号Q(1)会被充电至第一定电压VGH。当第1级时脉信号HC(1)在时间T2转变为高电压时，位于晶体管T11的控制端的电压电平被下拉至参考电压VSS。如此，在第1级控制信号Q(1)的第二充电阶段D2，第1级控制单元202中的晶体管T11的栅极-漏极电压(Vgd)实质上等于第二定电压VGL与第一定电压VGH之间的电压差，第1级控制单元202中的晶体管T11的源极-漏极电压(Vsd)实质上等于电压V5与第一定电压VGH之间的电压差。由于第2级控制单元204、第3级控制单元206以及第4级控制单元208具有相似的电路架构，因此在第2级控制信号Q(2)、第3级控制信号Q(3)以及第4级控制信号Q(4)的第二充电阶段，该些控制单元中的晶体管T11的栅极-漏极电压(Vgd)实质上亦等于第二定电压VGL与第一定电压VGH之间的电压差。如此，前四级的晶体管T11承受相同的偏压且前四级的控制信号(例如：控制信号Q(1)～Q(4))于第二充电阶段的漏电程度相同。在这种情况下，可使得前四级的移位暂存电路的输出能力相近，进而改善局部亮暗线的问题。

请参考图5。图5是依照本发明一些实施例所绘示的控制电路500的电路图。在一些实施例中，控制电路500用以实现图1的控制电路120。在一些实施例中，控制电路500包含多级控制单元。以图5示例而言，控制电路500包含第1级控制单元502、第2级控制单元504、第3级控制单元506以及第4级控制单元508。图5的内容相似于图2，故以下仅针对图5与图2之间的主要差异进行描述。其余部分请参考前述实施例，于此不再赘述。

以图5示例而言，该些晶体管T13的控制端用以接收相应的移位信号。举例而言，第1级控制单元502的晶体管T13的控制端用以接收第1级移位信号G(1)。如此，当第1级移位信号G(1)具有高电压时，晶体管T13将会导通且将位于晶体管T11的控制端的电压电平下拉至第二定电压VGL。由于其他级控制单元具有相似的内容，故于此不再赘述。

藉由控制电路500的配置，各级移位信号(例如：移位信号G(1)～G(4))作为各级的下拉信号。由于各级移位信号在每一帧(frame)内只会被拉升及拉降一次，因此相较于控制电路200的晶体管T13，控制电路500的晶体管T13所遭受的应力较小。

请参考图6。图6是依照本发明一些实施例所绘示的控制电路600的电路图。在一些实施例中，控制电路600用以实现图1的控制电路120。在一些实施例中，控制电路600包含多级控制单元。以图6示例而言，控制电路600包含第1级控制单元602、第2级控制单元604、第3级控制单元606以及第4级控制单元608。图6的控制电路600相似于图5的控制电路500，故以下仅针对图6与图5之间的主要差异进行描述。其余部分请参考前述实施例，于此不再赘述。

以图6示例而言，该些晶体管T13的控制端耦接相应的上拉电路304的内部节点A(n)。举例而言，第1级控制单元602的晶体管T13耦接第1级移位暂存电路140(1)的上拉电路304的内部节点，以接收内部节点信号ST(1)。如此，当内部节点信号ST(1)具有高电压电平时，晶体管T13将会导通且将位于晶体管T11的控制端的电压电平下拉至第二定电压VGL。等效而言，位于内部节点A(1)的电压电平作为用以控制晶体管T13的第1级下拉信号。换言之，内部节点A(1)的电压电平实质上相同于第1级下拉信号的电压电平。由于其他级控制单元具有相似的内容，故于此不再赘述。

图5的控制电路500是以各级移位信号作为各级下拉信号。由于各级移位信号连接至显示面板的显示区域以驱动显示区域的像素，因此各级移位信号会受到较大的电阻电容延迟(RC delay)影响。在这种情况下，各级移位信号的波形会不接近方波。相较于此，控制电路600是利用内部节点信号ST(1)～ST(4)作为前四级的下拉信号。相较于各级移位信号，内部节点信号ST(1)～ST(4)较接近方波，因此控制电路600的下拉能力较佳。

请参考图7。图7是依照本发明一些实施例所绘示的一种移位暂存器的控制方法700的流程图。为了以较佳的方式理解本发明内容，控制方法700将搭配图1的移位暂存器100的第1级控制单元202进行讨论，但本发明内容不以此为限制。

在步骤S710中，藉由第1级控制单元202的晶体管T11依据起始信号ST将相应于第一定电压VGH的第1级控制信号Q(1)传输至第1级移位暂存单元140(1)。

在步骤S720中，藉由第1级控制单元202的晶体管T12将起始信号ST传输至第1级控制单元202的晶体管T11的控制端。在一些实施例中，当晶体管T12依据起始信号ST导通(例如：起始信号ST具有高电压)时，晶体管T12将起始信号ST传输至晶体管T11的控制端。如此，晶体管T11依据起始信号ST导通。接着，晶体管T11传输第一定电压VGH作为第1级控制信号Q(1)。此时，第1级控制信号Q(1)相应于第一定电压VGH。

在步骤S730中，藉由第1级控制单元202的晶体管T13依据下拉信号(例如：第1级时脉信号HC(1))以及第二定电压VGL下拉第1级控制单元202的晶体管T11的控制端的电压电平。在一些实施例中，晶体管T13依据第1级时脉信号HC(1)导通(例如：第1级时脉信号HC(1)具有高电压)时，晶体管T13将操作节点N(1)的电压电平下拉至第二定电压VGL。如此，晶体管T11截止。

在步骤S740中，藉由第1级移位暂存单元140(1)依据第1级控制信号Q(1)输出第1级移位信号G(1)。在一些实施例中，第1级移位暂存电路140(1)接收第1级控制信号Q(1)、第1级时脉信号HC(1)、操作信号LC1以及操作信号LC2，以依据上述该些信号输出第1级移位信号G(1)。

上述叙述中的控制方法700包含示例性的操作，但该些操作不必依上述顺序被执行。按照本发明内容的精神与范围，本发明内容的控制方法700中的操作的顺序能够被改变，或者该些操作能够视情况地同时或部分同时被执行。

综上所述，通过应用上述至少一实施例，可使前几级控制信号(例如：Q(n))的漏电程度近乎相同，进而改善局部亮暗线的问题。

虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，任何本领域具通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (10)

1.一种移位暂存器，其特征在于，包含：

一控制电路，包含一第1级控制单元，该第1级控制单元包含：

一第一晶体管，输出一第1级控制信号；

一第二晶体管，依据一起始信号导通该第一晶体管；以及

一第三晶体管，依据一第1级下拉信号截止该第一晶体管，其中该第二晶体管与该第三晶体管耦接于一操作节点，该第一晶体管的一控制端与该操作节点具有相同的电压电平；以及

一移位暂存电路，依据该第1级控制信号输出一第1级移位信号；

其中，该第一晶体管的第一端接收一第一定电压，该第一晶体管的第二端输出该第1级控制信号至该移位暂存电路，该第三晶体管接收一第二定电压；

在该第1级控制信号的第一充电阶段，该第1级控制信号被充电至该第一定电压，在该第1级控制信号的第二充电阶段，该第1级控制单元中的第一晶体管的栅极-漏极电压等于该第二定电压与该第一定电压之间的电压差；

进一步地，该控制电路还包括一第2级控制单元、一第3级控制单元以及一第4级控制单元，该第2级控制单元、该第3级控制单元以及该第4级控制单元与该第1级控制单元具有相同的结构；该第1级控制单元至该第4级控制单元的第一晶体管承受相同的偏压且该第1级控制单元至该第4级控制单元的控制信号于第二充电阶段的漏电程度相同。

2.如权利要求1所述的移位暂存器，其特征在于，该起始信号的一下降边缘于时序上早于该第1级下拉信号的一下降边缘。

3.如权利要求1所述的移位暂存器，其特征在于，该控制电路输出该第1级控制信号至一第k级控制信号，该起始信号的一下降边缘于时序上对齐于一第k级下拉信号的一上升边缘。

4.如权利要求1所述的移位暂存器，其特征在于，该第1级下拉信号为该第1级移位信号。

5.如权利要求1所述的移位暂存器，其特征在于，该控制电路输出该第1级控制信号至一第k级控制信号，且第1级移位暂存单元包含：

一驱动电路，依据一第1级时脉信号输出该第1级移位信号；

一上拉电路，包含一内部节点且依据该第1级时脉信号输出一第(1+k)级控制信号；

一第一下拉电路，下拉该第1级控制信号以及该第1级移位信号；

一第二下拉电路，下拉该第1级控制信号以及该第1级移位信号；以及

一第三下拉电路，下拉该第1级控制信号以及该第1级移位信号，

其中该第1级下拉信号与该内部节点具有相同的电压电平。

6.如权利要求5所述的移位暂存器，其特征在于，该上拉电路包含：

一第四晶体管，该第四晶体管的一第一端接收该第1级时脉信号，该第四晶体管的一第二端耦接于该内部节点；以及

一第五晶体管，该第五晶体管的一第一端输出该第(1+k)级控制信号，该第五晶体管的一控制端耦接于该内部节点。

7.如权利要求1所述的移位暂存器，其特征在于，该第一定电压高于该第二定电压。

8.如权利要求1所述的移位暂存器，其特征在于，该第二晶体管的一控制端接收该起始信号，该第二晶体管的一端耦接该第二晶体管的该控制端。

9.一种如权利要求1-8任一所述移位暂存器的控制方法，其特征在于，包含：

藉由一第一晶体管依据一起始信号将相应于一第一定电压的一控制信号传输至一移位暂存单元；

藉由一第二晶体管将该起始信号传输至该第一晶体管的一控制端；

藉由一第三晶体管依据一下拉信号以及一第二定电压下拉该第一晶体管的该控制端的一电压电平；以及

藉由该移位暂存单元依据该控制信号输出一移位信号。

10.如权利要求9所述的控制方法，其特征在于，该起始信号的一下降边缘于时序上早于该下拉信号的一下降边缘。

Images