CN107731842A - 一种提高底部选择栅极下氧化物厚度均一性的方法 - Google Patents

一种提高底部选择栅极下氧化物厚度均一性的方法 Download PDF

Info

Publication number
CN107731842A
CN107731842A CN201710755336.2A CN201710755336A CN107731842A CN 107731842 A CN107731842 A CN 107731842A CN 201710755336 A CN201710755336 A CN 201710755336A CN 107731842 A CN107731842 A CN 107731842A
Authority
CN
China
Prior art keywords
layer
selection gate
oxide
silicon nitride
nucleus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710755336.2A
Other languages
English (en)
Other versions
CN107731842B (zh
Inventor
隋翔宇
唐兆云
赵治国
陆智勇
王攀
江润峰
王香凝
赵新梅
石晓静
王恩博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201710755336.2A priority Critical patent/CN107731842B/zh
Publication of CN107731842A publication Critical patent/CN107731842A/zh
Application granted granted Critical
Publication of CN107731842B publication Critical patent/CN107731842B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供了一种提高底部选择栅极下氧化物厚度均一性的方法，所述方法在衬底上底部选择栅极(BSG)的边缘和中心区域的底部选择栅极(BSG)下部氧化物的基础上沉积氮化硅作为保护层，避免了在刻蚀堆叠结构形成核心区域台阶结构时的高温和富氢(H)环境下将氮化硅(SIN)牺牲层的边缘区域氧化成氮氧化硅(SION)，从而使得后续湿法刻蚀氧化底部选择栅极(BSG)氮化硅(SIN)牺牲层的边缘和中心区域的厚度均一性更好，进而使得后续底部选择栅极(BSG)的厚度均一性更好，从而提高底部选择栅极(BSG)的击穿电压(BV)，防止击穿失效，从而提高了3D NAND闪存的性能。

Description

一种提高底部选择栅极下氧化物厚度均一性的方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种3D NAND闪存结构中提高底部选择栅极(BSG)下氧化物厚度均一性的方法。
背景技术
随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，平面型闪存的发展遇到了各种挑战：物理极限，现有显影技术极限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难以及最求更低的单位存储单元的生产成本，各种不同的三维(3D)闪存存储器结构应运而生，例如3D NOR(3D或非)闪存和3D NAND(3D与非)闪存。
目前，在3D NAND结构的底部选择栅极的制备工艺中，如图1a～e所示，包括如下步骤：
S1：参见图1a，在衬底1-1(高电压p阱，HvPW)上生成底部选择栅极(BSG)底部的栅极氧化物层1-2；
S2：参考图1b，在氧化物层上面形成O/N对堆叠结构1-3；
S3：参考图1c，形成核心区域台阶(Stair Step，SS)结构1-4；
S4：参考图1d，周边区域沉积正硅酸乙酯(TEOS)1-5和高密度氧化物层1-6；
S5：参考图1e，在核心区域刻蚀栅极线(GL)槽并湿法刻蚀氧化底部选择栅极；
然而在上述工艺中，存在以下缺陷：
S4步骤中的周边区域沉积正硅酸乙酯(TEOS)1-5和高密度氧化物层1-6过程中，由于是在高温并且富氢(H)的环境下进行，核心区域中台阶结构中的SIN容易被氧化为SION，而SION形成层将对核心区域刻蚀栅极线(GL)槽起到阻挡作用，由于刻蚀受阻，导致BSG边缘区域刻蚀不完全，从而导致后续形成的底部选择栅极边缘的厚度(约8nm)比中心的厚度(约18.7nm)薄，如图2的显微照片所示，中心区域和边缘区域的厚度不一致，而这将导致BSG的击穿(BV)失效。
这显然将影响3D NAND闪存整体的性能，因此，如何有效控制BSG底部氧化物厚度的一致性，一直为本领域技术人员所致力研究的方向。
发明内容
本发明的目的在于提供一种提高底部选择栅极下氧化物厚度均一性的方法，旨在通过提高该氧化物的厚度一致性而防止BSG的击穿失效，从而提高3D NAND闪存的性能。
为了实现上述目的，本发明提出了一种提高底部选择栅极下氧化物厚度均一性的方法，包括以下步骤：
在衬底上形成底部选择栅极(BSG)下部氧化物层；
沉积第一层氮化硅，并沉积第一层氧化物层；
在核心区域进行掩膜覆盖并去除衬底上的第一层氮化硅和第一层氧化物层并停止在衬底表面；
对掩膜覆盖区域底部的第一层氮化硅进行回刻；
沉积氮化硅(SIN)保护层；
在核心区域第三层台阶(SS3)区域外涂覆光刻胶掩膜；
刻蚀，并停止在核心区域的所述第一层氧化物层；
去除所述涂覆光刻胶掩膜，并沉积氮化物-氧化物堆叠结构；
刻蚀所述堆叠结构形成核心区域台阶结构。
进一步，在刻蚀所述堆叠结构形成核心区域台阶结构后还包括在台阶结构上形成栅极线槽并刻蚀SIN牺牲层再形成底部选择栅极(BSG)的步骤。
进一步，第一层氧化物层的厚度为
进一步，所述在核心区域进行掩膜覆盖的掩膜垫的关键尺寸为以第三层台阶结构为基准扩大350nm。
进一步，所述去除衬底上的第一层氮化硅和第一层氧化物层采用的是干法刻蚀；
进一步，所述在核心区域进行掩膜覆盖并去除衬底上的第一层氮化硅和第一层氧化物层并停止在衬底表面步骤之后，在对掩膜覆盖区域底部的氮化硅进行回刻步骤之前，还包括对核心区域覆盖的掩膜进行湿法剥离的步骤。
进一步，所述回刻为采用磷酸进行刻蚀。
进一步，所述氮化硅(SIN)保护层为刻蚀阻挡层(ESL)。
进一步，所述刻蚀并停止在核心区域的所述第一层氧化物层为采用干法刻蚀。
进一步，所述沉积氮化物-氧化物堆叠结构为先沉积一层的氧化物层再沉积氮化物-氧化物堆叠结构。
与现有技术相比，本发明的有益效果主要体现在：
在衬底上底部选择栅极(BSG)的边缘和中心区域的底部选择栅极(BSG)下部氧化物的基础上沉积氮化硅作为保护层，避免了在刻蚀堆叠结构形成核心区域台阶结构时的高温和富氢(H)环境下将氮化硅(SIN)牺牲层的边缘区域氧化成氮氧化硅(SION)，从而使得后续湿法刻蚀氧化底部选择栅极(BSG)氮化硅(SIN)牺牲层的边缘和中心区域的厚度均一性更好，进而使得后续底部选择栅极(BSG)的厚度均一性更好，从而提高底部选择栅极(BSG)的击穿电压(BV)，防止击穿失效。从而提高了3D NAND闪存的性能。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1a-e，为现有技术中底部选择栅极(BSG)的制备工艺流程图；
图2，为现有技术中底部选择栅极(BSG)的边缘和中心区域厚度不一致的显微照片；
图3a-j，为本发明实施例的提高底部选择栅极下氧化物厚度均一性的制备工艺流程示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图3a-j，在本实施例中，本发明提出了一种提高底部选择栅极下氧化物厚度均一性的方法，包括以下步骤：
S100：参考图3a，在衬底300上形成底部选择栅极(BSG)下部氧化物层301；
S200：参考图3b，沉积第一层氮化硅302，并沉积第一层氧化物层303；第一层氧化物层的厚度为
S300：参考图3c，在核心区域进行掩膜304覆盖；所述在核心区域进行掩膜覆盖的掩膜垫的关键尺寸为以第三层台阶结构为基准扩大350nm；
S400：参考图3d，采用干法刻蚀去除衬底上的第一层氮化硅302和第一层氧化物层303并停止在衬底表面；
S500：参考图3e，对核心区域覆盖的掩膜304进行湿法剥离，并对掩膜覆盖区域底部的第一层氮化硅302采用磷酸进行回刻；
S600：参考图3f，沉积氮化硅(SIN)作为蚀刻阻挡层305；
S700：参考图3g，在核心区域第三层台阶(SS3)关键尺寸基准扩大350nm区域外涂覆光刻胶掩膜306；
S800：参考图3h，采用干法刻蚀，并停止在核心区域的所述第一层氧化物层303；并去除所述涂覆光刻胶掩膜306，
S900：参考图3i，沉积一层的氧化物层307；再沉积氮化物-氧化物堆叠结构308；
S1000：参考图3j，刻蚀所述堆叠结构形成核心区域台阶结构；
S1100：在台阶结构上形成栅极线槽并刻蚀SIN牺牲层再形成底部选择栅极(BSG)。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种提高底部选择栅极下氧化物厚度均一性的方法，其特征在于，包括以下步骤：
在衬底上形成底部选择栅极(BSG)下部氧化物层；
沉积第一层氮化硅，并沉积第一层氧化物层；
在核心区域进行掩膜覆盖并去除衬底上的第一层氮化硅和第一层氧化物层并停止在衬底表面；
对掩膜覆盖区域底部的第一层氮化硅进行回刻；
沉积氮化硅(SIN)保护层；
在核心区域第三层台阶(SS3)区域外涂覆光刻胶掩膜；
刻蚀，并停止在核心区域的所述第一层氧化物层；
去除所述涂覆光刻胶掩膜，并沉积氮化物-氧化物堆叠结构；
刻蚀所述堆叠结构形成核心区域台阶结构。
2.如权利要求1所述的提高底部选择栅极下氧化物厚度均一性的方法，其特征在于，在刻蚀所述堆叠结构形成核心区域台阶结构后还包括在台阶结构上形成栅极线槽并刻蚀SIN牺牲层再形成底部选择栅极(BSG)的步骤。
3.如权利要求1所述的提高底部选择栅极下氧化物厚度均一性的方法，其特征在于，第一层氧化物层的厚度为
4.如权利要求1所述的提高底部选择栅极下氧化物厚度均一性的方法，其特征在于，所述在核心区域进行掩膜覆盖的掩膜垫的关键尺寸为以第三层台阶结构为基准扩大350nm。
5.如权利要求1所述的提高底部选择栅极下氧化物厚度均一性的方法，其特征在于，所述去除衬底上的第一层氮化硅和第一层氧化物层采用的是干法刻蚀。
6.如权利要求1所述的提高底部选择栅极下氧化物厚度均一性的方法，其特征在于，所述在核心区域进行掩膜覆盖并去除衬底上的第一层氮化硅和第一层氧化物层并停止在衬底表面步骤之后，在对掩膜覆盖区域底部的氮化硅进行回刻步骤之前，还包括对核心区域覆盖的掩膜进行湿法剥离的步骤。
7.如权利要求1所述的提高底部选择栅极下氧化物厚度均一性的方法，其特征在于，所述回刻为采用磷酸进行刻蚀。
8.如权利要求1所述的提高底部选择栅极下氧化物厚度均一性的方法，其特征在于，所述氮化硅(SIN)保护层为刻蚀阻挡层(ESL)。
9.如权利要求1所述的提高底部选择栅极下氧化物厚度均一性的方法，其特征在于，所述刻蚀并停止在核心区域的所述第一层氧化物层为采用干法刻蚀。
10.如权利要求1所述的提高底部选择栅极下氧化物厚度均一性的方法，其特征在于，所述沉积氮化物-氧化物堆叠结构为先沉积一层的氧化物层再沉积氮化物-氧化物堆叠结构。
CN201710755336.2A 2017-08-29 2017-08-29 一种提高底部选择栅极下氧化物厚度均一性的方法 Active CN107731842B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710755336.2A CN107731842B (zh) 2017-08-29 2017-08-29 一种提高底部选择栅极下氧化物厚度均一性的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710755336.2A CN107731842B (zh) 2017-08-29 2017-08-29 一种提高底部选择栅极下氧化物厚度均一性的方法

Publications (2)

Publication Number Publication Date
CN107731842A true CN107731842A (zh) 2018-02-23
CN107731842B CN107731842B (zh) 2019-01-29

Family

ID=61205518

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710755336.2A Active CN107731842B (zh) 2017-08-29 2017-08-29 一种提高底部选择栅极下氧化物厚度均一性的方法

Country Status (1)

Country Link
CN (1) CN107731842B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111819691A (zh) * 2020-05-25 2020-10-23 长江存储科技有限责任公司 存储器件及其形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160254272A1 (en) * 2014-03-27 2016-09-01 SK Hynix Inc. Three-dimensional (3d) semiconductor device
CN106469734A (zh) * 2015-08-11 2017-03-01 旺宏电子股份有限公司 存储器元件及其制作方法
US20170117293A1 (en) * 2013-09-10 2017-04-27 Kabushiki Kaisha Toshiba Non-volatile storage device and method of manufacturing the same
US20170213845A1 (en) * 2016-01-27 2017-07-27 Kabushiki Kaisha Toshiba Semiconductor memory device having pillars on a peripheral region and method of manufacturing the same
JP2017139375A (ja) * 2016-02-04 2017-08-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170117293A1 (en) * 2013-09-10 2017-04-27 Kabushiki Kaisha Toshiba Non-volatile storage device and method of manufacturing the same
US20160254272A1 (en) * 2014-03-27 2016-09-01 SK Hynix Inc. Three-dimensional (3d) semiconductor device
CN106469734A (zh) * 2015-08-11 2017-03-01 旺宏电子股份有限公司 存储器元件及其制作方法
US20170213845A1 (en) * 2016-01-27 2017-07-27 Kabushiki Kaisha Toshiba Semiconductor memory device having pillars on a peripheral region and method of manufacturing the same
JP2017139375A (ja) * 2016-02-04 2017-08-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111819691A (zh) * 2020-05-25 2020-10-23 长江存储科技有限责任公司 存储器件及其形成方法
US11183575B1 (en) 2020-05-25 2021-11-23 Yangtze Memory Technologies Co., Ltd. Memory device and method for forming the same
US11699732B2 (en) 2020-05-25 2023-07-11 Yangtze Memory Technologies Co., Ltd. Method for forming memory device comprising bottom-select-gate structure
US11749737B2 (en) 2020-05-25 2023-09-05 Yangtze Memory Technologies Co., Ltd. Memory device with bottom-select-gate structure and method for forming the same

Also Published As

Publication number Publication date
CN107731842B (zh) 2019-01-29

Similar Documents

Publication Publication Date Title
CN107731846B (zh) 提高沟道通孔均一性的三维存储器形成方法
CN103843114B (zh) 利用多个关键尺寸的侧壁图像转移
CN104241204B (zh) 3d nand闪存的形成方法
US20160365311A1 (en) Method of manufacturing semiconductor devices with combined array and periphery patterning in self-aligned double patterning
TWI232496B (en) Integrated circuits with air gaps and method of making same
CN107658224B (zh) 三维存储器的台阶结构及其形成方法
CN107731824B (zh) 一种3d nand闪存的制作方法
CN107731842A (zh) 一种提高底部选择栅极下氧化物厚度均一性的方法
TW201232645A (en) Method for forming stair-step structures
CN107833889A (zh) 3d nand闪存的台阶接触孔的构建方法
CN107731830B (zh) 一种提高深度一致性的多晶硅插塞形成方法
CN107968094A (zh) 一种用于3d nand闪存的台阶结构成形工艺
CN110223983B (zh) 台阶结构的制作方法
CN107658308A (zh) 一种顶层选择栅切线的光刻‑刻蚀工艺方法
CN106409833A (zh) 嵌入式闪存的隔离方法和制备方法
CN104779154B (zh) 3d闪存沟道的制造方法
CN107768375B (zh) 一种分裂栅的栅极形成方法
CN107731832B (zh) 一种顶层选择栅切线的刻蚀工艺方法
CN104517849B (zh) 快闪存储器的形成方法
CN104465489B (zh) 半导体器件及其形成方法
CN111129021B (zh) 一种NOR Flash栅极多晶硅工艺方法
CN103066025B (zh) 分离栅闪存之顶部源线耦合的方法
CN109524406A (zh) 一种嵌入式闪存结构的形成方法
CN106384715B (zh) 浮栅的制备方法
TWI331377B (en) Method for fabricating flash memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant