CN107731768B - 一种igbt模块封装结构 - Google Patents

一种igbt模块封装结构 Download PDF

Info

Publication number
CN107731768B
CN107731768B CN201710806890.9A CN201710806890A CN107731768B CN 107731768 B CN107731768 B CN 107731768B CN 201710806890 A CN201710806890 A CN 201710806890A CN 107731768 B CN107731768 B CN 107731768B
Authority
CN
China
Prior art keywords
bus
emitter
terminal
collector
igbt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710806890.9A
Other languages
English (en)
Other versions
CN107731768A (zh
Inventor
唐新灵
李现兵
张朋
张喆
吴鹏飞
武伟
林仲康
石浩
田丽纷
王亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Global Energy Interconnection Research Institute
Original Assignee
Global Energy Interconnection Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Global Energy Interconnection Research Institute filed Critical Global Energy Interconnection Research Institute
Priority to CN201710806890.9A priority Critical patent/CN107731768B/zh
Publication of CN107731768A publication Critical patent/CN107731768A/zh
Application granted granted Critical
Publication of CN107731768B publication Critical patent/CN107731768B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Abstract

本发明涉及大功率IGBT模块封装技术领域，具体涉及一种IGBT模块封装结构，包括绝缘基板；至少两个IGBT芯片并联支路组，设于所述绝缘基板上；至少两个发射极汇流结构，与所述IGBT芯片并联支路组一一对应地设置于所述绝缘基板上，且多个所述发射极汇流结构之间相互绝缘，每个所述IGBT芯片并联支路组的发射极与其对应的所述发射极汇流结构电气连接；发射极端子母线，设于所述绝缘基板上，与每个所述发射极汇流结构电气连接。本发明提供的IGBT模块封装结构，能够有效抑制关断时刻高频拖尾振荡。

Description

一种IGBT模块封装结构
技术领域
本发明涉及大功率IGBT模块封装技术领域，具体涉及一种IGBT模块封装结构。
背景技术
绝缘栅双极型晶体管，是由BJT和MOS组成的复合全控型电压驱动式功率半导体器件，兼有MOSFET的高输入阻抗和GTR的低导通压降两方面的优点。GTR饱和压降低，载流密度大，但驱动电流较大；MOSFET驱动功率很小，开关速度快，但导通压降大，载流密度小，IGBT综合了以上两种器件的优点，驱动功率小而饱和压降低。
然而，由于双极型器件内部关断时，过剩载流子穿过空间电荷区引起的空间电荷效应，使得焊接式IGBT模块在关断拖尾过程中会出现高频振荡现象，该拖尾振荡尤其容易发生在并联回路杂散电感低的模块内部，并且焊接式IGBT模块内部的复杂结构也不利于其内部芯片并联回路杂散电感的调节，在IGBT模块不断受到更高功率要求的挑战，面临进一步扩大并联规模的趋势下，解决此问题意义重大。
发明内容
因此，本发明要解决的技术问题在于克服现有技术中IGBT模块内部杂散电感低、容易发生高频拖尾振荡的缺陷，从而提供一种能够有效抑制关断时刻高频拖尾振荡的IGBT模块封装结构。
本发明采用的技术方案如下：
一种IGBT模块封装结构，包括：绝缘基板；至少两个IGBT芯片并联支路组，设于所述绝缘基板上；至少两个发射极汇流结构，与所述IGBT芯片并联支路组一一对应地设置于所述绝缘基板上，且多个所述发射极汇流结构之间相互绝缘，每个所述IGBT芯片并联支路组的发射极与其对应的所述发射极汇流结构电气连接；发射极端子母线，设于所述绝缘基板上，与每个所述发射极汇流结构电气连接。
所述发射极端子母线包括第一导体支架，适于与外侧电路电气连接的第一外接端子，以及多个第一内接端子，每个所述第一内接端子与其对应的所述发射极汇流结构电气连接，所述第一导体支架包括主干部，以及由所述主干部分支形成的若干分支部，所述第一外接端子连接在所述主干部上，所述第一内接端子对应连接在所述分支部上。
所述第一外接端子至各个所述第一内接端子之间的电流流经路径的长度一致。
每一所述第一内接端子至所述第一外接端子之间的电流流经路径的长度大于所述第一内接端子与所述第一外接端子之间的直线距离。
所述绝缘基板上还设有与所述IGBT芯片并联支路组一一对应设置的多个集电极汇流结构，每个所述IGBT芯片并联支路组的集电极与其对应的所述集电极汇流结构电气连接；所述绝缘基板上还设有集电极端子母线，所述集电极端子母线与每个所述集电极汇流结构电气连接。
所述集电极端子母线包括第二导体支架，适于与外侧电路电气连接的第二外接端子，以及多个第二内接端子，每个所述第二内接端子与其对应的所述集电极汇流结构电气连接,所述第二导体支架包括主干部，以及由所述主干部分支形成的若干分支部，所述第二外接端子连接在所述主干部上，所述第二内接端子对应连接在所述分支部上。
所述第二导体支架与第一导体支架相互绝缘的层叠设置。
所述IGBT模块封装结构设置有两个IGBT芯片并联支路组，对应设置有两个发射极汇流结构和两个集电极汇流结构；两个所述集电极汇流结构间隔设置于所述绝缘基板上，两个所述发射极汇流结构相互间隔地设置于两个所述集电极汇流结构之间。
所述发射极端子母线具有两个所述第一内接端子，所述第一导体支架呈回形针状，回形针的一侧直线部形成所述主干部，两个弯曲部分别形成所述分支部，两个所述第一内接端子分别连接于两个弯曲部的端部，和/或所述集电极端子母线具有两个所述第二内接端子，所述第二导体支架呈回形针状，两个所述第二内接端子分别连接于回形针的两端。
还包括与IGBT芯片并联支路组一一对应设置的FRD芯片并联支路组，所述FDR芯片并联支路组的阳极与其对应的IGBT芯片并联支路组的发射极电气连接于同一个发射极汇流结构，和/或
所述FDR芯片并联支路组的阴极与其对应的IGBT芯片并联支路组的集电极电气连接于同一个集电极汇流结构。
所述集电极汇流结构和/或所述发射极汇流结构为汇流铜层，所述汇流铜层焊接或烧结于所述绝缘基板上。
所述绝缘基板为DBC基板。
本发明技术方案，具有如下优点：
1.本发明提供的IGBT模块封装结构，包括绝缘基板，以及设置于绝缘基板上的IGBT芯片并联支路组、发射极汇流结构和发射极端子母线，发射极汇流结构与IGBT芯片并联支路组一一对应地电气连接，每个发射极汇流结构分别与发射极端子母线电气连接，并且多个发射极汇流结构之间相互绝缘，每个IGBT芯片并联支路组的发射极都分别经过一个发射极汇流结构与发射极端子母线电气连接，使得各个IGBT芯片并联支路组之间的电流流经路径不能由一个IGBT芯片并联支路组经过发射极回流结构直接流至另一个IGBT芯片并联支路组，而是必须从一个IGBT芯片并联支路组经过与其对应的发射极汇流结构，经过发射极端子母线，再经过另一个发射极汇流结构，流至另一个IGBT芯片并联支路组，各个IGBT芯片并联支路组之间的电流流经路径的长度得以增加，各个IGBT芯片并联支路组之间的杂散电感相应增加，从而提高了固有芯片并联回路的谐振频率，使得拖尾振荡的起始电压远远高于实际工作电压，期间的实际应用工况下不产生高频振荡，进而抑制了高频拖尾振荡现象的发生。
2.本发明提供的IGBT模块封装结构，发射极端子母线包括第一导体支架，第一导体支架包括主干部，以及由主干部分支形成的若干分支部，主干部上连接有适于与外侧电路电气连接的第一外接端子，若干分支部上分别对应连接有第一内接端子，每个第一内接端子与其对应的发射极汇流结构电气连接，电流经第一外接端子进入，经过第一导体支架、第一内接端子、对应的发射极汇流结构流至对应的IGBT芯片并联支路组，实现与外侧电路的电气连接，第一导体支架的形状可以任意设置，适于封装结构的各类需求。
3.本发明提供的IGBT模块封装结构，第一外接端子至各个第一内接端子之间的电流流经路径的长度一致，有利于电路稳定性；可以通过设计第一导体支架的形状，使得每一第一内接端子至第一外接端子之间的电流流经路径的长度大于第一内接端子与第一外接端子之间的直线距离，有利于进一步增加各个IGBT芯片并联支路组之间的电流流经路径的长度，增加各个IGBT芯片并联支路组之间的杂散电感，进而抑制了高频拖尾振荡。
4.本发明提供的IGBT模块封装结构，绝缘基板上还设有集电极端子母线，分别与集电极端子母线电气连接的多个集电极汇流结构，每个IGBT芯片并联支路组通过与其对应的集电极汇流结构与集电极端子母线电气连接，使得各个IGBT芯片并联支路组之间的电流流经路径为，从一个IGBT芯片并联支路组经过与其对应的集电极汇流结构，经过集电极端子母线，再经过另一个集电极汇流结构，流至另一个IGBT芯片并联支路组，各个IGBT芯片并联支路组之间的电流流经路径的长度得以增加，各个IGBT芯片并联支路组之间的杂散电感相应增加，起到抑制高频拖尾振荡的效果。
5.本发明提供的IGBT模块封装结构，第一导体支架与第二导体支架相互绝缘的层叠设置，有利于降低发射极端子母线与集电极端子母线之间的电磁耦合。
6.本发明提供的IGBT模块封装结构，第一导体支架和/或第二导体支架呈回形针状，回形针的弯曲部的端部分别连接有一个内接端子，回形针状的设计，使得内接端子至外接端子之间的电流流经路径因导体支架的弯折、绕制而大大增加，从而增加各个IGBT芯片并联支路组之间的杂散电感相应增加，起到抑制高频拖尾振荡的效果。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明的实施例一中提供的IGBT模块封装结构的立体结构示意图；
图2为图1所示的IGBT模块封装结构的爆炸试图；
图3为图1所示的IGBT模块封装结构的俯视图。
附图标记说明：
1-绝缘基板；2-IGBT芯片并联支路组；3-FRD芯片；4-发射极汇流铜层；5-集电极汇流铜层；6-发射极端子母线；7-第一导体支架；8-集电极端子母线；9-第二导体支架；10-栅极汇流铜层。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
实施例一
如图1-3所示，本实施例提供的IGBT模块封装结构，包括绝缘基板1，以及设置于绝缘基板1上的两个IGBT芯片并联支路组2、两个发射极汇流结构和发射极端子母线6，两个发射极汇流结构与两个IGBT芯片并联支路组2一一对应地电气连接，每个发射极汇流结构分别与发射极端子母线6电气连接，并且两个发射极汇流结构之间相互绝缘，每个IGBT芯片并联支路组2的发射极都分别经过一个发射极汇流结构与发射极端子母线6电气连接，使得各个IGBT芯片并联支路组2之间的电流流经路径不能由一个IGBT芯片并联支路组2经过发射极回流结构直接流至另一个IGBT芯片并联支路组2，而是必须从一个IGBT芯片并联支路组2经过与其对应的发射极汇流结构，经过发射极端子母线6，再经过另一个发射极汇流结构，流至另一个IGBT芯片并联支路组2，各个IGBT芯片并联支路组2之间的电流流经路径的长度得以增加，两个IGBT芯片并联支路组2之间的杂散电感相应增加，从而提高了固有芯片并联回路的谐振频率，使得拖尾振荡的起始电压远远高于实际工作电压，期间的实际应用工况下不产生高频振荡，进而抑制了高频拖尾振荡现象的发生。
发射极汇流结构与集电极汇流结构均为焊接于绝缘基板1上的汇流铜层，两个所述集电极汇流铜层5间隔地涂覆于绝缘基板1上，两个发射极汇流铜层4相互间隔地涂覆于两个所述集电极汇流铜层5之间，各个汇流铜层之间均间隔设置，以保证各个汇流铜层相互绝缘；每个IGBT芯片并联支路组2包括两个并联设置的IGBT芯片，以及两个分别与一个IGBT芯片串联的FRD芯片3，每个IGBT芯片串联的集电极和每个FRD芯片3的阴极焊接连接于集电极汇流铜层5上；每个IGBT芯片串联的发射极和每个FRD芯片3的阳极均通过键和线连接至与其邻近设置的发射极汇流铜层4上。
发射极端子母线6包括第一导体支架7，第一导体支架7包括主干部，以及由主干部分支形成的两个分支部，主干部上连接有适于与外侧电路电气连接的第一外接端子，两个分支部上分别对应连接有一个第一内接端子，每个第一内接端子与其对应的发射极汇流结构电气连接，所述第一导体支架7呈轴对称的回形针状，回形针的一侧直线部加宽形成主干部，与直线部连接的两个弯曲部形成两个分支部，两个第一内接端子分别连接于回形针的弯曲部的两端；集电极端子母线8的结构与发射极端子母线6结构类似，两者相互绝缘的层叠设置，为了避免相互干涉，集电极端子母线8的第一外接端子与发射极端子母线6的第二外接端子相互错位设置；集电极端子母线8与发射极端子母线6之间的距离以绝缘要求、外结构壳结构要求和汇流铜层的芯片分布为依据。
第一外接端子与第二外接端子背向绝缘基板1设置，第一内接端子与第二内接端子朝向绝缘基板1设置。
绝缘基板1为DBC基板。
绝缘基板1上还设有两个栅极汇流铜层10，分别与两个IGBT芯片并联支路组2电气连接。
作为实施例一的可替换实施方式，绝缘基板上设置有三个IGBT芯片并联支路组，对应设置有三个发射极汇流结构，三个集电极汇流结构。
作为实施例一的可替换实施方式，每个IGBT芯片并联支路组包括一个、三个或者更多的IGBT芯片。
作为实施例一的可替换实施方式，每个IGBT芯片并联支路组不设置FRD芯片。
作为实施例一的可替换实施方式，汇流铜层烧结附着于绝缘基板上。
作为实施例一的可替换实施方式，第一导体支架和/或第二导体支架的主干部呈直线段，分支部为连接于直线段两端的波浪段。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (12)

1.一种IGBT模块封装结构，其特征在于，包括：
绝缘基板(1)；
至少两个IGBT芯片并联支路组(2)，设于所述绝缘基板(1)上；
至少两个发射极汇流结构，与所述IGBT芯片并联支路组(2)一一对应地设置于所述绝缘基板(1)上，且多个所述发射极汇流结构之间相互绝缘，每个所述IGBT芯片并联支路组(2)的发射极与其对应的所述发射极汇流结构电气连接；
发射极端子母线(6)，设于所述绝缘基板(1)上，与每个所述发射极汇流结构电气连接。
2.根据权利要求1所述的IGBT模块封装结构，其特征在于，所述发射极端子母线(6)包括第一导体支架(7)，适于与外侧电路电气连接的第一外接端子，以及多个第一内接端子，每个所述第一内接端子与其对应的所述发射极汇流结构电气连接，所述第一导体支架(7)包括主干部，以及由所述主干部分支形成的若干分支部，所述第一外接端子连接在所述主干部上，所述第一内接端子对应连接在所述分支部上。
3.根据权利要求2所述的IGBT模块封装结构，其特征在于，所述第一外接端子至各个所述第一内接端子之间的电流流经路径的长度一致。
4.根据权利要求2或3所述的IGBT模块封装结构，其特征在于，每一所述第一内接端子至所述第一外接端子之间的电流流经路径的长度大于所述第一内接端子与所述第一外接端子之间的直线距离。
5.根据权利要求2所述的IGBT模块封装结构，其特征在于，所述绝缘基板(1)上还设有与所述IGBT芯片并联支路组(2)一一对应设置的多个集电极汇流结构，每个所述IGBT芯片并联支路组(2)的集电极与其对应的所述集电极汇流结构电气连接；所述绝缘基板(1)上还设有集电极端子母线(8)，所述集电极端子母线(8)与每个所述集电极汇流结构电气连接。
6.根据权利要求5所述的IGBT模块封装结构，其特征在于，所述集电极端子母线(8)包括第二导体支架(9)，适于与外侧电路电气连接的第二外接端子，以及多个第二内接端子，每个所述第二内接端子与其对应的所述集电极汇流结构电气连接,所述第二导体支架(9)包括主干部，以及由所述主干部分支形成的若干分支部，所述第二外接端子连接在所述主干部上，所述第二内接端子对应连接在所述分支部上。
7.根据权利要求6所述的IGBT模块封装结构，其特征在于，所述第二导体支架(9)与第一导体支架(7)相互绝缘的层叠设置。
8.根据权利要求6所述的IGBT模块封装结构，其特征在于，所述IGBT模块封装结构设置有两个IGBT芯片并联支路组(2)，对应设置有两个发射极汇流结构和两个集电极汇流结构；两个所述集电极汇流结构间隔设置于所述绝缘基板(1)上，两个所述发射极汇流结构相互间隔地设置于两个所述集电极汇流结构之间。
9.根据权利要求8所述的IGBT模块封装结构，其特征在于，所述发射极端子母线(6)具有两个所述第一内接端子，所述第一导体支架(7)呈回形针状，回形针的一侧直线部形成所述主干部，两个弯曲部分别形成所述分支部，两个所述第一内接端子分别连接于两个弯曲部的端部，和/或
所述集电极端子母线(8)具有两个所述第二内接端子，所述第二导体支架(9)呈回形针状，两个所述第二内接端子分别连接于回形针的两端。
10.根据权利要求5-9中任一项所述的IGBT模块封装结构，其特征在于，还包括与IGBT芯片并联支路组(2)一一对应设置的FRD芯片(3)并联支路组，所述FRD芯片并联支路组的阳极与其对应的IGBT芯片并联支路组(2)的发射极电气连接于同一个发射极汇流结构，和/或
所述FRD 芯片并联支路组的阴极与其对应的IGBT芯片并联支路组(2)的集电极电气连接于同一个集电极汇流结构。
11.根据权利要求5-9中任一项所述的IGBT模块封装结构，其特征在于，所述集电极汇流结构和/或所述发射极汇流结构为汇流铜层，所述汇流铜层焊接或烧结于所述绝缘基板(1)上。
12.根据权利要求5-9中任一项所述的IGBT模块封装结构，其特征在于，所述绝缘基板(1)为DBC基板。
CN201710806890.9A 2017-09-08 2017-09-08 一种igbt模块封装结构 Active CN107731768B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710806890.9A CN107731768B (zh) 2017-09-08 2017-09-08 一种igbt模块封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710806890.9A CN107731768B (zh) 2017-09-08 2017-09-08 一种igbt模块封装结构

Publications (2)

Publication Number Publication Date
CN107731768A CN107731768A (zh) 2018-02-23
CN107731768B true CN107731768B (zh) 2019-11-15

Family

ID=61205889

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710806890.9A Active CN107731768B (zh) 2017-09-08 2017-09-08 一种igbt模块封装结构

Country Status (1)

Country Link
CN (1) CN107731768B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103545282A (zh) * 2013-11-05 2014-01-29 株洲南车时代电气股份有限公司 绝缘栅双极晶闸管模块及电极功率端子
CN103594449A (zh) * 2013-11-19 2014-02-19 西安永电电气有限责任公司 一种igbt模块的电路板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014102018B3 (de) * 2014-02-18 2015-02-19 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit niederinduktiv ausgestalteten modulinternen Last- und Hilfsverbindungseinrichtungen

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103545282A (zh) * 2013-11-05 2014-01-29 株洲南车时代电气股份有限公司 绝缘栅双极晶闸管模块及电极功率端子
CN103594449A (zh) * 2013-11-19 2014-02-19 西安永电电气有限责任公司 一种igbt模块的电路板

Also Published As

Publication number Publication date
CN107731768A (zh) 2018-02-23

Similar Documents

Publication Publication Date Title
CN106026692B (zh) 半导体模块、电力变换装置以及半导体模块的制造方法
CN103051312B (zh) 低阻抗栅极控制方法和设备
EP2884650B1 (en) Power module comprising two elements, and three-level power conversion device using same
CN203165891U (zh) 半导体模块
CN107155372A (zh) 半桥功率半导体模块及其制造方法
CN208739041U (zh) 一种氮化镓芯片的三相全桥电路及智能功率模块
CN105325066A (zh) 功率模块、具有功率模块的驱动装置和整流器
JP2019017112A (ja) パワー回路
CN115440713A (zh) 一种功率模块
CN107369666A (zh) 一种半桥模块和封装方法
CN110071079A (zh) 一种功率器件封装结构及其方法
CN107731768B (zh) 一种igbt模块封装结构
US11509234B2 (en) Power conversion apparatus
CN113066775A (zh) 一种绝缘栅双极型场效应管、组及功率变换器
CN110634817B (zh) 一种由igbt和mosfet构成的混合功率模块的封装结构
CN105827104B (zh) 电路装置
CN216354202U (zh) 功率器件
JP2012038803A (ja) パワーモジュール
CN209087837U (zh) 一种igbt模块
CN209880607U (zh) 一种新型半导体igbt模块组合
CN110634818B (zh) 一种由igbt和mosfet构成的混合功率模块的封装结构
CN109755229A (zh) 一种igbt模块
CN209216980U (zh) 一种npn型高压大电流超高功率晶体管
CN110149057A (zh) 一种三相全桥电路及智能功率模块
CN218887188U (zh) 电路结构为半桥的单管igbt

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant