CN107731258B - 具有读取阈值估计的存储器系统及其操作方法 - Google Patents

具有读取阈值估计的存储器系统及其操作方法 Download PDF

Info

Publication number
CN107731258B
CN107731258B CN201710681467.0A CN201710681467A CN107731258B CN 107731258 B CN107731258 B CN 107731258B CN 201710681467 A CN201710681467 A CN 201710681467A CN 107731258 B CN107731258 B CN 107731258B
Authority
CN
China
Prior art keywords
read
threshold
data
symmetric
asymmetric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710681467.0A
Other languages
English (en)
Other versions
CN107731258A (zh
Inventor
大卫·皮尼亚泰利
张帆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN107731258A publication Critical patent/CN107731258A/zh
Application granted granted Critical
Publication of CN107731258B publication Critical patent/CN107731258B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
    • G11C16/0458—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates comprising two or more independent floating gates which store independent data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提供一种存储器系统的设备及其操作方法，该存储器系统的设备包括：多个存储器装置；以及控制器，其联接到多个存储器装置，其中控制器被配置成：至少利用初始读取阈值执行对称OVS读取，并且创建对称读取结果；至少利用初始读取阈值执行非对称OVS读取，并且创建非对称读取结果；至少根据对称读取结果和非对称读取结果调整初始读取阈值，并且创建最佳读取阈值；以及利用最佳读取阈值执行数据恢复进程。

Description

具有读取阈值估计的存储器系统及其操作方法
相关申请的交叉引用
本申请要求于2016年8月10日提交的申请号为62/373,242的美国临时申请的权益，其全部内容通过引用并入本文。
技术领域
本公开的示例性实施例涉及一种存储器系统及其操作方法。
背景技术
在NAND闪速存储系统中，读取参考电压被用于将NAND闪速存储器单元的可能阈值电压范围划分成几个窗口。逻辑值被指定给窗口中的每一个。单元的逻辑值由单元的阈值电压所在的电压窗口确定。例如，对于单层单元(SLC)，需要一个读取参考电压。当单元的阈值电压小于指定的读取参考电压时，单元的逻辑值被设置为“1”；否则，单元的逻辑值被设置为“0”。对于多层单元(MLC)，使用三个读取参考电压。对于三层单元(TLC)装置，存在七个读取参考电压。
由于诸如相邻单元的编程和读取操作、编程/擦除周期的数量和保持时间的各种原因，单元的阈值电压可能与其预期值不同。因此，具有预期值的单元的阈值电压可能偏移到具有不同逻辑值的另一电压窗口。在该情况下，当单元被读取时，错误逻辑值被给出并且该错误将在原始位错误率(RBER)测量中被计数。最佳读取参考电压可以实现最小的RBER。
目前，存在用于错误校正控制方案的两种类型的算法，即硬解码算法和软解码算法。对于硬解码算法，使用表示输入信息为“0”或“1”的硬信息。然而，软信息被用于软解码算法，该软信息不仅告知解码器输入信息是“0”还是“1”，而且向解码器提供输入信息为“0”或“1”的可能性。通常，如果提供软信息，则软解码算法比硬解码算法提供更好的错误校正性能。在NAND闪速存储系统中，错误校正控制方案将首先尝试硬解码。当硬解码失败时，将使用软解码算法。
因此，仍然需要用于读取阈值估计和调整的存储器系统及其操作方法。
发明内容
本公开的实施例涉及一种存储器系统及其能够定位该存储器系统的最佳读取参考电压的操作方法。
根据本发明的实施例，提供一种存储器系统的操作方法，其包括：至少利用初始读取阈值执行对称OVS读取，并且创建对称读取结果；至少利用初始读取阈值执行非对称OVS读取，并且创建非对称读取结果；至少根据对称读取结果和非对称读取结果调整初始读取阈值，并且创建最佳读取阈值；以及利用最佳读取阈值执行数据恢复进程。
根据本发明的实施例，提供一种包括存储器系统的存储器系统的设备及其操作方法，该存储器系统的设备包括：多个存储器装置；以及控制器，其联接到多个存储器装置，其中控制器被配置成：至少利用初始读取阈值执行对称OVS读取，并且创建对称读取结果；至少利用初始读取阈值执行非对称OVS读取，并且创建非对称读取结果；至少根据对称读取结果和非对称读取结果调整初始读取阈值，并且创建最佳读取阈值；以及利用最佳读取阈值执行数据恢复进程。
根据本发明的实施例，提供一种存储器系统，其包括：处理器；有形计算机可读存储介质，其联接到处理器，嵌入由处理器执行的非暂时性计算机编程产品，包括计算机指令，该计算机指令被配置成：至少利用初始读取阈值执行对称OVS读取，并且创建对称读取结果；至少利用初始读取阈值执行非对称OVS读取，并且创建非对称读取结果；至少根据对称读取结果和非对称读取结果调整初始读取阈值，并且创建最佳读取阈值；以及利用最佳读取阈值执行数据恢复进程。
附图说明
通过参照附图的以下具体实施方式，本发明的以上和其它特征及优点对于本发明所属领域的技术人员将变得更加显而易见，其中：
图1是示意性地示出根据本发明的实施例的存储器系统的框图；
图2是示出根据本发明的实施例的存储器系统的框图；
图3是示出根据本发明的实施例的存储器装置的存储块的电路图；
图4是示出根据本发明的实施例的存储器系统的NAND对称OVS读取定义的图；
图5是示出根据本发明的实施例的存储器系统的NAND非对称OVS读取定义的图；
图6是示出根据本发明的实施例的存储器系统的最佳阈值估计的图；以及
图7是示出根据本发明的另一实施例的存储器系统的最佳阈值估计方法的流程图。
具体实施方式
以下将参照附图更详细地描述各个实施例。然而，本发明可以以不同的形式实施并且不应被解释为限于本文阐述的实施例。相反，提供这些实施例使得本公开将是彻底且完全的，并且将向本领域技术人员完全传达本发明的范围。在整个公开中，相同的附图标记在整个本发明的各个附图和实施例中表示相同的部件。
本发明可以以各种方式实施，其包括作为进程；设备；系统；物质的组成；呈现在计算机可读存储介质上的计算机编程产品；和/或处理器，诸如适于执行存储在联接到处理器的存储器上和/或由联接到处理器的存储器提供的指令的处理器。在本说明书中，这些实施方式或本发明可以采取的任何其它方式可以被称为技术。通常，公开的进程的步骤的顺序可以在本发明的范围内改变。除非另有说明，否则诸如被描述为适于执行任务的处理器或存储器的部件可以被实施为暂时适于在给定时间执行任务的一般部件或被制造为执行任务的特定部件。如本文使用的，术语“处理器”是指适于处理诸如计算机编程指令的数据的一个或多个装置、电路和/或处理内核。
以下连同说明本发明的原理的附图一起提供对本发明的一个或多个实施例的详细描述。结合这些实施例描述本发明，但是本发明不限于任何实施例。本发明的范围仅由权利要求限制，并且本发明包括许多替代方案、变型和等同物。为了提供对本发明的透彻理解，在以下描述中阐述许多具体细节。为了示例的目的提供这些细节，并且在没有这些具体细节中的一些或全部的情况下，根据权利要求可以实现本发明。为了清楚的目的，与本发明相关的技术领域中已知的技术材料未被详细描述，使得本发明不会被造成不必要地模糊。
在NAND闪速存储器中，信息由单元层存储。通过比较读取阈值与单元电压来执行读取。如果单元电压高于读取阈值，则读取“0”作为读取结果，否则读取“1”作为读取结果。诸如使用每个单元3位电荷分布来对用户数据编码的TLC装置的如今最新的NAND产品使得正确设置七种不同读取阈值尤为重要。当读取阈值未被正确设置并且不可校正的ECC错误(UECC)被创建时，可能发生性能下降。
在典型的SSD中，按照被称为读取重试的过程，这导致几个额外读取，以在尝试正确(硬)解码错误数据时执行盲目(概率)阈值调整。这些错误的延迟可能增加6到10次，导致性能下降。由于3D TLC NAND具有多个阈值偏移场景，因此这种降级不限于寿命终止(EOL)条件。相反，这些错误将困扰相对较新的SSD，因此需要一种方法来适当地估计NAND分布偏移，使得可以获得正确的读取阈值。传统地，在用于执行有条件的计数和存储“辅助读取”数据的额外的专用硬件和内部存储器阵列方面，并且还在用于获得辅助读取缓冲器的额外的NAND读取开销以及用于估计NAND单元电荷分布的形状和交叉位置的多个“限幅(slicing)”读取方面，该进程是昂贵的。
在本公开的实施例中，提出一种用于评估给定读取阈值设置并且确定更好阈值的有效方法。该方法有助于缓解大量额外的NAND读取和从NAND阵列到控制器的数据传输，并简化实施该进程所需的SoC逻辑。因而，在NAND的整个寿命期间，SSD性能被保持。
图1是示意性地示出根据本发明的实施例的存储器系统10的框图。参照图1，存储器系统10可以包括存储器控制器100和半导体存储器装置200。存储器控制器100可以控制半导体存储器装置200的全部操作。
半导体存储器装置200可以在存储器控制器100的控制下执行一个或多个擦除操作、编程操作和读取操作。半导体存储器装置200可以通过输入/输出线路接收命令CMD、地址ADDR和数据DATA。半导体存储器装置200可以通过电源线路接收电源PWR并且通过控制线路接收控制信号CTRL。控制信号可以包括命令锁存使能(CLE)信号、地址锁存使能(ALE)信号、芯片使能(CE)信号、写入使能(WE)信号、读取使能(RE)信号等。
存储器控制器100和半导体存储器装置200可以被集成在单个半导体装置中。例如，存储器控制器100和半导体存储器装置200可以被集成在诸如固态驱动器(SSD)的单个半导体装置中。固态驱动器可以包括用于在其中存储数据的存储装置。当在SSD中使用半导体存储器系统10时，联接到存储器系统10的主机(未示出)的操作速度可显著提高。
存储器控制器100和半导体存储器装置200可以被集成在诸如存储卡的单个半导体装置中。例如，存储器控制器100和半导体存储器装置200可以被集成在单个半导体装置中以配置诸如以下的存储卡：个人计算机存储卡国际协会(PCMCIA)的PC卡、标准闪存(CF)卡、智能媒体(SM)卡、记忆棒、多媒体卡(MMC)、尺寸减小的多媒体卡(RS-MMC)、微型尺寸版本的MMC(微型MMC)、安全数字(SD)卡、迷你安全数字(迷你SD)卡、微型安全数字(微型SD)卡、安全数字高容量(SDHC)和通用闪存(UFS)。
再如，存储器系统10可以被设置为包括诸如以下的电子装置的各种元件中的其中一种：计算机、超移动PC(UMPC)、工作站、上网本计算机、个人数字助理(PDA)、便携式计算机、网络平板PC、无线电话、移动电话、智能电话、电子书阅读器、便携式多媒体播放器(PMP)、便携式游戏装置、导航装置、黑盒、数码相机、数字多媒体广播(DMB)播放器、三维(3D)电视、智能电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、数据中心的存储装置、能够在无线环境中接收和传输信息的装置、家庭网络的电子装置中的一个、计算机网络的电子装置中的一个、远程信息处理网络的电子装置中的一个、射频识别(RFID)装置或计算系统的元件装置。
图2是示出根据本发明的实施例的存储器系统的详细框图。例如，图2的存储器系统可以描绘图1所示的存储器系统10。
参照图2，存储器系统10可以包括存储器控制器100和半导体存储器装置200。存储器系统10可以响应于来自主机装置的请求而操作，并且特别地，存储待由主机装置访问的数据。
主机装置可以由各种电子装置中的任意一种来实施。在一些实施例中，主机装置可以包括诸如以下的电子装置：台式计算机、工作站、三维(3D)电视、智能电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器和数字视频播放器。在一些实施例中，主机装置可以包括诸如以下的便携式电子装置：移动电话、智能电话、电子书、MP3播放器、便携式多媒体播放器(PMP)和便携式游戏机。
存储器装置200可以存储待由主机装置访问的数据。
存储器装置200可以利用诸如动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)的易失性存储器装置或诸如只读存储器(ROM)、掩膜ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、铁电随机存取存储器(FRAM)、相变RAM(PRAM)、磁阻RAM(MRAM)和电阻式RAM(RRAM)的非易失性存储器装置来实施。
控制器100可以控制数据在存储器装置200中的存储。例如，控制器100可以响应于来自主机装置的请求来控制存储器装置200。控制器100可以将从存储器装置200读取的数据提供给主机装置，并且将从主机装置提供的数据存储到存储器装置200中。
控制器100可以包括通过总线160联接的存储单元110、控制单元120、错误校正码(ECC)单元130、主机接口140和存储器接口150。
存储单元110可以用作存储器系统10和控制器100的工作存储器，并且存储用于驱动存储器系统10和控制器100的数据。当控制器100控制存储器装置200的操作时，存储单元110可以存储由控制器100和存储器装置200用于诸如读取操作、写入操作、编程操作和擦除操作的操作的数据。
存储单元110可以利用易失性存储器来实施。存储单元110可以利用静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)来实施。如上所述，存储单元110可以将主机装置使用的数据存储在存储器装置200中以用于读取操作和写入操作。为了存储数据，存储单元110可以包括编程存储器、数据存储器、写入缓冲器、读取缓冲器、映射缓冲器等。
控制单元120可以控制存储器系统10的一般操作，并且可以响应于来自主机装置的写入请求或读取请求控制用于存储器装置200的写入操作或读取操作。控制单元120可以驱动被称为闪存转换层(FTL)的固件来控制存储器系统10的一般操作。例如，FTL可以执行诸如逻辑到物理(L2P)映射、磨损均衡、垃圾收集和坏块处理的操作。L2P映射被称为逻辑块寻址(LBA)。
ECC单元130可以检测并校正在读取操作期间从存储器装置200读取的数据中的错误。当错误位的数量大于或等于可校正错误位的阈值数量时，ECC单元130可不校正错误位，并且可以输出指示校正错误位失败的错误校正失败信号。
在一些实施例中，ECC单元130可以基于诸如以下的编码调制执行错误校正操作：低密度奇偶校验(LDPC)码、博斯-查德胡里-霍昆格姆(Bose-Chaudhuri-Hocquenghem，BCH)码、涡轮码、涡轮乘积码(TPC)、里德-所罗门(Reed-Solomon，RS)码、卷积码、递归系统码(RSC)、格形编码调制(TCM)、分组编码调制(BCM)等。ECC单元130可以包括用于错误校正操作的所有电路、系统或装置。
主机接口140可以通过诸如以下的各种接口协议中的一种或多种与主机装置通信：通用串行总线(USB)、多媒体卡(MMC)、高速外围组件互连(PCI-E)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、增强型小型磁盘接口(ESDI)和集成驱动电路(IDE)。
存储器接口150可以提供控制器100和存储器装置200之间的接口以允许控制器100响应于来自主机装置的请求来控制存储器装置200。存储器接口150可以在CPU 120的控制下生成用于存储器装置200的控制信号并且处理数据。当存储器装置200是诸如NAND闪速存储器的闪速存储器时，存储器接口150可以在CPU 120的控制下生成用于存储器的控制信号并且处理数据。
存储器装置200可以包括存储器单元阵列210、控制电路220、电压生成电路230、行解码器240、页面缓冲器250、列解码器260和输入/输出电路270。存储器单元阵列210可以包括多个存储块211，并且可以在其中存储数据。电压生成电路230、行解码器240、页面缓冲器250、列解码器260和输入/输出电路270形成用于存储器单元阵列210的外围电路。外围电路可以执行存储器单元阵列210的编程操作、读取操作或擦除操作。控制电路220可以控制外围电路。
电压生成电路230可以生成具有各种电平的操作电压。例如，在擦除操作中，电压生成电路230可以生成诸如擦除电压和通过电压的具有各种电平的操作电压。
行解码器240可以连接到电压生成电路230和多个存储块211。行解码器240可以响应于由控制电路220生成的行地址RADD在多个存储块211中选择至少一个存储块，并且将从电压生成电路230供给的操作电压传输到在多个存储块211中选择的存储块。
页面缓冲器250通过位线BL(未示出)连接到存储器单元阵列210。响应于由控制电路220生成的页面缓冲器控制信号，页面缓冲器250可以利用正电压对位线BL预充电，在编程操作和读取操作中将数据传输到选择的存储块/从选择的存储块接收数据，或临时存储传输的数据。列解码器260可以将数据传输到页面缓冲器250/从页面缓冲器250接收数据，或将数据传输到输入/输出电路270/从输入/输出电路270接收数据。
输入/输出电路270可以通过输入/输出电路270将从外部装置(例如，存储器控制器100)传输的命令和地址传输到控制电路220，将数据从外部装置传输到列解码器260，或将数据从列解码器260输出到外部装置。控制电路220可以响应于命令和地址来控制外围电路。
图3是示出根据本发明的实施例的半导体存储器装置的存储块的电路图。例如，图3的存储块可以是图2所示的存储器单元阵列210的存储块211。
参照图3，存储块211可以包括分别联接到位线BL0至BLm-1的多个单元串221。每个列的单元串可以包括一个或多个漏极选择晶体管DST和一个或多个源极选择晶体管SST。多个存储器单元或存储器单元晶体管可以串联联接在选择晶体管DST和SST之间。存储器单元MC0至MCn-1中的每一个可以由每个单元中存储多位的数据信息的多层单元(MLC)形成。单元串221可以分别电联接到相应的位线BL0至BLm-1。
在一些实施例中，存储块211可以包括NAND型闪速存储器单元。然而，存储块211不限于NAND闪速存储器，而是可以包括NOR型闪速存储器、其中组合两种或更多种存储器单元的混合闪速存储器或其中控制器内嵌于存储器芯片内的1-NAND闪速存储器。
在当前的SSD固件(FW)实施中，由于正确的读取阈值未被适当地设置在NAND装置中，并且实际上，可能不知道正确的阈值，因此可能发生UECC错误。当尝试读取重试时，使用的备用读取阈值设置基本上是形成良好的猜测的集合。不幸的是，随着3D TLC NAND不断发展，不同的读取重试设置(集合大小)的数量不断增加。目前，存在近十二个不同的读取重试位置。从系统角度来说，诸如通过参数设置和新的NAND读取命令来执行十二次额外的读取、解码并且再次尝试是不可接受的长延迟。
更有效的方法可以是直接评估当前阈值位置，校正阈值，然后执行单次额外的读取尝试来恢复硬数据。利用两个过采样NAND读取的组合不仅可以估计读取阈值错误的大小，而且另外地可以估计错误的方向(+/-)。通过这些结果，以及仅四个NAND读取延迟和单个解码延迟的等效成本，可以保持SSD的低延迟性能，同时满足所需的可靠性。
另外，在达到UECC可靠性条件之前，大多数SSD FW算法可以实施后台介质扫描操作，使得主动的数据恢复防止数据丢失。在这样的传统操作期间，遍及整个SSD的数据可以被系统地采样，并且通过ECC功能解码。虽然不存在UECC，但可校正的错误的一些数量可以由ECC解码器报告。在当前的后台介质扫描读取质量下降到消耗ECC错误校正能力的70％或更多的点时，数据可以被计划用于回收(强制GC)。该回收进程可以代表用户性能损失，不仅在瞬时延迟和吞吐量上，而且在持久性(longevity)上。然而，NAND数据可能实际上不需要回收，而是仅需要更好的阈值设置。切换到阈值评估的新方法可以允许主动选择更优选的读取阈值，使得当ECC校正能力的70％被消耗时，数据回收可以代表NAND耐久性的最节约的用法。
从NAND数据来说，最佳读取阈值可以取决于诸如擦除/写入(E/W)周期、字线(WL)指数、块温度、早期保留指示符和读取干扰等的几个参数。基于这些参数，可以通过事先测量NAND来准确地找出最佳读取阈值。在先前描述的方法中，可以使用聚类算法来处理这些不同的阈值选择，以最小化控制器读取阈值表的大小。然而，即使利用预先计算和参数优化，实时条件也可能在显著的范围内变化。因此，为了防止不必要的UECC处理，如果需要，可以定期检查这些优化表以验证和修改阈值设置，使得UECC和读取重试事件可以被大大减少。
为了理解本发明的实施例中公开的方法的益处，有必要描述可以有助于替换的方法。TLC NAND(实际上使用八层而不是三层来表示存储的数据)可能需要大量的处理开销来对可以从其选择优化的读取阈值的单元分布进行估计。由于每个阈值区域可能成为不同降级机制的牺牲品，因此阈值电压可能在相反的方向上偏移，因此重要的是清楚地估计每个相关联的交叉区域。
存储在TLC NAND单元中的组成最低有效位(LSB)页面、中心有效位(CSB)页面和最高有效位(MSB)页面均可以需要编号为V1至V7的七个读取阈值的不同子集，以在任何给定的NAND读取操作期间解码数据。为了该讨论的目的，假设LSB页面使用V3和V7，CSB页面使用V2、V4和V6，同时最后，MSB页面使用V1和V5。与需要单个阈值的简单SLC NAND不同，LSB TLC页面和MSB TLC页面使用两个不同的阈值。因此，对于每个存储的单元，LSB TLC页面和MSBTLC页面可能需要额外的辅助读取来分离需要哪个阈值来解码“1”和“0”状态。CSB TLC页面需要三个阈值，并且因此需要两个辅助读取。
每个辅助读取可以是粗糙的硬限幅以在总体意义上确定从其定义每个位单元的允许的分布空间的区域。使用该信息，可以理解用于从NAND页面读取的位的总数的关键解码阈值用途。由于估计分布的形式使用一种计数同时使用遍及不同区域的8至10个阈值电压的范围(sweep)的技术，因此该方法实质上可能需要十二个不同的NAND tRD周期以刚好来估计阈值。除了原始的UECC读取外，至少再一次读取可能仍然被需要以解码数据，并且可能导致读取延迟接近2ms。显然，使用该方法主动估计和调整读取阈值是不可能的。
除了正常的页面读取外，NAND装置可以支持被称为过采样(OVS)读取的有用功能。OVS读取可以导致到控制器的两次数据传输。OVS读取可以利用当前阈值执行正常读取，其结果通常被称为“硬数据”，该“硬数据”可以首先被传输到控制器。NAND装置还可以在内部存储该数据并且然后继续执行两次额外的读取，其中每次读取使读取阈值在标称值以上和标称值以下改变编程量。来自两个后续读取中的每一个的数据可以与原始硬读取比较，以创建传输到控制器的第二数据缓冲器。第二数据缓冲器指示每个数据位将被认为具有低置信度的值，或者可能指示“擦除”位置，这被称为“擦除数据”。
图4是示出根据本发明的实施例的存储器系统的NAND对称OVS读取定义的图。如图4所示，读取分布可以彼此交叉，其中交叉点可以被定义为读取阈值Vth。
可以通过基本上三个值，即硬读取阈值Vth[k]，较低阈值偏移值Va[k]和较高阈值偏移值Vb[k]来表征OVS读取，其中k是表示读取的迭代次数的整数。
在OVS读取进程期间，对于迭代k，可以使用读取阈值Vth[k]进行第一次读取，可以使用阈值(Vt[k]-Va[k])进行第二次读取，可以使用阈值(Vt[k]+Vb[k])进行第三次读取。OVS读取可以包括对称OVS读取和非对称OVS读取。对于每个k，当Va[k]＝＝＝Vb[k]时，OVS读取为对称OVS读取，当Va[k]！＝Vb[k]时，OVS读取为非对称OVS读取。
如图4所示，在对称OVS读取中，读取阈值Vth位于偏移区域402的中心处，而较低阈值偏移值Va 404等于较高阈值偏移值Vb 406。根据存储器系统配置，存储器系统可以编程较低阈值偏移值Va 404和较高阈值移位值Vb 406。可以使用读取阈值Vth进行第一次读取，使得如果单元电压高于读取阈值Vth，则硬读取为‘1’，并且如果单元电压低于读取阈值Vth，则硬读取为‘0’。硬读取可以被传输到存储器控制器100，并且也可以被存储在内部。
可以使用在标称读取阈值Vth以上编程量的读取阈值和在标称读取阈值Vth以下编程量的读取阈值来进行两次额外的读取。可以使用比正常读取阈值Vth低Va的较低阈值Vth-Va来进行第二次读取。当单元电压高于较低阈值Vth-Va时，OVS读取为‘1’，并且当单元电压低于较低阈值Vth-Va时，OVS读取为‘0’。
可以使用比正常读取阈值Vth高Vb的较高阈值Vth+Vb来进行第三次读取。当单元电压高于较高阈值Vth+Vb时，OVS读取为‘1’，并且当单元电压低于较高阈值Vth+Vb时，OVS读取为‘0’。从偏移区域402中读取的单元值为‘0’，而从偏移区域402外读取的单元值为‘1’。偏移区域402的宽度等于Va+Vb，其中Va＝Vb。
来自诸如第二次读取和第三次读取的两个后续读取中的每一个的数据可以与原始硬读取比较，以创建传输到存储器控制器100的第二数据缓冲器。第二数据缓冲器指示对于每个数据位的可能被认为具有低置信度的值，或者可能指示“擦除”位置，这被称为“擦除数据”。
图5是示出根据本发明的实施例的存储器系统的NAND非对称OVS读取定义的图。如图5所示，读取分布可以彼此交叉，其中交叉点可以被定义为读取阈值Vth。
如图5所示，在非对称OVS读取中，读取阈值Vth在偏移区域502内，由较低阈值偏移值Va 504和较高阈值偏移值Vb 506限定，其中较低阈值偏移值Va 504不等于较高阈值移位值Vb 506。根据存储器系统配置，存储器系统可以编程较低阈值偏移值Va 504和较高阈值偏移值Vb 506。可以使用读取阈值Vth进行第一次读取，使得如果单元电压高于读取阈值Vth，则硬读取为‘1’，并且如果单元电压低于读取阈值Vth，则硬读取为‘0’。硬读取可以被传输到存储器控制器100，并且也可以被存储在内部。
可以使用在标称读取阈值Vth以上编程量的读取阈值和在标称读取阈值Vth以下编程量的读取阈值来进行两次额外的读取。可以使用比正常读取阈值Vth低Va的较低阈值Vth-Va来进行第二次读取。当单元电压高于较低阈值Vth-Va时，OVS读取为‘1’，并且当单元电压低于较低阈值Vth-Va时，OVS读取为‘0’。
可以使用比正常读取阈值Vth高Vb的较高阈值Vth+Vb来进行第三次读取。当单元电压高于较高阈值Vth+Vb时，OVS读取为‘1’，并且当单元电压低于较高阈值Vth+Vb时，OVS读取为‘0’。从偏移区域402中读取的单元值为0，而从偏移区域402外读取的单元值为1。偏移区域402的宽度等于Va+Vb，其中较低阈值偏移值Va不等于较高阈值偏移值Vb。
来自诸如第二次读取和第三次读取的两个后续读取中的每一个的数据可以与原始硬读取比较，以创建传输到存储器控制器100的第二数据缓冲器。第二数据缓冲器指示对于每个数据位的可能被认为具有低置信度的值，或者可能指示“擦除”位置，这被称为“擦除数据”。
图6是示出根据本发明的实施例的存储器系统的最佳阈值估计的图。图6示出包括平均MSB 602、平均CSB 604和平均LSB 606的感测曲线的示例，其中读取阈值偏移可以根据测量的感测值分别直接位于感测特征曲线上。感测曲线几乎是线性的而不是弯曲的，可以利用多种算法来使感测曲线线性化。
详细地，本发明的实施例中描述的阈值估计方法可如下。
1.使用被认为是最佳读取阈值的初始读取阈值Vth[k]以及Va[k]的预定值和Vb[k]的预定值来执行对称OVS读取，其中k是整数。根据Vth[k]读取的硬数据可以被存储在硬数据缓冲器中，根据Va[k]和Vb[k]读取的擦除数据可以被存储在擦除数据缓冲器中。
2.使用相同的读取阈值Vth[k]来执行非对称OVS读取，然而，Va[k]的值和Vb[k]的值被调整，诸如Va’[k]和Vb’[k]，以在诸如图4的偏移区域402的交叉区域中创建已知偏压。根据Vth[k]读取的硬数据可以被存储在硬数据缓冲器中，根据Va’[k]和Vb’[k]读取的擦除数据可以被存储在擦除数据缓冲器中。
3.使用两个硬数据缓冲器，执行原始1的计数，并且比较每个缓冲器的1的计数以估计作为硬数据缓冲器中的两个硬读取的1的计数之间的差的最佳阈值设置读取噪声。
4.使用两个擦除数据缓冲器，执行原始1的计数，并且比较非对称OVS读取和对称OVS读取(Asym-Sym)的擦除位的数量。该值，即擦除位的数量的差是阈值感测值，其在图6中以纵坐标标记。
其中，原始1的计数可以是在“1”状态中采样的数据位的计数，可以不需要辅助读取，并且可以只需要存储来保持计数。
5.将感测值分别与代表相对于感测值的LSB阈值偏移、CSB阈值偏移和MSB阈值偏移的特征曲线比较，并分别基于感测值估计阈值偏移。特征曲线根据实际的NAND分布数据预先计算。根据图6所示的特征曲线，可以分别根据感测值来确定阈值偏移。对于已知的感测值，对应点可以位于特征曲线上，特征曲线上对应点的x坐标可以被确定为阈值偏移或阈值错误。然后可以根据阈值偏移来估计和调整初始阈值。
在两个区域中可能需要阈值估计和调整。在第一区域中，可能发生UECC，并且可能需要利用UECC恢复算法为下一个硬解码迭代选择新的阈值。在第二区域中，后台阈值评估和调整以及优化读取阈值的数据库可能被需要以利用主动后台阈值估计和更新算法主动更新到当前实时状态。
UECC恢复算法可以描述如下。
1.执行第一对称OVS读取。
2.执行非对称OVS读取，并且创建感测值。
3.根据特征曲线从感测值估计阈值偏移。
4.使用基于感测值校正或调整的阈值来执行硬解码。
5.如果数据被成功恢复，则评估可校正的错误级别和可能的计划数据回收。如果数据未被恢复，则进行软解码。可校正的错误级别可以被定义为可以由ECC引擎校正的错误的最大数量。根据存储器系统配置，可以通过计算或仿真由ECC引擎确定可校正错误级别的值。
其中，上述两个OVS读取的延迟大约是线程时间tRD的3.2倍。
主动后台阈值估计和更新算法描述如下。
1.执行第一对称OVS读取。
2.ECC解码硬数据，并且记下校正的错误的数量。
3.保留从对称OVS读取保存的擦除数据。
4.执行非对称OVS读取。
5.基于对称OVS读取和非对称OVS读取计算阈值感测值。
6.评估可以被记录在诸如固件的存储器系统中的产生的错误计数、NAND状态(编程/擦除周期(PEC)、温度、读取干扰等)以及阈值感测值。
7.如果错误计数高于预期值并且阈值感测值指示阈值错误，使得阈值感测值非零，则按照感测值更新阈值。期望值可以预先确定，并且可以从可校正的错误级别保留一定余量。
如图6所示，当可以获得测量的感测值时，利用初始阈值Vth进行对称OVS读取和非对称OVS读取，如上所述。根据y坐标上的感测值，诸如特征点608的对应的特征点可以分别位于诸如平均MSB 602、平均CSB 604和平均LSB 606的对应的特征曲线上。特征点608的x坐标值可以相应地是阈值偏移或错误Ver 610。可以利用阈值错误Ver调整初始阈值Vth，诸如Vth+Ver，其中阈值错误Ver 610可以是正值或负值。因此，对于相同的测量感测值，图6中的特征曲线中的每一个可以分别具有各自的特征点和阈值错误Ver。对于MSB、CSB和LSB，阈值测量和调整可以不同。
本发明的实施例中提供的方法可以显著地减少UECC恢复延迟，诸如减少60％，并减少后台介质扫描操作的开销，诸如减少70％。由于实施成本与传统方法相比较低，因此功能的更多示例可以在SoC硬件中被实施，以进一步提高存储器系统的性能。
公开的用于估计读取阈值错误的简单、低成本、高效的方法可以用于保持存储器系统的性能，并使用3D TLC NAND延长SSD的寿命。该方法可以利用最小延迟显著地提高硬读取的有效NAND原始位错误率(rBER)。另外，当遇到UECC时，该方法可以大大减少低功率控制器的功耗。
图7是示出根据本发明的另一实施例的存储器系统的最佳阈值估计方法的流程图。该方法包括：在块702中，至少利用初始读取阈值执行对称OVS读取，并且创建对称读取结果；在块704中，至少利用初始读取阈值执行非对称OVS读取，并且创建非对称读取结果；在块706中，至少根据对称读取结果和非对称读取结果调整初始读取阈值，并且创建最佳读取阈值；以及在块708中，利用最佳读取阈值执行数据恢复进程。
因此，已经发现的是，本发明的存储器系统的架构为统一优化的加速架构提供重要和迄今未知且不可用的方案、能力和功能方面。所得到的方法、进程、设备、装置、产品和/或系统是直接的、合算的、不复杂的、高度通用和有效的，可以通过适应已知技术而令人惊奇地且不明显地实施，并且因此很容易适用于与传统制造方法或工艺和技术完全兼容的有效且经济地制造的集成电路封装系统。
本发明的另一个重要方面是其有价值地支持和服务于降低成本、简化系统和提高性能的历史趋势。因此，本发明的这些和其它有价值的方面将技术的状态进一步提高到至少下一个级别。
虽然已经结合具体的最佳模式描述了本发明，但是应当理解的是，根据前面的描述，许多替代方案、变型和变化对于本领域技术人员将是显而易见的。因此，本发明旨在涵盖落在所附权利要求的范围内的所有这样的可选方案、变型和变化。迄今为止在本文中阐述或在附图中示出的所有事项将以说明性和非限制性的意义来解释。

Claims (19)

1.一种存储器系统的操作方法，其包括：
至少利用初始读取阈值执行对称过采样读取，即对称OVS读取，并且创建对称读取结果；
至少利用所述初始读取阈值执行非对称OVS读取，并且创建非对称读取结果；
至少根据所述对称读取结果和所述非对称读取结果调整所述初始读取阈值，并且创建最佳读取阈值；以及
利用所述最佳读取阈值执行数据恢复进程。
2.根据权利要求1所述的方法，其中调整所述初始读取阈值包括根据所述对称读取结果和所述非对称读取结果生成阈值感测值，并且创建调整的读取阈值。
3.根据权利要求2所述的方法，其中调整所述初始读取阈值包括根据所述阈值感测值在特征曲线上定位阈值错误。
4.根据权利要求3所述的方法，其中调整所述初始读取阈值包括利用所述阈值错误调整所述初始读取阈值。
5.根据权利要求3所述的方法，其中在所述特征曲线上定位所述阈值错误包括在线性化特征曲线上定位所述阈值错误。
6.根据权利要求1所述的方法，其中执行对称OVS读取包括：
利用读取阈值执行硬数据读取，并且将硬数据存储在硬数据缓冲器中；以及
根据较高阈值和较低阈值执行擦除数据读取，并将擦除数据存储在擦除数据缓冲器中，其中所述读取阈值是所述较高阈值和所述较低阈值的中心。
7.根据权利要求1所述的方法，其中执行非对称OVS读取包括：
利用读取阈值执行硬数据读取，并且将硬数据存储在硬数据缓冲器中；以及
根据较高阈值和较低阈值执行擦除数据读取，并将擦除数据存储在擦除数据缓冲器中，其中所述读取阈值不是所述较高阈值和所述较低阈值的中心。
8.根据权利要求1所述的方法，其中调整所述初始读取阈值包括执行原始1的计数，比较1的计数结果，并且估计阈值错误，其中原始1的计数是在“1”状态中采样的数据位的计数。
9.根据权利要求1所述的方法，其进一步包括利用不可校正的错误校正码恢复算法即UECC恢复算法以及主动后台阈值估计和更新算法。
10.一种存储器系统，其包括：
处理器；
有形计算机可读存储介质，其联接到所述处理器，嵌入由所述处理器执行的非暂时性计算机编程产品，包括计算机指令，所述计算机指令被配置成：
至少利用初始读取阈值执行对称过采样读取，即对称OVS读取，并且创建对称读取结果；
至少利用所述初始读取阈值执行非对称OVS读取，并且创建非对称读取结果；
至少根据所述对称读取结果和所述非对称读取结果调整所述初始读取阈值，并且创建最佳读取阈值；以及
利用所述最佳读取阈值执行数据恢复进程。
11.一种存储器系统的设备，其包括：
多个存储器装置；以及
控制器，其联接到所述多个存储器装置，其中所述控制器被配置成：
至少利用初始读取阈值执行对称过采样读取，即对称OVS读取，并且创建对称读取结果；
至少利用所述初始读取阈值执行非对称OVS读取，并且创建非对称读取结果；
至少根据所述对称读取结果和所述非对称读取结果调整所述初始读取阈值，并且创建最佳读取阈值；以及
利用所述最佳读取阈值执行数据恢复进程。
12.根据权利要求11所述的设备，其中所述控制器进一步被配置成根据所述对称读取结果和所述非对称读取结果生成阈值感测值，并且创建调整的读取阈值。
13.根据权利要求12所述的设备，其中所述控制器进一步被配置成根据所述阈值感测值在特征曲线上定位阈值错误。
14.根据权利要求13所述的设备，其中所述控制器进一步被配置成利用所述阈值错误调整所述初始读取阈值。
15.根据权利要求13所述的设备，其中所述控制器进一步被配置成在线性化特征曲线上定位所述阈值错误。
16.根据权利要求11所述的设备，其中所述控制器进一步被配置成：
利用读取阈值执行硬数据读取，并且将硬数据存储在硬数据缓冲器中；以及
根据较高阈值和较低阈值执行擦除数据读取，并将擦除数据存储在擦除数据缓冲器中，其中所述读取阈值是所述较高阈值和所述较低阈值的中心。
17.根据权利要求11所述的设备，其中所述控制器进一步被配置成：
利用读取阈值执行硬数据读取，并且将硬数据存储在硬数据缓冲器中；以及
根据较高阈值和较低阈值执行擦除数据读取，并将擦除数据存储在擦除数据缓冲器中，其中所述读取阈值不是所述较高阈值和所述较低阈值的中心。
18.根据权利要求11所述的设备，其中所述控制器进一步被配置成执行原始1的计数，比较1的计数结果，并且估计阈值错误，其中原始1的计数是在“1”状态中采样的数据位的计数。
19.根据权利要求11所述的设备，所述控制器进一步被配置成利用不可校正的错误校正码恢复算法即UECC恢复算法以及主动后台阈值估计和更新算法。
CN201710681467.0A 2016-08-10 2017-08-10 具有读取阈值估计的存储器系统及其操作方法 Active CN107731258B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662373242P 2016-08-10 2016-08-10
US62/373,242 2016-08-10

Publications (2)

Publication Number Publication Date
CN107731258A CN107731258A (zh) 2018-02-23
CN107731258B true CN107731258B (zh) 2020-12-25

Family

ID=61159329

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710681467.0A Active CN107731258B (zh) 2016-08-10 2017-08-10 具有读取阈值估计的存储器系统及其操作方法

Country Status (2)

Country Link
US (1) US10043575B2 (zh)
CN (1) CN107731258B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10248501B2 (en) * 2016-10-18 2019-04-02 SK Hynix Inc. Data storage apparatus and operation method thereof
CN110751974A (zh) * 2018-07-23 2020-02-04 爱思开海力士有限公司 存储器系统和用于优化读取阈值的方法
TWI686697B (zh) * 2018-07-26 2020-03-01 大陸商深圳大心電子科技有限公司 記憶體管理方法以及儲存控制器
TWI664634B (zh) * 2018-08-17 2019-07-01 慧榮科技股份有限公司 快閃記憶體控制器、管理快閃記憶體模組的方法及相關的電子裝置
US11093369B2 (en) * 2018-09-19 2021-08-17 SK Hynix Inc. Reconfigurable simulation system and method for testing firmware of storage
US11164634B2 (en) * 2019-06-24 2021-11-02 Western Digital Technologies, Inc. Non-volatile storage system with fast SLC operation
KR20210115751A (ko) * 2020-03-16 2021-09-27 에스케이하이닉스 주식회사 스토리지 장치 및 그 동작 방법
US11294819B2 (en) * 2020-03-31 2022-04-05 Western Digital Technologies, Inc. Command optimization through intelligent threshold detection
US11194643B1 (en) * 2020-06-03 2021-12-07 Micron Technology, Inc. Access operation status signaling for memory systems
KR20220058753A (ko) 2020-10-30 2022-05-10 삼성전자주식회사 비휘발성 메모리 장치, 그것을 갖는 저장 장치 및 그것의 리드 방법
CN112732179B (zh) * 2020-12-29 2024-02-13 北京浪潮数据技术有限公司 一种ssd的数据管理方法及相关装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100837279B1 (ko) * 2007-02-27 2008-06-11 삼성전자주식회사 과표본화 읽기 동작을 수행하는 플래시 메모리 장치 및그것의 인터페이싱 방법
CN103392206A (zh) * 2010-12-23 2013-11-13 桑迪士克以色列有限公司 以非均匀布置的参考阈值电压读取软位的非易失性多位存储器和方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100888695B1 (ko) 2007-02-27 2009-03-16 삼성전자주식회사 과표본화 읽기 동작을 수행하는 플래시 메모리 장치 및그것의 데이터 독출 방법
US8508995B2 (en) * 2010-09-15 2013-08-13 Densbits Technologies Ltd. System and method for adjusting read voltage thresholds in memories
KR101201662B1 (ko) * 2011-04-25 2012-11-14 에스케이하이닉스 주식회사 불휘발성 메모리 소자 및 이의 독출 방법
US9953722B2 (en) 2015-01-08 2018-04-24 SK Hynix Inc. Methods of system optimization by over-sampling read

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100837279B1 (ko) * 2007-02-27 2008-06-11 삼성전자주식회사 과표본화 읽기 동작을 수행하는 플래시 메모리 장치 및그것의 인터페이싱 방법
CN103392206A (zh) * 2010-12-23 2013-11-13 桑迪士克以色列有限公司 以非均匀布置的参考阈值电压读取软位的非易失性多位存储器和方法

Also Published As

Publication number Publication date
US10043575B2 (en) 2018-08-07
CN107731258A (zh) 2018-02-23
US20180047444A1 (en) 2018-02-15

Similar Documents

Publication Publication Date Title
CN107731258B (zh) 具有读取阈值估计的存储器系统及其操作方法
CN106169308B (zh) 存储器控制器及其操作方法
CN107731259B (zh) 最佳读取参考电压的存储器系统及其操作方法
CN108073466B (zh) 用于减少数据访问延迟的介质质量感知ecc解码方法选择
CN106155585B (zh) 自适应读取干扰收回策略
US9672942B2 (en) Data decoding method of non-volatile memory device and apparatus for performing the method
CN109616148B (zh) 具有解码器的存储器系统、其操作方法和解码器
CN106257594B (zh) 读取干扰收回策略
CN110444246B (zh) 用于存储器系统的相邻辅助校正错误恢复及其方法
CN107957959B (zh) 具有文件级安全擦除的存储器系统及其操作方法
US10007451B2 (en) Scalable SPOR algorithm for flash memories
WO2014113402A1 (en) Systems and methods of updating read voltages
US11481155B2 (en) Controller and operating method thereof
CN107544925B (zh) 存储器系统及加速引导时间的方法
CN107977283B (zh) 具有ldpc解码器的存储器系统及其操作方法
CN110569143B (zh) 用于存储器系统的解码器及其方法
KR20190001300A (ko) 컨트롤러 및 메모리 시스템 및 메모리 시스템의 동작 방법
US11538547B2 (en) Systems and methods for read error recovery
US11342027B1 (en) Systems for adaptively determining read threshold voltage using meta information
CN114550783A (zh) 控制器及其操作方法
CN112216328B (zh) 具有低复杂度解码的存储器系统及其操作方法
CN111739573A (zh) 存储器系统及其操作方法
CN106980464B (zh) 利用过采样读取的系统最优化方法
US12038805B1 (en) Hard error tracker and HRR dynamic reordering
US12124330B2 (en) Soft decoding error prediction

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant