KR20210115751A - 스토리지 장치 및 그 동작 방법 - Google Patents

스토리지 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR20210115751A
KR20210115751A KR1020200032008A KR20200032008A KR20210115751A KR 20210115751 A KR20210115751 A KR 20210115751A KR 1020200032008 A KR1020200032008 A KR 1020200032008A KR 20200032008 A KR20200032008 A KR 20200032008A KR 20210115751 A KR20210115751 A KR 20210115751A
Authority
KR
South Korea
Prior art keywords
read
voltage
memory
optimal
failed
Prior art date
Application number
KR1020200032008A
Other languages
English (en)
Inventor
오옥균
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200032008A priority Critical patent/KR20210115751A/ko
Priority to US17/006,194 priority patent/US11393538B2/en
Priority to CN202011086808.8A priority patent/CN113409854A/zh
Publication of KR20210115751A publication Critical patent/KR20210115751A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator

Abstract

본 발명의 실시 예에 따른 감소된 오버헤드를 갖는 스토리지 장치는 복수의 플레인들을 각각 포함하는 복수의 메모리 칩들; 및 상기 복수의 메모리 칩들에 대해 수행된 리드 동작들 중 페일된 리드 동작들에 대응되는 데이터를 복구하는 복구 알고리즘들을 수행하는 메모리 컨트롤러;를 포함하되, 상기 메모리 컨트롤러는, 상기 페일된 리드 동작들 중 선택된 리드 동작에 관한 어드레스를 이용하여 제1 복구 알고리즘에 사용될 리드 전압을 산출하고, 상기 리드 전압을 이용하여 상기 페일된 리드 동작들에 대해 상기 제1 복구 알고리즘을 수행할 수 있다.

Description

스토리지 장치 및 그 동작 방법{STORAGE DEVICE AND OPERATING METHOD THREROF}
본 발명은 전자 장치에 관한 것으로, 보다 구체적으로 본 발명은 감소된 오버헤드를 갖는 스토리지 장치 및 그 동작 방법에 관한 것이다.
스토리지 장치는 컴퓨터나 스마트폰 등과 같은 호스트 장치의 제어에 따라 데이터를 저장하는 장치이다. 스토리지 장치는 데이터가 저장되는 메모리 장치와 메모리 장치를 제어하는 메모리 컨트롤러를 포함할 수 있다. 메모리 장치는 휘발성 메모리 장치 (Volatile Memory)와 비휘발성 메모리 장치 (Non Volatile Memory)로 구분된다.
휘발성 메모리 장치는 전원이 공급된 경우에만 데이터를 저장하고, 전원 공급이 차단되면 저장된 데이터가 소멸되는 메모리 장치이다. 휘발성 메모리 장치는 정적 랜덤 액세스 메모리 (Static Random Access Memory; SRAM), 동적 랜덤 액세스 메모리 (Dynamic Random Access Memory; DRAM) 등이 있다.
비휘발성 메모리 장치는 전원이 차단되어도 데이터가 소멸되지 않는 메모리 장치로서, 롬(Read Only Memory; ROM), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM) 및 플래시 메모리(Flash Memory) 등이 있다.
본 발명의 실시 예는 감소된 오버헤드를 갖는 스토리지 장치 및 그 동작 방법을 제공한다.
본 발명의 실시 예에 따른 복수의 플레인들을 각각 포함하는 복수의 메모리 칩들을 포함하는 메모리 장치를 제어하는 메모리 컨트롤러는, 상기 메모리 장치에 대한 복수의 리드 동작들 중 페일된 리드 동작의 물리 어드레스에 대응되는 제1 최적리드전압을 산출하는 최적리드전압 리트라이 제어부 및 상기 제1 최적리드전압을 이용하여 상기 복수의 리드 동작들을 수행하는 최적리드전압 리트라이를 수행하도록 상기 메모리 장치를 제어하는 리드 페일 제어부를 포함하고, 상기 복수의 리드 동작들은 호스트로부터 제공된 하나의 리드 요청에 의해 생성된 리드 동작들일 수 있다.
본 발명의 실시 예에 따른 스토리지 장치는, 복수의 플레인들을 각각 포함하는 복수의 메모리 칩들 및 상기 복수의 메모리 칩들에 대해 수행된 리드 동작들 중 페일된 리드 동작들에 대응되는 데이터를 복구하는 복구 알고리즘들을 수행하는 메모리 컨트롤러를 포함하되, 상기 메모리 컨트롤러는, 상기 페일된 리드 동작들 중 선택된 리드 동작에 관한 어드레스를 이용하여 제1 복구 알고리즘에 사용될 리드 전압을 산출하고, 상기 리드 전압을 이용하여 상기 페일된 리드 동작들에 대해 상기 제1 복구 알고리즘을 수행할 수 있다.
본 발명의 실시 예에 따른, 복수의 메모리 칩들을 포함하는 스토리지 장치의 동작 방법은, 상기 복수의 메모리 칩들에 저장된 데이터를 리드하는 복수의 리드 동작들 중 페일된 리드 동작의 물리 어드레스에 대응되는 최적리드전압을 산출하는 단계 및 상기 최적리드전압을 이용하여 상기 복수의 리드 동작들을 수행하는 단계를 포함하고, 상기 복수의 리드 동작들은 호스트로부터 제공된 하나의 리드 요청에 의해 생성된 리드 동작들일 수 있다.
본 기술에 따른 스토리지 장치 및 그 동작 방법은 감소된 오버헤드를 제공할 수 있다.
도 1은 본 발명의 실시 예에 따른 스토리지 장치의 구성을 나타낸 블록도이다.
도 2는 도 1의 리드 페일 처리부의 동작을 설명하기 위한 블록도이다.
도 3은 본 발명의 실시 예에 따른 스토리지 장치의 동작을 설명하기 위한 도면이다.
도 4는 디폴트 리드 전압을 설명하기 위한 도면이다.
도 5는 최적리드전압을 산출하는 방법을 설명하기 위한 도면이다.
도 6은 소프트 디코딩에 사용되는 소프트 리드 전압들을 설명하기 위한 도면이다.
도 7은 도 1의 메모리 장치의 일 실시 예를 나타낸 도면이다.
도 8은 도 7의 메모리 블록을 설명하기 위한 도면이다.
도 9a 내지 9c는 도 2의 최적리드전압 저장부의 일 실시 예를 나타낸 도면들이다.
도 10은 본 발명의 실시 예에 따른 스토리지 장치의 동작을 나타낸 순서도이다.
도 11은 본 발명의 실시 예에 따른 스토리지 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 12는 본 발명의 실시 예에 따른 스토리지 장치가 적용된 SSD(Solid State Drive) 시스템을 예시적으로 보여주는 블록도이다.
도 13은 본 발명의 실시 예에 따른 스토리지 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
이하에서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 스토리지 장치의 구성을 나타낸 블록도이다.
도 1을 참조하면, 스토리지 장치(50)는 메모리 컨트롤러(200), 메모리 장치(100)를 포함할 수 있다.
스토리지 장치(50)는 휴대폰, 스마트폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 테블릿 PC 또는 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같이 호스트(400)의 제어에 따라 데이터를 저장하는 장치일 수 있다.
스토리지 장치(50)는 호스트(400)와의 통신 방식인 호스트 인터페이스에 따라서 다양한 종류의 스토리지 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 스토리지 장치(50)는 SSD, MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multimedia card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 스토리지 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 스토리지 장치, PCI(peripheral component interconnection) 카드 형태의 스토리지 장치, PCI-E(PCI express) 카드 형태의 스토리지 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 스토리지 장치들 중 어느 하나로 구성될 수 있다.
스토리지 장치(50)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 스토리지 장치(1000)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
메모리 컨트롤러(200)는 스토리지 장치(50)의 전반적인 동작을 제어할 수 있다. 스토리지 장치(50)에 전원이 인가되면, 메모리 컨트롤러(200)는 펌웨어(firmware, FW)를 실행할 수 있다. 메모리 장치(100)가 플래시 메모리 장치인 경우, 메모리 컨트롤러(200)는 호스트(400)와 메모리 장치(100)간의 통신을 제어하기 위한 플래시 변환 레이어(Flash Translation Layer, FTL)와 같은 펌웨어를 실행할 수 있다.
호스트(400)로부터 쓰기 요청이 입력되면, 메모리 컨트롤러(200)는 호스트(400)로부터 메모리 장치(100)에 저장할 쓰기 데이터와 해당 쓰기 데이터를 식별하기 위한 논리 어드레스(Logical Address, LA)를 입력 받을 수 있다. 메모리 컨트롤러(200)는 입력된 논리 어드레스를 메모리 장치(100)에 포함된 메모리 셀들 중 쓰기 데이터가 저장될 메모리 셀들의 물리적인 주소를 나타내는 물리 어드레스(Physical Address, PA)로 변환할 수 있다. 실시 예에서, 하나의 물리 어드레스는 하나의 물리 페이지에 대응될 수 있다. 메모리 컨트롤러(200)는 데이터를 저장하기 위한 프로그램 커맨드, 물리 어드레스 및 쓰기 데이터를 메모리 장치(100)에 제공할 수 있다.
실시 예에서, 호스트(400)로부터 리드 요청이 입력되면, 메모리 컨트롤러(200)는 호스트(400)로부터 리드 요청에 대응되는 논리 어드레스를 수신할 수 있다. 여기서 리드 요청에 대응되는 논리 어드레스는 리드 요청된 데이터를 식별하는 논리 어드레스일 수 있다. 메모리 컨트롤러(200)는 호스트(400)가 제공한 논리 어드레스와 메모리 장치(100)의 물리 어드레스간의 대응관계를 나타내는 맵 데이터로부터 리드 요청에 대응되는 논리 어드레스와 맵핑된 물리 어드레스를 획득할 수 있다. 이후, 메모리 컨트롤러(200)는 메모리 장치(100)에 리드 커맨드 및 물리 어드레스를 제공할 수 있다. 다양한 실시 예에서, 소거 동작 시, 메모리 컨트롤러(200)는 소거 커맨드 및 소거할 메모리 블록의 물리 블록 어드레스를 메모리 장치(100)에 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트(400)로부터의 요청과 무관하게 자체적으로 프로그램 동작, 리드 동작 또는 소거 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다. 예를 들면, 메모리 컨트롤러(200)는 웨어 레벨링(wear leveling), 가비지 컬렉션(garbage collection) 또는 리드 리클레임(read reclaim)과 같은 백그라운드 동작(background operation)들을 수행하기 위해 메모리 장치(100)를 제어할 수 있다.
메모리 장치(100)는 데이터를 저장할 수 있다. 메모리 장치(100)는 메모리 컨트롤러(200)의 제어에 응답하여 동작한다. 메모리 장치(100)는 복수의 플레인들을 포함할 수 있다. 플레인은 독립적으로 동작할 수 있는 영역일 수 있다. 각 플레인은 독립적으로 프로그램 동작, 리드 동작 또는 소거 동작 중 어느 하나의 동작을 수행할 수 있다.
메모리 장치(100)는 데이터를 저장하는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이를 포함할 수 있다. 메모리 셀 어레이는 복수의 메모리 블록들을 포함할 수 있다. 메모리 블록은 복수의 메모리 셀들을 포함할 수 있다. 메모리 블록은 메모리 장치(100)에 저장된 데이터를 지우는 소거 동작을 수행하는 단위일 수 있다. 즉, 같은 메모리 블록에 저장된 데이터들은 동시에 소거될 수 있다. 실시 예에서, 메모리 블록은 복수의 페이지들을 포함할 수 있다. 페이지는 메모리 장치(100)에 데이터를 저장하거나, 메모리 장치(100)에 저장된 데이터를 리드하는 단위일 수 있다. 즉, 메모리 컨트롤러(200)가 프로그램 동작 또는 리드 동작시에 메모리 장치(100)에 제공하는 물리 어드레스는 특정 페이지를 식별하기 위한 어드레스일 수 있다.
실시 예에서, 메모리 장치(100)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND flash memory), 수직형 낸드 플래시 메모리(Vertical NAND), 노아 플래시 메모리(NOR flash memory), 저항성 램(resistive random access memory: RRAM), 상변화 메모리(phase-change memory: PRAM), 자기저항 메모리(magnetoresistive random access memory: MRAM), 강유전체 메모리(ferroelectric random access memory: FRAM), 스핀주입 자화반전 메모리(spin transfer torque random access memory: STT-RAM) 등이 될 수 있다. 본 명세서에서는 설명의 편의를 위해, 메모리 장치(100)가 낸드 플래시 메모리인 경우를 가정하여 설명한다.
실시 예에서, 메모리 장치(100)는 3차원 어레이 구조(three-dimensional array structure)로 구현될 수 있다. 본 발명은 전하 저장층이 전도성 부유 게이트(floating gate; FG)로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(charge trap flash; CTF)에도 적용될 수 있다.
실시 예에서, 메모리 장치(100)에 포함된 각각의 메모리 셀들은 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC) 중 어느 하나로 동작할 수 있다.
본 발명의 실시 예에서, 메모리 컨트롤러(200)는 리드 페일 처리부(210)를 포함할 수 있다.
호스트(400)로부터 제공되는 리드 요청은 호스트(400)가 스토리지 장치(50)에 저장할 것을 요청했던 원본 데이터를 다시 호스트(400)에게 제공할 것을 요청하는 것이다. 메모리 컨트롤러(200)는 원본 데이터에 대해서 에러 정정 인코딩을 수행하여, 에러 정정을 위한 패리티 데이터가 포함된 쓰기 데이터를 생성한다. 메모리 컨트롤러(200)는 쓰기 데이터가 메모리 장치(100)에 저장되도록 메모리 장치(100)를 제어할 수 있다.
이후, 호스트(400)의 리드 요청에 응답하여, 메모리 컨트롤러(200)는 호스트(400)의 리드 요청에 대응되는 데이터를 메모리 장치(100)로부터 획득하기 위해서 리드 커맨드 및 리드할 데이터가 저장된 메모리 셀들의 위치를 나타내는 물리 어드레스를 메모리 장치(100)에 제공할 수 있다.
메모리 장치(100)는 디폴트 리드 전압을 이용하여 리드 동작을 수행할 수 있다. 리드 전압은 메모리 셀에 저장된 데이터를 식별하기 위해 인가되는 전압일 수 있다. 디폴트 리드 전압은 메모리 장치(100)의 생산 과정에서 테스트를 통해 결정된 리드 전압일 수 있다.
메모리 장치(100)는 수신된 물리 어드레스에 저장된 데이터를 디폴트 리드 전압을 이용하여 리드한 리드 데이터를 메모리 컨트롤러(200)에 제공할 수 있다. 메모리 컨트롤러(200)는 리드 데이터에 대해서 에러 정정 디코딩을 수행할 수 있다.
에러 정정 디코딩은 리드 데이터에 포함된 에러 비트를 정정하여 원본 데이터를 획득하는 동작일 수 있다. 에러 정정 디코딩은 리드 데이터에 포함된 에러 비트의 수가 정정 가능한 에러 비트의 수 이하인지 여부에 따라 성공 또는 실패할 수 있다. 리드 데이터에 포함된 에러 비트의 수가 정정 가능한 에러 비트의 수 이하이면 에러 정정 디코딩은 패스될 수 있다. 반대로 리드 데이터에 포함된 에러 비트의 수가 정정 가능한 에러 비트의 수를 초과하면, 에러 정정 디코딩은 페일될 수 있다. 에러 정정 디코딩이 패스되면, 호스트(400)가 리드 요청한 논리 어드레스에 대응되는 원본 데이터가 획득될 수 있다. 따라서, 에러 정정 디코딩이 패스되면, 메모리 장치(100)가 수행한 리드 동작은 패스될 수 있다. 에러 정정 디코딩에 실패하면, 원본 데이터가 획득될 수 없고, 메모리 장치(100)가 수행한 리드 동작은 페일될 수 있다.
리드 동작이 페일되면, 리드 페일 처리부(210)는 원본 데이터가 획득될 때까지 복수의 복구 알고리즘들을 수행할 수 있다. 복수의 복구 알고리즘들은 미리 설정된 순서에 따라 수행될 수 있다. 복잡도가 높은 복구 알고리즘이 수행될수록 원본 데이터가 획득될 가능성은 증가되지만, 그만큼 메모리 컨트롤러(200)가 수행할 동작 또는 연산들의 양이 증가하므로, 오버헤드 또한 증가될 수 있다. 실시 예에서, 리드 페일 처리부(210)는 복잡도가 낮은 복구 알고리즘에서 복잡도가 높은 복구 알고리즘 순으로 수행할 수 있다. 어느 하나의 복구 알고리즘에 의해 원본 데이터가 획득되는 경우, 나머지 복구 알고리즘들은 수행되지 않을 수 있다.
실시 예에서, 복수의 복구 알고리즘들은 리드 리트라이, 최적리드전압 리트라이, 소프트 디코딩, 칩킬 복구 동작 등을 포함할 수 있다.
리드 리트라이는 디폴트 리드 전압과 다른 리드 전압을 이용하여 리드 동작을 재시도 하는 동작일 수 있다. 리드 리트라이에 사용되는 리드 전압은 사전에 메모리 장치(100) 또는 메모리 컨트롤러(200)에 저장되어 있을 수 있다.
최적리드전압 리트라이는 최적리드전압을 계산하고, 계산된 최적리드전압을 이용하여 리드 동작을 수행하는 동작일 수 있다. 여기서 최적리드전압은 다양한 방법에 의해 계산될 수 있다. 실시 예에서, 최적리드전압은 가우시안 모델링을 이용하여 계산될 수 있다. 또는 최적리드전압은 복수의 리드 전압들을 이용하여 리드된 데이터에 포함된 '0' 또는 '1'의 개수에 따라 계산될 수 있다.
소트프 디코딩은 복수의 소프트 리드 전압들을 이용하여 리드 동작들을 수행하는 동작일 수 있다. 여기서 복수의 소프트 리드 전압들은 디폴트 리드 전압을 기준으로 결정되거나 최적리드 전압을 기준으로 결정될 수 있다. 예를 들어 복수의 소프트 리드 전압들은 디폴트 리드 전압 또는 최적리드전압을 기준으로 일정한 간격만큼 증가되거나 감소된 크기를 갖는 전압들일 수 있다.
칩킬 복구 동작은 리드 동작이 페일된 페이지에 저장된 데이터를 다른 페이지들의 데이터를 이용하여 복구하는 동작일 수 있다.
본 발명의 실시 예에 따르면, 리드 페일 처리부(210)는 복수의 리드 동작들이 페일된 경우, 각각의 페일된 리드 동작들에 대해서, 최적리드전압 리트라이를 수행하도록 메모리 장치(100)를 제어할 수 있다. 이때, 리드 페일 처리부(210)는 어느 하나의 페일된 리드 동작에 대응되는 메모리 셀들의 문턱전압분포를 이용하여 최적리드전압을 계산할 수 있다. 리드 페일 처리부(210)는 계산된 최적리드전압을 이용하여 페일된 다른 리드 동작들에 대해 최적리드전압 리트라이를 수행하도록 메모리 장치(100)를 제어할 수 있다. 따라서, 페일된 리드 동작들 전부에 대해서 최적리드전압 각각 계산하지 않으므로 최적리드전압을 계산하는 오버헤드가 감소될 수 있다.
실시 예에서, 리드 페일 처리부(210)는 최적리드전압 리트라이가 페일된 리드 동작들에 대해서 선택적으로 소프트 디코딩을 수행할 수 있다. 즉, 리드 페일 처리부(210)는 최적리드전압 리트라이가 페일된 리드 동작의 물리 어드레스와 최적리드전압을 계산한 리드 동작의 물리 어드레스를 비교하여, 최적리드전압 리트라이가 페일된 리드 동작의 물리 어드레스가 최적리드전압을 계산한 리드 동작의 물리어드레스와 같은 플레인에 속하면 소프트 디코딩을 수행하고, 다른 플레인에 속하는 리드 동작들은 다시 최적리드전압 리트라이를 수행하도록 제어할 수 있다. 따라서, 최적리드전압 리트라이가 페일되더라도 무조건 소프트 디코딩을 수행하지 않음으로써, 최적리드전압 리트라이가 페일된 리드 동작들에 대해서 모두 소프트 디코딩을 수행하는 경우보다 오버헤드가 감소될 수 있다.
호스트(400)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MultiMedia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 스토리지 장치(50)와 통신할 수 있다.
도 2는 도 1의 리드 페일 처리부의 동작을 설명하기 위한 블록도이다.
도 2를 참조하면, 리드 페일 처리부(210)는 리드 페일 제어부(211), 최적리드전압 리트라이 제어부(212) 및 소프트 디코딩 제어부(213)를 포함할 수 있다.
최적리드전압 리트라이 제어부(212)는 최적리드전압 산출부(212-1) 및 최적리드전압저장부(212-2)를 더 포함할 수 있다.
도 2에서 리드 페일 처리부(210)가 리드 페일 제어부(211), 최적리드전압 리트라이 제어부(212) 및 소프트 디코딩 제어부(213)를 포함하는 것으로 도시되어 있으나, 리드 페일 처리부(210)는 수행된 리드 동작의 패스 또는 페일을 판단하기 위한 에러 정정 디코딩을 수행하는 에러 정정부(미도시)를 더 포함할 수 있다.
리드 페일 제어부(211)는 페일된 리드 동작에 대해서 원본 데이터의 복구를 위해 수행할 복구 알고리즘을 결정할 수 있다. 리드 페일 제어부(211)는 미리 설정된 순서에 따라 복수의 복구 알고리즘들 중 페일된 리드 동작에 대해서 수행될 복구 알고리즘을 결정할 수 있다. 복수의 복구 알고리즘들은 리드 리트라이, 최적리드전압 리트라이, 소프트 디코딩 및 칩킬 복구 동작을 포함할 수 있다. 다만, 설명의 편의를 위해 도 2에서는 리드 페일 제어부(211)가 페일된 리드 동작에 대해서 최적리드전압 리트라이 및 소프트 디코딩 중 수행될 복구 알고리즘을 결정하는 것으로 설명한다.
리드 페일 제어부(211)는 디폴트 리드 전압을 이용한 리드 동작이 페일되면, 최적리드전압 리트라이를 수행하도록 최적리드전압 리트라이 제어부(212)를 제어할 수 있다. 최적리드전압 리트라이 제어부(212)는 페일된 리드 동작의 물리 어드레스에 대응되는 메모리 셀들의 문턱전압 분포를 기초로 최적리드전압을 계산할 수 있다. 최적리드전압 리트라이 제어부(212)는 계산된 최적리드전압을 계산의 기초가 된 물리 어드레스와 함께 저장할 수 있다.
구체적으로 최적리드전압 산출부(212-1)는 페일된 리드 동작의 물리 어드레스에 대응되는 메모리 셀들의 문턱전압 분포를 기초로 최적리드전압을 계산할 수 있다. 실시 예에서, 최적리드전압 산출부(212-1)는 가우시안 모델링을 이용하여 최적리드전압을 계산할 수 있다. 예를 들어, 최적리드전압 산출부(212-1)는 복수의 샘플링 전압들을 이용하여 문턱전압 분포의 평균전압들을 계산할 수 있다. 최적리드전압 산출부(212-1)는 복수의 샘플링 전압들을 이용하여 획득된 샘플링 데이터의 '0' 또는 '1'의 개수 또는 '0' 또는 '1'의 개수의 변화량을 이용하여 문턱전압 분포의 평균전압들을 계산할 수 있다. 최적리드전압 산출부(212-1)는 평균전압들을 이용하여 최적리드전압을 계산할 수 있다. 최적리드전압 산출부(212-1)는 서로 인접한 문턱전압 분포들의 평균전압들의 중간값(평균전압들의 합한 값의 1/2)을 최적리드전압으로 결정할 수 있다. 다양한 실시 예에서, 최적리드전압 산출부(212-1)는 가우시안 모델링을 이용한 계산방법 이외에도 다양한 방법을 이용하여 최적리드전압을 산출할 수 있고, 본 발명의 내용이 가우시안 모델링을 이용하여 최적리드전압을 계산하는 방법에 제한되는 것은 아니다.
최적리드전압 저장부(212-2)는 최적리드전압 산출부(212-1)가 계산한 최적리드전압을 최적리드전압을 계산의 기초가 된 물리 어드레스와 함께 저장할 수 있다. 여기서 최적리드전압과 함께 저장되는 물리 어드레스는 칩 어드레스, 플레인 어드레스 또는 블록 어드레스 중 적어도 하나를 포함할 수 있다.
리드 페일 제어부(211)는 최적리드전압 리트라이 제어부(212)가 계산한 최적리드전압을 이용하여 최적리드전압 리트라이를 수행하도록 메모리 장치(100)를 제어할 수 있다.
실시 예에서, 호스트가 제공한 리드 요청에 따라 복수의 리드 동작들이 수행될 수 있다. 예를 들어, 메모리 컨트롤러(200)가 서로 다른 메모리 장치(100) 또는 서로 다른 플레인에 속하는 메모리 블록들을 하나의 슈퍼블록으로 관리하는 경우, 복수의 리드 동작들이 수행될 수 있다. 또는 호스트가 제공한 리드 요청의 논리 어드레스가 연속되는 시퀀셜 리드인 경우, 리드 요청에 따라 복수의 리드 동작들이 수행될 수 있다. 이 경우, 복수의 리드 동작들 중 페일된 리드 동작이 둘 이상 발생할 수 있다. 리드 페일 제어부(211)는 복수의 리드 동작들이 페일된 경우, 각각의 리드 동작 별로 최적리드전압을 계산하지 않고, 어느 하나의 선택된 리드 동작에 대해서 최적리드전압을 계산한 뒤, 나머지 페일된 리드 동작들의 최적리드전압 리트라이를 선택된 리드 동작에 대해서 계산된 최적리드전압을 이용하여 수행할 수 있다.
리드 페일 제어부(211)는 최적리드전압 리트라이가 페일된 리드 동작에 대해서 소프트 디코딩을 수행하도록 소프트 디코딩 제어부(213)를 제어할 수 있다. 실시 예에서, 리드 페일 제어부(211)는 최적리드전압 리트라이가 페일된 리드 동작의 물리 어드레스와 최적리드전압을 계산하는데 기초가 된 선택된 리드 동작의 물리 어드레스의 비교결과에 따라 최적리드전압 리트라이가 페일된 리드 동작에 대해서, 최적리드전압 리트라이를 다시 시도할 것인지 또는 소프트디코딩을 수행할 것인지 결정할 수 있다.
구체적으로, 리드 페일 제어부(211)는 최적리드전압 리트라이가 페일된 리드 동작의 물리 어드레스를 최적리드전압 저장부(212-2)에 저장된 선택된 리드 동작의 물리 어드레스와 비교할 수 있다. 리드 페일 제어부(211)는 최적리드전압 리트라이가 페일된 리드 동작의 플레인 어드레스가 선택된 리드 동작과 같은 플레인 어드레스이면, 최적리드전압 리트라이가 페일된 리드 동작에 대해서 소프트 디코딩을 수행하도록 소프트 디코딩 제어부(213)를 제어할 수 있다. 반대로 리드 페일 제어부(211)는 최적리드전압 리트라이가 페일된 리드 동작의 플레인 어드레스가 선택된 리드 동작과 다른 플레인 어드레스이면, 소프트 디코딩을 수행하지 않고, 최적리드전압 리트라이를 다시 수행하도록 최적리드전압 리트라이 제어부(212)를 제어할 수 있다.
다양한 실시 예에서, 리드 페일 제어부(211)는 최적리드전압 리트라이가 페일된 리드 동작의 칩 어드레스, 플레인 어드레스 또는 블록 어드레스 중 적어도 하나가 선택된 리드 동작의 칩 어드레스, 플레인 어드레스 또는 블록 어드레스와 동일한 경우 최적리드전압 리트라이가 페일된 리드 동작에 대해서 소프트 디코딩을 수행하도록 소프트 디코딩 제어부(213)를 제어할 수 있다. 리드 페일 제어부(211)는 최적리드전압 리트라이가 페일된 리드 동작의 칩 어드레스, 플레인 어드레스 또는 블록 어드레스가 선택된 리드 동작의 칩 어드레스, 플레인 어드레스 또는 블록 어드레스과 다른 경우 소프트 디코딩을 수행하지 않고, 최적리드전압 리트라이를 다시 수행하도록 최적리드전압 리트라이 제어부(212)를 제어할 수 있다.
최적리드전압 리트라이에 사용된 최적리드전압이 동일한 플레인, 칩 또는 블록에 속한 리드 동작에 대해서 계산된 것이라면 최적리드전압 리트라이를 다시 시도하더라도 최적리드전압 리트라이가 페일될 가능성이 높을 수 있다. 반대로 최적리드전압 리트라이에 사용된 최적리드전압이 다른 플레인, 칩 또는 블록에 속한 리드 동작에 대해서 계산된 것이라면 새롭게 계산된 최적리드전압을 이용하여 최적리드전압 리트라이를 수행할 필요가 있을 것이다. 소프트 디코딩은 최적리드전압 리트라이보다 더 많은 연산과 동작들을 요구하므로 앞서 설명한 선택적인 소프트 디코딩의 수행은 메모리 컨트롤러의 오버헤드를 감소시킬 수 있다.
도 3은 본 발명의 실시 예에 따른 스토리지 장치의 동작을 설명하기 위한 도면이다.
도 3에서, 스토리지 장치는 하나의 메모리 장치를 포함하고, 하나의 메모리 장치는 4개의 플레인들(Plane1~Plane4)을 포함하는 것으로 가정한다. 다만, 이는 설명의 편의를 위한 것이고, 다양한 실시 예에서, 복수의 메모리 장치들을 포함하는 스토리지 장치도 본 발명이 적용될 수 있다.
도2 및 도 3을 참조하면, 스토리지 장치는 호스트의 요청에 따라 복수의 리드 동작들을 수행할 수 있다. 이 때, 페일된 리드 동작이 여러 개 발생할 수 있다. 리드 페일 그룹에 속하는 리드 동작들이 디폴트 리드 전압을 이용한 리드 동작이 페일된 리드 동작들일 수 있다. 리드 페일 그룹에 속하는 제1 리드동작(READ1) 및 제3 리드동작(READ3)은 제1 플레인(Plane1)에 포함된 페이지에 대한 리드 동작이고, 제2 리드동작(READ2), 제4 리드동작(READ4) 및 제7 리드동작(READ7)은 제2 플레인(Plane2)에 포함된 페이지에 대한 리드 동작이고, 제5 리드동작(READ5)은 제3 플레인(Plane3)에 포함된 페이지에 대한 리드 동작이고, 제6 리드동작(READ6)은 제4 플레인(Plane4)에 포함된 페이지에 대한 리드 동작일 수 있다.
리드 페일 제어부(211)는 제1 리드동작(READ1)에 대한 최적리드전압을 산출할 수 있다. 최적리드전압은 가우시안 모델링을 이용하여 산출될 수 있다. 리드 페일 제어부(211)는 산출된 최적리드전압을 이용하여 제1 내지 제7 리드동작(READ1~READ7)에 대한 최적리드전압 리트라이를 수행하도록 메모리 장치(100)를 제어할 수 있다.
최적리드전압 리트라이를 수행한 결과, 제1 리드동작(READ1), 제3 리드동작(READ3), 제5 리드동작(READ5) 및 제6 리드동작(READ6)에 대한 최적리드전압 리트라이는 페일이 되고, 제2 리드동작(READ2), 제4 리드동작(READ4) 및 제7 리드동작(READ7)에 대한 최적리드전압 리트라이는 패스되었다고 가정한다.
제1 리드동작(READ1) 및 제3 리드동작(READ3)은 제1 플레인(Plane1)에 포함된 페이지에 대한 리드 동작이므로, 최적리드전압을 계산하는데 기초가 된 제1 리드 동작(READ1)와 동일한 플레인에 대한 리드 동작이다. 따라서, 리드 페일 제어부(211)는 제1 리드 동작(READ1) 및 제3 리드동작(READ3)에 대해서는 소프트 디코딩을 수행할 수 있다.
제5 리드동작(READ5) 및 제6 리드동작(READ6)은 최적리드전압을 계산하는데 기초가 된 제1 리드 동작(READ1)의 플레인 어드레스인 제1 플레인(Plane1)과 다른 플레인 어드레스에 대한 리드 동작이다. 따라서, 제5 리드동작(READ5) 및 제6 리드동작(READ6)에 대해서는 다시 최적리드전압 리트라이가 수행될 필요가 있다. 따라서, 리드 페일 제어부(211)는 제5 리드동작(READ5) 및 제6 리드동작(READ6)에 대해서 최적리드전압 리트라이 동작을 다시 수행할 수 있다. 이 경우, 리드 페일 제어부(211)는 제5 리드동작(READ5)에 대한 최적리드전압을 산출할 수 있다. 리드 페일 제어부(211)는 제5 리드동작(READ5)에 대한 최적리드전압으로 제5 리드동작(READ5) 및 제6 리드동작(READ6)에 대한 최적리드전압 리트라이를 재수행 할 수 있다.
도 2 및 도 3에서는 최적리드전압 리트라이와 소프트 디코딩을 예시로 설명하였으나, 이와 같은 방식은 복수의 복구 알고리즘들에 대해서 동일하게 적용이 가능하다. 즉, 리드 페일 제어부(211)는 페일된 복수의 리드 동작들 중 선택된 리드 동작에 대해서 결정된 리드 전압을 나머지 페일된 리드 동작들에 적용하여 제1 복구 알고리즘을 수행할 수 있다. 또한, 리드 페일 제어부(211)는 제1 복구 알고리즘에 따른 리드 동작이 페일된 리드 동작들에 대해서, 무조건 복잡도가 높거나 처리속도가 느린 제2 복구 알고리즘을 적용하는 것이 아니라, 이전에 적용된 제1 복구 알고리즘의 리드 전압을 결정하는데 기초가 된 리드 동작과 동일한 속성을 갖는 리드 동작들에 대해서만 제2 복구 알고리즘을 적용할 수 있다.
도 4는 디폴트 리드 전압을 설명하기 위한 도면이다.
도 4를 참조하면, 가로축은 메모리 셀들의 문턱전압을 나타내고, 세로축은 메모리 셀들의 개수를 나타낸다.
도 4에서 설명의 편의를 위해 메모리 셀이 2비트의 데이터를 저장하는 멀티 레벨 셀(MLC)로 프로그램된 경우를 가정하여 설명하나, 본 발명의 내용이 이에 한정되는 것은 아니다.
하나의 물리적인 페이지에 포함된 메모리 셀들은 프로그램 동작을 통해 소거 상태(E), 제1 프로그램 상태(P1) 내지 제3 프로그램 상태(P3) 중 어느 하나의 상태의 문턱전압분포에 속하는 문턱전압을 가질 수 있다.
디폴트 리드 전압(R1, R2, R3)을 이용하여 메모리 셀들의 문턱전압을 센싱하면, 각 메모리 셀은 해당 메모리 셀에 저장된 데이터에 따라 소거 상태(E), 제1 프로그램 상태(P1) 내지 제3 프로그램 상태(P3) 중 어느 하나의 상태로 구분될 수 있다. R1은 소거 상태(E)와 제1 프로그램 상태(P1)를 구분하는 디폴트 리드전압이고, R2는 제1 프로그램 상태(P1)와 제2 프로그램 상태(P2)를 구분하는 디폴트 리드전압이고, R3는 제2 프로그램 상태(P2)와 제3 프로그램 상태(P3)를 구분하는 디폴트 리드전압일 수 있다. 디폴트 리드 전압의 레벨은 메모리 장치의 생산과정에서 테스트에 의해 특정 전압 값으로 결정될 수 있고, 결정된 전압 값은 메모리 장치에 저장될 수 있다.
프로그램 동작이 완료된 초기에는 메모리 셀들의 문턱전압분포가 도 4와 같은 형태이나, 데이터가 프로그램된 뒤 오랜시간 방치되거나(Retention) 다른 메모리 영역에 대한 과도한 동작으로 인해 문턱전압이 변경될 수 있다(Disturbance).
따라서, 메모리 셀들의 문턱전압이 많이 변화할수록 디폴트 리드 전압에 의해 센싱된 리드 데이터에는 에러 비트가 많이 포함될 수 있고, 이로 인해 리드 동작이 페일되는 경우가 증가할 수 있다.
도 5는 최적리드전압을 산출하는 방법을 설명하기 위한 도면이다.
도 5는 도 4의 소거 상태(E), 제1 프로그램 상태(P1) 내지 제3 프로그램 상태(P3) 중 서로 인접하는 상태들의 문턱전압분포를 일반화하여 표현한 도면이다.
도 5를 참조하면, 왼쪽의 문턱전압분포는 P(x)상태의 메모리 셀들의 문턱전압분포를 나타낸 것이고, 오른쪽의 문턱전압분포는 P(x+1)상태의 메모리 셀들의 문턱전압분포를 나타낸다.
P(x)상태 및 P(x+1)상태의 메모리 셀들의 문턱전압이 초기 프로그램 완료시보다 많이 변경되어 두 상태의 문턱전압분포들이 겹쳐질 수 있다. 이 경우 디폴트 리드 전압(Vr_default)으로 리드 동작을 수행하더라도 리드 데이터에 에러 비트들이 많이 포함될 수 있다.
메모리 컨트롤러는 복수의 샘플링 전압들을 사용하여 리드 동작을 수행함으로써 P(x)상태의 문턱전압분포의 평균전압을 획득할 수 있다. 예를 들어, 메모리 컨트롤러는 복수의 샘플링 전압들을 이용하여 획득된 샘플링 데이터의 '0' 또는 '1'의 개수 또는 '0' 또는 '1'의 개수의 변화량을 이용하여 문턱전압 분포의 평균전압들을 계산할 수 있다.
이 때, 최적리드전압은 서로 인접한 문턱전압 분포들의 평균전압들(Vmean(x)와 Vmean(x+1))의 중간값(평균전압들의 합한 값의 1/2)을 최적리드전압(Vgm)으로 결정할 수 있다.
도 6은 소프트 디코딩에 사용되는 소프트 리드 전압들을 설명하기 위한 도면이다.
도 6을 참조하면, P(x)상태의 메모리 셀들의 문턱전압과 P(x+1)상태의 메모리 셀들의 문턱전압이 도 5의 경우보다 더 많이 변경될 수 있다. 이 경우, 최적리드전압(Vgm)으로 리드 동작을 수행하더라도 리드 동작이 페일될 수 있다.
소프트 디코딩은 서로 다른 전압 레벨을 갖는 복수의 소프트 리드 전압을 이용하여 리드 동작을 수행하는 복구 알고리즘일 수 있다. 소프트 디코딩에 사용되는 복수의 소프트 리드 전압은 최적리드전압(Vgm)을 기준으로 일정한 오프셋을 갖는 전압들일 수 있다.
메모리 컨트롤러는 제1 소프트 리드전압(Vsoft1) 내지 제4 소프트 리드전압(Vsoft4) 순으로 리드 전압을 변경하면서 리드 동작을 수행할 수 있다.
다양한 실시 예에서, 소프트 디코딩에 사용되는 복수의 소프트 리드 전압은 최적리드전압(Vgm)이 아닌 도 5를 통해 설명된 디폴트 리드 전압 기준(Vr_default)을 기준으로 일정한 오프셋을 갖는 전압들일 수 있다.
도 7은 도 1의 메모리 장치의 일 실시 예를 나타낸 도면이다.
도 7를 참조하면, 메모리 장치는 메모리 셀 어레이(710), 주변 회로(720) 및 제어 로직(730)을 포함할 수 있다.
메모리 셀 어레이(710)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 복수의 메모리 블록들(BLK1~BLKz)은 행 라인들(RL)을 통해 로우 디코더(721)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz)은 비트 라인들(BL1 내지 BLn)을 통해 페이지 버퍼 그룹(723)에 연결될 수 있다. 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 메모리 셀들을 포함한다. 실시 예로서, 복수의 메모리 셀들은 불휘발성 메모리 셀들이다. 같은 워드라인에 연결된 메모리 셀들은 하나의 페이지로 정의될 수 있다. 따라서, 하나의 메모리 블록은 복수의 페이지들을 포함할 수 있다.
행 라인들(RL)은 적어도 하나 이상의 소스 선택 라인, 복수의 워드라인들 및 적어도 하나 이상의 드레인 선택 라인을 포함할 수 있다.
메모리 셀 어레이(710)에 포함된 메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
주변 회로(720)는 제어 로직(730)의 제어에 따라 메모리 셀 어레이(710)의 선택된 영역에 프로그램 동작, 리드 동작 또는 소거 동작을 수행하도록 구성될 수 있다. 주변 회로(720)는 메모리 셀 어레이(710)를 구동할 수 있다. 예를 들어, 주변 회로(720)는 제어 로직(730)의 제어에 따라 행 라인들(RL) 및 비트 라인들(BL1~BLn)에 다양한 동작 전압들을 인가하거나, 인가된 전압들을 디스차지 할 수 있다.
메모리 셀 어레이(710)에 포함된 메모리 블록들 중 어느 하나의 메모리 블록은 디폴트 리드 전압에 대한 정보를 포함할 수 있다.
주변 회로(720)는 로우 디코더(721), 전압 생성부(722), 페이지 버퍼 그룹(723), 컬럼 디코더(724) 및 입출력 회로(725)를 포함할 수 있다.
로우 디코더(721)는 행 라인들(RL)을 통해 메모리 셀 어레이(710)에 연결된다. 행 라인들(RL)은 적어도 하나 이상의 소스 선택 라인, 복수의 워드라인들 및 적어도 하나 이상의 드레인 선택 라인을 포함할 수 있다. 실시 예에서, 워드 라인들은 노멀 워드 라인들과 더미 워드 라인들을 포함할 수 있다. 실시 예에서, 행 라인들(RL)은 파이프 선택 라인을 더 포함할 수 있다.
로우 디코더(721)는 제어 로직(730)의 제어에 응답하여 동작하도록 구성된다. 로우 디코더(721)는 제어 로직(730)으로부터 로우 어드레스(RADD)를 수신한다.
로우 디코더(721)는 로우 어드레스(RADD)를 디코딩하도록 구성된다. 로우 디코더(721)는 디코딩된 어드레스에 따라 메모리 블록들(BLK1~BLKz) 중 적어도 하나의 메모리 블록을 선택한다. 또한, 로우 디코더(721)는 디코딩된 어드레스에 따라 전압 생성부(722)가 생성한 전압들을 적어도 하나의 워드 라인(WL)에 인가하도록 선택된 메모리 블록의 적어도 하나의 워드 라인을 선택할 수 있다.
예를 들어, 프로그램 동작 시에, 로우 디코더(721)는 선택된 워드 라인에 프로그램 전압을 인가하고 비선택된 워드 라인들에 프로그램 전압보다 낮은 레벨의 프로그램 패스 전압을 인가할 것이다. 프로그램 검증 동작 시에, 로우 디코더(721)는 선택된 워드 라인에 검증 전압을 인가하고 비선택된 워드 라인들에 검증 전압보다 높은 검증 패스 전압을 인가할 것이다. 리드 동작 시에, 로우 디코더(721)는 선택된 워드 라인에 리드 전압을 인가하고, 비선택된 워드 라인들에 리드 전압보다 높은 리드 패스 전압을 인가할 것이다.
실시 예에서, 메모리 장치(100)의 소거 동작은 메모리 블록 단위로 수행된다. 소거 동작 시에 로우 디코더(721)는 디코딩된 어드레스에 따라 하나의 메모리 블록을 선택할 수 있다. 소거 동작 시, 로우 디코더(721)는 선택된 메모리 블록에 연결되는 워드 라인들에 접지 전압을 인가할 수 있다.
전압 생성부(722)는 제어 로직(730)의 제어에 응답하여 동작한다. 전압 생성부(722)는 메모리 장치에 공급되는 외부 전원 전압을 이용하여 복수의 전압들을 발생하도록 구성된다. 구체적으로, 전압 생성부(722)는 동작 신호(OPSIG)에 응답하여 프로그램, 리드 및 소거 동작들에 사용되는 다양한 동작 전압들(Vop)을 생성할 수 있다. 예를 들어, 전압 생성부(722)는 제어 로직(730)의 제어에 응답하여 프로그램 전압, 검증 전압, 패스 전압, 리드 전압 및 소거 전압 등을 생성할 수 있다.
실시 예로서, 전압 생성부(722)는 외부 전원 전압을 레귤레이팅하여 내부 전원 전압을 생성할 수 있다. 전압 생성부(722)에서 생성된 내부 전원 전압은 메모리 장치(100)의 동작 전압으로서 사용된다.
실시 예로서, 전압 생성부(722)는 외부 전원 전압 또는 내부 전원 전압을 이용하여 복수의 전압들을 생성할 수 있다.
예를 들면, 전압 생성부(722)는 내부 전원 전압을 수신하는 복수의 펌핑 커패시터들을 포함하고, 제어 로직(730)의 제어에 응답하여 복수의 펌핑 커패시터들을 선택적으로 활성화하여 복수의 전압들을 생성할 것이다.
생성된 복수의 전압들은 로우 디코더(721)에 의해 메모리 셀 어레이(710)에 공급될 수 있다.
페이지 버퍼 그룹(723)은 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)을 포함한다. 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 각각 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 메모리 셀 어레이(710)에 연결된다. 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 제어 로직 (730)의 제어에 응답하여 동작한다. 구체적으로 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 페이지 버퍼 제어 신호들(PBSIGNALS)에 응답하여 동작할 수 있다. 예를 들면, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 수신된 데이터를 임시로 저장하거나, 리드 또는 검증 동작 시, 비트 라인들(BL1~BLn)의 전압 또는 전류를 센싱(sensing)할 수 있다.
구체적으로, 프로그램 동작 시, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 선택된 워드 라인에 프로그램 펄스가 인가될 때, 데이터 입출력 회로(725)를 통해 수신한 데이터(DATA)를 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 선택된 메모리 셀들에 전달할 것이다. 전달된 데이터(DATA)에 따라 선택된 페이지의 메모리 셀들은 프로그램 된다. 프로그램 허용 전압(예를 들면, 접지 전압)이 인가되는 비트 라인과 연결된 메모리 셀은 상승된 문턱 전압을 가질 것이다. 프로그램 금지 전압(예를 들면, 전원 전압)이 인가되는 비트 라인과 연결된 메모리 셀의 문턱 전압은 유지될 것이다. 프로그램 검증 동작 시에, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 선택된 메모리 셀들로부터 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 페이지 데이터를 읽는다.
리드 동작 시, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 선택된 페이지의 메모리 셀들로부터 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 데이터(DATA)를 읽고, 읽어진 데이터(DATA)를 컬럼 디코더(724)의 제어에 따라 데이터 입출력 회로(725)로 출력한다.
소거 동작 시에, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 제 1 내지 제 n 비트 라인들(BL1~BLn)을 플로팅(floating) 시킬 수 있다.
컬럼 디코더(724)는 컬럼 어드레스(CADD)에 응답하여 입출력 회로(725)와 페이지 버퍼 그룹(723) 사이에서 데이터를 전달할 수 있다. 예를 들면, 컬럼 디코더(724)는 데이터 라인들(Dl)을 통해 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)과 데이터를 주고받거나, 컬럼 라인들(CL)을 통해 입출력 회로(725)와 데이터를 주고받을 수 있다.
입출력 회로(725)는 도 1을 참조하여 설명된 메모리 컨트롤러(200)로부터 전달받은 커맨드(CMD) 및 어드레스(ADDR)를 제어 로직(730)에 전달하거나, 데이터(DATA)를 컬럼 디코더(724)와 주고받을 수 있다.
센싱 회로(726)는 리드 동작(read operation) 또는 검증 동작(verify operation)시, 허용 비트 신호(VRYBIT)에 응답하여 기준 전류를 생성하고, 페이지 버퍼 그룹(723)으로부터 수신된 센싱 전압(VPB)과 기준 전류에 의해 생성된 기준 전압을 비교하여 패스 신호(PASS) 또는 페일 신호(FAIL)를 출력할 수 있다.
제어 로직(130) 커맨드(CMD) 및 어드레스(ADDR)에 응답하여 동작 신호(OPSIG), 로우 어드레스(RADD), 페이지 버퍼 제어 신호들(PBSIGNALS) 및 허용 비트(VRYBIT)를 출력하여 주변 회로들(720)을 제어할 수 있다.
도 8은 도 7의 메모리 블록을 설명하기 위한 도면이다.
메모리 블록(BLKi)은 도 7의 메모리 블록들(BLK1~BLKz)중 어느 하나의 메모리 블록을 나타낸 도면이다.
도 8을 참조하면, 제1 셀렉트 라인과 제2 셀렉트 라인 사이에 서로 평행하게 배열된 다수의 워드 라인들이 연결될 수 있다. 여기서, 제1 셀렉트 라인은 소스 셀렉트 라인(SSL)일 수 있고, 제2 셀렉트 라인은 드레인 셀렉트 라인(DSL)일 수 있다. 보다 구체적으로 설명하면, 메모리 블록(BLKi)은 비트 라인들(BL1~BLn)과 소스 라인(SL) 사이에 연결된 다수의 스트링들(strings; ST)을 포함할 수 있다. 비트 라인들(BL1~BLn)은 스트링들(ST)에 각각 연결될 수 있고, 소스 라인(SL)은 스트링들(ST)에 공통으로 연결될 수 있다. 스트링들(ST)은 서로 동일하게 구성될 수 있으므로, 제1 비트 라인(BL1)에 연결된 스트링(ST)을 예를 들어 구체적으로 설명하도록 한다.
스트링(ST)은 소스 라인(SL)과 제1 비트 라인(BL1) 사이에서 서로 직렬로 연결된 소스 셀렉트 트랜지스터(SST), 다수의 메모리 셀들(MC1~MC16) 및 드레인 셀렉트 트랜지스터(DST)를 포함할 수 있다. 하나의 스트링(ST)에는 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST)가 적어도 하나 이상씩 포함될 수 있으며, 메모리 셀들(MC1~MC16) 또한 도면에 도시된 개수보다 더 많이 포함될 수 있다.
소스 셀렉트 트랜지스터(SST)의 소스(source)는 소스 라인(SL)에 연결될 수 있고, 드레인 셀렉트 트랜지스터(DST)의 드레인(drain)은 제1 비트 라인(BL1)에 연결될 수 있다. 메모리 셀들(MC1~MC16)은 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST) 사이에서 직렬로 연결될 수 있다. 서로 다른 스트링들(ST)에 포함된 소스 셀렉트 트랜지스터들(SST)의 게이트들은 소스 셀렉트 라인(SSL)에 연결될 수 있고, 드레인 셀렉트 트랜지스터들(DST)의 게이트들은 드레인 셀렉트 라인(DSL)에 연결될 수 있고, 메모리 셀들(MC1~MC16)의 게이트들은 다수의 워드 라인들(WL1~WL16)에 연결될 수 있다. 서로 다른 스트링들(ST)에 포함된 메모리 셀들 중에서 동일한 워드 라인에 연결된 메모리 셀들의 그룹을 물리 페이지(physical page; PG)라 할 수 있다. 따라서, 메모리 블록(BLKi)에는 워드 라인들(WL1~WL16)의 개수만큼의 물리 페이지들(PG)이 포함될 수 있다.
하나의 메모리 셀은 1비트의 데이터를 저장할 수 있다. 이를 통상적으로 싱글 레벨 셀(single level cell; SLC)라고 부른다. 이 경우 하나의 물리 페이지(PG)는 하나의 논리 페이지(logical page; LPG) 데이터를 저장할 수 있다. 하나의 논리 페이지(LPG) 데이터는 하나의 물리 페이지(PG)에 포함된 셀 개수만큼의 데이터 비트들을 포함할 수 있다.
하나의 메모리 셀은 2 비트 이상의 데이터를 저장할 수 있다. 이 경우 하나의 물리 페이지(PG)는 2 이상의 논리 페이지(logical page; LPG) 데이터를 저장할 수 있다.
도 9a 내지 9c는 도 2의 최적리드전압 저장부의 일 실시 예를 나타낸 도면들이다.
도 9a는 최적리드전압 저장부(212-2(1))에 최적리드전압(Optimum Read Voltage)과 최적리드전압을 계산한 메모리 칩의 칩 어드레스가 함께 저장된 상태를 나타낸다. 실시 예에서, 각 메모리 칩들은 둘 이상의 플레인들을 포함할 수 있다. 이 경우, 최적리드전압 저장부(212-2(1))에 칩 어드레스 및 플레인 어드레스가 함께 저장될 수 있다.
도 9b는 최적리드전압 저장부(212-2(2))에 최적리드전압(Optimum Read Voltage)과 최적리드전압을 계산한 메모리 칩의 플레인 어드레스가 함께 저장된 상태를 나타낸다. 도 9b는 메모리 장치 하나에 하나의 메모리 칩이 포함된 경우를 가정한 것이나, 본 발명의 내용이 이에 한정되는 것은 아니다. 실시 예에서, 메모리 장치에 둘 이상의 메모리 칩들이 포함될 수 있다.
도 9c는 최적리드전압 저장부(212-2(3))에 최적리드전압(Optimum Read Voltage)과 최적리드전압을 계산한 메모리 칩의 블록 어드레스가 함께 저장된 상태를 나타낸다. 다양한 실시 예에서, 최적리드전압 저장부(212-2(3))에 칩 어드레스, 플레인 어드레스 및 블록 어드레스가 함께 저장될 수도 있다.
도 10은 본 발명의 실시 예에 따른 스토리지 장치의 동작을 나타낸 순서도이다.
도 10을 참조하면, S1001단계에서, 스토리지 장치는 복수의 리드 동작들 중 선택된 리드 동작에 대한 최적 리드 전압을 산출한다. 여기서 복수의 리드 동작들은 디폴트 리드 전압을 이용한 리드 동작이 페일된 리드 동작일 수 있다.
S1003단계에서, 스토리지 장치는 선택된 리드 동작의 최적 리드 전압으로 복수의 리드 동작들을 수행할 수 있다. 구체적으로, 스토리지 장치는 선택된 리드 동작의 물리 어드레스에 포함된 메모리 셀들을 리드하기 위한 최적리드전압을 산출하고, 산출된 최적리드전압을 이용하여 복수의 리드 동작들에 대한 최적리드전압 리트라이를 수행할 수 있다. 최적리드전압 리트라이는 최적리드전압을 이용하여 리드 동작을 수행하는 것일 수 있다.
S1005단계에서, 스토리지 장치는 최적리드전압 리트라이가 패스되었는지를 판단할 수 있다. 즉, 최적리드전압으로 리드 동작을 수행한 리드 데이터에 포함된 에러비트의 개수가 정정가능한 에러비트의 개수를 초과하면 최적리드전압 리트라이는 페일될 것이다. 반대로 최적리드전압으로 리드 동작을 수행한 리드 데이터에 포함된 에러비트의 개수가 정정가능한 에러비트의 개수보다 작거나 같으면 최적리드전압 리트라이는 패스될 것이다. S1005단계에서 판단한 결과, 최적리드전압 리트라이가 패스이면, 원본데이터가 획득되었으므로 동작은 종료한다. 반대로 최적리드전압 리트라이가 페일이면, S1007단계로 진행한다.
S1007단계에서, 스토리지 장치는 최적리드전압 리트라이가 페일된 리드 동작의 플레인 어드레스가 선택된 리드 동작의 플레인 어드레스와 동일한지 여부를 판단할 수 있다. 판단결과, 최적리드전압 리트라이가 페일된 리드 동작의 플레인 어드레스가 선택된 리드 동작의 플레인 어드레스와 같으면, S1009단계로 진행하고, 그렇지 않으면, S1011단계로 진행한다.
S1009단계에서, 스토리지 장치는 최적리드전압 리트라이가 페일된 리드 동작의 플레인 어드레스가 선택된 리드 동작의 플레인 어드레스와 동일한 리드 동작들에 대해서는 소프트 디코딩을 수행할 수 있다.
S1011단계에서, 스토리지 장치는 최적리드전압 리트라이가 페일된 리드 동작들 중 어느 하나의 리드 동작을 다시 선택하고, S1013단계에서, 재선택된 리드 동작의 최적 리드 전압으로 페일된 리드 동작들을 수행할 수 있다.
도 11은 본 발명의 실시 예에 따른 스토리지 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 11을 참조하면, 메모리 카드 시스템(2000)은 메모리 컨트롤러(2100), 메모리 장치 (2200), 및 커넥터(2300)를 포함한다.
메모리 컨트롤러(2100)는 메모리 장치(2200)와 연결된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 액세스하도록 구성된다. 예를 들어, 메모리 컨트롤러(2100)는 메모리 장치(2200)의 리드 동작, 프로그램 동작, 소거 동작을 수행하거나 배경(background) 동작을 제어하도록 구성된다. 메모리 컨트롤러(2100)는 메모리 장치(2200) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다. 메모리 컨트롤러(2100)는 도 1을 참조하여 설명된 메모리 컨트롤러(200)와 동일하게 구현될 수 있다.
예시적으로, 메모리 컨트롤러(2100)는 램(RAM, Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
메모리 컨트롤러(2100)는 커넥터(2300)를 통해 외부 장치와 통신할 수 있다. 메모리 컨트롤러(2100)는 특정한 통신 규격에 따라 외부 장치(예를 들어, 호스트)와 통신할 수 있다. 예시적으로, 메모리 컨트롤러(2100)는 USB (Universal Serial Bus), MMC (multimedia card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성된다. 예시적으로, 커넥터(2300)는 상술된 다양한 통신 규격들 중 적어도 하나에 의해 정의될 수 있다.
예시적으로, 메모리 장치(2200)는 EPROM (Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM (Phase-change RAM), ReRAM (Resistive RAM), FRAM (Ferroelectric RAM), STT-MRAM(Spin-Torque Magnetic RAM) 등과 같은 다양한 불휘발성 메모리 소자들로 구현될 수 있다.
예시적으로, 메모리 컨트롤러(2100) 또는 메모리 장치(2200)는 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 방식으로 패키지화되어 하나의 반도체 패키지로 제공될 수 있다. 또는, 메모리 장치(2200)는 복수의 불휘발성 메모리 칩들을 포함하고, 복수의 불휘발성 메모리 칩들은 상술된 패키지 방식들을 기반으로 패키지화되어 하나의 반도체 패키지로 제공될 수 있다.
예시적으로, 메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적될 수 있다. 예시적으로, 메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어 솔리드 스테이트 드라이브(SSD, Solid State Drive)를 구성할 수 있다. 메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 범용 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
예시적으로, 메모리 장치(2200)는 도 1을 참조하여 설명된 메모리 장치(100)일 수 있다.
도 12는 본 발명의 실시 예에 따른 스토리지 장치가 적용된 SSD(Solid State Drive) 시스템을 예시적으로 보여주는 블록도이다.
도 12를 참조하면, SSD 시스템(3000)은 호스트(3100) 및 SSD(3200)를 포함한다. SSD(3200)는 신호 커넥터(3001)를 통해 호스트(3100)와 신호(SIG)를 주고 받고, 전원 커넥터(3002)를 통해 전원(PWR)을 입력 받는다. SSD(3200)는 SSD 컨트롤러(3210), 복수의 플래시 메모리들(3221~322n), 보조 전원 장치(3230), 및 버퍼 메모리(3240)를 포함한다.
실시 예에서, SSD 컨트롤러(3210)는 도 1을 참조하여 설명된 메모리 컨트롤러(200)의 기능을 수행할 수 있다.
SSD 컨트롤러(3210)는 호스트(3100)로부터 수신된 신호(SIG)에 응답하여 복수의 플래시 메모리들(3221~322n)을 제어할 수 있다. 예시적으로, 신호(SIG)는 호스트(3100) 및 SSD(3200)의 인터페이스에 기반된 신호들일 수 있다. 예를 들어, 신호(SIG)는 USB (Universal Serial Bus), MMC (multimedia card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 인터페이스들 중 적어도 하나에 의해 정의된 신호일 수 있다.
보조 전원 장치(3230)는 전원 커넥터(3002)를 통해 호스트(3100)와 연결된다. 보조 전원 장치(3230)는 호스트(3100)로부터 전원(PWR)을 입력 받고, 충전할 수 있다. 보조 전원 장치(3230)는 호스트(3100)로부터의 전원 공급이 원활하지 않을 경우, SSD(3200)의 전원을 제공할 수 있다. 예시적으로, 보조 전원 장치(3230)는 SSD(3200) 내에 위치할 수도 있고, SSD(3200) 밖에 위치할 수도 있다. 예를 들면, 보조 전원 장치(3230)는 메인 보드에 위치하며, SSD(3200)에 보조 전원을 제공할 수도 있다.
버퍼 메모리(3240)는 SSD(3200)의 버퍼 메모리로 동작한다. 예를 들어, 버퍼 메모리(3240)는 호스트(3100)로부터 수신된 데이터 또는 복수의 플래시 메모리들(3221~322n)로부터 수신된 데이터를 임시 저장하거나, 플래시 메모리들(3221~322n)의 메타 데이터(예를 들어, 매핑 테이블)를 임시 저장할 수 있다. 버퍼 메모리(3240)는 DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 불휘발성 메모리들을 포함할 수 있다.
예시적으로, 불휘발성 메모리들(3221~322n)은 도 1을 참조하여 설명된 메모리 장치(100)일 수 있다.
도 13은 본 발명의 실시 예에 따른 스토리지 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
도 13을 참조하면, 사용자 시스템(4000)은 애플리케이션 프로세서(4100), 메모리 모듈(4200), 네트워크 모듈(4300), 스토리지 모듈(4400), 및 사용자 인터페이스(4500)를 포함한다.
애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들, 운영체제(OS; Operating System), 또는 사용자 프로그램 등을 구동시킬 수 있다. 예시적으로, 애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 애플리케이션 프로세서(4100)는 시스템-온-칩(SoC; System-on-Chip)으로 제공될 수 있다.
메모리 모듈(4200)은 사용자 시스템(4000)의 주 메모리, 동작 메모리, 버퍼 메모리, 또는 캐쉬 메모리로 동작할 수 있다. 메모리 모듈(4200)은 DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR3 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 불휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예시적으로 애플리케이션 프로세서(4100) 및 메모리 모듈(4200)은 POP(Package on Package)를 기반으로 패키지화되어 하나의 반도체 패키지로 제공될 수 있다.
네트워크 모듈(4300)은 외부 장치들과 통신을 수행할 수 있다. 예시적으로, 네트워크 모듈(4300)은 CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, WI-FI 등과 같은 무선 통신을 지원할 수 있다. 예시적으로, 네트워크 모듈(4300)은 애플리케이션 프로세서(4100)에 포함될 수 있다.
스토리지 모듈(4400)은 데이터를 저장할 수 있다. 예를 들어, 스토리지 모듈(4400)은 애플리케이션 프로세서(4100)로부터 수신한 데이터를 저장할 수 있다. 또는 스토리지 모듈(4400)은 스토리지 모듈(4400)에 저장된 데이터를 애플리케이션 프로세서(4100)로 전송할 수 있다. 예시적으로, 스토리지 모듈(4400)은 PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 불휘발성 반도체 메모리 소자로 구현될 수 있다. 예시적으로, 스토리지 모듈(4400)은 사용자 시스템(4000)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다.
예시적으로, 스토리지 모듈(4400)은 복수의 불휘발성 메모리 장치들을 포함할 수 있고, 복수의 불휘발성 메모리 장치들은 도 1을 참조하여 설명된 메모리 장치(100)일 수 있다.
사용자 인터페이스(4500)는 애플리케이션 프로세서(4100)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예시적으로, 사용자 인터페이스(4500)는 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있다. 사용자 인터페이스(4500)는 LCD (Liquid Crystal Display), OLED (Organic Light Emitting Diode) 표시 장치, AMOLED (Active Matrix OLED) 표시 장치, LED, 스피커, 모니터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
50: 스토리지 장치
100: 메모리 장치
200: 메모리 컨트롤러
210: 리드 페일 처리부
400: 호스트

Claims (21)

  1. 복수의 플레인들을 각각 포함하는 복수의 메모리 칩들을 포함하는 메모리 장치를 제어하는 메모리 컨트롤러에 있어서,
    상기 메모리 장치에 대한 복수의 리드 동작들 중 페일된 리드 동작의 물리 어드레스에 대응되는 제1 최적리드전압을 산출하는 최적리드전압 리트라이 제어부; 및
    상기 제1 최적리드전압을 이용하여 상기 복수의 리드 동작들을 수행하는 최적리드전압 리트라이를 수행하도록 상기 메모리 장치를 제어하는 리드 페일 제어부;를 포함하고,
    상기 복수의 리드 동작들은 호스트로부터 제공된 하나의 리드 요청에 의해 생성된 리드 동작들인 메모리 컨트롤러.
  2. 제 1항에 있어서, 상기 리드 페일 제어부는,
    상기 제1 최적리드전압을 이용한 리드 동작이 페일된 리드 동작의 물리 어드레스와 상기 페일된 리드 동작의 물리 어드레스가 동일한 지 여부에 따라 상기 최적리드전압 리트라이가 페일된 리드 동작에 대해서 적용할 복구 알고리즘을 결정하는 메모리 컨트롤러.
  3. 제 1항에 있어서, 상기 리드 페일 제어부는,
    상기 제1 최적리드전압을 이용한 리드 동작이 페일된 리드 동작들 중 상기 페일된 리드 동작의 물리 어드레스와 동일한 물리 어드레스에 대한 리드 동작들에 대해서 소프트 디코딩을 수행하도록 상기 메모리 장치를 제어하는 메모리 컨트롤러.
  4. 제 1항에 있어서, 상기 리드 페일 제어부는,
    상기 제1 최적리드전압을 이용한 리드 동작이 페일된 리드 동작들 중 상기 페일된 리드 동작의 물리 어드레스와 다른 물리 어드레스에 대한 리드 동작들 중 어느 하나의 리드 동작의 물리 어드레스에 대응되는 제2 최적리드전압을 산출하는 메모리 컨트롤러.
  5. 제 4항에 있어서, 상기 리드 페일 제어부는,
    상기 제2 최적리드전압을 이용하여 상기 제1 최적리드전압을 이용한 리드 동작이 페일된 리드 동작들 중 상기 페일된 리드 동작의 물리 어드레스와 다른 물리 어드레스에 대한 리드 동작들에 각각 대응되는 물리 어드레스들에 대한 리드 동작들을 수행하는 메모리 컨트롤러.
  6. 제 1항에 있어서, 상기 최적리드전압 리트라이 제어부는,
    상기 페일된 리드 동작의 물리 어드레스에 대응되는 메모리 셀들의 문턱전압분포에 가우시안 모델링을 이용하여 상기 제1 최적리드전압을 산출하는 최적리드전압 산출부;를 포함하는 메모리 컨트롤러.
  7. 제 1항에 있어서, 상기 최적리드전압 리트라이 제어부는,
    상기 제1 최적리드전압 및 상기 페일된 리드 동작의 물리 어드레스를 저장하는 최적리드전압 저장부;를 포함하는 메모리 컨트롤러.
  8. 제 1항에 있어서,
    상기 제1 최적리드전압을 이용한 리드 동작에 따라 획득된 리드 데이터에 대한 에러 정정 디코딩을 수행하는 에러 정정부;를 더 포함하는 메모리 컨트롤러.
  9. 제 1항에 있어서, 상기 물리 어드레스는,
    상기 복수의 메모리 칩들 중 어느 하나의 메모리 칩을 가르키는 칩 어드레스를 포함하는 메모리 컨트롤러.
  10. 제 1항에 있어서, 상기 물리 어드레스는,
    상기 복수의 플레인들 중 어느 하나의 플레인을 가르키는 플레인 어드레스를 포함하는 메모리 컨트롤러.
  11. 제 1항에 있어서, 상기 복수의 플레인들은,
    상기 메모리 컨트롤러에 의해 독립적으로 제어되고, 동시에 서로 다른 동작을 수행할 수 있는 영역들인 메모리 컨트롤러.
  12. 제 2항에 있어서, 상기 복구 알고리즘들은,
    리드 리트라이, 최적리드전압 리트라이, 소프트 디코딩 및 칩킬 복구 동작를 포함하는 메모리 컨트롤러.
  13. 복수의 플레인들을 각각 포함하는 복수의 메모리 칩들; 및
    상기 복수의 메모리 칩들에 대해 수행된 리드 동작들 중 페일된 리드 동작들에 대응되는 데이터를 복구하는 복구 알고리즘들을 수행하는 메모리 컨트롤러;를 포함하되,
    상기 메모리 컨트롤러는,
    상기 페일된 리드 동작들 중 선택된 리드 동작에 관한 어드레스를 이용하여 제1 복구 알고리즘에 사용될 리드 전압을 산출하고, 상기 리드 전압을 이용하여 상기 페일된 리드 동작들에 대해 상기 제1 복구 알고리즘을 수행하는 스토리지 장치.
  14. 제 13항에 있어서, 상기 메모리 컨트롤러는,
    상기 제1 복구 알고리즘에 의해 데이터 복구가 실패한 리드 동작들 중 상기 선택된 리드 동작에 관한 어드레스와 같은 어드레스에 대한 리드 동작들에 대해서 제2 복구 알고리즘을 수행하는 스토리지 장치.
  15. 제 13항에 있어서, 상기 메모리 컨트롤러는,
    상기 제1 복구 알고리즘에 의해 데이터 복구가 실패한 리드 동작들 중 상기 선택된 리드 동작에 관한 어드레스와 다른 어드레스에 대한 리드 동작들에 대해서 상기 제1 복구 알고리즘을 재수행하는 스토리지 장치.
  16. 제 14항에 있어서, 상기 제2 복구 알고리즘의 수행시간은 상기 제1 복구 알고리즘의 수행시간보다 긴 스토리지 장치.
  17. 제 14항에 있어서, 상기 제2 복구 알고리즘의 연산량은 상기 제1 복구 알고리즘의 연산량보다 많은 스토리지 장치.
  18. 복수의 메모리 칩들을 포함하는 스토리지 장치의 동작 방법에 있어서,
    상기 복수의 메모리 칩들에 저장된 데이터를 리드하는 복수의 리드 동작들 중 페일된 리드 동작의 물리 어드레스에 대응되는 최적리드전압을 산출하는 단계; 및
    상기 최적리드전압을 이용하여 상기 복수의 리드 동작들을 수행하는 단계;를 포함하고,
    상기 복수의 리드 동작들은 호스트로부터 제공된 하나의 리드 요청에 의해 생성된 리드 동작들인 스토리지 장치의 동작 방법.
  19. 제 18항에 있어서, 상기 산출하는 단계는;
    상기 페일된 리드 동작의 물리 어드레스에 대응되는 메모리 셀들의 문턱전압분포에 가우시안 모델링을 이용하여 상기 최적리드전압을 산출하는 단계; 및
    상기 최적리드전압 및 상기 페일된 리드 동작의 물리 어드레스를 저장하는 단계;를 포함하는 스토리지 장치의 동작 방법.
  20. 제 18항에 있어서,
    상기 최적리드전압을 이용한 리드 동작이 페일된 리드 동작의 물리 어드레스와 상기 페일된 리드 동작의 물리 어드레스가 동일한 지 여부에 따라 상기 최적리드전압을 이용한 리드 동작이 페일된 리드 동작에 대해서 적용할 복구 알고리즘을 결정하는 단계;를 더 포함하는 스토리지 장치의 동작 방법.
  21. 제 20항에 있어서, 상기 복구 알고리즘은,
    리드 리트라이, 최적리드전압 리트라이, 소프트 디코딩 및 칩킬 복구 동작을 포함하는 스토리지 장치의 동작 방법.
KR1020200032008A 2020-03-16 2020-03-16 스토리지 장치 및 그 동작 방법 KR20210115751A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200032008A KR20210115751A (ko) 2020-03-16 2020-03-16 스토리지 장치 및 그 동작 방법
US17/006,194 US11393538B2 (en) 2020-03-16 2020-08-28 Data storage device and method of operating the same
CN202011086808.8A CN113409854A (zh) 2020-03-16 2020-10-12 数据存储装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200032008A KR20210115751A (ko) 2020-03-16 2020-03-16 스토리지 장치 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20210115751A true KR20210115751A (ko) 2021-09-27

Family

ID=77664913

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200032008A KR20210115751A (ko) 2020-03-16 2020-03-16 스토리지 장치 및 그 동작 방법

Country Status (3)

Country Link
US (1) US11393538B2 (ko)
KR (1) KR20210115751A (ko)
CN (1) CN113409854A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220118011A (ko) * 2021-02-18 2022-08-25 에스케이하이닉스 주식회사 메모리 장치 및 메모리 장치의 동작 방법
CN117215503A (zh) * 2023-11-09 2023-12-12 深圳星火半导体科技有限公司 一种读取闪存数据的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101434404B1 (ko) 2008-07-30 2014-08-29 삼성전자주식회사 파라미터를 추출하는 불휘발성 메모리 장치 및 그것을포함하는 불휘발성 메모리 시스템
US9524773B2 (en) * 2013-09-14 2016-12-20 Peter Wung Lee Multi-task concurrent/pipeline NAND operations on all planes
KR102609130B1 (ko) 2016-02-17 2023-12-05 삼성전자주식회사 읽기 전압 서치 유닛을 포함하는 데이터 저장 장치
KR102512448B1 (ko) * 2016-03-28 2023-03-22 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작 방법
US10290358B2 (en) * 2016-07-08 2019-05-14 Seagate Technology Llc Independent read threshold voltage tracking for multiple dependent read threshold voltages using syndrome weights
US10043575B2 (en) * 2016-08-10 2018-08-07 SK Hynix Inc. Memory system with read threshold estimation and operating method thereof
US10388368B2 (en) * 2017-10-31 2019-08-20 Seagate Technology Llc Adaptive read threshold voltage tracking with charge leakage mitigation using charge leakage settling time
US10691540B2 (en) * 2017-11-21 2020-06-23 SK Hynix Inc. Soft chip-kill recovery for multiple wordlines failure
KR20190092937A (ko) * 2018-01-31 2019-08-08 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
KR20190094968A (ko) * 2018-02-06 2019-08-14 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
US10997017B2 (en) * 2018-05-03 2021-05-04 SK Hynix Inc. Neighbor assisted correction error recovery for memory system and method thereof

Also Published As

Publication number Publication date
CN113409854A (zh) 2021-09-17
US20210287751A1 (en) 2021-09-16
US11393538B2 (en) 2022-07-19

Similar Documents

Publication Publication Date Title
US20240004565A1 (en) Storage device and method for foggy and fine programming
KR20220082509A (ko) 저장 장치 및 그 동작 방법
US20210158875A1 (en) Memory device and method of operating the same
US10943664B2 (en) Storage device and operating method thereof
US11393538B2 (en) Data storage device and method of operating the same
US11327839B2 (en) Storage device and method of operating the same
KR20200056880A (ko) 저장 장치 및 그 동작 방법
CN112527189A (zh) 存储器装置及其操作方法
US11880274B2 (en) Host device, memory controller, and computing system including the same
US11367505B2 (en) Storage device, memory device and method of operating the memory device
US11657882B2 (en) Memory device and method of operating the memory device
US11733921B2 (en) Memory device and memory system including the same
US11474721B2 (en) Storage device managing bad block information of memory blocks and operating method thereof
US11581057B2 (en) Memory device and method of operating the same
US20220076750A1 (en) Memory device and method of operating memory device
US20210132804A1 (en) Storage device and method of operating the storage device
KR20220079235A (ko) 저장 장치 및 그 동작 방법
KR20220041593A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20200136183A (ko) 스토리지 장치 및 그것의 동작 방법
US11908532B2 (en) Memory device and method of operating the memory device
US11699500B2 (en) Storage device and operating method thereof
US20230178159A1 (en) Memory device and operating method thereof
US20220147261A1 (en) Storage device and operating method thereof
KR20220128789A (ko) 메모리 장치 및 이를 포함하는 저장 장치
KR20230167533A (ko) 메모리 장치 및 그것의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination