CN107690693A - 掺杂硅晶片的方法 - Google Patents

掺杂硅晶片的方法 Download PDF

Info

Publication number
CN107690693A
CN107690693A CN201680033418.XA CN201680033418A CN107690693A CN 107690693 A CN107690693 A CN 107690693A CN 201680033418 A CN201680033418 A CN 201680033418A CN 107690693 A CN107690693 A CN 107690693A
Authority
CN
China
Prior art keywords
gas
ratio
flow velocity
silicon wafer
flow
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680033418.XA
Other languages
English (en)
Other versions
CN107690693B (zh
Inventor
瓦伦丁·丹·米哈莱奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
INTERNATIONAL SOLAR ENERGY RESEARCH CENTER KONSTANZ EV
Original Assignee
INTERNATIONAL SOLAR ENERGY RESEARCH CENTER KONSTANZ EV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by INTERNATIONAL SOLAR ENERGY RESEARCH CENTER KONSTANZ EV filed Critical INTERNATIONAL SOLAR ENERGY RESEARCH CENTER KONSTANZ EV
Publication of CN107690693A publication Critical patent/CN107690693A/zh
Application granted granted Critical
Publication of CN107690693B publication Critical patent/CN107690693B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251Diffusion into or out of group IV semiconductors
    • H01L21/2252Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供了一种使用扩散炉(1)掺杂硅晶片(8)的方法,所述扩散炉(1)具有用于装载和卸载硅晶片(8)的门(2)、内部容积(6)、用于反应气体、掺杂气体和载气的气体入口(4)以及用于修改所述反应气体、所述掺杂气体和所述载气至扩散炉(1)的内部容积(6)中的流速的工具,所述方法包括下列步骤:将硅晶片(8)装载至扩散炉(1)中,至少在沉积时间中根据预定温度曲线加热扩散炉(1),使反应气体、掺杂气体和载气同时流至内部容积(6)中并从扩散炉(1)卸载掺杂的硅晶片(8),其中在反应气体、掺杂气体和载气同时流至扩散炉(1)的内部容积(6)中的沉积时间中,反应气体的流速与掺杂气体的流速之比从第一比率至第二比率改变至少一次和/或载气的流速从第一流速至第二流速改变至少一次。

Description

掺杂硅晶片的方法
技术领域
本发明涉及掺杂半导体组件的生产,特别是通过硅晶片的掺杂而形成的半导体组件,诸如光伏电池。
背景技术
这个工艺,例如,如例如US 6548378B1或US 2012/0083105A1中所述通常使用硼的硅晶片的P型掺杂,通常在扩散炉中进行,该扩散炉可实现为,例如水平或垂直炉。晶片沉积在炉内的支撑体上,该支撑体通常称为“晶舟”且通常由SiO2或SiC制成,载气(例如,N2或Ar)、掺杂剂(例如,液体BBr3或BCl3)和反应气体(例如,O2、H2或H2O)的控制流引入到炉的内部容积中。
作为实例来看使用上述材料的工艺,在扩散工艺的第一阶段,沉积期间,蒸气BBr3与反应室内的氧气遵循以下化学过程起反应:
4BBr3+3O2→2B2O3+6Br2
液体B2O3在硅晶片上冷凝并发生如下反应以生成SiO2和元素硼:
2B2O3+3Si→4B++3SiO2(硼硅酸盐玻璃)
主要是在扩散的第二阶段,驱进(drive-in)期间,元素硼扩散到硅晶片以及在硅表面原位生长的硼硅酸盐玻璃(BSG)层中。载气的作用是将掺杂剂和反应气体驱至硅晶片的表面。
自然地,在同时处理多个晶片时,为了获得性能明确的产品,获得相同的掺杂曲线是必不可少的。这种同时处理对于该工艺的任何工业应用来说是必不可少的,因为为了使制造成本最小化,应在短的工艺时间内且同时在大的晶片负载上获得至硅晶片中期望的掺杂浓度。
为了实现均匀掺杂,在沉积阶段期间气相循环确保布置在反应器整个长度上的晶片均匀润湿是必要的。众所周知,在操作条件下,气体的容积比、温度和压力是控制反应器中流体动力学和反应动力学的关键参数。然而,这种均匀润湿在工业生产中是特别难实现的,其中使用室相对较长且密集装填晶片的水平炉,并且气体通过室的其中一个壁,通常是端壁(如下面图1所示)引入水平炉中。
这些问题背后的原因是掺杂剂和反应气体的消耗发生了,即这些气体在被运载通过炉时部分使用了使得发生反应的空气改变了,例如,在端壁和可位于端壁相对侧的炉的门之间。
自然地,由于这些工艺很高的经济相关性,已进行了数次尝试以克服这个问题。传统地,已用于产生补偿这些影响的可能性的参数是温度。到目前为止,所使用的炉的共同特征在于它们为“区域炉”,这意味着在炉内部空间不同区域中的温度可单独调节。在US6548378B1的垂直炉中找到了这种方法的实例。
最近,在US 2012/0083105 A1中提出使用反应室内的压力作为参数以获得炉内部容积中晶片更均匀的润湿以及在减压条件下的操作。
发明内容
虽然进行了这些尝试来克服上述问题,但仍存在一个问题,即提供一种掺杂硅晶片,特别是硼掺杂的方法,其允许在给定的炉或反应器中同时处理大量晶片。
这个问题通过具有权利要求1特征的掺杂硅晶片的方法来解决。该方法的有利改进是从属权利要求的主题。
根据本发明掺杂硅晶片的方法涉及扩散掺杂。因此,对其应用而言,使用了传统的扩散炉,换句话说是一种炉,其包括至少用于装载和卸载晶片的门、内部容积、用于反应气体、掺杂气体和载气的气体入口以及用于修改所述反应气体、所述掺杂气体和所述载气至扩散炉的内部容积中的流速的工具。这些用于修改反应气体、掺杂气体和载气的流速的工具可实现为例如具有可变吞吐量的阀,其优选地通过远程控制器电操作和控制,该远程控制器在特别有利的实施例中为可编程控制器。
作为用于掺杂硅晶片的基于扩散工艺的典型,根据本发明的方法包括下列步骤:将硅晶片装载至扩散炉中,至少在沉积时间内根据预定温度曲线加热扩散炉,使反应气体、掺杂气体和载气同时流至内部容积中,以及从扩散炉卸载掺杂的硅晶片。
为了清楚起见,应指出,虽然上述步骤的顺序是合理的,但这并不意味着必须按该顺序执行这个动作序列。具体地说,不排除将硅晶片装载到预热炉中。
还要注意,该措辞仅意味着在该方法的执行期间,反应气体、掺杂气体和载气在本说明书中称为沉积阶段的某个时间段内同时流动,而不必是在所有时间内同时流动。例如,载气可流动更长的时间以清洁反应室和/或加速冷却所处理的硅晶片。
使用术语“预定的温度曲线”来表示用于扩散工艺的温度曲线对于要实现的不同扩散来说可发生变化。因此,通常,针对沉积工艺中给定的时间点来限定目标温度,例如,在控制器的存储器中,且该控制器控制炉的加热工具-对于炉的不同区域而言可能是不同的-,优选地,基于炉的温度传感器的反馈来达到这个温度。
对于本发明而言,在沉积时间过程中反应气体的流速与掺杂气体的流速之比(为了简洁起见,有时还被简称为“比率”)从第一比率至第二比率改变至少一次和/或载气的流速(为了简洁起见,有时还被称为“流速”)从第一流速至第二流速改变至少一次是必不可少的。
由于反应气体的流速与掺杂气体的流速之比对凝结在硅晶片上的中间反应产物的形成具有关键影响以及气体颗粒具有优选的传播方向的事实,改变该比率影响了中间反应产物在扩散产物的内部容积中的空间分布,因此影响了凝结在给定晶片上的材料的量,从而允许在整个硅晶片组上实现更均匀的掺杂结果。
获得这种改进的均匀性的替代方式(其还可与该比率的变化相组合)是在沉积时间过程中使载气的流速从第一流速至第二流速改变至少一次。
反应气体和掺杂气体之比影响了反应速率,从而影响了给定时间段内气体相互发生反应之后所产生的中间产物的量。载气的作用是将其他气体驱进至室中并分布它们。因此,更高流速的载气将在给定时间段内将平均气体颗粒的给定组合进一步驱进至扩散炉的内部容积中。因此,替代地或附加地,在沉积时间过程中若载气的流速改变至少一次,则也能实现本发明。
具体地,本发明人已经发现,反应气体的流速与掺杂气体的流速之比的变化通常导致在环境压力下执行的掺杂过程的结果的更显著的改进,而载气的流速变化则导致在相对于环境压力减压下执行的掺杂过程的更显著的改进。
在该方法有利的实施例中,第一比率和/或第一流速以这种方式选择,使得在整个沉积时间内应用时在气体入口附近产生均匀掺杂的晶片,且第二比率和/或第二流速以这种方式选择,使得在整个沉积时间内应用时在位于气体入口对面的内部容积的区域中产生均匀掺杂的晶片。替代地,由于本申请语言中所使用的比率的编号并不意味着如此限定条件的必要的时间顺序,因此第二比率和/或第二流速可以这种方式选择,使得在整个沉积时间内应用时在气体入口附近产生均匀掺杂的晶片,且第一比率和/或第二流速以这种方式选择,使得在整个沉积时间内应用时在位于气体入口对面的内部容积的区域中产生均匀掺杂的晶片。参数的这种选择是可形的,其在下面作为实例示出。此外,下面讨论了选择比率、流速和工艺条件时的考虑。
影响该比率的优选方式是反应气体流量的变化,而掺杂气体流量则保持不变。
有利地,为了获得要使用的比率和/或流速,该方法还包括确定第一比率和/或第一流速并确定第二比率和/或第二流速的步骤,第一比率和/或第一流速在整个沉积时间内应用时在气体入口附近产生均匀掺杂的晶片,第二比率和/或第二流速在整个沉积时间内应用时在位于气体入口对面的内部容积的区域中产生均匀掺杂的晶片。这可由用于一系列标准掺杂过程的炉的制造商完成或在首次限定或执行掺杂过程之前或在开始新的生产运行之前由处理工厂或机构完成。
如上所述,通过改变反应气体和掺杂气体的比率,影响了凝结在扩散炉内部容积中的晶片上的反应产物的空气分布。因此,特别是对于具有许多晶片的非常长的炉而言,该方法还包括在沉积时间内将反应气体的流速与掺杂气体的流速之比改变到至少第三比率至少一次和/或在沉积时间内将载气的流速改变到至少第三流速至少一次是特别有利的。
换句话说,若注意到,使用分别针对炉门附近和气体入口附近的晶片优化的两个比率和/或流速在炉的中间部分导致质量问题,这可通过应用针对这些位置进行优化的另外的比率和/或流速来进行补救。因此,如果仅使用第三比率,该第三比率以这种方式选择,使得在整个沉积时间内应用时在炉内部容积的中间区域中产生均匀掺杂的晶片,并且如果仅使用第三流速,其以这种方式选择,使得在整个沉积时间内应用时在炉内部容积的中间区域中产生均匀掺杂的晶片。
因此,可限定反应气体和掺杂气体的一系列比率和/或流速。如此限定的比率和/或速度重复不止一次是有利的。其原因在于扩散工艺是时间依赖性的,因此频繁地改变工艺条件比仅改变工艺条件一次将导致更均匀的结果。优选地,界定的序列循环地(即,按与工艺条件相同的顺序进行,使例如条件A、B和C的序列按顺序ABCABCABC......的顺序重复)或反循环地(即,在每个序列完成之后反转工艺条件的顺序,使条件A、B和C的序列按顺序ABCCBAABC......的顺序重复)重复。
用于影响/改进由生产工艺实现的均匀性的另外的参数是载气流速的变化相对于在比率之间切换而发生的相移。发明人已注意到,导致最佳结果的相移的大小取决于在沉积条件下炉的空气压力。在空气压力沉积中,应使相移最大化,但是在较低空气压力下,这种相移的积极效果首先降低并最终恢复,使得在减压空气沉积的情况下,载气流量、反应气体的气体流量和掺杂气体的气体流量优选为一起进行改变。
如上面所指出的,一方面,需要足够快地实现工艺条件的变化以在将掺杂物扩散至硅晶片的工艺的相同阶段中发生。然而,结果是由于扩散炉内部容积中未形成平衡,因此太快的变化会对工艺产生不利的影响。因此,在比率之间切换的频率小于每分钟一次是有利的。
附图说明
接下来用使用实例示出本发明具体方面和实施例的图来解释本发明。该图示出:
图1:根据现有技术的扩散炉的示意图,
图2a-c:通过以第一组固定气流参数执行现有技术掺杂工艺获得的炉气体区域(图2a)、中心区域(图2b)和负载区域(图2c)中晶片的薄片电阻,
图3a-c:通过相同的现有技术掺杂工艺但以第二组固定气流参数执行而获得的炉气体区域(图3a)、中心区域(图3b)和负载区域(图3c)中晶片的薄片电阻,
图4a:根据本发明的变型气流随沉积时间变化的实例图,其中反应气体流速与掺杂气体流速的比值发生改变,
图4b:根据本发明的变型气流随沉积时间变化的实例图,其中载气的流速发生改变,
图5a-c:通过掺杂工艺获得的炉气体区域(图5a)、中心区域(图5b)和负载区域(图5c)中晶片的薄片电阻,其中交替使用图2a-c实例工艺中的第一组气流参数和图3a-c实例工艺中的第二组气流参数,同时保持剩余的工艺参数相同,以及
图6:根据本发明气流随沉积时间变化的第二实例图,
图7:根据本发明在整个沉积工艺期间的气流图。
具体实施方式
图1示意示出扩散炉1的实例,其在一端具有门2并在相对端具有端壁3,该端壁3具有一个或多个气体入口4和一个或多个气体出口5。在扩散炉1的内部容积6中具有其上布置有数个硅晶片8的处理晶舟7。扩散炉1内部容积6中位于端壁3附近的部分通常称为气体区域6a,位于门2附近的部分通常称为负载区域6c,在气体区域6a和负载区域6c之间的部分通常称为中心区域6b。经常地,扩散炉1的加热工具(未在图1中示出)以能够单独调节气体区域6a、中心区域6b和负载区域6c的温度和/或加热功率的方式布置。在用于根据本发明的方法时,扩散炉1可在常压条件下或在相对于环境压力减压的条件下操作。
通过气体入口4的气流由阀(未示出)控制,该阀通常可由控制器(未示出)远程设置以提供流到扩散炉1内部容积6中各个气体类型的给定流速。
图2a-c和3a-c分别示出以第一组固定气流参数和第二组固定气流参数执行现有技术掺杂工艺获得的扩散炉1气体区域6a(参见图2a、3a)、中心区域6b(参见图2b、3b)和负载区域6c(参见图2c、3c)中晶片的薄片电阻。更具体地,在每种情况下,将具有200个硅晶片8的满载晶舟暴露于调节至970℃+/-3℃加热区域的温度及特定气流26分钟。
在导致图2a-c所示结果的反应中,该气流的特征在于下列参数,从现在起其称为流量比1:
BBr3掺杂气体=70cm3/分钟±0.5%
O2反应气体=53cm3/分钟±0.5%
N2载气=15.6L/分钟±0.3%。
与此相反,在导致图3a-c所示结果的反应中,该气流的特征在于下列参数,从现在起其称为流量比2:
BBr3掺杂气体=70cm3/分钟±0.5%
O2反应气体=80cm3/分钟±0.5%
N2载气=15.6L/分钟±0.3%。
要注意,在这些实例的流量比1和流量比2中,使用相同流速的掺杂气体和反应气体,并且仅改变反应气体的量。应指出,为了实现本发明,还可改变载气和/或掺杂气体的流速。影响实现良好均匀性区域最相关的参数是所使用的掺杂气体与反应气体的比率。然而,发明人已发现影响该比率的优选方式是反应气流的变化。
这种偏好的一个原因在于提供掺杂气体的方式。上述掺杂气体的流速实际是BBr3由于N2气体以70cm3/min鼓泡通过含有液体BBr3的瓶子而载入到炉中的速度。改变这种流动状态使BBr3拾取的控制不准确,特别是在这种改变重复进行时。
此外,保持带入到炉中的BBr3的量最小化是重要的,以避免硼在硅表面可能发生的过饱和,这导致不期望的富硼层形成并使将要沉积在炉壁和炉门上的B2O3的量最小化,这增加了清洁炉的量,因此增加了维护成本。
分别示于图2a-c和3a-c中的结果清楚地示出本发明的关键结果,鉴于在施加固定温度设置下使用气体固定流速的传统方法不允许获得在这些条件下处理的整个晶片组的良好均匀性,以在扩散炉1负载区域6c或气体区域6a中实现期望的均匀性的方式选择气流参数是可行的。
实现这所必须使用的精确工艺参数取决于,例如扩散炉1的类型,炉1中待处理的硅晶片8的数量和期望的掺杂工艺的精确参数,因此应优选地在开始标准化生产运行之前单独地建立。对于标准工艺而言,针对给定的炉类型这可由炉的制造商完成,或者,可通过系统地改变气流参数进行试验运行并单独分析扩散炉1不同区域6a、6b、6c中硅晶片8上所获得的结果来确定最适合于给定用途的参数。
这种研究的良好起点是扩散炉1的传统扩散工艺条件。应强调的是,本发明的方法也用于如US 2012/0083105 A1所述在低压下操作的扩散炉1。
优选地,要改变的下一个参数是反应气体的流量。作为一般趋势,从上述起点开始,降低反应气体的值倾向于改善负载区域6c中的均匀性,而增加反应气体的值则倾向于改善气体区域6a中的均匀性。另外的自由度包括载气流速和扩散炉1区域6a、6b、6c温度设置的适应性。一旦优化了所有参数,应测试反应气流是否仍是导致最佳结果的那个参数或者通过反应参数的进一步迭代是否能够导致显著的改善。
图4a示出如本发明提出作为时间函数的气流调节的实例图。在这个实例中,掺杂气体和载气的流速保持恒定,反应气体的流速在高流量值f2和低流量值f1之间变化,高流量值f2为气体区域6a中的均匀性产生改善条件,低流量值f1为负载区域6c中的均匀性产生改善条件。
在这个实例中,这些条件之间的循环在沉积工艺中重复进行四次,使得存在四个时间段具有高反应气流f2且四个时间段具有低反应气流f1。
本发明人已经发现,在反应气体与载气的高比率和这些气体的低比率之间切换数次比仅施加一次比率变化导致更好的结果,但在随后的流速变化之间留出足够时间来稳定气流条件也是同样重要的。对于本发明的发明人所研究的工艺而言,在随后的气流变化之间留出几分钟的时间段产生了最好的结果。
还应强调的是,该效果并不是针对给定的掺杂气体、反应气体和/或载气。例如,可用于硼掺杂的所有掺杂气体,特别是BBr3和BCl3可与各个反应气体(特别是O2、H2或H2O蒸气)以及载气(特别是N2或Ar)一起使用。而且,它可适应于给定掺杂工艺的各个时间尺度,只要在改变气流设置之后提供了足够的气流沉降时间。
为了说明该方法的有效性,图5a-c示出分别结合图4a所示气流调节、使用上述流量比1和流量比2的工艺条件所获得的结果。即使乍看之下,显而易见地,扩散炉1不同区域6a、6b、6c中晶片性能的均匀性优于使用图2a-c或3a-c传统方法所获得的均匀性。由于这种增加的均匀性,通过例如操作更长的炉和/或更大的处理晶舟可同时掺杂更多的硅晶片8。
图4b是根据本发明的变型气流随沉积时间变化的实例图,其中载气的流速在沉积时间过程中变化,其还增加了在炉长度上实现的掺杂特性的均匀性。该变型在炉是在相对于环境压力减压下操作的掺杂过程中特别有效。
例如,在根据图6所示的方案在沉积时间过程中操作气流时,能够实现该结果的进一步改进。这个方案与图4a和4b所示方案之间的差异分别在于存在反应气体流速与掺杂气体流速之比和载气流量的变化,其中反应气体流速与掺杂气体流速之比至少从第一比率至第二比率变化一次,且载气流量在例如12L/min和18L/min之间变化。在图6所示的实例中,载气流量的变化插入在反应气流变化之间,使得在这个实例中,在50%的时间中,给定的掺杂气流设置设定为较高的载气流量f4,剩余的50%与较低的载气流量f3相一致。然而,可以预期的是,载气流量变化相对于反应气流变化的其他时间可优选地作为各个掺杂工艺和扩散炉参数的函数。具体地说,本发明人暂时假定,在减压条件下,相移减小可导致改进的结果。
接下来,参照图7描述整个掺杂工艺。图7在其上半部分中示出O2用于驱进时N2(实线,上半部)和O2(虚线,上半部)的流速,并在其下半部分中示出O2用作反应气体(实线,下半部)且BBr3(虚线,下半部)用作掺杂气体时O2(实线,下半部)和BBr3的流速。如上面所说明的,掺杂气体所呈现的流速实际上是BBr3由于N2气体以70cm3/min鼓泡通过含有液体BBr3的瓶子而载入到炉中的速度。
在该工艺开始时,即,在工艺时间的0分钟时,通常已预热至例如830℃温度的炉装载有晶片。如图7所示,这在高N2(即,载气)流量下发生。
在加载后,优选地,允许炉中条件在加载后静置稳定时间,以允许不同的炉区域达到预定的温度差。在该稳定时间中,载气流量减小,反应气体流量,例如,O2流量开始。然而,这还不是沉积阶段的一部分,因为没有掺杂气体流动。
沉积阶段是仅在稳定时间结束后通过开启掺杂气体流量而开始的。典型地,在沉积阶段开始时,温度按8℃/min增加逐步增加至例如970℃。在定义时间后,沉积阶段通过关闭BBr3流量而结束。
随后,开始冷却至卸载温度(例如,850℃,其中斜率为4℃/min)并开始驱进阶段。在图7所示的实例中,在O2流动下关闭N2载气开始驱进阶段,以在O2流动停止之前实现氧化并再次打开N2流量。要注意,在这种情况下,由于不再提供掺杂气体,O2不再用作反应气体以通过化学方式提供掺杂物。
最后,卸载掺杂的晶片。
附图标记列表
1 扩散炉
2 门
3 端壁
4 气体入口
5 气体出口
6 内部容积
6a 气体区域
6b 中心区域
6c 负载区域
7 处理晶舟
8 硅晶片
f1 气流
f2 气流
f3 气流
f4 气流

Claims (12)

1.使用扩散炉(1)掺杂硅晶片(8)的方法,所述扩散炉(1)具有用于装载和卸载所述硅晶片(8)的门(2)、内部容积(6)、用于反应气体、掺杂气体和载气的气体入口(4)以及用于改变所述反应气体、所述掺杂气体和所述载气至所述扩散炉(1)的所述内部容积(6)中的流速的工具,所述方法包括下列步骤:
-将硅晶片(8)装载到所述扩散炉(1)中,
-至少在沉积时间过程中根据预定温度曲线加热所述扩散炉(1),
-使反应气体、掺杂气体和载气同时流到所述内部容积(6)中,以及
-从所述扩散炉(1)卸载掺杂的硅晶片(8),
其特征在于,在反应气体、掺杂气体和载气同时流到所述扩散炉(1)的所述内部容积(6)中的所述沉积时间过程中,反应气体的流速与掺杂气体的流速之比从第一比率至第二比率改变至少一次和/或所述载气的流速从第一流速至第二流速改变至少一次。
2.根据权利要求1所述的掺杂硅晶片的方法,其特征在于,反应气体的流速与掺杂气体的流速之比从第一比率至第二比率改变至少一次,并且以这种方式选择所述第一比率或所述第二比率,使得在整个所述沉积时间应用时所述气体入口附近产生均匀掺杂的硅晶片,且以这种方式选择所述第二比率或所述第一比率,使得在整个所述沉积时间应用时在位于所述气体入口对面的所述内部容积(6)的区域中产生均匀掺杂的晶片。
3.根据权利要求2所述的掺杂硅晶片的方法,其特征在于,所述方法还包括确定所述第一比率并确定所述第二比率的步骤,所述第一比率在整个所述沉积时间内应用时在所述气体入口附近产生均匀掺杂的晶片,所述第二比率在整个所述沉积时间内应用时在位于所述气体入口对面的所述内部容积(6)的区域中产生均匀掺杂的晶片。
4.根据权利要求2或3所述的掺杂硅晶片的方法,其特征在于,所述方法还包括在所述沉积时间过程中将反应气体的流速与掺杂气体的流速之比改变到至少第三比率至少一次。
5.根据权利要求4所述的掺杂硅晶片的方法,其特征在于,以这种方式选择所述第三比率,使得在整个所述沉积时间内应用时在所述扩散炉(1)的所述内部容积(6)的中心区域(6b)中产生均匀掺杂的晶片。
6.根据权利要求1所述的掺杂硅晶片的方法,其特征在于,所述载气的流速从第一流速至第二流速改变至少一次,并且以这种方式选择所述第一流速或所述第二流速,使得在整个所述沉积时间内应用时在所述气体入口附近产生均匀掺杂的硅晶片(8),且以这种方式选择所述第二流速或所述第一流速,使得在整个所述沉积时间内应用时在位于所述气体入口对面的所述内部容积(6)的区域中产生均匀掺杂的晶片。
7.根据权利要求6所述的掺杂硅晶片的方法,其特征在于,所述方法还包括确定所述第一流速并确定所述第二流速的步骤,所述第一流速在整个所述沉积时间内应用时在所述气体入口附近产生均匀掺杂的晶片,所述第二流速在整个所述沉积时间内应用时在位于所述气体入口对面的所述内部容积(6)的区域中产生均匀掺杂的晶片。
8.根据权利要求6或7所述的掺杂硅晶片的方法,其特征在于,所述方法还包括在所述沉积时间过程中将所述载气的流速改变到至少第三流速至少一次。
9.根据权利要求8所述的掺杂硅晶片的方法,其特征在于,以这种方式选择所述第三流速,使得在整个所述沉积时间内应用时在所述扩散炉(1)的所述内部容积(6)的中心区域(6b)中产生均匀掺杂的晶片。
10.根据前述权利要求中任一项所述的掺杂硅晶片的方法,其特征在于,在所述沉积时间过程中,所述比率之间的切换和/或所述载气的流速的切换发生数次,特别是循环地或反循环地发生。
11.根据前述权利要求中任一项所述的掺杂硅晶片的方法,其特征在于,反应气体的流速与掺杂气体的流速之比从第一比率至第二比率改变至少一次,且所述载气的流速从第一流速至第二流速改变至少一次,并且所述载气的流速的改变相对于所述比率之间的切换发生相移。
12.根据前述权利要求中任一项所述的掺杂硅晶片的方法,其特征在于,在所述比率之间的切换和/或在所述载气的流速之间的切换发生的频率小于每分钟一次。
CN201680033418.XA 2015-06-09 2016-06-03 掺杂硅晶片的方法 Active CN107690693B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP15171263.5A EP3104397B1 (en) 2015-06-09 2015-06-09 Method for doping silicon wafers
EP15171263.5 2015-06-09
PCT/EP2016/062676 WO2016198338A1 (en) 2015-06-09 2016-06-03 Method for doping silicon wafers

Publications (2)

Publication Number Publication Date
CN107690693A true CN107690693A (zh) 2018-02-13
CN107690693B CN107690693B (zh) 2022-01-07

Family

ID=53404367

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680033418.XA Active CN107690693B (zh) 2015-06-09 2016-06-03 掺杂硅晶片的方法

Country Status (4)

Country Link
EP (1) EP3104397B1 (zh)
CN (1) CN107690693B (zh)
HK (1) HK1247440A1 (zh)
WO (1) WO2016198338A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108110088B (zh) * 2017-12-21 2020-11-10 苏州阿特斯阳光电力科技有限公司 太阳能电池的低压扩散工艺及利用其制备得到的太阳能电池
DE102020133390A1 (de) * 2020-12-14 2022-06-15 Hanwha Q Cells Gmbh Verfahren zur Herstellung eines Bor-Emitters auf einem Silizium-Wafer

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2077587A1 (en) * 2006-09-27 2009-07-08 Kyocera Corporation Solar cell device and method for manufacturing the same
CN101707226A (zh) * 2009-07-29 2010-05-12 湖南红太阳新能源科技有限公司 晶体硅太阳能电池的扩散工艺
CN102428540A (zh) * 2009-04-06 2012-04-25 塞姆科工程股份有限公司 用于对硅片进行掺硼的方法
CN102916086A (zh) * 2012-10-31 2013-02-06 湖南红太阳光电科技有限公司 一种低方阻晶体硅电池的扩散工艺
DE102012207764A1 (de) * 2012-05-09 2013-11-14 International Solar Energy Research Center Konstanz E.V. Verfahren zur Bor-Dotierung von Silizium-Wafern
CN103646999A (zh) * 2013-12-18 2014-03-19 上饶光电高科技有限公司 一种改善太阳能电池片均匀性的磷扩散方法
CN103681976A (zh) * 2013-12-27 2014-03-26 百力达太阳能股份有限公司 一种高效低成本太阳电池扩散工艺
WO2014096443A1 (de) * 2012-12-21 2014-06-26 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur dotierung von halbleitersubstraten sowie dotiertes halbleitersubstrat
CN104662642A (zh) * 2012-09-21 2015-05-27 弗劳恩霍弗应用技术研究院 掺杂半导体衬底的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6548378B1 (en) 1998-12-17 2003-04-15 Vishay Semiconductor Itzehoe Gmbh Method of boron doping wafers using a vertical oven system

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2077587A1 (en) * 2006-09-27 2009-07-08 Kyocera Corporation Solar cell device and method for manufacturing the same
CN102428540A (zh) * 2009-04-06 2012-04-25 塞姆科工程股份有限公司 用于对硅片进行掺硼的方法
CN101707226A (zh) * 2009-07-29 2010-05-12 湖南红太阳新能源科技有限公司 晶体硅太阳能电池的扩散工艺
DE102012207764A1 (de) * 2012-05-09 2013-11-14 International Solar Energy Research Center Konstanz E.V. Verfahren zur Bor-Dotierung von Silizium-Wafern
CN104662642A (zh) * 2012-09-21 2015-05-27 弗劳恩霍弗应用技术研究院 掺杂半导体衬底的方法
CN102916086A (zh) * 2012-10-31 2013-02-06 湖南红太阳光电科技有限公司 一种低方阻晶体硅电池的扩散工艺
WO2014096443A1 (de) * 2012-12-21 2014-06-26 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur dotierung von halbleitersubstraten sowie dotiertes halbleitersubstrat
CN103646999A (zh) * 2013-12-18 2014-03-19 上饶光电高科技有限公司 一种改善太阳能电池片均匀性的磷扩散方法
CN103681976A (zh) * 2013-12-27 2014-03-26 百力达太阳能股份有限公司 一种高效低成本太阳电池扩散工艺

Also Published As

Publication number Publication date
CN107690693B (zh) 2022-01-07
HK1247440A1 (zh) 2018-09-21
WO2016198338A1 (en) 2016-12-15
EP3104397A1 (en) 2016-12-14
EP3104397B1 (en) 2017-10-11

Similar Documents

Publication Publication Date Title
KR102165711B1 (ko) 기판 처리 장치, 가스 노즐 및 반도체 장치의 제조 방법
US6240875B1 (en) Vertical oven with a boat for the uniform treatment of wafers
CN107871653A (zh) 基板处理装置以及半导体器件的制造方法
KR100718180B1 (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
TWI611529B (zh) 基板處理裝置
CN105870034B (zh) 多晶硅炉管沉积厚度监控装置及方法
CN107690693A (zh) 掺杂硅晶片的方法
KR102034766B1 (ko) 기판 처리 장치 및 기판 처리 방법
CN101192531B (zh) 处理聚硅氮烷膜的方法
CN104835758A (zh) 基板处理装置、加热装置、顶壁隔热体及半导体器件的制造方法
US20090197402A1 (en) Substrate processing apparatus, method for manufacturing semiconductor device, and process tube
Angermeier et al. Modeling and analysis of the silicon epitaxial growth with SiHCl3 in a horizontal rapid thermal chemical vapor deposition reactor
CN100459033C (zh) 成膜方法以及成膜装置
US20210125828A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP5184329B2 (ja) 基板処理装置、基板処理方法及び半導体装置の製造方法
CN109671620A (zh) 半导体器件制备过程中的杂质扩散工艺
KR102127130B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램
TWI729121B (zh) 用於快速加熱製程的方法與反應腔室
JP2002231708A (ja) 塗布膜処理装置および塗布膜処理方法
US20040081754A1 (en) Method and furnace for the vapor phase deposition of components onto semiconductor substrates with a variable main flow direction of the process gas
TWI433239B (zh) 熱處理裝置、熱處理裝置之溫度調整方法、及程式
KR100280690B1 (ko) 도우프트 박막의 막형성방법
JP2003209099A (ja) 成膜方法及び成膜装置
JP2002533952A (ja) 垂直炉の投入の下におけるウェハのホウ素ドーピング方法
US20230002889A1 (en) Chemical vapor depospition furnace for depositing films

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1247440

Country of ref document: HK

GR01 Patent grant
GR01 Patent grant