CN107658307A - 3d存储器 - Google Patents
3d存储器 Download PDFInfo
- Publication number
- CN107658307A CN107658307A CN201710749887.8A CN201710749887A CN107658307A CN 107658307 A CN107658307 A CN 107658307A CN 201710749887 A CN201710749887 A CN 201710749887A CN 107658307 A CN107658307 A CN 107658307A
- Authority
- CN
- China
- Prior art keywords
- layer
- bit line
- wordline
- contact portion
- memories
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 69
- 230000002093 peripheral effect Effects 0.000 claims abstract description 33
- 238000003475 lamination Methods 0.000 claims abstract description 3
- 239000000872 buffer Substances 0.000 claims description 38
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- 238000003860 storage Methods 0.000 claims description 12
- 238000010276 construction Methods 0.000 abstract 2
- 238000005516 engineering process Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000013500 data storage Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 101100481702 Arabidopsis thaliana TMK1 gene Proteins 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 101100261242 Mus musculus Trdmt1 gene Proteins 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- KZNMRPQBBZBTSW-UHFFFAOYSA-N [Au]=O Chemical compound [Au]=O KZNMRPQBBZBTSW-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明公开了一种3D存储器结构，该3D存储器结构包括多个分区，每个分区包括外围器件层、触点连接层、阵列器件层，外围器件层、触点连接层与阵列器件层顺序叠层设置。本发明创建了合适的字线和位线的触点解决方案，通过合理布局单元下层外围电路组件的位置，使芯片的集成度得到提高，在CMOS芯片位置布局上得到了改进，降低了单个芯片的大小。
Description
技术领域
本发明涉及半导体领域的3D存储器，尤其涉及一种3D存储器中单元下层外围电路(periphery under cell，简称PUC)混合键合结构。
背景技术
具有特定用途的一种非易失性存储器类型是快闪存储器。快闪存储器是可成块地擦除及重新编程的EEPROM类型。由于快闪存储器实施方案的大小、耐久性及功率要求，快闪存储器也用于例如无线装置等便携式电子装置中。取决于个别存储器单元的布置及并入有所述快闪存储器的系统或装置的要求，可存在各种快闪存储器类型。举例来说，NAND快闪存储器是常见的快闪存储器装置类型。
在一些架构中，快闪存储器将信息存储于浮动栅极晶体管(称为“单元”)阵列中，所述浮动栅极晶体管中的每一者传统上存储一个信息位，其表示为“0”或“1”。在其它架构中，例如在多电平单元(MLC)快闪中或当单元的状态可用于表示非整数值时，每一单元可存储更多或更少信息数字。所述存储器装置通常包含所述单元的栅格状布置。所述栅格中的单元中的每一者耗用给定量的面积且彼此间隔开大体均匀的距离(例如，间距)。因此，所述单元的大小及间距直接促成所述存储器装置的总体大小。随着单元的数目及存储器装置的相关联存储容量增加，此变得更加明显。
随着技术不断进步，通常期望存储器装置的大小降低。较小存储器装置可用于较小空间中及/或可增加有限面积或体积中的存储容量。随着对集成度和存储容量需求的不断发展，三维存储器应运而生。三维存储器是一种基于平面存储器的新型产品，其主要特色是将平面结构转换为立体结构，来大大节省硅片面积。
晶圆本身在芯片制造上，占有大部分的成本，我们希望能够减小单个晶圆的面积，以节省成本，提高芯片集成度。对于将存储器单元堆叠成垂直布置的3D存储器，在CMOS芯片的布局上还可以有进一步的改进，其中，字线和位线的触点解决方案是非常重要的，对于单元下层外围电路(periphery under cell，简称PUC)的混合键合，存在着可改进的空间。
发明内容
本发明提出了一种3D存储器中单元下层外围电路混合键合结构。
一种3D存储器，该3D存储器包括多个分区，每个分区包括外围器件层、触点连接层、阵列器件层，其特征在于，触点连接层位于外围器件层和阵列器件层之间，与外围器件层和阵列器件层叠层设置，并电性连接所述围器件层和阵列器件层。
优选地，所述外围器件层具有多组页缓存器和多组解码器。
优选地，所述页缓存器为两组，被配置为耦合到所属分区的两个相对的区段；
所述解码器为两组，被配置为耦合到所属分区的两个相对的区段。
优选地，所述触点连接层包括多个布线金属层，用于传递字线或位线的电信号；所述外围器件层与阵列器件层为上下叠层设置，并经由两者之间的触点连接层实现字线和/或位线的触点连接和寻址。
优选地，所述字线的触点连接层位于第一布线金属层内，所述位线的触点连接层位于第二布线金属层内。
优选地，在阵列器件层，所述页缓存器的键合区域的位置被配置在该页缓存器所属分区的上区段和下区段，并且该两个区段在字线结构方向上覆盖了所有的位线；在所述上区段和下区段区域，水平方向具有位线与之相接触的位线触点区域。
优选地，所述上区段和下区段分别是右上区段和左下区段。
优选地，同一行存储单元的字线通过第二金属层连接在一起，同一行的存储单元通过第二金属层共用字线。
优选地，所述位线触点区域的宽度为11微米，各位线之间的间距大于等于700纳米。
本发明的优点在于：
在CMOS芯片设计工艺中，创建了合适的字线和位线的触点解决方案，通过合理布局单元下层外围电路组件的位置，使芯片的集成度得到提高，在CMOS芯片位置布局上得到了改进，降低了单个芯片的大小，一个晶圆能够切割出更多的晶片，节约了成本。
具体地，本申请的方案实现了合理配置字线和位线的触点布局，满足单元下层外围电路的混合键合需求，并且布线间距大于700nm；为与嵌入式多媒体卡(Embedded MultiMedia Card，简称EMMC)相适配，所有的解码器操作(XDEC)都置于阵列下；页面缓存器(pagebuffer，简称pb)在寻址能力上，可以满足32位线间距的寻址。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
附图1为现有技术中存储器件的示意图；
附图2为根据本发明实施方式的存储体示意图；
附图3为根据本发明实施方式的外围电路结构层示意图；
附图4为根据本发明实施方式的阵列层的示意图；
附图5为根据本发明实施方式的位线接触孔版图示意图；
附图6为根据本发明实施方式的字线连接层(WL hookup)版图示意图；
附图7为根据本发明实施方式的更大范围的字线连接层(WL hookup)版图示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
图1示出现有技术中存储器件120的原理图，解码器122可以响应地址ADD选择存储单元阵列121的存储块BLK1到BLKi中的一个。解码器122可以向被选择的存储块的字线提供对应于操作模式的字线电压VWL。在程序操作过程中，例如，解码器122可以将程序电压和核对电压传递到被选择字线，并且将通过电压传递到未被选择字线。解码器122可以通过向选择线SSL和GSL提供选择信号选择存储块。在读操作过程中，读取电压可以被施加于存储块的被选择字线。在读操作过程中，分别地，通过读取电压可以被施加于存储块的未被选择字线。
页缓存器123可以基于操作模式，作为写入驱动器或者感测放大器运转。在程序操作过程中，页缓存器123可以将对应于将被编程的数据Data的位线电压传递到存储单元阵列121的位线。在读操作过程中，页缓存器123可以通过位线感测存储于被选择存储单元的数据。页缓存器123可以锁存检测到的数据并且可以输出被锁存数据Data至外部设备。
控制逻辑124可以响应来自外部设备的命令CMD控制解码器122和页缓存器123。
对于此种情形，如果将外围电路器件都布置在存储单元阵列的外围，则整体器件面积大，不利于集成化和微型化。
本发明的NAND存储器，由下到上依次包括但不限于：外围器件层(也称作单元下层外围电路层)、触点连接层、阵列器件层。在优选实施例中，外围器件包括多个金氧半导体场效应晶体管(MOSFET)，所述外围器件的金氧半导体场效应晶体管(MOSFET)用作存储器的不同功能器件，例如页缓存器、传感放大器、列译码器或行译码器。在优选实施例中，触点连接层包括多个金属层，所述金属层可以由钨、铜、铝或其他适合的材料制成，用于传递字线和/或位线的电信号。通过将外围器件层与阵列器件层叠层设置，经由其之间的触点连接层实现了字线、位线的触点连接和寻址。
其中，阵列器件层可以使用第一类工艺技术制造，外围器件层可以使用第二类工艺技术制造。例如，第一工艺技术可以是NAND闪存工艺技术，而第二半导体技术可以是多金属互连CMOS技术。
图2展示了根据本发明的示例性实施例的裸片结构，裸片结构侧面是焊盘4(pad)，其分为四个存储部分，分区0、分区1、分区2和分区3(PL0，PL1，PL2，PL3)，每个分区包含的逻辑电路相同，优选地，实现的时钟分配网络可以不同。在所述物理取向的裸片结构中，每个分区的四周在Y方向都具有台阶结构5，并且每个分区与相邻分区采用混合键合(hybridbonding)的方式相连接。每个分区包括在垂直方向上延伸的位线和在水平方向上延伸的字线。每个分区包括串驱动器6(string driver)。一般地，裸片结构由经配置以激活存储器单元行的串驱动器通过选择特定字线来存取。每一字线耦合到存储器单元行的控制栅极。举例来说，取决于对阵列执行的操作的类型(例如感测、编程或擦除操作)，位线可经偏压为特定电位。位线耦合到包括通过感测特定位线上的电压或电流而检测每一单元的数据状态的感测装置(例如，感测放大器)的解码器与感测电路(或页缓存器)。
为了传感位线数据和锁存程序数据，各分区具有多个页缓存器7(page buffer)，页面缓冲器连接于存储器阵列的位线(bit line)，其保持从存储器阵列的所选择的页面传输的数据，或者保持用于对所选择的页面进行编程的数据。页面缓冲器的工作模式如下。当在编程操作中将编程数据(例如数据“0”)输入页缓存器PB以便将编程数据存储到存储器单元中时，页缓存器PB向与存储器单耦接的位线提供编程许可电压(例如接地电压)。据此，由于提供给字线的编程电压和提供给位线的编程许可电压的原因，存储器单元的阈值电压升高。此外，当擦除数据(例如数据“1”)输入页缓存器PB以便将擦除数据存储在存储器单元中时，在编程操作中，页缓存器PB向与存储器单元耦接的位线提供编程抑制电压(例如电源电压)。据此，虽然在编程操作中编程电压被提供给字线，但是由于提供给位线的编程抑制电压的原因，存储器单元的阈值电压并未升高。由于存储器单元的阈值电压按照以上描述的方式变化，因此可以在存储器单元中存储不同的数据。
在本发明的3D NAND存储器结构中，采用垂直堆叠多层数据存储单元的方式，实现堆叠式的3D NAND存储器结构，其他的外围电路例如解码器(XDEC)、页缓存器(pagebuffer)和锁存器(latch)等都是CMOS器件形成的。分别采用不同的工艺形成3D NAND存储器阵列和外围电路，再通过穿过3D NAND存储器阵列的通孔将二者电连接在一起。在本发明中，页缓存器、解码器等COMS器件被配置为选择性地耦合到图示一个分区的范围内，这有助于在所述存储器内的区域面积最小化。
图3显示了CMOS芯片的一个层结构，该平面层结构在阵列下，其可以看作是图1中的一个分区对应的一个层，优选地，属于外围电路结构层，其包括单元下层外围电路(periphery under cell，简称PUC)。该层具有页缓存器7(page buffer)，其被配置为选择性地耦合到该分区的两个相对的区段，优选地，上区段和下区段，更优选地，对角区域的右上区段和左下区段。页缓存器7(page buffer)用作位线连接(BL hookup)。该平面层结构包括解码器操作8(XDEC)，其被配置为选择性地耦合到该分区的两个相对的区段，优选地，左区段和右区段，更优选地，对角区域的左上区段和右下区段。解码器对区块地址或页地址进行解码，选择与地址对应的区块BLK内的字线。其垂直方向的箭头示意出第一维度(D1)，其水平方向的箭头示意出第三维度(D3)。在XDEC对应的外侧，存在着3D存储器的台阶结构9。第一维度、第二维度、第三维度是作为参考。第一维度表示在区块范围内的位线结构(NAND串行的通道条带)的方向，第二维度表示在区块中垂直于存储器单元的阶层或层(垂直纸面的方向)的方向，第三维度表示在区块范围内的字线结构的方向。
图4显示了CMOS芯片的一个层结构，该层结构是阵列层中一个平面的示意图，阵列层形成在图3所示的外围电路结构层之上。阵列层包括阵列器件，例如包括多个NAND串(未示出)，且具有字线和位线触点，可以看作是图1中的一个分区对应的层。对于阵列层的该平面结构，键合页缓存器(page buffer)区域的位置10被配置在该平面层分区的上区段和下区段，优选地，右上区段和左下区段，并且该两个区段在第三维度(D3)方向上覆盖了所有的位线。在该区段区域，水平方向具有位线与之相接触的位线触点区域11(BL contactregion)，图中垂直方向所示线段为位线12(BL)，其与页缓存器(page buffer)键合区域中水平方向的位线触点区域具有接触点。该层结构的外围包括字线键合区13(WL bond)，其用于字线布线。
在3D存储器中，字线(WL1、、WL2、WL3、WL4……)和位线(BL1、BL2、BL3、BL4……)均采用金属互连的方式。根据本申请的实施方式，各字线(WL1、、WL2、WL3、WL4……)的触点连接层位于同一布线金属层内，其布线布局如图6和图7所示，多个位线(BL1、BL2、BL3、BL4……)的触点连接层位于字线的上层的布线金属层内，其布线布局如图5所示。
图5示出了位线接触孔版图，即位线触点(BL contacts)连接层的布局，该位线触点连接层在阵列层之下，其存在并不会影响到裸片面积(die size)的大小。优选地，位线触点区域(BL contact region)为图4中所示的页缓存器(page buffer)键合区域中水平方向，即第三维度方向的线段，其约为11微米，图示中via孔的横向间距约为624纳米，图示中via孔的纵向间距表示各位线之间的就间距，约为700纳米。
图6示出了字线连接层(WL hookup)布局的具体实施例，其为第一维度、第三维度形成的平面，即同一行(横排)的存储单元结构的字线(WL1、WL2、WL3或WL4……)，优选地，以及同一行的存储单元的控制栅极(CG1、CG2、CG3或CG4……)分别通过第二金属层M2连接在一起。在一个可选实施例中，同一行的存储单元的控制栅极通过第二金属层M2连接在一起，并且同一行的存储单元通过第二金属层M2共用字线。图6示出了第二金属层(Met2)区域，其成功实现了字线触点布线。
图7示出了更大范围的字线连接层(WL hookup)布局的具体实施例，其为第一维度、第三维度形成的平面，通过第一维度、第三维度和所示的金属层M2成功实现字线触点布线。
通过本申请的方法，在CMOS芯片设计工艺中，创建了合适的字线和位线的触点解决方案，通过合理布局单元下层外围电路组件的位置，使芯片的集成度得到提高，在CMOS芯片位置布局上得到了改进，降低了单个芯片的大小，一个晶圆能够切割出更多的晶片，节约了成本。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (9)
1.一种3D存储器，该3D存储器包括多个分区，每个分区包括外围器件层、触点连接层、阵列器件层，其特征在于，触点连接层位于外围器件层和阵列器件层之间，与外围器件层和阵列器件层叠层设置，并电性连接所述围器件层和阵列器件层。
2.根据权利要求1所述的3D存储器，其特征在于，
所述外围器件层具有多组页缓存器和多组解码器。
3.根据权利要求2所述的3D存储器，其特征在于，
所述页缓存器为两组，被配置为耦合到所属分区的两个相对的区段；
所述解码器为两组，被配置为耦合到所属分区的两个相对的区段。
4.根据权利要求1-3任一项所述的3D存储器，其特征在于，
所述触点连接层包括多个布线金属层，用于传递字线或位线的电信号；所述外围器件层与阵列器件层为上下叠层设置，并经由两者之间的触点连接层实现字线和/或位线的触点连接和寻址。
5.根据权利要求4所述的3D存储器，其特征在于，
所述字线的触点连接层位于第一布线金属层内，所述位线的触点连接层位于第二布线金属层内。
6.根据权利要求5所述的3D存储器，其特征在于，
在阵列器件层，所述页缓存器的键合区域的位置被配置在该页缓存器所属分区的上区段和下区段，并且该两个区段在字线结构方向上覆盖了所有的位线；在所述上区段和下区段区域，水平方向具有位线与之相接触的位线触点区域。
7.根据权利要求6所述的3D存储器，其特征在于，
所述上区段和下区段分别是右上区段和左下区段。
8.根据权利要求5-7中任一项所述的3D存储器，其特征在于，
同一行存储单元的字线通过第二金属层连接在一起，同一行的存储单元通过第二金属层共用字线。
9.根据权利要求中6-8中任一项所述的3D存储器，其特征在于，
所述位线触点区域的宽度为11微米，各位线之间的间距大于等于700纳米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710749887.8A CN107658307B (zh) | 2017-08-28 | 2017-08-28 | 3d存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710749887.8A CN107658307B (zh) | 2017-08-28 | 2017-08-28 | 3d存储器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107658307A true CN107658307A (zh) | 2018-02-02 |
| CN107658307B CN107658307B (zh) | 2020-02-25 |
Family
ID=61128848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710749887.8A Active CN107658307B (zh) | 2017-08-28 | 2017-08-28 | 3d存储器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107658307B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109166859A (zh) * | 2018-09-04 | 2019-01-08 | 长江存储科技有限责任公司 | 三维存储器中的互连结构 |
| CN110931058A (zh) * | 2018-09-19 | 2020-03-27 | 爱思开海力士有限公司 | 具有puc结构的存储器件 |
| WO2021243641A1 (en) * | 2020-06-04 | 2021-12-09 | Yangtze Advanced Memory Industrial Innovation Center Co., Ltd | An array and cmos architecture for 3d phase change memory with higher array efficiency |
| WO2022236943A1 (en) * | 2021-05-12 | 2022-11-17 | Yangtze Memory Technologies Co., Ltd. | Memory peripheral circuit having three-dimensional transistors and method for forming the same |
| WO2024138844A1 (en) * | 2022-12-30 | 2024-07-04 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional non-volatile memory floorplan architecture |
| US12063784B2 (en) | 2021-05-12 | 2024-08-13 | Yangtze Memory Technologies Co., Ltd. | Memory peripheral circuit having three-dimensional transistors and method for forming the same |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1638121A (zh) * | 2003-12-25 | 2005-07-13 | 尔必达存储器株式会社 | 半导体集成电路装置 |
| US20150249096A1 (en) * | 2012-09-10 | 2015-09-03 | James John Lupino | Three dimension integrated circuits employing thin film transistors |
| CN104979002A (zh) * | 2014-04-07 | 2015-10-14 | 爱思开海力士有限公司 | 在单元之下具有页缓冲器单元的非易失性存储器件 |
| US20160148696A1 (en) * | 2014-11-25 | 2016-05-26 | SK Hynix Inc. | Semiconductor memory device and method of operating the same |
| US9502471B1 (en) * | 2015-08-25 | 2016-11-22 | Sandisk Technologies Llc | Multi tier three-dimensional memory devices including vertically shared bit lines |
-
2017
- 2017-08-28 CN CN201710749887.8A patent/CN107658307B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1638121A (zh) * | 2003-12-25 | 2005-07-13 | 尔必达存储器株式会社 | 半导体集成电路装置 |
| US20150249096A1 (en) * | 2012-09-10 | 2015-09-03 | James John Lupino | Three dimension integrated circuits employing thin film transistors |
| CN104979002A (zh) * | 2014-04-07 | 2015-10-14 | 爱思开海力士有限公司 | 在单元之下具有页缓冲器单元的非易失性存储器件 |
| US20160148696A1 (en) * | 2014-11-25 | 2016-05-26 | SK Hynix Inc. | Semiconductor memory device and method of operating the same |
| US9502471B1 (en) * | 2015-08-25 | 2016-11-22 | Sandisk Technologies Llc | Multi tier three-dimensional memory devices including vertically shared bit lines |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109166859A (zh) * | 2018-09-04 | 2019-01-08 | 长江存储科技有限责任公司 | 三维存储器中的互连结构 |
| CN109166859B (zh) * | 2018-09-04 | 2024-05-28 | 长江存储科技有限责任公司 | 三维存储器中的互连结构 |
| CN110931058A (zh) * | 2018-09-19 | 2020-03-27 | 爱思开海力士有限公司 | 具有puc结构的存储器件 |
| CN110931058B (zh) * | 2018-09-19 | 2023-09-29 | 爱思开海力士有限公司 | 具有puc结构的存储器件 |
| WO2021243641A1 (en) * | 2020-06-04 | 2021-12-09 | Yangtze Advanced Memory Industrial Innovation Center Co., Ltd | An array and cmos architecture for 3d phase change memory with higher array efficiency |
| WO2022236943A1 (en) * | 2021-05-12 | 2022-11-17 | Yangtze Memory Technologies Co., Ltd. | Memory peripheral circuit having three-dimensional transistors and method for forming the same |
| US12063784B2 (en) | 2021-05-12 | 2024-08-13 | Yangtze Memory Technologies Co., Ltd. | Memory peripheral circuit having three-dimensional transistors and method for forming the same |
| WO2024138844A1 (en) * | 2022-12-30 | 2024-07-04 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional non-volatile memory floorplan architecture |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107658307B (zh) | 2020-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107658307A (zh) | 3d存储器 | |
| CN113113055B (zh) | 半导体存储装置 | |
| TWI490881B (zh) | 使用虛擬記憶胞以增加電荷陷入記憶體陣列之資料可靠度的非揮發性記憶體元件 | |
| KR20190051694A (ko) | 3차원 비휘발성 메모리 소자 | |
| CN102820047B (zh) | 半导体存储器件 | |
| US20120182804A1 (en) | Architecture for a 3d memory array | |
| JP2021048324A (ja) | メモリデバイス | |
| CN110098193A (zh) | 三维结构的半导体存储器装置 | |
| CN102163456A (zh) | 非易失性存储器件、其操作方法以及包括其的存储系统 | |
| US11348910B2 (en) | Non-volatile memory device | |
| CN110010612A (zh) | 具有三维结构的存储器件 | |
| KR20120084268A (ko) | 3차원 메모리 어레이 구조 | |
| KR20150002001A (ko) | 반도체 메모리 장치 | |
| CN104347636A (zh) | 半导体存储器件 | |
| US11087844B2 (en) | Non-volatile memory device | |
| CN205282476U (zh) | 在半导体衬底上的非易失性存储器 | |
| US11723208B2 (en) | Memory device | |
| US11238934B2 (en) | Nonvolatile memory device | |
| TWI724838B (zh) | 半導體記憶裝置 | |
| US11699693B2 (en) | Memory device | |
| US20230274783A1 (en) | Nonvolatile memory device for increasing reliability of data detected through page buffer | |
| CN112630629A (zh) | 半导体器件 | |
| CN114078875A (zh) | 包括擦除晶体管的非易失性存储装置 | |
| JP2010165785A (ja) | 半導体記憶装置およびその製造方法 | |
| EP3979250A1 (en) | 3d nonvolatile memory device device including channel short circuit detection |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |