CN107644879A - 制备阵列基板的方法、阵列基板、显示装置 - Google Patents

制备阵列基板的方法、阵列基板、显示装置 Download PDF

Info

Publication number
CN107644879A
CN107644879A CN201710848240.0A CN201710848240A CN107644879A CN 107644879 A CN107644879 A CN 107644879A CN 201710848240 A CN201710848240 A CN 201710848240A CN 107644879 A CN107644879 A CN 107644879A
Authority
CN
China
Prior art keywords
electrode
base palte
array base
connecting portion
signal wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710848240.0A
Other languages
English (en)
Other versions
CN107644879B (zh
Inventor
苏磊
杨小飞
刘旭
李兴华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710848240.0A priority Critical patent/CN107644879B/zh
Publication of CN107644879A publication Critical patent/CN107644879A/zh
Priority to US15/941,259 priority patent/US10620492B2/en
Application granted granted Critical
Publication of CN107644879B publication Critical patent/CN107644879B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133365—Cells in which the active layer comprises a liquid crystalline polymer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本发明公开了制备阵列基板的方法、阵列基板、显示装置。该方法包括：在基板上设置多个阵列排布的薄膜晶体管；在所述基板上沉积第一透明电极层，对所述第一透明电极层进行第一构图工艺处理，以便形成多个与所述薄膜晶体管的漏极相连的第一电极，以及连接相邻的所述第一电极的连接电极；在所述第一透明电极层远离所述基板的一侧设置功能结构；以及对所述连接电极进行第二构图工艺处理，断开所述连接电极，以在所述第一电极边缘形成凸出的连接部。由此，可以利用简单的制备工艺，消除阵列基板在制备过程中由静电击穿造成的各种不良。

Description

制备阵列基板的方法、阵列基板、显示装置
技术领域
本发明涉及液晶显示领域，具体地，涉及制备阵列基板的方法、阵列基板、显示装置。
背景技术
液晶显示器具有机身薄、功耗低、辐射低以及画面柔和等优点，近年来得到迅速发展。液晶显示器的主体结构为显示面板，显示面板包括背光模组、对盒设置的阵列基板和彩膜基板以及封装在二者之间的液晶分子。其中，阵列基板上设置有栅线、信号线以及薄膜晶体管等结构，栅线以及信号线用于限定多个像素区域，每个像素区域包括像素电极，薄膜晶体管作为开关器件，用于控制像素电极和公共电极形成驱动液晶偏转的电场，实现显示。
然而，目前制备阵列基板的方法、阵列基板、显示装置仍有待改进。
发明内容
本发明是基于发明人对于以下事实和问题的发现和认识作出的：
目前，液晶显示器多存在良率较低的问题。发明人经过深入研究以及大量实验发现，这主要是由于阵列基板在制备过程中会发生静电释放而产生各种不良导致的。具体的，在制备阵列基板的过程中，沉积透明电极层(例如，ITO层)形成方形的像素电极，由于ITO层具有导电性能，因此，容易在像素电极上积累静电并释放产生各种不良。此外，在制备金属层以及半导体层的过程中，会采用磁控溅射以及化学气相沉积等工艺，由于上述制备工艺会产生等离子体辉光放电，因此，也容易发生静电释放不良。发明人发现，阵列基板制备过程中积累的静电，会通过与像素电极相连的薄膜晶体管的漏极，释放到薄膜晶体管中，进而击穿漏极与栅极之间的栅绝缘层以及有源层，使源漏金属与栅极金属形成短路，影响薄膜晶体管的使用，进而影响液晶显示器的良率。
本发明旨在至少一定程度上缓解或解决上述提及问题中至少一个。
在本发明的一个方面，本发明提出了一种制备阵列基板的方法。该方法包括：在基板上设置多个阵列排布的薄膜晶体管；在所述基板上沉积第一透明电极层，对所述第一透明电极层进行第一构图工艺处理，以便形成多个与所述薄膜晶体管的漏极相连的第一电极，以及连接相邻的所述第一电极的连接电极；在所述第一透明电极层远离所述基板的一侧设置功能结构；以及对所述连接电极进行第二构图工艺处理，断开所述连接电极，以在所述第一电极边缘形成凸出的连接部。由此，可以利用简单的制备工艺，消除阵列基板在制备过程中由静电击穿造成的各种不良。
根据本发明的实施例，设置所述功能结构包括：在所述连接电极远离所述基板的一侧设置信号线；在所述第一电极以及所述连接电极远离所述基板的一侧设置钝化层；以及在所述钝化层远离所述第一电极的一侧沉积第二透明电极层，并形成第二电极。由此，可以使信号线与第一电极形成等势体，消除第一电极上的静电击穿造成的各种不良。
根据本发明的实施例，对所述钝化层进行第三构图工艺处理，以便在与所述连接电极相对应处形成第一过孔。由此，可以使第二电极与连接电极通过第一过孔连接，形成等势体，消除制备过程中积累的静电击穿造成的各种不良。
根据本发明的实施例，形成所述第一过孔之后进一步包括：对所述第一过孔处的所述第二透明电极层以及所述连接电极进行第二构图工艺处理，以便在所述第二透明电极层上形成第二过孔，并基于所述连接电极形成所述连接部以及信号线连接部，其中，所述第二过孔的尺寸不大于所述第一过孔的尺寸。由此，可以形成独立的第一电极以及互相连通的第二电极，实现阵列基板的使用功能。
在本发明的另一方面，本发明提出了一种阵列基板。根据本发明的实施例，该阵列基板为前面所述的方法制备的阵列基板，由此，该阵列基板具有前面描述的阵列基板的全部特征以及优点，在此不再赘述。总的来说，该阵列基板不受制备过程中积累的静电的影响，具有较高的良率。
在本发明的另一方面，本发明提出了一种阵列基板。根据本发明的实施例，该阵列基板包括：基板；多个薄膜晶体管，多个所述薄膜晶体管设置在所述基板上；多个阵列排布的第一电极，所述第一电极与所述薄膜晶体管的漏极相连，所述第一电极的边缘具有凸出的连接部，所述连接部适于在制备所述阵列基板的过程中，连接相邻的所述第一电极以形成等势体。由此，该阵列基板不受制备过程中积累的静电的影响，具有较高的良率。
根据本发明的实施例，相邻的所述第一电极之间的所述连接部相对设置。由此，在制备过程中可以利用连接部连接第一电极，使多个第一电极形成等势体。
根据本发明的实施例，所述第一电极具有四个边缘，所述四个边缘中的每一个均具有一个所述连接部。由此，在制备过程中，可以更好的实现第一电极之间的电连接。
根据本发明的实施例，该阵列基板进一步包括：信号线连接部，所述信号线连接部与所述第一电极同层设置，且孤立地设置在相邻的两个所述第一电极之间的空隙处；以及信号线，所述信号线设置在所述信号线连接部远离所述基板的一侧且覆盖所述信号线连接部。由此，在制备过程中，可以使信号线与第一电极形成等势体，消除静电击穿造成的各种不良。
根据本发明的实施例，包括多个所述信号线连接部，且所述多个信号线连接部沿阵列排布的多个所述第一电极的行方向或是列方向设置，所述信号线的延伸方向与所述信号线连接部的设置方向相同。由此，信号线连接部的设置方向与信号线的设置方向相同，可以保证信号线与第一电极之间的电连接，进而形成等势体。
根据本发明的实施例，所述信号线连接部以及所述连接部为同层同材料设置。由此，信号线连接部的位置以及数量与连接部相对应。
根据本发明的实施例，该阵列基板进一步包括：钝化层，所述钝化层设置在所述第一电极远离所述基板的一侧，所述钝化层与所述连接部相对应的位置设置有第一过孔；以及第二电极，所述第二电极设置在所述钝化层远离所述第一电极的一侧，所述第二电极与所述第一过孔对应的位置设置有第二过孔，所述第二过孔的尺寸不大于所述第一过孔的尺寸。由此，在制备过程中，可以利用第一过孔使第一电极以及第二电极连接形成等势体，同时利用第二过孔形成独立的第一电极，实现阵列基板的使用功能。
在本发明的另一方面，本发明提出了一种显示装置。根据本发明的实施例，该显示装置包括前面所述的阵列基板，由此，该显示装置具有前面所述的阵列基板的全部特征以及优点，在此不再赘述。总的来说，该显示装置具有较高的良率。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1显示了根据本发明一个实施例的制备阵列基板的方法的流程示意图；
图2显示了现有技术的阵列基板的俯视图；
图3显示了图2中2部分所示的结构示意图；
图4显示了目前的薄膜晶体管发生静电短路后的扫描电子显微镜照片；
图5显示了根据本发明一个实施例的第一电极的俯视图；
图6显示了根据本发明一个实施例的制备阵列基板的方法的部分流程示意图；
图7显示了根据本发明一个实施例的钝化层的俯视图；
图8显示了根据本发明一个实施例的阵列基板的俯视图；
图9显示了图8中A-B截面的制备流程示意图以及结构示意图；
图10显示了图8中C-D截面的制备流程示意图以及结构示意图；以及
图11显示了根据本发明一个实施例的在制备阵列基板过程中防静电的方法的流程示意图。
附图标记说明：
100：基板；200：第一电极；210：连接电极；211：连接部；212：信号线连接部；300：薄膜晶体管；310：源极；320：漏极；330：栅极；340：有源层；400：栅极绝缘层；500：钝化层；600：第二电极；700：第一过孔；800：第二过孔；10：信号线；20：栅线；1：通路1；2：通路2。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的一个方面，本发明提出了一种制备阵列基板的方法。为了方便理解，下面首先对根据本发明的实施例的方法的原理进行简单说明：
如前所述，在阵列基板的制备过程中，制备的像素电极由ITO层构成，由于ITO具有金属性质，因此会在像素电极上积累静电进而产生各种不良。此外，在制备过程中，会采用磁控溅射以及化学气相沉积等工艺，也会产生静电。具体的，参考图2，阵列基板由基板100、第一电极200以及薄膜晶体管300构成，且阵列基板上设置有栅线20以及信号线10。制备过程中积累的静电，会沿着通路2释放，使薄膜晶体管300失效。具体的，参考图3，薄膜晶体管包括栅极330、栅极绝缘层(图中未示出)、有源层340、源极310以及漏极320，静电会通过与第一电极200连接的漏极320释放，击穿有源层340以及栅极绝缘层，使源极310、漏极320与栅极330之间形成短路(效果如图4所示)，进而使薄膜晶体管失去使用功能。
如前所述，由于制备阵列基板的制程中，涉及的生产方法会导致静电的累积，因此难以从防止静电产生的角度解决上述短路问题。发明人发现，如能够在制备阵列基板的过程中，形成一个电阻小于上述通路中的电阻的路径，则可以较为简便地防止上述静电击穿薄膜晶体管的问题。根据本发明的实施例，可以在制备过程中，将第一电极、第二电极以及信号线形成等势体，使静电成为一个整体，一方面可以防止静电单独释放产生不良，另一方面可以对静电的释放路径进行设计，使静电不会对薄膜晶体管产生破坏，进而防止静电击穿造成的不良。并且，采用上述方式不会显著改变现有的制备阵列基板的制程，因此有利于利用现有的制备工艺，实现防静电击穿的效果。由此，在制备过程中，通过简单的生产工艺，可以消除制备中积累的静电击穿造成的各种不良。
下面根据本发明的具体实施例，对该方法进行详细说明：根据本发明的实施例，参考图1，该方法包括：
S100：在基板上设置薄膜晶体管
根据本发明的实施例，在该步骤中，在基板上设置薄膜晶体管。如前所述，薄膜晶体管可以作为开关器件，用于控制像素电极和公共电极形成驱动液晶偏转的电场，使显示装置实现显示。根据本发明的实施例，基板上设置有多个阵列排布的薄膜晶体管，每个薄膜晶体管与对应的像素电极相连，以便实现对像素电极的控制。本领域技术人员能够理解的是，薄膜晶体管可以包括诸如栅极、栅极绝缘层、有源层以及源极、漏极等结构。由此，在基板上设置薄膜晶体管可以是首先沉积第一金属层，通过刻蚀形成栅极以及栅线，随后沉积栅极绝缘层、有源层，最后沉积第二金属层，通过刻蚀形成源极、漏极以及信号线。由此，可以实现薄膜晶体管的使用功能。根据本发明的实施例，在制备薄膜晶体管的过程中，同时形成栅线以及信号线。由此，可以简化制备工序。
S200：设置第一电极以及连接电极
根据本发明的实施例，在该步骤中，设置第一电极以及连接电极。根据本发明的实施例，在制备信号线以及薄膜晶体管中的源极、漏极之前，在基板上设置第一电极以及连接电极。根据本发明的实施例，连接电极为条状电极。根据本发明的实施例，可以首先在基板上沉积第一透明电极层，随后对第一透明电极层进行第一构图工艺处理，以便形成多个第一电极以及多个连接相邻的第一电极的连接电极。由此，可以利用连接电极连接多个第一电极，使多个第一电极连通，形成等势体。根据本发明的实施例，第一电极与薄膜晶体管一一对应，在薄膜晶体管的源极、漏极制备完成后，第一电极与薄膜晶体管的漏极连接。根据本发明的实施例，形成的第一电极以及连接电极如图5所示，多个第一电极200阵列排布，相邻的第一电极200通过连接电极210进行连接。为了不影响第一电极200之间的排布，还需要对连接电极210的尺寸进行设计。例如，根据本发明的实施例，连接电极210的尺寸可以为3×3-4×50μm。第一电极可以做为该阵列基板的像素电极或者公共电极。
关于第一构图工艺的具体方式不受特别限制，本领域技术人员可以根据具体情况进行设计。例如，根据本发明的实施例，第一构图工艺可以为光刻工艺。具体的，利用预先定义的掩膜版，基于第一透明电极层，进行光刻处理，形成第一电极以及连接相邻第一电极的连接电极。根据本发明的实施例，第一透明电极层可以是由ITO构成的。
S300：设置功能结构
根据本发明的实施例，在该步骤中，设置功能结构，功能结构设置在第一透明电极层远离基板的一侧。根据本发明的实施例，参考图6，功能结构的设置包括：
S10：在连接电极远离基板的一侧设置信号线
根据本发明的实施例，在该步骤中，在连接电极远离基板的一侧设置信号线。根据本发明的实施例，在第一电极以及连接电极制备完成后，继续进行薄膜晶体管以及信号线的制备。具体的，在第一电极以及连接电极远离基板的一侧沉积第二金属层，利用预先定义的掩膜版，刻蚀形成源极、漏极以及信号线。由此，可以同步形成信号线以及源极、漏极，简化生产工序。根据本发明的实施例，形成的信号线设置在连接电极远离基板的一侧，并覆盖连接电极的一部分。由此，信号线与连接电极电连接，可以使信号线与第一电极形成等势体。
如前所述，构成第一电极的ITO层具有导电性能，因此会在第一电极上积累静电，静电会通过薄膜晶体管的漏极，从第一电极中释放到薄膜晶体管中，击穿有源层以及栅极绝缘层，进而使源漏极与栅极发生短路，影响薄膜晶体管的使用。根据本发明的实施例，通过将信号线与第一电极进行电连接，形成等势体，可以使第一电极上积累的静电形成一个整体，然后再通过对静电释放路径进行设计，使静电整体从设计的路径释放，避免静电进入薄膜晶体管中，从而可以保护薄膜晶体管。
S20：在第一电极以及连接电极远离基板的一侧设置钝化层
根据本发明的实施例，在该步骤中，在第一电极以及连接电极远离基板的一侧设置钝化层。根据本发明的实施例，首先在第一电极以及连接电极远离基板的一侧，沉积一层钝化层，随后基于该钝化层，利用第三构图工艺，在连接电极相对应处形成第一过孔。关于第三构图工艺的具体方式也不受特别限制，本领域技术人员可以根据具体情况进行设计。例如，根据本发明的实施例，第三构图工艺可以为光刻工艺，以便在与连接电极相对应的钝化层处形成第一过孔。根据本发明的实施例，形成的钝化层如图7所示，钝化层500中与连接电极相对应的位置处设置有第一过孔700。由此，可以利用第一过孔使连接电极与后续制备的第二电极进行电连接，进而使第一电极、第二电极以及信号线形成等势体，消除静电击穿造成的各种不良。根据本发明的实施例，第一过孔700的尺寸应与连接电极的尺寸相匹配，以适于实现后续制备的第二电极与连接电极的电连接为宜。例如，根据本发明的实施例，第一过孔700的尺寸可以为8×8-9×55μm。
S30：在钝化层远离第一电极的一侧设置第二电极
根据本发明的实施例，在该步骤中，在钝化层远离第一电极的一侧设置第二电极。第二电极可以做为该阵列基板的像素电极或者公共电极使用。
S400：在第一电极边缘形成凸出的连接部
根据本发明的实施例，在该步骤中，在第一电极边缘形成凸出的连接部。连接电极在经过第二构图工艺处理后被第二过孔断开，形成连接部，并且在有信号线的位置，不仅形成连接部还同时形成信号线连接部。由此，形成根据本发明实施例的阵列基板，并且消除了阵列基板在制备过程中由静电击穿造成的各种不良。根据本发明的实施例，对第一过孔处的第二透明电极层以及连接电极进行第二构图工艺处理，断开连接电极，以便在第二透明电极层上形成第二过孔，同时基于连接电极形成连接部以及信号线连接部。由此，可以形成独立的第一电极，进而可以实现第一电极的显示功能。
关于第二构图工艺的具体方式不受特别限制，本领域技术人员可以根据具体情况进行设计。例如，根据本发明的实施例，第二构图工艺也可以为光刻工艺，通过对第二透明电极层以及连接电极进行刻蚀，可以同步形成第二过孔、连接部以及信号线连接部。由此，形成独立的第一电极。根据本发明的实施例，用于刻蚀透明电极层的刻蚀液不会对第一金属层(栅极、栅线)以及第二金属层(源极、漏极、信号线)形成腐蚀，因此，在对连接电极进行刻蚀时，由于信号线对连接电极的覆盖，使信号线下方的连接电极不会被刻蚀掉，从而形成信号线连接部。根据本发明的一个具体实施例，上述结构以及刻蚀液可以具有如下表所述的成分：
综上，栅线以及栅极可以是由铝构成的，源极、漏极以及信号线可以是由钼构成的，用于刻蚀透明电极层的刻蚀液为盐酸与硝酸的混合溶液，用于刻蚀铝和钼的刻蚀液为磷酸、醋酸以及硝酸的混合溶液，因此，在刻蚀透明电极层时不会对栅线、栅极、信号线、源极以及漏极形成腐蚀，从而在信号线下方形成信号线连接部。
根据本发明的实施例，第二过孔的尺寸不大于第一过孔的尺寸。由此，在通过第二构图工艺对第二透明电极层以及连接电极处理后，可以形成独立的第一电极，同时可以形成除第二过孔处相互连通的第二电极。由此，可以实现薄膜晶体管对第一电极以及第二电极的控制，在第一电极以及第二电极之间形成电场，最终实现显示。
根据本发明的实施例，形成第二过孔是为了使连接电极断开，形成独立的第一电极，因此，第二过孔的尺寸还需满足能将连接电极断开的条件。根据本发明的实施例，若假定水平方向为长方向，垂直方向为宽方向，则第二过孔的宽需要大于连接电极的宽，由此，才能实现将连接电极在宽方向上断开。若将第二过孔的宽设置为等于连接电极的宽也可，但是为了确保连接电极宽方向上断开，防止未断开的连接电极对第一电极的显示造成影响，优选第二过孔的宽大于连接电极的宽。此外，根据本发明的实施例，第二过孔的长需要小于连接电极的长。由此，一方面可以使连接电极在长方向上断开，另一方面避免了对第一电极的刻蚀，保证第一电极的使用。因此，第二过孔的尺寸需要满足上述条件。如前所述，连接电极的尺寸为3×3-4×50μm，第一过孔的尺寸为8×8-9×55μm。因此，根据本发明的实施例，第二过孔的尺寸可以为2×4-3×55μm。关于条形电极、第一过孔以及第二过孔的具体尺寸，本领域技术人员可以从上述数值范围内进行选择，并且需要满足三者之间的尺寸关系。由此，可以获得独立的第一电极以及除第二过孔处相连通的第二电极。
如前所述，在制备第二电极过程中，通过第二构图工艺对第二透明电极层以及连接电极进行处理。根据本发明的实施例，
根据本发明的实施例，由该方法制备的阵列基板如图8所示，该阵列基板包括：基板100、第一电极200、连接部211、薄膜晶体管300以及信号线连接部、钝化层、第二电极(图中未示出)。且阵列基板上设置有栅线20以及信号线10。下面根据本发明的具体实施例，对图8中的A-B以及C-D部分的制备工艺进行简单说明：
根据本发明的实施例，参考图9，制备A-B部分的过程如下：在基板100上制备薄膜晶体管的栅极时，同时制备栅线20，随后在基板上沉积栅极绝缘层400以及第一透明电极层，利用第一构图工艺对第一透明电极层进行处理，在该处形成连接电极210，随后在连接电极210上沉积钝化层500，并在钝化层500对应连接电极210的位置设置第一过孔700，如图中的(a)所示。关于第一过孔的尺寸前面已经进行了详细说明，在此不再赘述。随后在钝化层500远离连接电极210的一侧，沉积第二透明电极层，如图中的(b)所示。最后利用第二构图工艺对第二透明电极层以及连接电极210进行处理，形成第二过孔800以及连接部211，如图中的(c)所示。由此，形成独立的第一电极以及除第二过孔处互相连通的第二电极。关于第二过孔的尺寸前面也已经进行了详细说明，在此不再赘述。
根据本发明的实施例，参考图10，制备C-D部分的过程如下：首先在基板100上沉积栅极绝缘层400以及第一透明电极层，利用第一构图工艺对第一透明电极层进行处理，在该处形成连接电极210，随后在连接电极210远离栅极绝缘层400的一侧设置信号线10。根据本发明的实施例，在基板100上制备薄膜晶体管的源极、漏极时，同时制备信号线10。随后在连接电极210以及信号线10远离栅极绝缘层400的一侧沉积钝化层500，并在钝化层500对应连接电极210的位置设置第一过孔700，如图中的(a)所示，信号线10位于第一过孔700中。关于第一过孔的尺寸前面已经进行了详细说明，在此不再赘述。随后在钝化层500以及信号线10远离连接电极210的一侧，沉积第二透明电极层，如图中的(b)所示。最后利用第二构图工艺对第二透明电极层以及连接电极210进行处理，形成第二过孔800、连接部211以及位于信号线10下方的信号线连接部212，如图中的(c)所示。由此，形成独立的第一电极以及除第二过孔处互相连通的第二电极。关于第二过孔的尺寸前面也已经进行了详细说明，在此不再赘述。
根据本发明的实施例，通过对静电释放的路径进行设计，可以避免薄膜晶体管被击穿而失效，具体的，如图8中所示出的通路1。根据本发明的实施例，通路1处的连接电极与信号线的连接面积足够大，因此，接触电阻足够小，且小于现有技术中的通路2处的接触电阻。由此，形成的静电整体会优先通过通路1，而避开通路2，因此，可以保护薄膜晶体管，进而改善静电不良。
在本发明的另一方面，本发明提出了一种阵列基板。根据本发明的实施例，该阵列基板为前面描述的方法制备的阵列基板，由此，该阵列基板具有前面描述的阵列基板的全部特征以及优点，在此不再赘述。总的来说，该阵列基板不受制备过程中积累的静电的影响，具有较高的良率。
在本发明的另一方面，本发明提出了一种阵列基板。根据本发明的实施例，该阵列基板可以为前面描述的方法制备的阵列基板，由此，该阵列基板可以具有与前面描述的方法制备的阵列基板相同的特征以及优点，在此不再赘述。根据本发明的实施例，参考图8，该阵列基板包括：基板100、薄膜晶体管300、第一电极200以及连接部211。其中，多个薄膜晶体管300设置在基板100上，多个阵列排布的第一电极200与薄膜晶体管300的漏极相连，并且第一电极200的边缘具有凸出的连接部211，连接部211适于在制备该阵列基板的过程中，连接相邻的第一电极200以形成等势体。由此，该阵列基板不受制备过程中积累的静电的影响，具有较高的良率。
下面根据本发明的具体实施例，对该阵列基板的各个结构进行详细说明：
根据本发明的实施例，相邻的两个第一电极200边缘上的连接部211对应设置。根据本发明的实施例，在制备过程中，连接部211由连接电极形成，因此，相邻的两个第一电极200边缘上的连接部211对应设置。根据本发明的实施例，第一电极200具有四个边缘，且四个边缘中的每一个均具有一个连接部211。由此，在制备过程中可以利用连接部连接第一电极，使多个第一电极形成等势体。
根据本发明的实施例，参考图10中的(c)，该阵列基板还可以包括信号线连接部212以及信号线10。根据本发明的实施例，在制备过程中，信号线连接部212由连接电极形成。因此，信号线连接部212与第一电极同层设置，且孤立地设置在相邻的两个第一电极之间的空隙处。根据本发明的实施例，信号线10设置在信号线连接部212远离基板100的一侧且覆盖信号线连接部212。由此，在制备过程中，可以使信号线与第一电极形成等势体，消除静电击穿造成的各种不良。根据本发明的实施例，该阵列基板包括多个信号线连接部212以及多个信号线10。其中，多个信号线连接部212沿着阵列排布的多个第一电极的行方向或是列方向设置，信号线10的延伸方向与信号线连接部212的设置方向相同。由此，信号线连接部的设置方向与信号线的设置方向相同，可以保证信号线与第一电极之间的电连接，进而形成等势体，消除静电击穿造成的各种不良。
根据本发明的实施例，在制备过程中，连接部211以及信号线连接部212均由连接电极形成。也即是说，连接部211以及信号线连接部212为同层同材料设置。由此，信号线连接部的位置以及数量与连接部相对应。
根据本发明的实施例，该阵列基板还包括栅极绝缘层400、钝化层500以及第二电极600。其中，栅极绝缘层400设置在基板100上，且位于栅线20与第一电极200之间，钝化层500位于第一电极200远离栅极绝缘层400的一侧，且钝化层500中设置有第一过孔700，在制备过程中，第一过孔700用于连接连接电极以及第二透明导电层。关于第一过孔的尺寸，前面已经进行了详细描述，在此不再赘述。第二电极600设置在钝化层500远离第一电极200的一侧，且第二电极600中设置有第二过孔800，第二过孔800的尺寸不大于第一过孔700的尺寸。由此，在制备过程中，可以利用第一过孔使第一电极以及第二电极形成等势体，同时利用第二过孔形成独立的第一电极，实现阵列基板的使用功能。关于第二过孔的尺寸，前面已经进行了详细描述，在此不再赘述。
根据本发明的实施例，该阵列基板在制备过程中，第一电极、第二电极以及信号线形成等势体，使静电形成一个整体，一方面可以防止静电单独释放产生不良，另一方面可以对静电的释放路径进行设计，使静电不会对薄膜晶体管产生破坏，进而防止静电击穿造成的不良。由此，在制备过程中，通过简单的生产工艺，可以消除制备中积累的静电击穿造成的各种不良。关于静电释放路径前面已经进行了详细描述，在此不再赘述。
为了方便理解，下面对在制备根据本发明实施例的阵列基板的过程中防静电的方法进行简单说明：
根据本发明的实施例，参考图11，防静电的方法包括：
S100：在制备阵列基板的过程中，令多个第一电极与信号线形成等势体
根据本发明的实施例，在该步骤中，令多个第一电极与信号线形成等势体。根据本发明的实施例，在制备阵列基板的过程中，设置第一电极时，同时形成连接相邻第一电极的连接电极，使多个第一电极形成等势体。根据本发明的实施例，在后续制备过程中，在连接电极远离基板的一侧设置信号线，由此，可以使信号线与第一电极形成等势体。根据本发明的实施例，等势体还包括在后续制备过程中形成的第二电极。根据本发明的实施例，第二电极与连接电极通过钝化层中的第一过孔连接，从而使第二电极与第一电极形成等势体。也即是说，第一电极上积累的静电以及后续过程中由制备工艺产生的静电形成一个整体，因此，不会单独释放产生各种不良。再通过对静电释放路径进行设计，可以使整体的静电从设计的路径释放，从而可以防止产生各种不良。关于静电释放路径前面已经进行了详细描述，在此不再赘述。
S200：在制备阵列基板的过程结束后，形成多个独立的第一电极
根据本发明的实施例，在该步骤中，形成多个独立的第一电极。根据本发明的实施例，第二电极通过钝化层中的第一过孔与连接电极连接，从而使第二电极与第一电极形成等势体。为了实现第一电极以及第二电极的使用功能，因此还需形成独立的第一电极。根据本发明的实施例，对第一过孔处的连接电极以及第二电极进行第二构图工艺处理，以便形成独立的第一电极。由此，可以防止制备过程中积累的静电对阵列基板产生不良影响，以及实现阵列基板的使用功能。
在本发明的另一方面，本发明提出了一种显示装置。根据本发明的实施例，该显示装置包括前面所述的阵列基板，由此，该显示装置具有前面所述的阵列基板的全部特征以及优点，在此不再赘述。总的来说，该显示装置具有较高的良率。
在本发明的描述中，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明而不是要求本发明必须以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本说明书的描述中，参考术语“一个实施例”、“另一个实施例”等的描述意指结合该实施例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。另外，需要说明的是，本说明书中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (13)

1.一种制备阵列基板的方法，其特征在于，包括：
在基板上设置多个阵列排布的薄膜晶体管；
在所述基板上沉积第一透明电极层，对所述第一透明电极层进行第一构图工艺处理，以便形成多个与所述薄膜晶体管的漏极相连的第一电极，以及连接相邻的所述第一电极的连接电极；
在所述第一透明电极层远离所述基板的一侧设置功能结构；以及
对所述连接电极进行第二构图工艺处理，断开所述连接电极，以在所述第一电极边缘形成凸出的连接部。
2.根据权利要求1所述的方法，其特征在于，设置所述功能结构包括：
在所述连接电极远离所述基板的一侧设置信号线；
在所述第一电极以及所述连接电极远离所述基板的一侧设置钝化层；以及
在所述钝化层远离所述第一电极的一侧沉积第二透明电极层，并形成第二电极。
3.根据权利要求2所述的方法，其特征在于，对所述钝化层进行第三构图工艺处理，以便在与所述连接电极相对应处形成第一过孔。
4.根据权利要求3所述的方法，其特征在于，形成所述第一过孔之后进一步包括：
对所述第一过孔处的所述第二透明电极层以及所述连接电极进行第二构图工艺处理，以便在所述第二透明电极层上形成第二过孔，并基于所述连接电极形成所述连接部以及信号线连接部，
其中，所述第二过孔的尺寸不大于所述第一过孔的尺寸。
5.一种阵列基板，其特征在于，为权利要求1-4任一项所述的方法制备的。
6.一种阵列基板，其特征在于，包括：
基板；
多个薄膜晶体管，多个所述薄膜晶体管设置在所述基板上；
多个阵列排布的第一电极，所述第一电极与所述薄膜晶体管的漏极相连，所述第一电极的边缘具有凸出的连接部，所述连接部适于在制备所述阵列基板的过程中，连接相邻的所述第一电极以形成等势体。
7.根据权利要求6所述的阵列基板，其特征在于，相邻的所述第一电极之间的所述连接部相对设置。
8.根据权利要求7所述的阵列基板，其特征在于，所述第一电极具有四个边缘，所述四个边缘中的每一个均具有一个所述连接部。
9.根据权利要求7所述的阵列基板，其特征在于，进一步包括：
信号线连接部，所述信号线连接部与所述第一电极同层设置，且孤立地设置在相邻的两个所述第一电极之间的空隙处；以及
信号线，所述信号线设置在所述信号线连接部远离所述基板的一侧且覆盖所述信号线连接部。
10.根据权利要求9所述的阵列基板，其特征在于，包括多个所述信号线连接部，且所述多个信号线连接部沿阵列排布的多个所述第一电极的行方向或是列方向设置，所述信号线的延伸方向与所述信号线连接部的设置方向相同。
11.根据权利要求10所述的阵列基板，其特征在于，所述信号线连接部以及所述连接部为同层同材料设置。
12.根据权利要求6所述的阵列基板，其特征在于，进一步包括：
钝化层，所述钝化层设置在所述第一电极远离所述基板的一侧，所述钝化层与所述连接部相对应的位置设置有第一过孔；以及
第二电极，所述第二电极设置在所述钝化层远离所述第一电极的一侧，所述第二电极与所述第一过孔对应的位置设置有第二过孔，
所述第二过孔的尺寸不大于所述第一过孔的尺寸。
13.一种显示装置，其特征在于，包括权利要求6-12所述的阵列基板。
CN201710848240.0A 2017-09-19 2017-09-19 制备阵列基板的方法、阵列基板、显示装置 Expired - Fee Related CN107644879B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710848240.0A CN107644879B (zh) 2017-09-19 2017-09-19 制备阵列基板的方法、阵列基板、显示装置
US15/941,259 US10620492B2 (en) 2017-09-19 2018-03-30 Method for manufacturing array substrate, array substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710848240.0A CN107644879B (zh) 2017-09-19 2017-09-19 制备阵列基板的方法、阵列基板、显示装置

Publications (2)

Publication Number Publication Date
CN107644879A true CN107644879A (zh) 2018-01-30
CN107644879B CN107644879B (zh) 2019-11-05

Family

ID=61113655

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710848240.0A Expired - Fee Related CN107644879B (zh) 2017-09-19 2017-09-19 制备阵列基板的方法、阵列基板、显示装置

Country Status (2)

Country Link
US (1) US10620492B2 (zh)
CN (1) CN107644879B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110349917A (zh) * 2019-06-28 2019-10-18 上海天马微电子有限公司 阵列基板的制作方法、阵列基板和显示面板

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107644879B (zh) * 2017-09-19 2019-11-05 京东方科技集团股份有限公司 制备阵列基板的方法、阵列基板、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106057823A (zh) * 2016-07-29 2016-10-26 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN106356381A (zh) * 2016-11-18 2017-01-25 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
US20170104016A1 (en) * 2015-03-30 2017-04-13 Boe Technology Group Co., Ltd Array substrates, methods for fabricating the same, and display device containing the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3263250B2 (ja) * 1994-08-24 2002-03-04 株式会社東芝 液晶表示装置
KR100779013B1 (ko) * 2002-12-30 2007-11-22 엘지.필립스 엘시디 주식회사 액정표시장치의 게이트 라인 오픈 리페어 방법
US9239498B2 (en) * 2012-05-07 2016-01-19 Shenzhen China Star Optoelectronics Technology Co., Ltd Liquid crystal display device and manufacturing method thereof
JP2015128003A (ja) * 2013-12-27 2015-07-09 ソニー株式会社 表示装置および電子機器
JP2016127264A (ja) * 2014-12-26 2016-07-11 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器
US10371979B2 (en) * 2017-06-22 2019-08-06 Hannstar Display Corporation Display panel and manufacturing method thereof
CN107644879B (zh) * 2017-09-19 2019-11-05 京东方科技集团股份有限公司 制备阵列基板的方法、阵列基板、显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170104016A1 (en) * 2015-03-30 2017-04-13 Boe Technology Group Co., Ltd Array substrates, methods for fabricating the same, and display device containing the same
CN106057823A (zh) * 2016-07-29 2016-10-26 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN106356381A (zh) * 2016-11-18 2017-01-25 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110349917A (zh) * 2019-06-28 2019-10-18 上海天马微电子有限公司 阵列基板的制作方法、阵列基板和显示面板

Also Published As

Publication number Publication date
US20190086745A1 (en) 2019-03-21
US10620492B2 (en) 2020-04-14
CN107644879B (zh) 2019-11-05

Similar Documents

Publication Publication Date Title
CN108428705A (zh) 一种阵列基板及其制备方法、显示面板、显示装置
CN104317089B (zh) 一种阵列基板及其制备方法、显示面板、显示装置
CN105161499B (zh) 一种显示基板及其制作方法和显示装置
CN102315165B (zh) 边缘电场型液晶显示器阵列基板及其制造方法
CN103456744B (zh) 阵列基板及其制备方法、显示装置
CN106783842A (zh) 一种静电保护电路、阵列基板、显示面板及显示装置
CN206684444U (zh) 一种阵列基板及显示装置
CN106169482A (zh) 一种基板及其制作方法、电子器件
US6908780B2 (en) Laser repair facilitated pixel structure and repairing method
CN104716147B (zh) 一种tft阵列基板及其制备方法、显示装置
CN102945846B (zh) 阵列基板及其制造方法、显示装置
CN101093843A (zh) 一种平板显示器中的电极结构及其制造方法
CN104392990B (zh) 一种阵列基板及显示装置
CN109346482A (zh) 薄膜晶体管阵列基板及其制造方法、显示面板
CN208521935U (zh) 一种薄膜晶体管结构、阵列基板、显示面板及显示装置
CN104051455B (zh) 阵列基板及其制备方法、显示装置
CN105489596A (zh) 一种阵列基板及制作方法
CN103489923B (zh) 薄膜晶体管及其制作方法、修复方法和阵列基板
CN108508661A (zh) 液晶显示面板及液晶显示装置
CN107644879A (zh) 制备阵列基板的方法、阵列基板、显示装置
CN109728058B (zh) 一种显示基板及其制备方法和显示面板
JPH01100518A (ja) アクティブマトリクス基板の製造方法
CN104201178B (zh) 阵列基板及其制备方法、显示装置
CN106154667A (zh) 一种阵列基板及其制作方法、显示装置
CN108257974B (zh) 阵列基板、显示装置以及制备阵列基板的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20191105

Termination date: 20200919