CN107644610A - 异形显示屏和集成异形显示屏的显示装置 - Google Patents

Abstract

本发明涉及异形显示屏和集成异形显示屏的显示装置，该异形显示屏具有轮廓线以界定有效显示区的范围；所述有效显示区包括邻近所述轮廓线的边缘显示区和被所述边缘显示区包围的主显示区；所述异形显示屏包括：分布于所述主显示区和所述边缘显示区若干重复排列的像素单元；驱动所述主显示区的所述像素单元的第一类驱动薄膜晶体管和驱动所述边缘显示区的所述像素单元的第二类驱动薄膜晶体管；其中，在相同的电学环境下，所述第二类驱动薄膜晶体管提供的驱动电流小于所述第一类驱动薄膜晶体管提供的驱动电流，从而，边缘显示区的亮度被调低，降低了锯齿感或颗粒感。

Description

异形显示屏和集成异形显示屏的显示装置

技术领域

本发明涉及显示技术领域，特别是涉及一种异形显示屏和集成异形显示屏的显示装置。

背景技术

传统技术中，显示屏包括至少由绿色子像素、蓝色子像素、红色子像素构成的像素单元。若干个像素单元构成像素阵列用以展现画面。随着显示屏多元化应用的发展，显示屏的外形需要根据具体应用场合适应性调整。也就是说，需要设计出不同于常规的方形板状的“异形屏”，例如球形屏、多面体屏等。

在实现传统技术的过程中，发明人发现存在以下技术问题：

像素单元具有一定的空间尺寸。或者说，像素单元在微观结构上可以看作是具有一定径向尺寸的点或颗粒。而异形显示屏的轮廓线为平面光滑曲线或空间光滑曲线。沿异形显示屏的轮廓线分布的像素单元，在微观尺度观察时，呈现明显的锯齿感或颗粒感。

发明内容

基于此，有必要针对上述异形显示屏的轮廓线分布的像素单元在微观尺度观察时，呈现明显的锯齿感的技术问题，提供一种解决方案。

一种异形显示屏，该异形显示屏具有轮廓线以界定有效显示区的范围；

所述有效显示区包括邻近所述轮廓线的边缘显示区和与所述边缘显示区邻接的主显示区；

所述异形显示屏包括：

若干重复排列的像素单元分布于所述主显示区和所述边缘显示区；

所述主显示区由第一类驱动薄膜晶体管驱动；

所述边缘显示区由第二类驱动薄膜晶体管驱动；

在相同的电学环境下，所述主显示区的驱动电流大于所述边缘显示区的驱动电流。

在其中一个实施例中，所述边缘显示区的所述像素单元是满足如下限定条件的像素单元：

所述像素单元的中心与所述轮廓线的法向距离不超过预设第一距离阈值。

在其中一个实施例中，所述驱动电流与像素驱动薄膜晶体管的沟道宽度正相关；

所述第二类驱动薄膜晶体管的沟道宽度小于所述第一类驱动薄膜晶体管的沟道宽度。

在其中一个实施例中，所述第二类驱动薄膜晶体管的沟道宽度与所述第一类驱动薄膜晶体管的沟道宽度的比值在0.1-0.9范围。

在其中一个实施例中，所述第二类驱动薄膜晶体管的沟道宽度在2.5um-4.5um范围。

在其中一个实施例中，所述驱动电流与像素驱动薄膜晶体管的沟道长度负相关；

所述第二类驱动薄膜晶体管的沟道长度大于所述第一类驱动薄膜晶体管的沟道长度。

在其中一个实施例中，所述第二类驱动薄膜晶体管的沟道长度与所述第一类驱动薄膜晶体管的沟道长度的比值在1.1-10范围。

在其中一个实施例中，所述第二类驱动薄膜晶体管的沟道长度在15um-50um范围。

在其中一个实施例中，所述驱动电流与像素驱动薄膜晶体管的沟道宽度和像素驱动薄膜晶体管的沟道长度的比值正相关；

所述第二类驱动薄膜晶体管的沟道宽度与其沟道长度的比值为第二比值，所述第一类驱动薄膜晶体管的沟道宽度与其沟道长度的比值为第一比值，所述第二比值小于所述第一比值。

在其中一个实施例中，所述第二比值与所述第一比值的商值在0.1-0.9范围。

本申请还提供了集成异形显示屏的显示装置，所述异形显示屏具有轮廓线以界定有效显示区；

所述有效显示区包括邻近所述轮廓线的边缘显示区和与所述边缘显示区邻接的主显示区；

所述异形显示屏包括：

若干重复排列的像素单元分布于所述主显示区和所述边缘显示区；

所述主显示区由第一类驱动薄膜晶体管驱动；

所述边缘显示区由第二类驱动薄膜晶体管驱动；

在相同的电学环境下，所述主显示区的驱动电流大于所述边缘显示区的驱动电流。

本申请提供的异形显示屏和集成异形显示屏的显示装置至少具有如下有益效果：

在相同的电学环境下，所述主显示区的驱动电流大于所述边缘显示区的驱动电流，从而，边缘显示区的亮度被调低，降低了锯齿感或颗粒感。

附图说明

图1为本申请实施例提供的异形显示屏的局部微观结构。

图2为本申请实施例提供的像素单元的像素电路结构图。

101 主显示区

102 边缘显示区

具体实施方式

为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请具体实施例及相应的附图对本申请技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

请参见图1，为本申请提供的一种异形显示屏的局部微观结构。

异形显示屏是在传统显示屏的基础上改造成特殊形状的显示屏。异形显示屏不同于传统显示屏的矩形、平面板状的外形。异形显示屏的空间结构大致为从球体上截取的一部分，或者从圆柱体上截取的一部分，或者从长方体上截取的一部分。异形显示屏的显示面为对应球体或圆柱体的三维空间曲面，或至少有一部分曲线轮廓的二维平面。对应的异形显示屏的显示面的边缘轮廓线为空间曲线或平面曲线。

异形显示屏具有轮廓线103，以界定有效显示区的范围。有效显示区可以用于呈现一幅图片或动态显示画面。当有效显示区设置触控传感器的时候，还可以感应操作者的动作，并做出响应。在具体应用中，异形显示屏可以是电视的曲面屏，或者手机的曲面屏。

有效显示区包括邻近所述轮廓线103的边缘显示区102和与边缘显示区102邻接的主显示区101。

异形显示屏包括：

若干重复排列的像素单元分布于所述主显示区101和所述边缘显示区102；

所述主显示区101由第一类驱动薄膜晶体管驱动；

所述边缘显示区102由第二类驱动薄膜晶体管驱动；

在相同的电学环境下，所述主显示区的驱动电流大于所述边缘显示区的驱动电流。

像素单元(Pixel，PX)通常被简称为像素。每个像素单元可有各自的颜色值，可采三原色显示，因而，一个像素单元可以由绿色子像素、蓝色子像素和红色子像素构成。

一个像素单元所能表达的不同颜色数取决于比特每像素(BPP，bit per pixel)。这个颜色数可以通过取2的色彩深度次幂来得到。例如，常见的取值有：

8bpp：256色，亦称为“8位”；

16bpp：2¹⁶＝65,536色，称为高彩色，亦称为“16位”；

24bpp：2²⁴＝16,777,216色，称为真彩色，通常的记法为“1670万色”，亦称为“24位色”；

32bpp：2²⁴+2⁸，计算机领域较常见的32位色并不是表示2³²种颜色，而是在24位色基础上增加了8位(2⁸＝256级)的灰阶，因此32位的色彩总数和24位是相同的，32位也称为全彩。

计算机领域中采取每一像素用24比特表示，三种原色——红、绿、蓝——各分到8比特。每一种原色的强度依照8比特的最高值2⁸分为256个值。

像素单元的驱动信号包括色彩深度、色阶、数据电压等电性参数值。异形显示屏显示画面时，视频解码芯片解码画面对应的数据，然后发送至驱动芯片。驱动芯片根据获得的数据驱动像素单元进行显示。

边缘显示区102的像素单元是满足如下限定条件的像素单元：

像素单元的中心与异形显示屏的轮廓线103的法向距离不超过预设第一距离阈值。

可以根据统计数据设定预设第一距离阈值，以确定一个像素单元是否位于边缘显示区102。例如，根据统计数据发现，对于特定尺寸的像素单元，从轮廓线103向内偏移3mm时，均会到达主显示区101，则可以设定该3mm为预设第一距离阈值。当然，这里的预设第一距离阈值取3mm仅是一种举例，具体的预设第一距离阈值的取值范围与轮廓线103的曲率和像素单元的尺寸有关。

驱动薄膜晶体管(Thin Film Transistor，TFT)可以驱动像素单元工作。驱动薄膜晶体管提供的驱动电流满足公式：

其中，I为像素的驱动电流，μ_n为电子迁移率，C_ox为像素驱动薄膜晶体管的栅源层间电容，W为像素驱动薄膜晶体管的沟道宽度，L为像素驱动薄膜晶体管的沟道长度，V_GS为像素驱动薄膜晶体管的栅源电压，V_th为像素驱动薄膜晶体管的阈值电压。从中可以发现：驱动电流与电子迁移率、栅源层间电容、沟道宽度正相关，与沟道长度负相关。

在本申请提供的具体实施例中，第一类驱动薄膜晶体管驱动主显示区101的像素单元，第二类驱动薄膜晶体管驱动边缘显示区102的像素单元。在具体的生产制备过程中，可以制造满足以下要求的第一类驱动薄膜晶体管和第二类驱动薄膜晶体管：

在相同电学环境下，第二类驱动薄膜晶体管提供的驱动电流小于第一类驱动薄膜晶体管提供的驱动电流。这里的相同电学环境可以为提供相同的电压环境。具体的，例如针对图2，给定相同的电压VDD和相同的dataline信号参数。

这样，边缘显示区102的亮度被调低，降低了锯齿感或颗粒感。

可以通过以下方式制造第一类驱动薄膜晶体管和第二类驱动薄膜晶体管：

通过刻蚀的手段，使得第二类驱动薄膜晶体管的沟道宽度小于第一类驱动薄膜晶体管的沟道宽度。第二类驱动薄膜晶体管的沟道宽度与所述第一类驱动薄膜晶体管的沟道宽度的比值在0.1-0.9范围，使得边缘显示区相对于主显示区具有肉眼可识别的亮度差异，从而，可以起到减弱锯齿感的效果。第二类驱动薄膜晶体管的沟道宽度在2.5um-4.5um范围。由于第二类驱动薄膜晶体管的沟道宽度在现有工艺尺寸的附近，因此，在现有制备设备的基础上简单地进行微小地调整即可生产制造，而不必大规模的对制备设备进行更换，从而可以降低生产的成本。

通过刻蚀的手段，使得第二类驱动薄膜晶体管的沟道长度大于第一类驱动薄膜晶体管的沟道长度。第二类驱动薄膜晶体管的沟道长度与所述第一类驱动薄膜晶体管的沟道长度的比值在1.1-10范围，使得边缘显示区相对于主显示区具有肉眼可识别的亮度差异，从而可以达到减弱锯齿感的效果。所述第二类驱动薄膜晶体管的沟道长度在15um-50um范围，由于第二类驱动薄膜晶体管的沟道长度在现有工艺尺寸的附近，因此，在现有制备设备的基础上简单地进行微小地调整即可生产制造，而不必大规模的对制备设备进行更换，从而可以降低生产的成本。

通过刻蚀的手段，使得第二类驱动薄膜晶体管的沟道宽度与其(第二类驱动薄膜晶体管)沟道长度的第二比值，小于第一类驱动薄膜晶体管的沟道宽度与其(第一类驱动薄膜晶体管)沟道长度的第二比值。所述第二类驱动薄膜晶体管的沟道宽度与其(第二类驱动薄膜晶体管)沟道长度的第二比值，与所述第一类驱动薄膜晶体管的沟道宽度与该驱动薄膜晶体管的沟道长度的第一比值，两个比值求商的商值在0.1-0.9范围，使得边缘显示区相对于主显示区具有肉眼可识别的亮度差异，从而可以达到减弱锯齿感的效果。增加光罩，通过曝光、显影、刻蚀等制程，使得第二类驱动薄膜晶体管的栅源层间电容小于第一类驱动薄膜晶体管的栅源层间电容。

增加光罩的手段，使得第二类驱动薄膜晶体管的栅源层间电容小于第一类驱动薄膜晶体管的栅源层间电容,具体的，可以根据公式

调整第二类驱动薄膜晶体管的栅源层间的正对面积S、间距d和/或介电常数ε_r，从而改变栅源层间电容。这里，可以通过变更上述参数中至少一个，将第二类驱动薄膜晶体管的栅源层间电容设置为第一类驱动薄膜晶体管的栅源层间电容的0.1-0.9倍，使得边缘显示区相对于主显示区具有肉眼可识别的亮度差异，从而达到减弱锯齿感的效果。具体的，第一类驱动薄膜晶体管的栅源层间正对面积可以在50平方微米至300平方微米之间。第一类驱动薄膜晶体管的栅源层间间距可以在800埃至1500埃之间。可以选择介电常数在3至7之间的介电质。第二类驱动薄膜晶体管的栅源层正对面积可以对应的设置第一类驱动薄膜晶体管的栅源层正对面积的0.1-0.9倍。或者第二类驱动薄膜晶体管的栅源层间的间距设置为第一类驱动薄膜晶体管的栅源层间间距的1.1-10倍。或者第二类驱动薄膜晶体管的栅源层间的介电质的介电常数为第一类驱动薄膜晶体管的栅源层间的介电质的介电常数的0.1-0.9倍。

本申请还提供一种集成上述异形显示屏的显示装置，该异形显示屏具有轮廓线以界定有效显示区，所述有效显示区包括邻近所述轮廓线的边缘显示区和与所述边缘显示区邻接的主显示区，所述异形显示屏包括若干重复排列的像素单元分布于所述主显示区和所述边缘显示区，所述主显示区由第一类驱动薄膜晶体管驱动，所述边缘显示区由第二类薄膜晶体管驱动。可以通过调整第二类薄膜晶体管的沟道宽度小于第一类驱动薄膜晶体管的沟道宽度，和/或调整第二类驱动薄膜晶体管的沟道长度大于第一类驱动薄膜晶体管的沟道长度，和/或调整二类驱动薄膜晶体管的沟道宽度与其沟道长度的第二比值小于第一类驱动薄膜晶体管的沟道宽度与其沟道长度的第一比值，和/或调整第二类驱动薄膜晶体管的栅源层间电容小于所述第一类驱动薄膜晶体管的栅源层间电容，使得在相同的电学环境下，所述主显示区的驱动电流大于所述边缘显示区的驱动电流，进而，使得边缘显示区的亮度被调低，降低了边缘显示区的锯齿感或颗粒感。可以理解的是，该显示装置中异形显示屏的具体结构与上述实施例中的异形显示屏的具体结构相同，在此不再赘述。

当然，还可以通过调整像素电路的电源走线的阻抗，实现主显示区的驱动电流大于所述边缘显示区的驱动电流。主显示区的像素电路中的第一电源走线与电源相连。边缘显示区的像素电路中的第二电源走线与电源相连。

具体的，像素电路的电源走线的阻抗公式：

其中，ρ为电阻率，d为走线膜厚度，l为走线长度，w为走线宽度。因此，可以通过改变公式中的参数改变像素电路电源走线的阻抗，从而改变像素驱动电流。

在一个具体的实施例中，可以保持其它参数不变，单独调整边缘显示区102的像素电路的第二电源走线的宽度w_x，使其小于主显示区101的像素电路的第一电源走线的宽度w₀。具体的，对于主显示区的像素电路，第一电源走线的宽度在4.3微米-5.7微米。而对于边缘显示区的像素电路，第二电源走线的宽度可以设置为1.8微米-3.2微米。第二电源走线的宽度是第一电源走线宽度的0.3-0.74倍。第二电源走线可以为不等宽走线。例如，第二电源走线中至少有一段窄带,窄带之外的其余部分的宽度可以与第一电源走线宽度相当，而窄带的宽度则可以为1.8微米-3.2微米，为第一电源走线宽度的0.3-0.74倍，这样，可以在主显示区的第一电源走线的基础上进行微调，降低生产制造成本。还例如，第二电源走线宽度逐渐增大，走线宽度较窄的一端可以为连接电源的一端，也可以为连接驱动薄膜晶体管的一端。由于第二电源走线宽度逐渐增大，降低了加工制造难度。

因此，根据公式可知，边缘显示区102的像素电路的电源走线阻抗R_x增大，电源走线上的压降增大，输入像素单元的像素电路的电压减小，从而减小了像素单元的驱动电流。

在另一个具体的实施例中，可以保持其它参数不变，单独调整边缘显示区102的像素电路的第二电源走线的走线膜厚度d_x，使其小于主显示区101的像素电路的第一电源走线的走线膜厚度d₀。具体地，例如主显示区的第一电源走线的走线膜厚度为4500-6500埃，则边缘显示区的第二电源走线的走线膜厚度调整为500-700埃，在如此小尺度上的观察可以看到，主显示区刻蚀到Ti-Al-Ti层的最外层Ti层，而对应边缘显示区刻蚀到M3的Ti-Al-Ti层中的最内层的Ti层。其中，调整像素电路电源走线的走线膜厚度的具体手段为增加光掩模，通过增加光掩模能够在光刻时对走线膜进行进一步刻蚀，从而减小了走线膜的厚度。具体的，可以新增Mask用于弧形区周边图形的刻蚀，其图形与周边的图形一致，然后经过曝光、显影、刻蚀，控制刻蚀速率，进而确保剩余膜厚。常规膜厚为5250埃，过刻蚀后，剩余膜厚为常规膜厚的86％左右。第二电源走线的膜厚度是第一电源走线膜厚度的0.07-0.16倍。第二电源走线可以为不等厚走线。第二电源走线中至少有一段窄带。例如，第二电源走线中至少有一段窄带,窄带之外的其余部分的膜厚度可以与第一电源走线膜厚度相当。而窄带的膜厚度则可以为500-700埃，为第一电源走线膜厚度的0.3-0.74倍。这样，可以在主显示区的第一电源走线的基础上进行微调，降低生产制造成本。还例如，第二电源走线的膜厚度逐渐增大，走线膜厚较窄的一端可以为连接电源的一端，也可以为连接驱动薄膜晶体管的一端。由于第二电源走线膜厚度逐渐增大，降低了加工制造难度。

因此，根据公式可知，像素单元的像素电路电源走线阻抗R_x增大，电源走线上的压降增大，输入像素电路的电压减小，从而减小了像素单元的驱动电流。

本申请还提供一种集成上述异形显示屏的显示装置，该异形显示屏具有轮廓线以界定有效显示区，所述有效显示区包括邻近所述轮廓线的边缘显示区和与所述边缘显示区邻接的主显示区，所述异形显示屏包括若干重复排列的像素单元分布于所述主显示区和所述边缘显示区，所述主显示区的像素电路中的第一电源走线与电源相连，所述边缘显示区的像素电路中的第二电源走线与电源相连。可以通过调整第二电源走线的宽度小于第一电源走线的宽度，和/或通过调整第二电源走线的走线膜厚度小于第一电源走线的走线膜厚度，使得第二电源走线的阻抗大于第一电源走线的阻抗，进而使得在相同的电学环境下，所述主显示区的驱动电流大于所述边缘显示区的驱动电流，进而，使得边缘显示区的亮度被调低，降低了边缘显示区的锯齿感或颗粒感。可以理解的是，该显示装置中异形显示屏的具体结构与上述实施例中的异形显示屏的具体结构相同，在此不再赘述。

如图2所示为像素单元的2T1C的像素电路。通过该电路图可知，调整像素单元像素电路的存储电容器的电容，同样可以实现在相同的电学环境下，实现主显示区的驱动电流大于所述边缘显示区的驱动电流。具体的，主显示区的像素电路中连接有第一存储电容器。边缘显示区像素电路中连接有第二存储电容器。

可以理解的是，对于7T1C像素电路、8T1C像素电路等NT1C像素电路的存储电容器，调整像素单元驱动电路的存储电容器的电容，同样可以实现在相同的电学环境下，实现主显示区的驱动电流大于所述边缘显示区的驱动电流。

根据像素单元的像素电路的存储电容器C_S的电容：

同时，电流与电容关系的公式：

其中，C为像素电路存储电容器C_S的电容，ε_r为极板间介质的介电常数，S为上下基板的正对面积，k为静电力常量，d为上下基板间的距离，I为流经像素电路存储电容器的电流，表示电压对时间微分。电流的基本定义是单位时间内流过的电荷量，即而电容上的电荷Q＝CU，其中C为电容器的电容，U为电容器两端电压。将Q＝CU代入中，就得到了表示单位时间内流过电容器的电流随电容器两端电压变化的关系。因此，通过改变公式中的参数可以改变像素单元的像素电路的存储电容器的电容，进而改变像素单元的驱动电流。

在一个具体的实施例中，保持其他参数不变，单独减小边缘显示区102像素单元对应的像素电路的存储电容器的上下基板的正对面积S₁，使其小于主显示区101的像素电路的第一存储电容器上下基板的正对面积S₀。因此，边缘显示区102像素单元对应的像素电路的第二存储电容器的电容减小，流经边缘显示区的像素电路的第二存储电容器的电流减小，从而减小了边缘显示区的像素驱动电流。具体的，像素电路的存储电容器C_S电容的目标值是6pF，合理范围为4pF-8pF。为了消除边缘锯齿感，边缘显示区的像素电路的第二存储电容器C_S上下基板的正对面积的合理范围，可以通过边缘显示区的像素亮度与主显示区的像素亮度比值来决定。本申请中，主显示区的像素电路的第一存储电容器C_S上下基板正对面积的尺寸为180-240平方微米左右，为了消除边缘锯齿感，边缘显示区像素电路的第二存储电容器C_S上下基板正对面积可以设置为108-144平方微米，边缘显示区像素的亮度可以是主显示区像素的亮度的60％。

在又一个具体的实施例中，可以改变边缘显示区的像素电路的第二存储电容器C_S上基板的面积，也可以改变其下基板的面积，从而达到减小上下基板正对面积的目的。当然，也可以同时改变上基板的面积和下基板的面积。

本申请提供的又一种实施例中，优选的，改变边缘显示区像素电路的第二存储电容器C_S上基板的面积。理由是像素电路存储电容器C_S的下基板连接的电极是驱动TFT的栅极，优先保持面积不变，而且像素电路存储电容器C_S的下基板对电容绝缘层和上基板成膜有影响。下基板的面积在必要的时候可以适当减小。边缘显示区像素电路存储电容器C_S的正对面积可以设置为主显示区像素电路存储电容器C_S正对面积的0.1-0.9倍。

在另一个具体的实施例中，保持其他参数不变，单独增大边缘显示区102的第二存储电容器C_S的上下基板间距d₁，使其大于主显示区101的像素电路的第一存储电容器C_S的上下基板间距d₀。具体的，可以设置主显示区101的像素电路的第一存储电容器C_S的上下基板间距d₀为100-130埃。可以设置边缘显示区102的像素电路的存第二储电容器C_S的上下基板间距为110-1170埃，为主显示区101的1.1-9倍。因此，边缘显示区102像素单元的像素电路的的第二存储电容器的电容减小，流经边缘显示区像素电路的第二存储电容器的电流减小，从而减小了边缘显示区像素驱动电流。

在另一个具体的实施例中，保持其他参数不变，单独改变边缘显示区102的第二存储电容器的介电质，使其小于主显示区101的像素电路的第一存储电容器的介电常数。具体的，例如，边缘显示区102的第二存储电容器可以选择介电常数为3的介电质，主显示区101的第一存储电容器可以选择介电常数为7的介电质。

在另一个具体的实施例中，第二存储电容器包括一个第一子电容器和与第一子电容器串接的与第一存储电容器的电容值相同的第二子电容器。这样，可以在主显示区像素电路基础上进行增加一个第一子电容器即可，容易实施。当然，可以用两个子电容器串接，只要串接后的两个子电容器的整体的电容值小于第一存储电容器的电容值即可。

本申请还提供一种集成上述异形显示屏的显示装置，该异形显示屏具有轮廓线以界定有效显示区，所述有效显示区包括邻近所述轮廓线的边缘显示区和与所述边缘显示区邻接的主显示区，所述异形显示屏包括若干重复排列的像素单元分布于所述主显示区和所述边缘显示区，所述主显示区的像素电路中连接有第一存储电容器，所述边缘显示区的像素电路中连接有第二存储电容器。可以通过调整第二存储电容器的上下基板的正对面积小于第一存储电容器上下基板的正对面积，和/或通过调整第二存储电容器的上下基板的间距大于所述第一存储电容器上下基板的间距，和/或通过调整第二存储电容器的上下基板间的介电质的介电常数小于第一存储电容器上下基板间的介电质的介电常数，使得第二存储电容器的电容小于第一存储电容器的电容，进而使得在相同的电学环境下，所述主显示区的驱动电流大于所述边缘显示区的驱动电流，进而，使得边缘显示区的亮度被调低，降低了边缘显示区的锯齿感或颗粒感。可以理解的是，该显示装置中异形显示屏的具体结构与上述实施例中的异形显示屏的具体结构相同，在此不再赘述。下面介绍本申请实施的具体应用场景：

异形显示屏，具有轮廓线103，以界定有效显示区的范围。根据设定预设第一距离阈值，像素单元的中心与所述轮廓线103的距离不超过预设第一距离阈值的像素单元为边缘显示区102，相反的，像素单元的中心与所述轮廓线103的距离超过预设第一距离阈值的像素单元为主显示区101。异形显示屏包括分布于所述主显示区101和所述边缘显示区102的若干重复排列的像素单元、驱动所述主显示区101的所述像素单元的第一类驱动薄膜晶体管和驱动所述边缘显示区102的所述像素单元的第二类驱动薄膜晶体管。

图2所示为像素电路。像素电路的驱动电流满足公式

同时，像素电路的电源走线的阻抗公式为：

同时，像素电路的存储电容器的电容公式为：

从而，可以在制造工艺中调整各参数以实现在相同的驱动信号下，第二类驱动薄膜晶体管提供的驱动电流小于第一类驱动薄膜晶体管提供的驱动电流。

具体的，可以通过刻蚀使得第二类驱动薄膜晶体管的沟道宽度小于第一类驱动薄膜晶体管的沟道宽度。

还可以通过刻蚀使得第二类驱动薄膜晶体管的沟道长度大于第一类驱动薄膜晶体管的沟道长度。

还可以通过刻蚀使得第二类驱动薄膜晶体管的沟道宽度与其(第二类驱动薄膜晶体管)沟道长度的第二比值，小于第一类驱动薄膜晶体管的沟道宽度与其(第一类驱动薄膜晶体管)沟道长度的第一比值。

还可以增加光罩或直接过刻蚀的手段，使得第二类驱动薄膜晶体管的栅源层间电容小于第一类驱动薄膜晶体管的栅源层间电容。

还可以调整边缘显示区102的像素电路的第二电源走线的宽度w_x，使其小于主显示区101的像素电路第一电源走线的宽度w₀。

还可以调整边缘显示区102的像素电路的第二电源走线的走线膜厚度d_x，使其小于主显示区101的像素电路的第一电源走线的走线膜厚度d₀。

还可以调整边缘显示区102的第二存储电容器的上下基板的正对面积S₁，使其小于主显示区101的像素电路的第一存储电容器上下基板的正对面积S₀。

还可以调整边缘显示区102的第二存储电容器的上下基板间距d₁，使其大于主显示区101的像素电路的第一存储电容器的上下基板间距d₀。

本申请提供的一种显示装置，可以为手机、电视、可穿戴设备、车载设备、智能家居设备等等，其包括：上述任意一项实施例的异形显示屏；用于为上述异形显示屏供电的电源模块；用于存储媒体信息的存储模块；处理模块，与异形显示屏、电源模块和存储模块电性连接，用以控制电源模块的电能供给，并且将媒体信息显示于异形显示屏。

存储模块用于存储媒体信息。显示装置工作时，显示屏的显示画面由存储模块内存储的媒体信息控制。

处理模块用于处理信息。处理模块与显示装置的显示屏、电源模块及点存储模块电性连接。显示装置工作时，处理模块控制电源模块的电能供给，将电源模块的电能供给于显示屏。显示屏内的发光层的不同像素单元接收到处理模块的处理信号后，依据处理模块的处理信号发光。处理信号可控制像素单元的发光次序，发光时间及亮度。

本申请提供的显示装置，在相同的电学环境下，所述主显示区的驱动电流大于所述边缘显示区的驱动电流，进而，使得边缘显示区的亮度被调低，降低了边缘显示区的锯齿感或颗粒感。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (11)

1.一种异形显示屏，其特征在于，所述异形显示屏具有轮廓线以界定有效显示区的范围；

所述有效显示区包括邻近所述轮廓线的边缘显示区和与所述边缘显示区邻接的主显示区；

所述异形显示屏包括：

若干重复排列的像素单元分布于所述主显示区和所述边缘显示区；

所述主显示区由第一类驱动薄膜晶体管驱动；

所述边缘显示区由第二类驱动薄膜晶体管驱动；

在相同的电学环境下，所述主显示区的驱动电流大于所述边缘显示区的驱动电流。

2.根据权利要求1所述的异形显示屏，其特征在于，所述边缘显示区的所述像素单元是满足如下限定条件的像素单元：

所述像素单元的中心与所述轮廓线的法向距离不超过预设第一距离阈值。

3.根据权利要求1所述的异形显示屏，其特征在于，所述驱动电流与像素驱动薄膜晶体管的沟道宽度正相关；

所述第二类驱动薄膜晶体管的沟道宽度小于所述第一类驱动薄膜晶体管的沟道宽度。

4.根据权利要求1所述的异形显示屏，其特征在于，所述第二类驱动薄膜晶体管的沟道宽度与所述第一类驱动薄膜晶体管的沟道宽度的比值在0.1-0.9范围。

5.根据权利要求1所述的异形显示屏，其特征在于，所述第二类驱动薄膜晶体管的沟道宽度在2.5um-4.5um范围。

6.根据权利要求1所述的异形显示屏，其特征在于，所述驱动电流与像素驱动薄膜晶体管的沟道长度负相关；

所述第二类驱动薄膜晶体管的沟道长度大于所述第一类驱动薄膜晶体管的沟道长度。

7.根据权利要求1所述的异形显示屏，其特征在于，所述第二类驱动薄膜晶体管的沟道长度与所述第一类驱动薄膜晶体管的沟道长度的比值在1.1-10范围。

8.根据权利要求1所述的异形显示屏，其特征在于，所述第二类驱动薄膜晶体管的沟道长度在15um-50um范围。

9.根据权利要求1所述的异形显示屏，其特征在于，所述驱动电流与像素驱动薄膜晶体管的沟道宽度和像素驱动薄膜晶体管的沟道长度的比值正相关；

所述第二类驱动薄膜晶体管的沟道宽度与其沟道长度的比值为第二比值，所述第一类驱动薄膜晶体管的沟道宽度与其沟道长度的比值为第一比值，所述第二比值小于所述第一比值。

10.根据权利要求9所述的异形显示屏，其特征在于，所述第二比值与所述第一比值的商值在0.1-0.9范围。

11.一种集成异形显示屏的显示装置，其特征在于，所述异形显示屏具有轮廓线以界定有效显示区；

所述有效显示区包括邻近所述轮廓线的边缘显示区和与所述边缘显示区邻接的主显示区；

所述异形显示屏包括：

若干重复排列的像素单元分布于所述主显示区和所述边缘显示区；

所述主显示区由第一类驱动薄膜晶体管驱动；

所述边缘显示区由第二类驱动薄膜晶体管驱动；

在相同的电学环境下，所述主显示区的驱动电流大于所述边缘显示区的驱动电流。