CN107644609A - 提升关机时goa信号端信号幅值的电路及驱动方法、栅极驱动电路 - Google Patents

Abstract

本发明提供一种提升关机时GOA信号端信号幅值的电路及驱动方法、栅极驱动电路，涉及显示技术领域，可改善关机时GOA单元无法全部打开，导致残留电荷无法完全消除的问题。所述提升关机时GOA信号端信号幅值的电路，包括：多个第一电平转换单元，还包括：多个级联且输出端分别与多个第一电平转换单元的第二控制端连接的控制单元，其中，除最后一级外的控制单元包括信号转换模块和第一控制模块，最后一级的控制单元包括信号转换模块；信号转换模块，用于根据第一信号输入端和参考电压端提供的信号，由其输出端输出第一电压端的信号或第二电压端的信号；第一控制模块，用于由其输出端输出第一电压端的信号或第二电压端的信号。

Description

提升关机时GOA信号端信号幅值的电路及驱动方法、栅极驱动 电路

技术领域

本发明涉及显示技术领域，尤其涉及提升关机时GOA信号端信号幅值的电路及驱动方法、栅极驱动电路。

背景技术

近些年来显示器的发展呈现出了高集成度，低成本的发展趋势。其中一项非常重要的技术就是GOA(Gate Driver on Array，集成栅极驱动电路)技术量产化的实现。GOA产品利用GOA技术将栅极驱动电路集成在显示面板的阵列基板上，从而可以省掉栅极驱动集成电路部分，以从材料成本和制作工艺两方面降低产品成本。

现有的GOA产品为了解决关机电荷残留问题，通常是将GOA单元同时打开，以拉高所有GOA单元的信号输出端的电位，对GOA单元进行放电，从而消除残留电荷。

然而，由于在关机时，电源逐渐停止工作，导致GOA单元控制信号驱动能力逐渐下降，而GOA单元的数量又较多，使得GOA单元很难全部打开，部分GOA单元无法输出高电平，影响残留电荷的消除效果。

发明内容

本发明的实施例提供一种提升关机时GOA信号端信号幅值的电路及驱动方法、栅极驱动电路，可改善关机时GOA单元无法全部打开，导致残留电荷无法完全消除的问题。

为达到上述目的，本发明的实施例采用如下技术方案：

第一方面，提供一种提升关机时GOA信号端信号幅值的电路，包括：多个第一电平转换单元，所述第一电平转换单元用于根据其第一控制端和第二控制端输入的信号，提升时钟信号输入端输入的信号的幅值，所述第一电平转换单元的第一控制端连接第一电压端；还包括：多个级联且输出端分别与多个第一电平转换单元的第二控制端连接的控制单元，其中，除最后一级外的控制单元包括信号转换模块和第一控制模块，最后一级的控制单元包括信号转换模块；所述信号转换模块，连接第一信号输入端、参考电压端、所述第一电压端和第二电压端，用于根据所述第一信号输入端和所述参考电压端提供的信号，由其输出端输出所述第一电压端的信号或所述第二电压端的信号；所述第一控制模块，与所述信号转换模块的输出端、所述第一电压端、所述第二电压端、信号控制端、所述第一电平转换单元的第二控制端连接，用于在所述信号转换模块的输出端的信号和所述信号控制端的信号的控制下，由其输出端输出所述第一电压端的信号或所述第二电压端的信号；上一级控制单元的信号控制端与下一级控制单元中信号转换模块的输出端相连接；不同级控制单元设置不同的参考电压端、时钟信号输入端。

优选的，所述电路还包括第二信号输入端和第三电压端；所述第二信号输入端与所述第一信号输入端之间设置有第一电阻；所述第三电压端和所述第一信号输入端之间设置有第二电阻。

优选的，所述电路还包括第二控制模块和第二电平转换单元；所述第二电平转换单元，用于根据其第一控制端和第二控制端输入的信号，提升初始信号输入端输入的信号的幅值；所述第二电平转换单元的第一控制端连接所述第一电压端；所述第二控制模块，还连接第一级控制单元中信号转换模块的输出端、所述第一电压端、所述第二电压端、所述第二电平转换单元的第二控制端，用于在第一级控制单元中信号转换模块输出端的信号的控制下，向所述第二电平转换单元的第二控制端输入所述第一电压端的信号或所述第二电压端的信号。

优选的，所述电路还包括第三控制模块和第三电平转换单元；所述第三电平转换单元，用于根据其第一控制端和第二控制端输入的信号，提升第四电压输入端输入的信号的幅值；所述第三电平转换单元的第一控制端连接所述第一电压端；所述第三控制模块，还连接第一级控制单元中信号转换模块的输出端、所述第一电压端、所述第三电平转换单元的第二控制端，用于在第一级控制单元中信号转换模块输出端的信号的控制下，向所述第三电平转换单元的第二控制端输入所述第一电压端的信号。

优选的，所述信号转换模块包括反相放大器；所述第一控制模块包括第一晶体管、第二晶体管、第三晶体管，所述第一晶体管和所述第三晶体管为P型晶体管，所述第二晶体管为N型晶体管；所述第一晶体管的栅极连接所述信号控制端，第一极连接所述信号转换模块的输出端，第二极连接所述第二晶体管和所述第三晶体管的栅极；所述第二晶体管的第一极连接所述第一电压端，第二极连接所述第一电平转换单元；所述第三晶体管的第一极连接所述第二电压端，第二极连接所述第一电平转换单元。

优选的，所述第二控制模块包括第四晶体管和第五晶体管，所述第四晶体管为N型晶体管，所述第五晶体管为P型晶体管；所述第四晶体管的栅极连接第一级控制单元中信号转换模块的输出端，第一极连接所述第一电压端，第二极连接所述第二电平转换单元；所述第五晶体管的栅极连接第一级控制单元中信号转换模块的输出端，第一极连接所述第二电压端，第二极连接所述第二电平转换单元。

优选的，所述第三控制模块包括第六晶体管，所述第六晶体管为P型晶体管；所述第六晶体管的栅极连接第一级控制单元中信号转换模块的输出端，第一极连接所述第一电压端，第二极连接所述第三电平转换单元。

第二方面，提供一种如第一方面所述的提升关机时GOA信号端信号幅值的电路的驱动方法，包括：各级控制单元中参考电压端的电位逐级递减；关机阶段：所述第一信号输入端的电位逐渐下降；所述第一信号输入端的电位低于第N级控制单元中参考电压端的电位时，第N+1级控制单元中信号转换模块的输出端输出第二电压端的信号；第N控制单元中信号转换模块将第一电压端的信号输出至其输出端；在所述信号转换模块输出的所述第一电压端的信号和信号控制端输入的所述第二电压端的信号的控制下，第一控制模块将所述第一电压端的信号输出至其输出端，使所述第一电平转换单元根据其第二控制端输入的所述第一电压端的信号和其第一控制端输入的所述第一电压端的信号，拉高时钟信号输入端输入的信号的幅值；第N+1级的第一电平转换单元拉高时钟信号输入端输入的信号的幅值时，第N+1级控制单元中信号转换模块的输出端输出所述第一电压端的信号，第N级控制单元中第一控制模块在信号控制端输入的所述第一电压端的信号的控制下，将所述第二电压端的信号输出至其输出端，使所述第一电平转换单元根据其第二控制端输入的所述第二电压端的信号和其第一控制端输入的所述第一电压端的信号，恢复时钟信号输入端输入的信号的幅值；各级的第一电平转换单元逐级拉高与其连接的时钟信号输入端输入的信号的幅值；其中，N为大于等于1的整数。

优选的，所述电路还包括第二控制模块、第二电平转换单元、第三控制模块和第三电平转换单元时，所述方法还包括：关机阶段：第一级控制单元信号转换模块的输出端输出所述第一电压端的信号时，控制第二控制模块将所述第一电压端的信号输出至第二电平转换单元，使所述第二电平转换单元根据其第二控制端输入的第一电压端的信号和其第一控制端输入的第一电压端的信号，拉高初始信号输入端输入的信号的幅值；第一级控制单元信号转换模块的输出端输出所述第一电压端的信号时，控制第三控制模块关闭。

第三方面，提供一种栅极驱动电路，包括多个移位寄存器单元组，每个移位寄存器单元组包括多个级联的移位寄存器单元；所述多个移位寄存器单元组中的低电平信号端分别与第一方面所述的提升关机时GOA信号端信号幅值的电路中的各个控制单元的输出端电连接。

本发明提供一种提升关机时GOA信号端信号幅值的电路及驱动方法、栅极驱动电路，根据时钟信号输入端对应关系，将时钟信号输入端进行分组，一级控制单元和一级第一电平转换单元对应一组时钟信号输入端，通过在不同级的控制单元中设置不同的参考电压端，在关机时，不同级的控制单元可以分时输出高电平，使对应的时钟信号输出端分时输出高电平，从而实现对应行的单元输出高电平，使对应扫描行进行放电。本发明通过减少同一时间内同时输出高电平的单元的个数，减小了负载，有利于每个单元均能输出高电平，提高残留电荷的消除效果，提高面板的显示质量。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种提升关机时GOA信号端信号幅值的电路的结构示意图一；

图2为本发明实施例提供的一种提升关机时GOA信号端信号幅值的电路的结构示意图二；

图3为图2中各模块的具体结构示意图；

图4为控制图3所示的提升关机时GOA信号端信号幅值的电路的一种信号时序图；

图5为本发明实施例提供的一种栅极驱动电路的结构示意图。

附图标记

10-控制单元；11-信号转换模块；12-第一控制模块；11-1-第一级的信号转换模块；11-2-第二级的信号转换模块；11-3-第三级的信号转换模块；11-N-第N级的信号转换模块；11-N+1-第N+1级的信号转换模块；20-第二控制模块；30-第三控制模块。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供一种关机时GOA信号端信号幅值的电路，如图1所示，包括多个第一电平转换单元1-LS(Level shift)，第一电平转换单元1-LS用于根据其第一控制端和第二控制端输入的信号，提升时钟信号输入端CLK输入的信号的幅值，第一电平转换单元1-LS的第一控制端连接第一电压端V1。

还包括：多个级联且输出端分别与多个第一电平转换单元1-LS的第二控制端连接的控制单元10(即，如图1所示，控制单元10和第一电平转换单元1-LS均有3个，一个控制单元10的输出端与一个第一电平转换单元1-LS的第二控制端连接)，其中，除最后一级外的控制单元10包括信号转换模块11和第一控制模块12，最后一级的控制单元10包括信号转换模块11。

信号转换模块11，连接第一信号输入端S1、参考电压端Vstd、第一电压端V1和第二电压端V2，用于根据第一信号输入端S1和参考电压端Vstd提供的信号，由其输出端X输出第一电压端V1的信号或第二电压端V2的信号。

第一控制模块12，与信号转换模块11的输出端X、第一电压端V1、第二电压端V2、信号控制端A、第一电平转换单元1-LS的第二控制端连接，用于在信号转换模块11的输出端X的信号和信号控制端A的信号的控制下，由其输出端Y输出第一电压端V1的信号或第二电压端V2的信号。

上一级控制单元10的信号控制端A与下一级控制单元10中信号转换模块11的输出端X相连接；不同级控制单元10设置不同的参考电压端Vstd、时钟信号输入端CLK。

需要说明的是，第一，如图1所示，第一级的控制单元包括信号转换模块11-1和第一控制模块12-1，信号转换模块11-1的输出端为X1，第一控制模块12-1与信号转换模块11-1的输出端X1相连接，第一控制模块12-1的输出端为Y1，此时，第一控制模块12-1的输出端Y1作为整个控制单元10的输出端与第一电平转换单元1-LS1的第二控制端相连接。

同样，第二级中控制单元的第一控制模块12-2与信号转换模块11-2的输出端X2相连接，第一控制模块12-2的输出端为Y2，此时，第一控制模块12-2的输出端Y2作为整个控制单元10的输出端与第一电平转换单元1-LS2的第二控制端相连接。

第三级(也就是最后一级)中的控制单元只包含信号转换模块11-3，此时，信号转换模块11-3的输出端X3作为整个控制单元10的输出端与第一电平转换单元1-LS3的第二控制端相连接。

其中，第一级的第一控制模块12-1的信号控制端A1与第二级的信号转换模块11-2的输出端X2相连接，第二级的第一控制模块12-2的信号控制端A2与第三级的信号转换模块11-3的输出端X3相连接。

第二，一个第一电平转换单元1-LS可以连接一个时钟信号输入端CLK，也可以如图1所示，连接两个不同的时钟信号输入端CLK，而不同级中的第一电平转换单元1-LS连接不同的时钟信号输入端CLK。例如图1中，第一级中的第一电平转换单元1-LS1连接第一时钟信号输入端CLK1和第四时钟信号输入端CLK4，幅值提升后的信号分别从第一时钟信号输出端LS-CLK1和第四时钟信号输出端LS-CLK4输出，第二级中的第一电平转换单元1-LS2连接第二时钟信号输入端CLK2和第五时钟信号输入端CLK5，幅值提升后的信号分别从第二时钟信号输出端LS-CLK2和第五时钟信号输出端LS-CLK5输出，第三级中的第一电平转换单元1-LS3连接第三时钟信号输入端CLK3和第六时钟信号输入端CLK6，幅值提升后的信号分别从第三时钟信号输出端LS-CLK3和第六时钟信号输出端LS-CLK6输出。

不同级的信号转换模块11连接不同的参考电压端Vstd，例如图1中，第一级中的信号转换模块11-1连接第一参考电压端Vstd2，第二级中的信号转换模块11-2连接第二参考电压端Vstd2，第三级中的信号转换模块11-3连接第三参考电压端Vstd3。

本发明实施例提供的电路，根据时钟信号输入端对应关系，将时钟信号输入端进行分组，一级控制单元10和一级第一电平转换单元1-LS对应一组时钟信号输入端CLK，通过在不同级的控制单元10中设置不同的参考电压端Vstd，在关机时，不同级的控制单元10可以分时输出高电平，使对应的时钟信号输出端CLK分时输出高电平，从而实现对应行的GOA单元输出高电平，使对应扫描行进行放电。本发明通过减少同一时间内同时输出高电平的GOA单元的个数，减小了负载，有利于每个GOA单元均能输出高电平，提高残留电荷的消除效果，提高面板的显示质量，尤其对大尺寸的面板，效果更为明显。

优选的，如图2所示，所述电路还包括第二信号输入端S2和第三电压端V3；第二信号输入端S2与第一信号输入端S1之间设置有第一电阻；第三电压端V3和第一信号输入端S1之间设置有第二电阻。

进一步优选的，第三电压端V3接地。

在关机时，直接向第一信号输入端S1输入的信号较大，第一级的信号转换模块11-1难以快速输出第一电压端V1的信号，因此，通过增加第一电阻和第二电阻，对第二信号输入端S2输入的信号进行分压，第一信号输入端S1连接在两个电阻之间，从而减小第一信号输入端S1输入的信号。

优选的，如图2所示，电路还包括第二控制模块20和第二电平转换单元2-LS。

第二电平转换单元2-LS，用于根据其第一控制端和第二控制端输入的信号，提升初始信号输入端STV输入的信号的幅值；第二电平转换单元2-LS的第一控制端连接第一电压端V1。

第二控制模块20，还连接第一级控制单元中信号转换模块11-1的输出端X1、第一电压端V1、第二电压端V2、第二电平转换单元2-LS的第二控制端，用于在第一级控制单元中信号转换模块11-1输出端X1的信号的控制下，向第二电平转换单元2-LS的第二控制端输入第一电压端V1的信号或第二电压端V2的信号。

初始信号输入端STV输入的信号的幅值经第二电平转换单元2-LS提升后，从初始信号输出端LS-STV输出。

本发明提供的电路，可以使初始信号输入端STV输入的信号提升至高电平，并一直保持高电平。

优选的，如图2所示，电路还包括第三控制模块30和第三电平转换单元3-LS。

第三电平转换单元3-LS，用于根据其第一控制端和第二控制端输入的信号，提升第四电压输入端V4输入的信号的幅值；第三电平转换单元3-LS的第一控制端连接第一电压端V1。

第三控制模块30，还连接第一级控制单元中信号转换模块11-1的输出端X1、第一电压端V1、第三电平转换单元3-LS的第二控制端，用于在第一级控制单元中信号转换模块11-1输出端X1的信号的控制下，向第三电平转换单元3-LS的第二控制端输入第一电压端V1的信号。

由于GOA单元中，在关机时不需要下拉节点控制上拉节点和信号输出端的输出，因此，本发明提供的电路在关机时可停止向第三控制模块30提供第一电压端V1的信号，可节省功耗。

优选的，如图3所示，信号转换模块11包括反相放大器OP；第一控制模块12包括第一晶体管M1、第二晶体管M2、第三晶体管M3，第一晶体管M1和第三晶体管M3为P型晶体管，第二晶体管M2为N型晶体管。

第一晶体管M1的栅极连接信号控制端A，第一极连接信号转换模块11的输出端X，第二极连接第二晶体管M2和第三晶体管M3的栅极。

即，每一级第一晶体管M1的第一极连接的是与其同级的信号转换模块11的输出端X。

第二晶体管M2的第一极连接第一电压端V1，第二极连接第一电平转换单元1-LS。

第三晶体管M3的第一极连接第二电压端V2，第二极连接第一电平转换单元1-LS。

优选的，如图3所示，第二控制模块20包括第四晶体管M4和第五晶体管M5，第四晶体管M4为N型晶体管，第五晶体管M5为P型晶体管。

第四晶体管M4的栅极连接第一级控制单元中信号转换模块11-1的输出端X1，第一极连接第一电压端V1，第二极连接第二电平转换单元2-LS。

第五晶体管M5的栅极连接第一级控制单元10中信号转换模块11-1的输出端X1，第一极连接第二电压端V2，第二极连接第二电平转换单元2-LS。

优选的，如图3所示，第三控制模块30包括第六晶体管M6，第六晶体管M6为P型晶体管。

第六晶体管M6的栅极连接第一级控制单元中信号转换模块11-1的输出端X1，第一极连接第一电压端V1，第二极连接第三电平转换单元3-LS。

需要说明的是，上述晶体管可以为增强型晶体管，也可以为耗尽型晶体管；上述晶体管的第一极可以为源极，第二极可以为漏极，或者上述晶体管的第一极可以为漏极，第二极为源极，本发明对此不作限定。

下面结合图4的时序图，对本发明提供的电路在不同阶段的通断情况进行详细的举例说明。其中，本发明实施例中是以第一电压端V1恒定输出高电平，第二电压端V2恒定输出低电平为例进行的说明。以第一电平转换单元1-LS、第二电平转换单元2-LS、第三电平转换单元3-LS的第一控制端为高电平输入端，第二控制端为低电平输入端为例进行说明。

在正常工作阶段P1:

第一信号输入端S1输入的电位固定且高于第一级控制单元中参考电压端Vstd1的电位，如图3所示，当第二信号输入端S2输入的电位为VGH(也可以为其他参考电压V，但是必需满足第一电阻的阻值为R1，第二电阻的阻值为R2时，第一信号输入端S1的电位为且因此，如图4所示，第一级反相放大器OP1的输出端X1、第二级反相放大器OP2的输出端X2、第三级反相放大器OP3的输出端X3均输出低电平。

对于第一级的控制单元和第一电平转换单元1-LS-1来讲，第一晶体管M1在第二级反相放大器OP2的输出端X2输出的低电平的控制下开启，第一级反相放大器OP1的输出端X1输出的低电平经第一晶体管M1至第二晶体管M2和第三晶体管M3的栅极，控制第二晶体管M2截止，第三晶体管M3开启，将低电平传输至第一控制模块12-1的输出端Y1，第一电平转换单元1-LS-1的第二控制端与第一控制模块12-1的输出端Y1连接，第一电平转换单元1-LS-1根据其第一控制端输出的高电平和其第二控制端输出的低电平，使第一时钟信号输入端CLK1和第四时钟信号输入端CLK4输入的信号(0V或3.3V)，生成周期和脉宽不变，幅值变化的信号(高电平为VGH，低电平为VGL)，从第一时钟信号输出端LS-CLK1和第四时钟信号输出端LS-CLK4输出。

对于第二级的控制单元和第一电平转换单元1-LS-2来讲，第一晶体管M1在第三级反相放大器OP3的输出端X3输出的低电平的控制下开启，第二级反相放大器OP2的输出端X2输出的低电平经第一晶体管M1至第二晶体管M2和第三晶体管M3的栅极，控制第二晶体管M2截止，第三晶体管M3开启，将低电平传输至第一控制模块12-2的输出端Y2，第一电平转换单元1-LS-2的第二控制端与第一控制模块12-2的输出端Y2连接，第一电平转换单元1-LS-2根据其第一控制端输出的高电平和其第二控制端输出的低电平，使第二时钟信号输入端CLK2和第五时钟信号输入端CLK5输入的信号，生成周期和脉宽不变，幅值变化的信号，从第二时钟信号输出端LS-CLK2和第五时钟信号输出端LS-CLK5输出。

对于第三级的控制单元和第一电平转换单元1-LS-3，第三级反相放大器OP3的输出端X3输出的低电平，第一电平转换单元1-LS-3的第二控制端与第三级反相放大器OP3的输出端X3连接，第一电平转换单元1-LS-3根据其第一控制端输出的高电平和其第二控制端输出的低电平，使第三时钟信号输入端CLK3和第六时钟信号输入端CLK6输入的信号，生成周期和脉宽不变，幅值变化的信号，从第三时钟信号输出端LS-CLK3和第六时钟信号输出端LS-CLK6输出。

与此同时，在第一级反相放大器OP1的输出端X1输出的低电平的控制下，第四晶体管M4截止，第五晶体管M5开启，将低电平输出至第二电平转换单元2-LS的第二控制端。

与此同时，在第一级反相放大器OP1的输出端X1输出的低电平的控制下，第六晶体管M6开启，将低电平输出至第三电平转换单元3-LS-3的第二控制端。

关机阶段P2：

如图4所示，第一信号输入端S1的电位逐渐下降，当第一信号输入端S1的电位下降到第一级控制单元参考电压端Vstd1的电位时，第一级的反相放大器OP1的输出端X1输出高电平，进入T1阶段，第一级的反相放大器OP1的输出端X1输出的电位如图4所示，其作用有三点：

第一，第一级的反相放大器OP1的输出端X1为高电平会关闭第六晶体管M6，使第三电平转换单元3-LS的高电平输出为0，因为LS-V4(LS-VDDE)和LS-V5(LS-VDDO)对GOA关机输出高电平无影响，所以为了减小负载，关机时不再使第一电压端V1对第三电平转换单元3-LS供电，节省第一电压端V1的功耗，如图4所示。

第二，第一级的反相放大器OP1的输出端X1高电平会关闭第五晶体管M5，打开第四晶体管M4，给第二电平转换单元2-LS的第二控制端提供高电平，使初始信号输出端LS-STV输出的信号为高电平，如图4所示。

第三，第一级的反相放大器OP1的输出端X1为高电平(T1阶段第二级的反相放大器OP2的输出端X2为低电平，第一晶体管M1处于打开状态)，关闭第三晶体管M3，打开第二晶体管M2，使第一控制模块12-1的输出端Y1输出高电平，拉高第一电平转换单元1-LS-1第二控制端(低电平输入端)的信号，使第一时钟信号输出端LS-CLK1和第四时钟信号输出端LS-CLK4输出高电平，此时，由于还未下降到第二级控制单元参考电压端Vstd2的电位和第三级控制单元参考电压端Vstd3的电位，第二级的反相放大器OP2的输出端X2为低电平，第一控制模块12-2的输出端Y2也为低电平，第三级的反相放大器OP3的输出端X3为低电平，因此第二时钟信号输出端LS-CLK2、第五时钟信号输出端LS-CLK5、第三时钟信号输出端LS-CLK3、第六时钟信号输出端LS-CLK6继续输出低电平，如图4所示。

当第一信号输入端S1的电位下降到第二级控制单元参考电压端Vstd2的电位时，第二级的反相放大器OP2的输出端X2输出高电平，进入T2阶段，如图4中第二级的反相放大器OP2的输出端X2波形所示，其作用有两点：

第一，第二级的反相放大器OP2的输出端X2为高电平会关闭第一晶体管M1，因此，第二晶体管M2关闭，第三晶体管M3打开，第一级的第一控制模块12-1输出端Y1输出低电平，给第一电平转换单元1-LS-1的第二控制端提供低电平，使第一时钟信号输出端LS-CLK1和第四时钟信号输出端LS-CLK4输出低电平，如图4所示。第一级反相放大器OP1的输出端X1依然为高电平，控制第六晶体管M6关闭，不给第三电平转换单元3-LS提供高电平；控制第五晶体管M5截止，第四晶体管M4开启，给第二电平转换单元2-LS的第二控制端提供高电平，使初始信号输出端LS-STV输出的信号为高电平，如图4所示。

第二，第二级的反相放大器OP2的输出端X2为高电平(T2阶段第三级的反相放大器OP3的输出端X3为低电平，第二级的第一晶体管M1处于打开状态)，关闭第三晶体管M3，打开第二晶体管M2，使第二级的第一控制模块12-2输出端Y2输出高电平，拉高第一电平转换单元1-LS-2第二控制端的信号，使第二时钟信号输出端LS-CLK2和第五时钟信号输出端LS-CLK5输出高电平。此时由于还未下降到第三级控制单元参考电压端Vstd3的电位，第三级的反相放大器OP3的输出端X3为低电平，第一电平转换单元1-LS-3第二控制端的信号为低电平，因此，第三时钟信号输出端LS-CLK3和第六时钟信号输出端LS-CLK6继续输出低电平，如图4所示。

当第一信号输入端S1的电位下降到第三级控制单元参考电压端Vstd3的电位时，第三级的反相放大器OP3的输出端X3输出高电平，进入T3阶段，如图4中第三级的反相放大器OP3的输出端X3波形所示，其作用有两点：

第一，第三级的反相放大器OP3的输出端X3为高电平会关闭第二级的第一晶体管M1，从而关闭第二级的第二晶体管M2，打开第二级的第三晶体管M3，使第二级的第一控制模块12-2输出端Y2输出低电平，给第一电平转换单元1-LS-2的第二控制端提供低电平，使第二时钟信号输出端LS-CLK2和第五时钟信号输出端LS-CLK5输出低电平。第二级的反相放大器OP2的输出端X2依然为高电平控制第一级的第一晶体管M1关闭，使第一级第一控制模块12-1输出端Y1输出低电平，使第一时钟信号输出端LS-CLK1和第四时钟信号输出端LS-CLK4输出低电平，如图4所示。

第二，第三级的反相放大器OP3的输出端X3为高电平，给第三级的第一电平转换单元1-LS-3的第二控制端提供高电平(拉高第三级的第一电平转换单元1-LS-3的低电平输入)，使第三时钟信号输出端LS-CLK3和第六时钟信号输出端LS-CLK6输出高电平，如图4所示。

其中，各级参考电压端Vstd的电压可调，即T1、T2、T3宽度可以根据实际情况调节。

以上改善实例是针对直流去噪GOA模型的关机放电功能改善提案，针对交流去噪GOA模型的关机放电改善提案和上述实例改善原理类似，只是少了第四电压端V4和第五电压端V5信号波形。

当然，时钟信号输入端可以有四个、六个、八个、十个、十二个等，本发明实施例只是以时钟信号输入端为六个进行示意。

本发明实施例还提供一种上述提升关机时GOA信号端信号幅值的电路的驱动方法，包括：

各级控制单元10中参考电压端Vstd的电位逐级递减。

关机阶段P2：

第一信号输入端S1的电位逐渐下降；第一信号输入端S1的电位低于第N级控制单元10中参考电压端VstdN的电位时，第N+1级控制单元中信号转换模块11-N+1的输出端输出第二电压端V2的信号；第N控制单元中信号转换模块11-N将第一电压端V1的信号输出至其输出端；在信号转换模块11-N输出的第一电压端V1的信号和信号控制端AN输入的第二电压端V2的信号的控制下，第一控制模块12-N将第一电压端V1的信号输出至其输出端YN，使第一电平转换单元1-LS-N根据其第二控制端输入的第一电压端V1的信号和其第一控制端输入的第一电压端V1的信号，拉高时钟信号输入端CLK输入的信号的幅值。

第N+1级的第一电平转换单元1-LS-N+1拉高时钟信号输入端CLK输入的信号的幅值时，第N+1级控制单元中信号转换模块11-N+1的输出端输出第一电压端V1的信号，第N级控制单元中第一控制模块12-N在信号控制端AN输入的第一电压端V1的信号的控制下，将第二电压端V2的信号输出至其输出端YN，使第一电平转换单元1-LS-N根据其第二控制端输入的第二电压端V2的信号和其第一控制端输入的第一电压端V1的信号，恢复时钟信号输入端CLK输入的信号的幅值。

各级的第一电平转换单元1-LS逐级拉高与其连接的时钟信号输入端CLK输入的信号的幅值；其中，N为大于等于1的整数。

进一步的所述方法还包括：

关机阶段P2：

第一级控制单元信号转换模块11-1的输出端X1输出第一电压端V1的信号时，控制第二控制模块20将第一电压端V1的信号输出至第二电平转换单元2-LS，使第二电平转换单元2-LS根据其第二控制端输入的第一电压端V1的信号和其第一控制端输入的第一电压端V1的信号，拉高初始信号输入端STV输入的信号的幅值。

第一级控制单元信号转换模块11-1的输出端X1输出第一电压端V1的信号时，控制第三控制模块30关闭。

本发明实施例提供的驱动方法的有益效果与上述电路的有益效果相同，此处不再赘述。

本发明实施例还提供一种栅极驱动电路，如图5所示，所述栅极驱动电路包括多个移位寄存器单元组，每个移位寄存器单元组包括多个级联的移位寄存器单元；多个移位寄存器单元组中的低电平信号端分别与上述提升关机时GOA信号端信号幅值的电路中的各个控制单元10的输出端电连接。

图5中以栅极驱动电路包括三个移位寄存器单元组，每个移位寄存器单元组包括两个级联的移位寄存器单元进行示意。

即，第一个移位寄存器单元组包括级联的GOA1和GOA4，GOA1和GOA4的低电平信号端VSS连接VGL1(图3中的Y1)；第二个移位寄存器单元组包括级联的GOA2和GOA5，GOA2和GOA5的低电平信号端VSS连接VGL2(图3中的Y2)；第三个移位寄存器单元组包括级联的GOA3和GOA6，GOA3和GOA6的低电平信号端VSS连接VGL3(图3中的X3)。在关机时，使CLK1和CLK4，CLK2和CLK5，CLK3和CLK6分别在图4中的T1、T2、T3时段按组别分时开启，使对应的GOA1和GOA4、GOA2和GOA5、GOA3和GOA6分别在T1、T2、T3阶段输出高电平，完成对应扫描行进行放电。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种提升关机时GOA信号端信号幅值的电路，包括：多个第一电平转换单元，所述第一电平转换单元用于根据其第一控制端和第二控制端输入的信号，提升时钟信号输入端输入的信号的幅值，所述第一电平转换单元的第一控制端连接第一电压端；其特征在于，还包括：多个级联且输出端分别与多个第一电平转换单元的第二控制端连接的控制单元，其中，除最后一级外的控制单元包括信号转换模块和第一控制模块，最后一级的控制单元包括信号转换模块；

所述信号转换模块，连接第一信号输入端、参考电压端、所述第一电压端和第二电压端，用于根据所述第一信号输入端和所述参考电压端提供的信号，由其输出端输出所述第一电压端的信号或所述第二电压端的信号；

所述第一控制模块，与所述信号转换模块的输出端、所述第一电压端、所述第二电压端、信号控制端、所述第一电平转换单元的第二控制端连接，用于在所述信号转换模块的输出端的信号和所述信号控制端的信号的控制下，由其输出端输出所述第一电压端的信号或所述第二电压端的信号；

上一级控制单元的信号控制端与下一级控制单元中信号转换模块的输出端相连接；

不同级控制单元设置不同的参考电压端、时钟信号输入端。

2.根据权利要求1所述的电路，其特征在于，所述电路还包括第二信号输入端和第三电压端；

所述第二信号输入端与所述第一信号输入端之间设置有第一电阻；

所述第三电压端和所述第一信号输入端之间设置有第二电阻。

3.根据权利要求1所述的电路，其特征在于，所述电路还包括第二控制模块和第二电平转换单元；

所述第二电平转换单元，用于根据其第一控制端和第二控制端输入的信号，提升初始信号输入端输入的信号的幅值；所述第二电平转换单元的第一控制端连接所述第一电压端；

所述第二控制模块，还连接第一级控制单元中信号转换模块的输出端、所述第一电压端、所述第二电压端、所述第二电平转换单元的第二控制端，用于在第一级控制单元中信号转换模块输出端的信号的控制下，向所述第二电平转换单元的第二控制端输入所述第一电压端的信号或所述第二电压端的信号。

4.根据权利要求1所述的电路，其特征在于，所述电路还包括第三控制模块和第三电平转换单元；

所述第三电平转换单元，用于根据其第一控制端和第二控制端输入的信号，提升第四电压输入端输入的信号的幅值；所述第三电平转换单元的第一控制端连接所述第一电压端；

所述第三控制模块，还连接第一级控制单元中信号转换模块的输出端、所述第一电压端、所述第三电平转换单元的第二控制端，用于在第一级控制单元中信号转换模块输出端的信号的控制下，向所述第三电平转换单元的第二控制端输入所述第一电压端的信号。

5.根据权利要求1所述的电路，其特征在于，所述信号转换模块包括反相放大器；

所述第一控制模块包括第一晶体管、第二晶体管、第三晶体管，所述第一晶体管和所述第三晶体管为P型晶体管，所述第二晶体管为N型晶体管；

所述第一晶体管的栅极连接所述信号控制端，第一极连接所述信号转换模块的输出端，第二极连接所述第二晶体管和所述第三晶体管的栅极；

所述第二晶体管的第一极连接所述第一电压端，第二极连接所述第一电平转换单元；

所述第三晶体管的第一极连接所述第二电压端，第二极连接所述第一电平转换单元。

6.根据权利要求3所述的电路，其特征在于，所述第二控制模块包括第四晶体管和第五晶体管，所述第四晶体管为N型晶体管，所述第五晶体管为P型晶体管；

所述第四晶体管的栅极连接第一级控制单元中信号转换模块的输出端，第一极连接所述第一电压端，第二极连接所述第二电平转换单元；

所述第五晶体管的栅极连接第一级控制单元中信号转换模块的输出端，第一极连接所述第二电压端，第二极连接所述第二电平转换单元。

7.根据权利要求4所述的电路，其特征在于，所述第三控制模块包括第六晶体管，所述第六晶体管为P型晶体管；

所述第六晶体管的栅极连接第一级控制单元中信号转换模块的输出端，第一极连接所述第一电压端，第二极连接所述第三电平转换单元。

8.一种如权利要求1-7任一项所述的提升关机时GOA信号端信号幅值的电路的驱动方法，其特征在于，包括：

各级控制单元中参考电压端的电位逐级递减；

关机阶段：

所述第一信号输入端的电位逐渐下降；

所述第一信号输入端的电位低于第N级控制单元中参考电压端的电位时，第N+1级控制单元中信号转换模块的输出端输出第二电压端的信号；第N控制单元中信号转换模块将第一电压端的信号输出至其输出端；在所述信号转换模块输出的所述第一电压端的信号和信号控制端输入的所述第二电压端的信号的控制下，第一控制模块将所述第一电压端的信号输出至其输出端，使所述第一电平转换单元根据其第二控制端输入的所述第一电压端的信号和其第一控制端输入的所述第一电压端的信号，拉高时钟信号输入端输入的信号的幅值；

第N+1级的第一电平转换单元拉高时钟信号输入端输入的信号的幅值时，第N+1级控制单元中信号转换模块的输出端输出所述第一电压端的信号，第N级控制单元中第一控制模块在信号控制端输入的所述第一电压端的信号的控制下，将所述第二电压端的信号输出至其输出端，使所述第一电平转换单元根据其第二控制端输入的所述第二电压端的信号和其第一控制端输入的所述第一电压端的信号，恢复时钟信号输入端输入的信号的幅值；

各级的第一电平转换单元逐级拉高与其连接的时钟信号输入端输入的信号的幅值；

其中，N为大于等于1的整数。

9.根据权利要求8所述的驱动方法，其特征在于，所述电路还包括第二控制模块、第二电平转换单元、第三控制模块和第三电平转换单元时，所述方法还包括：

关机阶段：

第一级控制单元信号转换模块的输出端输出所述第一电压端的信号时，控制第二控制模块将所述第一电压端的信号输出至第二电平转换单元，使所述第二电平转换单元根据其第二控制端输入的第一电压端的信号和其第一控制端输入的第一电压端的信号，拉高初始信号输入端输入的信号的幅值；

第一级控制单元信号转换模块的输出端输出所述第一电压端的信号时，控制第三控制模块关闭。

10.一种栅极驱动电路，其特征在于，包括多个移位寄存器单元组，每个移位寄存器单元组包括多个级联的移位寄存器单元；

所述多个移位寄存器单元组中的低电平信号端分别与权利要求1-7任一项所述的提升关机时GOA信号端信号幅值的电路中的各个控制单元的输出端电连接。