CN107636824A - 半导体装置及复合型半导体装置 - Google Patents

半导体装置及复合型半导体装置 Download PDF

Info

Publication number
CN107636824A
CN107636824A CN201680021582.9A CN201680021582A CN107636824A CN 107636824 A CN107636824 A CN 107636824A CN 201680021582 A CN201680021582 A CN 201680021582A CN 107636824 A CN107636824 A CN 107636824A
Authority
CN
China
Prior art keywords
effect transistor
terminal
electrode
type field
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680021582.9A
Other languages
English (en)
Inventor
木原诚郎
木原诚一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN107636824A publication Critical patent/CN107636824A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

提供改善响应性能的横向型场效应晶体管。在横向型场效应晶体管(20)中，相较于齐纳二极管(5)，区块(17)配置成接近栅极端子(7)。

Description

半导体装置及复合型半导体装置
技术领域
本发明是关于具备多个常断型(Normally off)场效应晶体管或是多个常通型(Normally on)场效应晶体管的半导体装置、与具备常通型场效应晶体管及多个常断型场效应晶体管的复合型半导体装置。
背景技术
在现今的半导体装置中主要使用的Si(硅)系的场效应晶体管是为常断型。常断型场效应晶体管，是在栅极电极(G)与源极电极(S)之间外加正电压的情况下导通，在栅极电极(G)与源极电极(S)之间未外加正电压的情况下非导通的晶体管。作为一个此常断型场效应晶体管的实现方法，有横向双扩散MOS场效应晶体管(LDMOSFET：The Lateral Double-Diffused MOS field effect transistor)。此横向双扩散MOS场效应晶体管，具有以下特征：源极电极(S)与漏极电极(D)形成于半导体基板相同的面上，还有，通过从源极电极(S)贯通半导体之中的沟槽，有可能连接于位于半导体背面的电极。
另一方面，因为具有高耐压、低损失、高速开关及高温运作等的特征，而进行实用化研究的GaN等的III-N系的场效应晶体管，是为常通型。常通型场效应晶体管，具有负的阈値电压，且在较在栅极电极(G)与源极电极(S)之间的电压低的情况下成为非导通，较在栅极电极(G)与源极电极(S)之间的电压高的情况下成为导通。将如此的常通型场效应晶体管使用于半导体装置中的时候，会有无法使用现有的栅极驱动电路等的种种问题发生。
因此，在下述专利文献1，提案有串联常通型场效应晶体管与常断型场效应晶体管，构成常断型复合型半导体装置。另外，在下述专利文献2，提案有为了防止常断型场效应晶体管的漏极电极(D)与源极电极(S)之间的电压变高而破坏所述常断型场效应晶体管，在所述常断型场效应晶体管的漏极电极(D)与源极电极(S)之间连接齐纳二极管，漏极电极(D)与源极电极(S)之间的电压限制在所述常断型场效应晶体管的耐电压以下。
专利文献1：日本公开专利公报「特开2006-158185号公报(2006年6月15日公开)」
专利文献2：日本公开专利公报「特开2006-324839号公报(2006年11月30日公开)」
然而，在所述的现有的常断型复合型半导体装置具备的常断型场效应晶体管(半导体装置)，由被称为指状(finger)的小的场效应晶体管的集合体构成的情况很多。此每个指状的栅极电极(G)，从所述常断型场效应晶体管的栅极端子以金属配线连接。因此，相较于向配置在所述常断型场效应晶体管的栅极端子附近的指状栅极电极传达的栅极信号，传达向所述常断型场效应晶体管的栅极端子的某边与配置于相反侧的指状栅极电极的栅极信号，成为大幅延迟。因为此原因产生复合型半导体装置的响应性能低下。
另一方面，常通型场效应晶体管(半导体装置)，考虑由被称为指状电极的小的场效应晶体管的集合体构成的情况，在此情况下也有可能产生所述问题。特别是，GaN等的III-N系或SiC等的常通型场效应晶体管，相较于Si系的常断型场效应晶体管，有高耐电压、低导通电阻且高速运作的性质，在常通型场效应晶体管的响应性能恶劣的情况下，成为对其高速响应性能添加限制。
本发明的目的是提供改善响应性能的半导体装置。
本发明的半导体装置，为了解决所述课题，包含多个常断型或常通型场效应晶体管，且具备栅极端子、漏极端子及源极端子，其特征在于：每个所述场效应晶体管的栅极电极与所述栅极端子、漏极电极与所述漏极端子、源极电极与所述源极端子分别连接；具备阳极电极与所述源极端子、阴极电极与所述漏极端子分别连接的齐纳二极管；每个所述场效应晶体管，形成以依序远离所述栅极端子的方式配置的区块；相于较所述齐纳二极管，所述区块配置在所述栅极端子的附近。
根据所述构成，相较于所述齐纳二极管，配线电阻影响大的多个场效应晶体管，配置于所述栅极端子的附近。因此，能抑制从所述栅极端子供给的信号向每个所述场效应晶体管的栅极电极的传达延迟，能实现改善响应性能的半导体装置。
根据本发明的一样态，能实现改善响应性能的半导体装置。
附图说明
图1是表示本发明的一实施方式的常断型横向型场效应晶体管的概略构成的电路图。
图2是表示评价图1图示的横向型场效应晶体管的运作的评价电路的概略构成的电路图。
图3是表示图1图示的横向型场效应晶体管的运作时机的图。
图4是表示从图1图示的横向型场效应晶体管形成栅极端子的面的方向看的图。
图5是表示本发明的其他一实施方式的常通型横向型场效应晶体管的概略构成的电路图。
图6是表示图5图示的横向型场效应晶体管的运作时机的图。
图7是表示图1图示的具备常断型横向型场效应晶体管、与常通型横向型场效应晶体管的本发明的另外的其他的一实施方式的复合型半导体装置的概略构成的电路图。
图8是表示将图7图示的复合型半导体装置封装处理的复合型半导体装置的概略构成的图。
具体实施方式
以下，基于附图详细说明关于本发明的实施方式。但是，记载于此实施方式的构成的尺寸、材质、形状、相对配置、加工法等仅只不过是一实施方式，不应通过这些来限定解释此发明的范围。再者，附图为示意性，尺寸的比率、形状与现实者不同。
若基于图1～图8说明本发明的实施方式，则如以下所述。
[实施方式一]
以下，基于图1～图4说明关于本发明的一实施方式。
图1是表示常断型横向型场效应晶体管20的概略构成的电路图。
如图所示，常断型横向型场效应晶体管20(半导体装置)包含n个(n为2以上的整数)小的场效应晶体管的第一个～第n个的指状电极1、2、3…4、齐纳二极管5、漏极端子6、栅极端子7、源极端子8、配线电阻(第一配线电阻9、第二配线电阻10、第三配线电阻11…第n配线电阻12)。
(指状电极)
每个第一个～第n个的指状电极1、2、3…4，由于横向型场效应晶体管20是常断型，常断型的小的场效应晶体管，具备栅极电极(G)、漏极电极(D)与源极电极(S)。横向型场效应晶体管20，是具备这个被称为指状电极的小的场效应晶体管的集合体(区块)。此外，指状电极的个数n，根据电流容量为数千～数万，以数千～数万个的指状电极集合体(区块)构成为普遍。
此外，第一个～第n个的指状电极1、2、3…4的源极电极(S)，有需要与如后述的配置于背面的源极端子8连接。因此，第一个～第n个的指状电极1、2、3…4，优选为具有横向双扩散MOS场效应晶体管的结构。横向双扩散MOS场效应晶体管，具有源极电极与漏极电极形成于半导体基板相同的面的特征，还有，通过从源极电极贯通半导体之中的沟槽，有可能连接于位于半导体背面的电极。
(常断型横向型场效应晶体管的栅极端子)
常断型横向型场效应晶体管的栅极端子20的栅极端子7，连接于第一个～第n个的指状电极1、2、3…4的栅极电极(G)。在栅极端子7与第一个指状电极1的栅极电极(G)之间的配线，存在第一配线电阻9，在栅极端子7与第二个指状电极2的栅极电极(G)之间的配线，直列地存在第一配线电阻9与第二配线电阻10，在栅极端子7与第三个指状电极3的栅极电极(G)之间的配线，直列地存在第一配线电阻9、第二配线电阻10与第三配线电阻11，在栅极端子7与第n个指状电极4的栅极电极(G)之间的配线，直列地存在n个的第一～第n配线电阻(第一配线电阻9、第二配线电阻10、第三配线电阻11…第n配线电阻12)。
(常断型横向型场效应晶体管的漏极端子及源极端子)
第一个～第n个的指状电极1、2、3…4的漏极电极(D)，连接于常断型横向型场效应晶体管20的漏极端子6。另一方面，第一个～第n个的指状电极1、2、3…4的源极电极(S)，连接于常断型横向型场效应晶体管20的源极端子8。
(齐纳二极管)
在常断型横向型场效应晶体管20，有外加其耐电压以上的电压的情况，在如此的情况中，为了防止崩溃(breakdown)，常断型横向型场效应晶体管20具备齐纳二极管5。齐纳二极管5的阳极电极(A)连接于源极端子8，阴极电极(C)连接于漏极端子6。齐纳二极管5，由于所述配线电阻的影响小，配置成远离栅极端子7且较第一个～第n个的指状电极1、2、3…4更远。即，相较于齐纳二极管5，第一个～第n个的指状电极1、2、3…4配置成接近栅极端子7。
以下，基于图2及图3，说明关于常断型横向型场效应晶体管20的运作。
(评价电路)
图2是表示评价图1图示的常断型横向型场效应晶体管20的运作的评价电路的概略构成的电路图。
如图所示，评价电路，包含横向型场效应晶体管20、脉冲产生器13、终端电阻14、负荷电阻15、以及电源16。脉冲产生器13一方的端接地，脉冲产生器13另一方的端，连接于一端接地的终端电阻14的另一方的端，且与横向型场效应晶体管20的栅极端子7连接。横向型场效应晶体管20的漏极端子6，连接于负荷电阻15的一端，负荷电阻15的另一方的端连接于电源16的+端子，所述电源16为－端子接地。横向型场效应晶体管20的源极端子8为接地。
(关于常断型横向型场效应晶体管的运作)
图3是表示图1图示的横向型场效应晶体管20的运作时机的图。
图3所图示的各电压，是表示图1图示的横向型场效应晶体管20的各部分的电压变化。分别以下列方式表示：V(栅极端子)表示横向型场效应晶体管20的栅极端子7的电压、V(A点)表示图1中A点的电压、V(B点)表示图1中B点的电压、V(C点)表示图1中C点的电压、V(D点)表示图1中D点的电压、V(漏极端子)表示横向型场效应晶体管20的漏极端子6的电压。
V(栅极端子)如图所示，对栅极端子7输入横向型场效应晶体管20成为导通的栅极电压以上的电压(高电平)的时候，首先V(A点)如图所示，因第一配线电阻9的影响而延迟，对指状电极1的栅极电极(G)输入最接近栅极端子7的第一个指状电极1成为导通的栅极电压以上的电压(高电平)。当第一个指状电极1为导通的时候，为了向横向型场效应晶体管20流过电流，使V(漏极端子)出现，在第一个指状电极1成为导通的时机，V(漏极端子)从高电平变化成低电平。然后，如V(B点)于图所示，将加上第二配线电阻10的影响进一步延迟第二个指状电极2成为导通的栅极电压以上的电压(高电平)输入向第二个指状电极2的栅极电极(G)。第二个指状电极2成为导通的时候，成为向横向型场效应晶体管20流过电流，V(漏极端子)已从高电平变化成低电平，在第二个指状电极2成为导通的时机中，在V(漏极端子)不出现电压变化，维持低电平。由此，V(C点)如图所示，将加上第二配线电阻10与第三配线电阻11的影响进一步延迟第三个指状电极3成为导通的栅极电压以上的电压(高电平)，输入向第三个指状电极3的栅极电极(G)。第三个指状电极3成为导通的时候，虽然成为向横向型场效应晶体管20流过电流，但是由于V(漏极端子)已从高电平变化成低电平，在第三个指状电极3成为导通的时机中，在V(漏极端子)不出现电压变化，维持低电平。最后，V(点D)如图所示，将加上第二～第n配线电阻(10、11…12)的影响进一步延迟第n个指状电极4成为导通的栅极电压以上的电压(高电平)，输入向第n个指状电极4的栅极电极(G)。第n个指状电极4成为导通的时候，成为对横向型场效应晶体管20流过电流，由于V(漏极端子)已从高电平变化成低电平，在第n指状电极4为导通的时机中，在V(漏极端子)不出现电压变化，维持低电平。
V(栅极端子)如图所示，将栅极端子7在横向型场效应晶体管20成为导通的栅极电压以上的电压(高电平)在输入固定期间后，返回低电平，V(A点)如图所示，在第一配线电阻9的影响延迟，虽然第一个指状电极1成为关闭，但是由于其他的指状电极2、3…4为导通，其电流变化在V(漏极端子)还不出现。虽然因时间经过且相同配线电阻的影响而延迟的第二个指状电极2及第三个指状电极3成为依序导通，但是直到第n个指状电极4成为导通，V(漏极端子)维持低电平，在第n个指状电极4成为导通的时机，V(漏极端子)成为高电平。
如图所示，在横向型场效应晶体管20中，相较于因配线电阻的影响造成导通的延迟时间(从V(栅极端子)成为高电平的时机，至V(漏极端子)成为低电平的时机的时间)，关闭的延迟时间(从V(栅极端子)成为低电平的时机，至V(漏极端子)成为高电平的时机的时间)有变得更大的倾向。
以数千～数万指状电极构成的普遍的横向型场效应晶体管，有配线电阻降低用以降低导通的延迟时间的需要，通过向配线电阻特别高的特定的指状电极的集中电流，有需要不破坏特定的指状电极的对策。
因此，在本实施方式的横向型场效应晶体管20中，使用相较于齐纳二极管5，第一个～第n个指状电极1、2、3…4配置成更接近栅极端子7的构成。根据所述的构成，能抑制配线电阻的增加，所述配线电阻是在栅极端子7与位于最远离栅极端子7的第n个指状电极4的栅极电极(G)之间的配线直列地存在，且第一个～第n个指状电极1、2、3…4的配置上，未生成许多配线电阻高的指状电极。因此，在横向型场效应晶体管20，与以往相较，能降低关闭的延迟时间，且成为难以产生特定指状电极的破坏。
(横向型场效应晶体管的配置)
图4是表示从图1图示的横向型场效应晶体管20形成栅极端子7的面的方向看的图。
如图所示，横向型场效应晶体管20是第一个～第n个指状电极1、2、3…4的集合体，即具备，配置有第一个～第n个指状电极1、2、3…4的区块17、齐纳二极管5、漏极端子6、栅极端子7、以及配置在背面的未图示的源极端子。
在区块17中，各个第一个～第n个指状电极1、2、3…4，以依序远离栅极端子7的方式配置。
由于齐纳二极管5配线电阻的影响小，配置成最远离栅极端子7。通过如此的配置，配线电阻影响的影响大的第一个～第n个指状电极1、2、3…4能尽可能地配置成接近栅极端子7，成为能降低关闭的延迟时间。
由于本实施方式的横向型场效应晶体管20是常断型，遵从一般的Si系的场效应晶体管封装体的接脚配置的情况多。在如此被封装体化的半导体装置中，依栅极端子、漏极端子、源极端子顺序排列端子，横向型场效应晶体管的芯片上的栅极端子也多在芯片短边的一端被导线配线。在此情况也可以通过在位于栅极端子的芯片短边的相反侧的一端配置齐纳二极管，成为能降低关闭的延迟时间(参照后述的图8)。
此外，在本实施方式中，虽然可举出横向型场效应晶体管作为例子进行说明，但是本发明不限横向型场效应晶体管，能全面性地适用于场效应晶体管。另外，因为电源设备(耐电压高、电流大)的场效应晶体管，常断型及常通型皆具有指状结构，所以本发明不限于常断型，也能适用于常通型横向型场效应晶体管。
[实施方式二]
接着，基于图5及图6说明关于本发明的实施方式二。在本实施方式中，横向型场效应晶体管30为常通型的这点，与实施方式一不同，关于其他则是如同于实施方式一中说明。为了说明的便利性，关于与实施方式一的附图所示的部件具有相同机能的部件，附加相同的符号，省略其说明。
图5是表示常通型横向型场效应晶体管30的概略构成的电路图。
如图所示，常通型横向型场效应晶体管30(半导体装置)，是包含n个(n是2以上的整数)小的场效应晶体管的第一个～第n个指状电极21、22、23…24、齐纳二极管5、漏极端子6、栅极端子7、源极端子8、以及配线电阻(第一配线电阻9、第二配线电阻10、第三配线电阻11…第n配线电阻12)。
(指状电极)
每个第一个～第n个指状电极21、22、23…24，由于横向型场效应晶体管30为常通型，常通型的小的场效应晶体管，具备栅极电极(G)、漏极电极(D)与源极电极(S)。
(常通型横向型场效应晶体管的栅极端子)
常通型横向型场效应晶体管30的栅极端子7，连接于第一个～第n个指状电极21、22、23…24的栅极电极(G)。栅极端子7与第一个指状电极21的栅极电极(G)之间的配线，存在第一配线电阻9，栅极端子7与第二个指状电极22的栅极电极(G)之间的配线，直列地存在第一配线电阻9与第二配线电阻10，栅极端子7与第三个指状电极23的栅极电极(G)之间的配线，直列地存在第一配线电阻9、第二配线电阻10与第三配线电阻11，栅极端子7与第n个指状电极24的栅极电极(G)之间的配线，直列地存在n个的第一～第n配线电阻(第一配线电阻9、第二配线电阻10、第三配线电阻11…第n配线电阻12)。
(常通型横向型场效应晶体管的漏极端子及源极端子)
第一个～第n个指状电极21、22、23…24的漏极电极(D)，连接于常通型横向型场效应晶体管30的漏极端子6。另一方面，第一个～第n个指状电极21、22、23…24的源极电极(S)，连接于常通型横向型场效应晶体管30的源极端子8。
(关于常通型横向型场效应晶体管的运作)
图6是表示图5图示的横向型场效应晶体管30的运作时机的图。
图6图示的各电压，是表示图5图示的横向型场效应晶体管30的各部分的电压变化。分别以下列方式表示：V(栅极端子)是表示横向型场效应晶体管30的栅极端子7的电压，V(E点)是表示图5中的E点的电压，V(F点)是表示图5中的F点的电压，V(G点)是表示图5中的G点的电压，V(H点)是表示图5中的H点的电压，V(漏极端子)是表示横向型场效应晶体管30的漏极端子6的电压。
此外，由于横向型场效应晶体管30是常通型，横向型场效应晶体管30是V(栅极端子)在接地电位(0V)也导通，为了成为关闭，V(栅极端子)有需要成为负电位(负电压)。
V(栅极端子)如图所示，若对栅极端子7输入横向型场效应晶体管30成为导通的栅极电压以上的电压(接地电位)的时候，首先，V(E点)如图所示，因第一配线电阻9的影响而延迟，将最接近栅极端子7的第一个指状电极21成为导通的栅极电压以上的电压(接地电位)，输入向指状电极21的栅极电极(G)。第一个指状电极21为导通的时候，为了向横向型场效应晶体管30流过电流，由于在V(漏极端子)出现，且第一个指状电极21成为导通的时机，V(漏极端子)从高电平变化成低电平。然后，V(F点)如图所示，将加上第二配线电阻10的影响进一步延迟第二个指状电极22成为导通的栅极电压以上的电压(接地电位)，输入向第二个指状电极22的栅极电极(G)。第二个指状电极22成为导通的时候，虽然成为向横向型场效应晶体管30流过电流，但是由于V(漏极端子)已从高电平变化成低电平，在第二个指状电极22成为导通的时机中，在V(漏极端子)不出现电压变化，维持低电平。由此，V(G点)如图所示，将加上第二配线电阻10与第三配线电阻11的影响进一步延迟第三个指状电极23成为导通的栅极电压以上的电压(接地电位)，输入向第三个指状电极23的栅极电极(G)。第三个指状电极23成为导通的时候，虽然V(漏极端子)已从高电平变化成低电平，但是由于在第三个指状电极23成为导通的时机中，在V(漏极端子)不出现电压变化，维持低电平。最后，V(点H)如图所示，成为加上第二～第n配线电阻(10、11…12)的影响进一步延迟第n个指状电极24为导通的栅极电压以上的电压(接地电压)，输入向第n个指状电极24的栅极电极(G)。第n个指状电极24为导通的时候，虽然成为对横向型场效应晶体管30流过电流，但是由于V(漏极端子)已从高电平变化成低电平，在第n指状电极24为导通的时机中，在V(漏极端子)不出现电压变化，维持低电平。
V(栅极端子)如图所示，将栅极端子7在横向型场效应晶体管30成为导通的栅极电压以上的电压(接地电位)在输入固定期间后，返回低电平的负电位(负电压)的时候，V(E点)如图所示，在第一配线电阻9的影响延迟，虽然第一个指状电极21成为导通，但是由于其电流变化或其他的指状电极22、23…24为导通，在V(漏极端子)不出现。虽然因时间经过且相同配线电阻的影响而延迟的第二个指状电极22及第三个指状电极23成为依序导通，但是直到第n个指状电极24成为导通，V(漏极端子)维持低电平，在第n个指状电极24成为导通的时机，V(漏极端子)成为高电平。
如图所示，在常通型横向型场效应晶体管30中，与常通型横向型场效应晶体管20相同，相较于因配线电阻的影响造成导通的延迟时间，关闭的延迟时间有变得更大的倾向。
在本实施方式的横向型场效应晶体管30中，使用相较于齐纳二极管5，第一个～第n个指状电极21、22、23…24配置成更接近栅极端子7的构成。根据所述的构成，能抑制配线电阻的增加，所述配线电阻是在栅极端子7与位在最远离栅极端子7的第n个指状电极24的栅极电极(G)之间的配线直列地存在，且第一个～第n个指状电极1、2、3…4的配置上，未生成配线电阻特别高的指状电极。因此，在横向型场效应晶体管30中，与以往相较，能降低关闭的延迟时间，且成为难以产生特定指状电极的破坏。
[实施方式三]
接着，基于图7说明关于本发明实施方式三。在本实施方式中，复合型半导体装置40，具备常断型场效应晶体管20、与常通型场效应晶体管31的这点，与实施方式一不同，关于其他则如同于实施方式一中说明。为了说明的便利性，关于与实施方式一的附图所示的部件具有相同机能的部件，附加相同的符号，省略其说明。
图7是表示复合型半导体装置40的概略构成的电路图。
如图所示，复合型半导体装置40，具备常断型场效应晶体管20、常通型场效应晶体管31、漏极端子32、栅极端子33、源极端子34。
分别以下列方式连接：常通型场效应晶体管31的漏极电极(D)连接于复合型半导体装置40的漏极端子32、常通型场效应晶体管31的栅极电极(G)连接于复合型半导体装置40的源极端子34、常通型场效应晶体管31的源极电极(S)连接于常断型场效应晶体管20的漏极端子6。
然后，分别以下列方式连接：横向型场效应晶体管20的栅极端子7连接于复合型半导体装置40的栅极端子33、横向型场效应晶体管20的源极端子8连接于复合型半导体装置40的源极端子34。
复合型半导体装置40，耐电压控制是以常通型场效应晶体管31进行，电流控制是常断型场效应晶体管，具体而言，由于是以常通型横向型场效应晶体管20进行，横向型场效应晶体管20关闭的延迟时间，成为决定复合型半导体装置40关闭的延迟时间的最大要因。
在横向型场效应晶体管20中，因为使用相较于齐纳二极管5，第一个～第n个的指状电极1、2、3…4配置成接近栅极端子7的构成，所以能抑制配线电阻的增加，所述配线电阻是在栅极端子7与位于最远离栅极端子7的第n个指状电极4的栅极电极(G)之间的配线直列地存在的配线电阻。因此，相较以往，因为使用能降低关闭的延迟时间的横向型场效应晶体管20，所以成为能降低复合型半导体装置40关闭的延迟时间。
[实施方式四]
接着，基于图8说明关于本发明的实施方式四。在本实施方式中，复合型半导体装置50是封装体化的复合型半导体装置这点，与实施方式三不同，关于其他则如同于实施方式三中说明。为了说明的便利性，关于与实施方式三的附图所示的部件具有相同机能的部件，附加相同的符号，省略其说明。
图8是表示复合型半导体装置50的概略构成的图。
如图所示，在复合型半导体装置50具备的晶粒垫41上，芯片焊接有在Si系的基板上形成的常断型横向型场效应晶体管20、与GaN等的III-N系的基板上形成的常通型场效应晶体管31。
常通型场效应晶体管31的栅极电极(G)与其一端为复合型半导体装置50的源极端子34的晶粒垫41以第一导线45连接，横向型场效应晶体管20的栅极端子7与复合型半导体装置50的栅极端子33以第二导线46连接，横向型场效应晶体管20的漏极端子6与常通型场效应晶体管31的源极电极(S)以第三导线47连接，常通型场效应晶体管31的漏极电极(D)与复合型半导体装置50的漏极端子32以第四导线48连接，未图示的横向型场效应晶体管20的源极端子6，通过沟槽连接在芯片背面的电极而与晶粒垫41连接。
漏极端子32，是栅极端子33及源极端子34的三端子的一部分以封装体49密封而构成复合型半导体装置50。
此外，向常通型场效应晶体管31流过的电流，由于是流过第三导线47与第四导线48，常通型场效应晶体管31的背面主要是用以固定芯片使用，虽然以晶粒垫41与导电性的材料固定，但也可以是以晶粒垫41与绝缘物固定。
另外，GaN等的III-N系的基板上形成的常通型场效应晶体管31，因为相较于Si系的基板上形成的常断型横向型场效应晶体管20单位面积的导通电阻低，所以在两个场效应晶体管的尺寸相同的情况下，相较于常断型横向型场效应晶体管20，有可能流过更大的电流。
常通型场效应晶体管31与横向型场效应晶体管20的两芯片在晶粒垫41被芯片焊接，且确保导线的形成空间的同时，成为能向Si系的基板上形成的常断型横向型场效应晶体管20流过大的电流，如图8图示，两芯片皆成为长方形的形状，对面积而言是最有效率即可。
复合型半导体装置50，因为具备长方形形状的常通型场效应晶体管31及常断型横向型场效应晶体管20，所以有可能向常断型横向型场效应晶体管20流过大的电流，且能实现对面积而言效率良好的配置。另外，复合型半导体装置50，因为常断型横向型场效应晶体管20内设于齐纳二极管5，所以常断型横向型场效应晶体管20在外加其耐电压以上的电压的情况下，能防止崩溃。再者，在横向型场效应晶体管20中，由于齐纳二极管5的配线电阻影响小，故配置成最远离栅极端子7。通过如此的配置，配线影响的影响大的第一个～第n个指状电极1、2、3…4能尽可能地配置成接近栅极端子7。因为复合型半导体装置50具备如此的横向型场效应晶体管20，所以成为能降低关闭的延迟时间。
在本实施方式中，虽然举出常通型场效应晶体管31的栅极电极(G)、漏极电极(D)与源极电极(S)形成在同一面的形况为一例说明，但是并不限于此，也可以是例如，常通型场效应晶体管31的栅极电极(G)及漏极电极(D)形成在同一面(上面)，常通型场效应晶体管31的源极电极(S)形成在所述同一面的背面(下面)。在此情况下，优选为常断型横向型场效应晶体管20的栅极端子7及源极端子8，形成在同一面(上面)，漏极端子6形成在所述同一面的背面(下面)。
此外，在追求在复合型半导体装置40高耐电压的情况下，在复合型半导体装置40具备的常通型场效应晶体管31，由于成为需要高耐电压与低导通电阻，常通型场效应晶体管31的尺寸有变大的倾向。
另外，在常断型横向型场效应晶体管20，有需要用以与常通型场效应晶体管31的源极电极(S)连接的大面积的漏极电极(D)，且需要用以防止误运作的高阈值电压与低导通电阻。
[总结]
本发明样态一的半导体装置，包含多个常断型或常通型场效应晶体管，且具备栅极端子、漏极端子及源极端子，其特征在于：各个所述场效应晶体管的栅极电极与所述栅极端子、漏极电极与所述漏极端子、源极电极与所述源极端子分别连接；具备阳极电极与所述源极端子、阴极电极与所述漏极端子分别连接的齐纳二极管；每个所述场效应晶体管，形成以依序远离所述栅极端子的方式配置的区块；相较于所述齐纳二极管，所述区块配置在所述栅极端子的附近。
根据所述的构成，相较于所述齐纳二极管，配线电阻的影响大的多个场效应晶体管配置在所述栅极端子的附近。因此，能抑制从所述栅极端子供给的信号向各个所述场效应晶体管的栅极电极的传达延迟，能实现改善响应性能的半导体装置。
在本发明样态二的半导体装置中，在一方的端部具备所述齐纳二极管，在与所述一方的端部相反侧的另一方的端部，具备所述的栅极端子，所述齐纳二极管与所述栅极端子之间的第一方向的长度，较与所述第一方向正交的第二方向的长度更长。
根据所述的构成，所述第一方向较所述第二方向更长的横向型半导体装置，即能实现长方形形状的半导体装置，成为可能向半导体装置流过大的电流。
在本发明样态三的半导体装置中，优选为各个所述场效应晶体管为常断型场效应晶体管，所述栅极端子、所述漏极端子、及所述源极端子的任一方，形成在第一同一面；所述漏极端子及所述源极端子的另一方，形成在所述第一同一面的背面。
根据所述的构成，因为所述漏极端子及所述源极端子的任一方，在形成所述栅极端子的面的背面形成，所以漏极端子(漏极电极)及源极端子(源极电极)的任一方，容易与在背侧具备的场效应晶体管进行组合。
在本发明样态四的半导体装置中，优选为权利要求3所述的半导体装置；常通型场效应晶体管，具有栅极电极、漏极电极、及源极电极；第二栅极端子、第二漏极端子、及第二源极端子；所述复合型半导体装置，其所述第二漏极端子与所述常通型场效应晶体管的漏极电极、所述第二源极端子与所述常通型场效应晶体管的栅极电极及所述半导体装置的源极端子、所述第二栅极端子与所述半导体装置的栅极端子、所述常通型场效应晶体管的源极电极与所述半导体装置的漏极端子，分别连接。
根据所述的构成，相较以往，因为使用能降低关闭的延迟时间的半导体装置，所以成为能降低复合型半导体装置关闭的延迟时间。
在本发明样态五的半导体装置中，所述常通型场效应晶体管，也可以具备由GaN或SiC构成的半导体层。
根据所述的构成，因为能实现每个面积的导通电阻低的常通型场效应晶体管，所以有可能流过更大的的电流。
在本发明的样态六的复合型半导体装置中，也可以是所述常通型场效应晶体管的栅极电极、漏极电极、及源极电极形成在第二同一面。
根据所述构成，所述常通型场效应晶体管的所述第二同一面的背面，能使用于固定用途。
在本发明的样态七的复合型半导体装置中，所述常通型场效应晶体管的栅极电极及漏极电极形成在第二同一面，所述常通型场效应晶体管的源极电极形成在第二同一面的背面，所述半导体装置的栅极端子及源极端子，形成在所述第一同一面，所述半导体装置的漏极端子，形成在所述第一同一面的背面，优选为所述第一同一面与所述第二同一面为上面，所述第一同一面的背面与所述第二同一面的背面为下面。
根据所述的构成，能容易组合源极电极在下面形成的常通型场效应晶体管、与漏极端子在下面形成的半导体装置。
在本发明的样态八的复合型半导体装置中，所述常通型场效应晶体管，优选为长方形形状。
根据所述的构成，能实现对面积而言效率良好的配置。
在本发明的样态九的复合型半导体装置中，优选为所述第二栅极端子的一部分、所述第二漏极端子的一部分与所述第二源极端子的一部分以外，为密封。
根据所述的构成，能实现密封的复合型半导体装置。
另外，本发明不限于所述的各实施方式者，在权利要求项所示的范围能种种更改，关于适宜组合不同实施方式分别揭示的技术性手段而获得的实施方式也包含于本发明的技术性范围。
本发明能合适用于半导体装置或复合型半导体装置。
附图标记的说明
1 第一个指状电极(场效应晶体管)
2 第二个指状电极(场效应晶体管)
3 第三个指状电极(场效应晶体管)
4 第n个指状电极(场效应晶体管)
5 齐纳二极管
6 漏极端子
7 栅极端子
8 源极端子
9 第一配线电阻
10 第二配线电阻
11 第三配线电阻
12 第n配线电阻
13 脉冲产生器
14 终端电阻
15 负荷电阻
16 电源
17 区块
20 横向型场效应晶体管(半导体装置)
21 第一个指状电极(场效应晶体管)
22 第二个指状电极(场效应晶体管)
23 第三个指状电极(场效应晶体管)
24 第n个指状电极(场效应晶体管)
30 横向型场效应晶体管(半导体装置)
31 常通型场效应晶体管
32 漏极端子
33 栅极端子
34 源极端子
40 复合型半导体装置
41 晶粒垫
45 第一导线
46 第二导线
47 第三导线
48 第四导线
49 封装体
50 复合型半导体装置
A 阳极电极
C 阴极电极

Claims (5)

1.一种半导体装置，包含多个常断型或常通型场效应晶体管，且具备栅极端子、漏极端子及源极端子，其特征在于：
每个所述场效应晶体管的栅极电极与所述栅极端子、漏极电极与所述漏极端子、源极电极与所述源极端子分别连接；
具备阳极电极与所述源极端子、阴极电极与所述漏极端子分别连接的齐纳二极管；
每个所述场效应晶体管，形成以依序远离所述栅极端子的方式配置的区块；
相较于所述齐纳二极管，所述区块配置在所述栅极端子的附近。
2.如权利要求1所述的半导体装置，其特征在于，在一方的端部具备所述齐纳二极管；
在与所述一方的端部为相反侧的另一方的端部，具备所述栅极端子；
所述齐纳二极管与所述栅极端子之间的第一方向的长度，较与所述第一方向正交的第二方向的长度更长。
3.如权利要求1或2所述的半导体装置，其特征在于，每个所述场效应晶体管为常断型场效应晶体管；
所述栅极端子、所述漏极端子、及所述源极端子的任一方，形成在第一同一面；
所述漏极端子及所述源极端子的另一方，形成在所述第一同一面的背面。
4.一种复合型半导体装置，其特征在于，具备：
权利要求3所述的半导体装置；
常通型场效应晶体管，具有栅极电极、漏极电极、及源极电极；
第二栅极端子、第二漏极端子、及第二源极端子；
所述复合型半导体装置，其所述第二漏极端子与所述常通型场效应晶体管的漏极电极、所述第二源极端子与所述常通型场效应晶体管的栅极电极及所述半导体装置的源极端子、所述第二栅极端子与所述半导体装置的栅极端子、所述常通型场效应晶体管的源极电极与所述半导体装置的漏极端子，分别连接。
5.如权利要求4所述的复合型半导体装置，其特征在于，所述常通型场效应晶体管，具备由GaN或SiC构成的半导体层。
CN201680021582.9A 2015-04-15 2016-02-16 半导体装置及复合型半导体装置 Pending CN107636824A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-083753 2015-04-15
JP2015083753 2015-04-15
PCT/JP2016/054482 WO2016167015A1 (ja) 2015-04-15 2016-02-16 半導体装置および複合型半導体装置

Publications (1)

Publication Number Publication Date
CN107636824A true CN107636824A (zh) 2018-01-26

Family

ID=57125771

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680021582.9A Pending CN107636824A (zh) 2015-04-15 2016-02-16 半导体装置及复合型半导体装置

Country Status (4)

Country Link
US (1) US20180040601A1 (zh)
JP (1) JP6356337B2 (zh)
CN (1) CN107636824A (zh)
WO (1) WO2016167015A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101401307A (zh) * 2006-12-06 2009-04-01 罗姆股份有限公司 驱动器电路和使用该驱动器电路的半导体装置
WO2014196223A1 (ja) * 2013-06-03 2014-12-11 シャープ株式会社 半導体チップおよび半導体装置
US20140374801A1 (en) * 2013-06-25 2014-12-25 Kabushiki Kaisha Toshiba Semiconductor device
CN104253599A (zh) * 2013-06-25 2014-12-31 株式会社东芝 半导体装置
CN104347626A (zh) * 2013-07-25 2015-02-11 英飞凌科技奥地利有限公司 包括控制电路的半导体器件
WO2015033631A1 (ja) * 2013-09-06 2015-03-12 シャープ株式会社 トランジスタ回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4990976A (en) * 1987-11-24 1991-02-05 Nec Corporation Semiconductor device including a field effect transistor having a protective diode between source and drain thereof
JPH01276673A (ja) * 1988-04-27 1989-11-07 Fujitsu Ltd 絶縁ゲート型半導体装置
JP3432708B2 (ja) * 1997-07-31 2003-08-04 株式会社東芝 半導体装置と半導体モジュール
JP2011067051A (ja) * 2009-09-18 2011-03-31 Sharp Corp インバータと、それを用いた電気機器および太陽光発電装置
US9362267B2 (en) * 2012-03-15 2016-06-07 Infineon Technologies Americas Corp. Group III-V and group IV composite switch

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101401307A (zh) * 2006-12-06 2009-04-01 罗姆股份有限公司 驱动器电路和使用该驱动器电路的半导体装置
WO2014196223A1 (ja) * 2013-06-03 2014-12-11 シャープ株式会社 半導体チップおよび半導体装置
US20140374801A1 (en) * 2013-06-25 2014-12-25 Kabushiki Kaisha Toshiba Semiconductor device
CN104253599A (zh) * 2013-06-25 2014-12-31 株式会社东芝 半导体装置
CN104347626A (zh) * 2013-07-25 2015-02-11 英飞凌科技奥地利有限公司 包括控制电路的半导体器件
WO2015033631A1 (ja) * 2013-09-06 2015-03-12 シャープ株式会社 トランジスタ回路

Also Published As

Publication number Publication date
JPWO2016167015A1 (ja) 2017-10-05
WO2016167015A1 (ja) 2016-10-20
JP6356337B2 (ja) 2018-07-11
US20180040601A1 (en) 2018-02-08

Similar Documents

Publication Publication Date Title
CN103545308B (zh) 具有至少两个开关的集成电路
CN103681666B (zh) 具有第一半导体器件并具有多个第二半导体器件的电路装置
CN103141026B (zh) 半导体装置、电力转换器及电力转换器的控制方法
US9443845B1 (en) Transistor body control circuit and an integrated circuit
CN104347620B (zh) 半导体器件、电子电路以及用于切换高电压的方法
CN104733453B (zh) 用于输入/输出结构的垂直纳米线晶体管
CN103715193B (zh) 用于n衬底高侧开关的反向极性保护
CN103367358B (zh) 具有并联整流器元件的集成开关装置
TWI474571B (zh) 輸入浪湧保護裝置及用於該裝置的結型場效應電晶體
CN107317461A (zh) 电力转换装置
CN106067794A (zh) 半导体装置
CN104681553A (zh) 电子部件
US20030227304A1 (en) Semiconductor integrated circuit device
US20090201079A1 (en) Single-chip common-drain JFET device and its applications
CN104659016B (zh) 半导体器件
CN208189596U (zh) 高电子迁移率二极管和半导体器件
CN108417549A (zh) 半导体装置及电气设备
JP2018117110A (ja) 基板電圧制御回路
CN103326699B (zh) 半导体器件
CN105264774B (zh) 半导体装置的保护电路
CN107579062A (zh) 电子开关和反极性保护电路
CN105914192A (zh) 基于级联电路的半导体封装结构
CN103915491B (zh) 化合物半导体静电保护元件
CN1202734A (zh) 静电泄放保护电路
CN101682324A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180126