CN107623999B - 一种防夹膜的pcb板电镀方法 - Google Patents
一种防夹膜的pcb板电镀方法 Download PDFInfo
- Publication number
- CN107623999B CN107623999B CN201711044196.4A CN201711044196A CN107623999B CN 107623999 B CN107623999 B CN 107623999B CN 201711044196 A CN201711044196 A CN 201711044196A CN 107623999 B CN107623999 B CN 107623999B
- Authority
- CN
- China
- Prior art keywords
- copper
- electroplating
- plating
- clad plate
- pcb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明系提供一种防夹膜的PCB板电镀方法，包括以下步骤：开料；钻孔；清洁；图像转移：在覆铜板的铜箔上通过曝光、显影获得导电线路的图形，导电线路间距设为d，3mil≤d≤5mil；m/mOZ电镀：在暴露于空气中的铜箔上镀第一铜层，电流密度为1.4～1.6ASD，时间为30～40min；n/nOZ电镀：在第一铜层上镀上第二铜层，电流密度为1.6～1.8ASD，时间为80～90min；防蚀电镀；去膜；线路蚀刻；防焊。本发明在电镀时能够有效防止镀层金属覆盖到防焊干膜上，降低电镀夹膜出现的机率，进而降低PCB板的报废率；此外，电镀层不会过厚，且厚度均匀。
Description
技术领域
本发明涉及PCB板电镀领域，具体公开了一种防夹膜的PCB板电镀方法。
背景技术
PCB(Printed Circuit Board，即印刷电路板)其上至少附有一个导电图形，并布有孔槽以实现电子元器件之间的相互连接，几乎是所有电子产品的基础。一般说来，如果在某样设备中有电子元器件，那么它们也都是被集成在大小各异的PCB板上。除了固定各种元器件外，PCB板的主要作用是提供各项元器件之间的连接电路。导电金属基板是多层PCB板的基础，在导电金属基板的两侧分别制作各层电路形成多层PCB板。
由于电镀铜厚大于干膜厚度，导致干膜下面的铜不能被蚀刻干净造成的短路称为电镀夹膜，电镀夹膜会影响PCB板的性能，甚至会导致PCB板报废。现有的PCB板电镀方法，在电镀时，镀层金属很容易出现包裹旁边防焊干膜的问题，导致电镀夹膜，PCB板因电镀夹膜造成的报废率高达13％，是PCB板加工行业中一个亟待解决的问题。
发明内容
基于此，有必要针对现有技术问题，提供一种防夹膜的PCB板电镀方法，能够有效降低出现电镀夹膜的机率，从而确保PCB板的性能，有效降低PCB板的报废率。
为解决现有技术问题，本发明公开一种防夹膜的PCB板电镀方法，包括以下步骤：
A、开料：按设计要求的尺寸和形状冲裁出覆铜板；
B、钻孔：对步骤A所获覆铜板钻出若干槽孔；
C、清洁：将步骤B所获覆铜板依次通过水基清洗剂和清水清洗，再进行烘干；
D、图像转移：按设计要求在步骤C所获覆铜板两侧的铜箔上覆盖干膜，通过曝光、显影获得导电线路的图形，导电线路间距设为d，3mil≤d≤5mil；
E、m/mOZ电镀：对步骤D所获覆铜板，在两侧暴露于空气中的铜箔上均镀上mOZ厚的第一铜层，在槽孔中镀上第一沉铜壁，0<m≤2，电镀的电流密度为1.4～1.6ASD，电镀时间为30～40min；
F、n/nOZ电镀：对步骤E所获覆铜板，在两个第一铜层上均镀上n/nOZ厚的第二铜层，在第一沉铜壁上镀上第二沉铜壁，n＝m+1，电镀的电流密度为1.6～1.8ASD，电镀时间为80～90min；
G、防蚀电镀：对步骤F所获覆铜板，在两个第二铜层上镀上一层锡，电镀的电流密度为1.0～1.2ASD，电镀时间为7～12min；
H、去膜：去除步骤G所获覆铜板上残留的干膜；
I、线路蚀刻：通过化学蚀刻的方法除去步骤H所获覆铜板中无用的铜箔，留下导电线路，获得PCB板；
J、防焊：对步骤I所获PCB板印刷防焊油墨后进行烘烤，形成防焊层。
进一步的，步骤C中，覆铜板在清水清洗之后、烘干之前还通过去离子水冲洗。
进一步的，步骤D中，导电线路间距d＝3.5mil。
进一步的，步骤D中，干膜的厚度为aOZ，a＝m+n。
进一步的，步骤E中，m＝1，电镀的电流密度为1.4ASD，电镀时间为35min。
进一步的，步骤F中，电镀的电流密度为1.6ASD，电镀时间为85min。
进一步的，步骤G中，电镀的电流密度为1.0ASD，电镀时间为10min。
进一步的，步骤J中，防焊层的厚度为20～40μm。
本发明的有益效果为：本发明公开一种防夹膜的PCB板电镀方法，设置合理的导电线路间距和电镀参数，在电镀时能够有效防止镀层金属覆盖到防焊干膜上，降低电镀夹膜出现的机率，进而有效降低PCB板的报废率；此外，两次电镀能够有效确保电镀层不会过厚，且能够确保电镀层的厚度均匀，先镀薄层再镀厚层，能够有效提升电镀层的牢固程度和稳定性。
具体实施方式
为能进一步了解本发明的特征、技术手段以及所达到的具体目的、功能，下面结合具体实施方式对本发明作进一步详细描述。
本发明实施例公开一种防夹膜的PCB板电镀方法，包括以下步骤：
A、开料：按设计要求的尺寸和形状冲裁出覆铜板；
B、钻孔：对步骤A所获覆铜板钻出若干槽孔；
C、清洁：将步骤B所获覆铜板依次通过水基清洗剂和清水清洗，再进行烘干；
D、图像转移：按设计要求在步骤C所获覆铜板两侧的铜箔上覆盖干膜，通过曝光、显影获得导电线路的图形，导电线路间距设为d，3mil≤d≤5mil，设置足够大的导电线路间距能够有效降低电镀夹膜导致短路的机率，从而降低PCB板报废的机率；
E、m/mOZ电镀：对步骤D所获覆铜板，在两侧暴露于空气中的铜箔上均镀上mOZ厚的第一铜层，在槽孔中镀上第一沉铜壁，0<m≤2，电镀的电流密度为1.4～1.6ASD，电镀时间为30～40min，电流密度比传统工艺的小，通过控制电镀时间更容易调控电镀层即第一铜层和第一沉铜壁形成的厚度，防止电镀层过厚，从而防止出现电镀夹膜；
F、n/nOZ电镀：对步骤E所获覆铜板，在两个第一铜层上均镀上n/nOZ厚的第二铜层，在第一沉铜壁上镀上第二沉铜壁，n＝m+1，即先镀薄铜层再镀厚铜层，电镀的电流密度为1.6～1.8ASD，电镀时间为80～90min，电流密度比传统工艺的小，通过控制电镀时间更容易调控电镀层即第二铜层和第二沉铜壁形成的厚度，防止电镀层过厚，从而防止出现电镀夹膜；
G、防蚀电镀：对步骤F所获覆铜板，在两个第二铜层上镀上一层锡，同时第二沉铜壁也镀上一层锡，电镀的电流密度为1.0～1.2ASD，电镀时间为7～12min，锡层用于保护其覆盖的铜层免遭蚀刻；
H、去膜：去除步骤G所获覆铜板上残留的干膜；
I、线路蚀刻：通过化学蚀刻的方法除去步骤H所获覆铜板中无用的铜箔，留下被吸层保护的导电线路，获得PCB板；
J、防焊：对步骤I所获PCB板印刷防焊油墨后进行烘烤，形成防焊层。
本发明设置合理的导电线路间距和电镀参数，在电镀时能够有效防止镀层金属覆盖到防焊干膜上，降低电镀夹膜出现的机率，进而有效降低PCB板的报废率；此外，两次电镀能够有效确保电镀层不会过厚，且能够确保电镀层的厚度均匀，先镀薄层再镀厚层，先将容易成型的薄层镀上，获得一个牢固均匀的基础，再往薄层上镀厚层，由于厚层与薄层的成分相同，薄层能够为厚层提供一个稳定且易于附着的基础，使形成的厚层足够均匀、稳定，能够有效提升电镀层的牢固程度和稳定性，从而提升PCB板导电线路的各项性能。
为进一步提高覆铜板的清洗效果，基于上述实施例，步骤C中，覆铜板在清水清洗之后、烘干之前还通过去离子水冲洗，去离子水是指除去了呈离子形式杂质后的纯水，能够有效防止在清洗过程中发生二次污染。
为进一步防止PCB板中的导电线路发生短路，基于上述实施例，步骤D中，导电线路间距d＝3.5mil，设置足够大的导电线路间距，能够有效防止电镀时镀层金属跨越干膜覆盖至旁边的导电线路中，从而降低导电线路发生短路的机率，同时导电线路间距不会太大，能够有效确保PCB板的小型化，符合市场的需求。
为进一步防止出现电镀夹膜，基于上述实施例，步骤D中，干膜的厚度为aOZ，a＝m+n，能有效防止镀层金属覆盖到干膜上，能够显著降低电镀夹膜出现的机率，同时能够确保最终所获导电线路的厚度，从而确保导电线路的导电性能。
对于需要镀铜层厚度为3/3OZ的PCB板，基于上述实施例，步骤E中，m＝1，电镀的电流密度为1.4ASD，电镀时间为35min，在覆铜板上获得1/1OZ的铜层，步骤F中，电镀的电流密度为1.6ASD，电镀时间为85min，在1/1OZ的铜层上获得2/2的铜层，在步骤G中，电镀的电流密度为1.0ASD，电镀时间为10min。
基于上述实施例，步骤J中，防焊层的厚度为20～40μm，能够有效提高防焊层的防焊性能和均匀程度，且能够避免防焊层过厚而增加成本、甚至影响PCB板的性能。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (8)
1.一种防夹膜的PCB板电镀方法，其特征在于，包括以下步骤：
A、开料：按设计要求的尺寸和形状冲裁出覆铜板；
B、钻孔：对步骤A所获覆铜板钻出若干槽孔；
C、清洁：将步骤B所获覆铜板依次通过水基清洗剂和清水清洗，再进行烘干；
D、图像转移：按设计要求在步骤C所获覆铜板两侧的铜箔上覆盖干膜，通过曝光、显影获得导电线路的图形，导电线路间距设为d，3mil≤d≤5mil；
E、m/mOZ电镀：对步骤D所获覆铜板，在两侧暴露于空气中的铜箔上均镀上mOZ厚的第一铜层，在槽孔中镀上第一沉铜壁，0<m≤2，电镀的电流密度为1.4～1.6ASD，电镀时间为30～40min；
F、n/nOZ电镀：对步骤E所获覆铜板，在两个第一铜层上均镀上n/nOZ厚的第二铜层，在第一沉铜壁上镀上第二沉铜壁，n＝m+1，电镀的电流密度为1.6～1.8ASD，电镀时间为80～90min；
G、防蚀电镀：对步骤F所获覆铜板，在两个第二铜层上镀上一层锡，电镀的电流密度为1.0～1.2ASD，电镀时间为7～12min；
H、去膜：去除步骤G所获覆铜板上残留的干膜；
I、线路蚀刻：通过化学蚀刻的方法除去步骤H所获覆铜板中无用的铜箔，留下导电线路，获得PCB板；
J、防焊：对步骤I所获PCB板印刷防焊油墨后进行烘烤，形成防焊层。
2.根据权利要求1所述的一种防夹膜的PCB板电镀方法，其特征在于，步骤C中，覆铜板在清水清洗之后、烘干之前还通过去离子水冲洗。
3.根据权利要求1所述的一种防夹膜的PCB板电镀方法，其特征在于，步骤D中，导电线路间距d＝3.5mil。
4.根据权利要求1所述的一种防夹膜的PCB板电镀方法，其特征在于，步骤D中，干膜的厚度为aOZ，a＝m+n。
5.根据权利要求1所述的一种防夹膜的PCB板电镀方法，其特征在于，步骤E中，m＝1，电镀的电流密度为1.4ASD，电镀时间为35min。
6.根据权利要求5所述的一种防夹膜的PCB板电镀方法，其特征在于，步骤F中，电镀的电流密度为1.6ASD，电镀时间为85min。
7.根据权利要求6所述的一种防夹膜的PCB板电镀方法，其特征在于，步骤G中，电镀的电流密度为1.0ASD，电镀时间为10min。
8.根据权利要求1所述的一种防夹膜的PCB板电镀方法，其特征在于，步骤J中，防焊层的厚度为20～40μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711044196.4A CN107623999B (zh) | 2017-10-31 | 2017-10-31 | 一种防夹膜的pcb板电镀方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711044196.4A CN107623999B (zh) | 2017-10-31 | 2017-10-31 | 一种防夹膜的pcb板电镀方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107623999A CN107623999A (zh) | 2018-01-23 |
| CN107623999B true CN107623999B (zh) | 2020-05-08 |
Family
ID=61093205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711044196.4A Active CN107623999B (zh) | 2017-10-31 | 2017-10-31 | 一种防夹膜的pcb板电镀方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107623999B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103619125A (zh) * | 2013-11-28 | 2014-03-05 | 深圳市景旺电子股份有限公司 | 一种用于提高电镀均匀性的pcb电镀方法 |
| CN104363704A (zh) * | 2014-10-30 | 2015-02-18 | 江门崇达电路技术有限公司 | 一种厚孔铜pcb的制作方法 |
| CN105960104A (zh) * | 2016-05-24 | 2016-09-21 | 广州杰赛科技股份有限公司 | 改善图形电镀夹膜的方法 |
-
2017
- 2017-10-31 CN CN201711044196.4A patent/CN107623999B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103619125A (zh) * | 2013-11-28 | 2014-03-05 | 深圳市景旺电子股份有限公司 | 一种用于提高电镀均匀性的pcb电镀方法 |
| CN104363704A (zh) * | 2014-10-30 | 2015-02-18 | 江门崇达电路技术有限公司 | 一种厚孔铜pcb的制作方法 |
| CN105960104A (zh) * | 2016-05-24 | 2016-09-21 | 广州杰赛科技股份有限公司 | 改善图形电镀夹膜的方法 |
Non-Patent Citations (1)
| Title |
|---|
| 如何改善PCB图形电镀夹膜;邓加林;《PCB行业融合新媒体》;20170502;第1-5页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107623999A (zh) | 2018-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9756734B2 (en) | Manufacturing method for back drilling hole in PCB and PCB | |
| US7378227B2 (en) | Method of making a printed wiring board with conformally plated circuit traces | |
| CN108617104B (zh) | 印刷电路板的局部图形铜厚加厚的制作方法 | |
| CN114928945B (zh) | 超细线路印刷线路板的制作工艺 | |
| JP2005317836A (ja) | 配線回路基板およびその製造方法 | |
| CN107708332B (zh) | 一种导电金属基板的加工方法 | |
| JP5738964B2 (ja) | 電子回路及びその形成方法並びに電子回路形成用銅張積層板 | |
| TWI650049B (zh) | 印刷配線板及其製造方法 | |
| CN107623999B (zh) | 一种防夹膜的pcb板电镀方法 | |
| JP2009099831A (ja) | 配線基板の製造方法 | |
| WO2011010889A2 (en) | Flexible printed circuit board and method for manufacturing the same | |
| CN108449887B (zh) | 一种局部孔壁镀厚铜的制作方法及pcb | |
| JPH04100294A (ja) | プリント配線板の製造方法 | |
| CN115843155A (zh) | Pcb制作方法 | |
| JP2009239184A (ja) | 多層印刷配線板 | |
| JP2013008945A (ja) | コアレス基板の製造方法 | |
| JP2012216759A (ja) | プリント配線基板の製造方法、プリント配線基板 | |
| US11729917B2 (en) | Method for optimized filling hole and manufacturing fine line on printed circuit board | |
| JP6511818B2 (ja) | プリント配線板の製造方法 | |
| JP3714812B2 (ja) | 配線基板の導体パターン形成方法 | |
| WO2012132572A1 (ja) | 銅キャリア付銅箔、同銅箔の製造方法、電子回路用銅箔、同銅箔の製造方法及び電子回路の形成方法 | |
| KR102322533B1 (ko) | 다층 인쇄회로기판의 제조방법 | |
| CN107172817A (zh) | 一种铁氟龙pcb板加工工艺 | |
| CN113811103A (zh) | 一种印制线路板及其制作方法 | |
| JP2016012634A (ja) | 多層プリント配線板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200319 Address after: Room 501, No. 85, Xiaguang Dongli, Haicang District, Xiamen City, Fujian Province Applicant after: Xiamen reliable intellectual property service Co., Ltd Address before: Cha Shan Industrial Park in Guangdong province Dongguan City Chashan town 523378 Applicant before: DONGGUAN XIANGGUO OPTOELECTRONICS TECHNOLOGY Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200409 Address after: 528400 No.1, dongruier Road, Dongsheng Town, Zhongshan City, Guangdong Province Applicant after: ZHONGSHAN KASUN CIRCUIT BOARD Co.,Ltd. Address before: Room 501, No. 85, Xiaguang Dongli, Haicang District, Xiamen City, Fujian Province Applicant before: Xiamen reliable intellectual property service Co., Ltd |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |