CN107615700A - 电路和显示装置 - Google Patents

电路和显示装置 Download PDF

Info

Publication number
CN107615700A
CN107615700A CN201580080185.4A CN201580080185A CN107615700A CN 107615700 A CN107615700 A CN 107615700A CN 201580080185 A CN201580080185 A CN 201580080185A CN 107615700 A CN107615700 A CN 107615700A
Authority
CN
China
Prior art keywords
scrambler
circuit
processing
bus
data frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580080185.4A
Other languages
English (en)
Other versions
CN107615700B (zh
Inventor
矢吹治人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sakai Display Products Corp
Original Assignee
Sakai Display Products Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sakai Display Products Corp filed Critical Sakai Display Products Corp
Publication of CN107615700A publication Critical patent/CN107615700A/zh
Application granted granted Critical
Publication of CN107615700B publication Critical patent/CN107615700B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
    • H04L25/03866—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties using scrambling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/38—Transmitter circuitry for the transmission of television signals according to analogue transmission standards
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Multimedia (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明提供一种电路以及包括该电路的显示装置，所述电路包括发送部和一个或多个接收部，所述一个或多个接收部通过多条总线与所述发送部进行数据帧的通信，所述电路在进行所述数据帧的通信时进行扰码处理，在所述数据帧的通信时间对每条总线在不同的时刻进行所述扰码处理，从而无需增加部件(例如，密封垫片)的数量，就能够更可靠地减少EMI噪声的产生。

Description

电路和显示装置
技术领域
本发明涉及电路和显示装置，所述电路中，包括发送部和一个或多个接收部，所述一个或多个接收部通过多条总线与所述发送部进行数据帧的通信，在进行所述数据帧的通信时，进行扰码处理。
背景技术
一直以来，在发送装置与信号接收装置之间的数据通信中使用多条总线时，会发生EMI(Electro Magnetic Interference，电磁干扰)噪声的问题。
针对该EMI噪声问题，在当前数据通信速度快的电气设备中，已知有利用随机数的扰码处理。这样的扰码处理本身是众所周知的技术，省略其详细说明。
另外，在专利文献1中公开了一种信号发送装置，生成需要发送到信号接收装置的数据和时钟，生成并发送间歇性相移时钟，并且与该时钟同步地发送数据，由此能够降低EMI噪声。
现有技术文献
专利文献
专利文献1:日本特开2012-39173号公报
发明内容
发明要解决的问题
不过，在数据通信速度越来越快的今天，上述扰码处理实现的EMI噪声的降低是不够的。
图7是说明现有技术中的扰码处理的问题的时序图。该时序图中，横轴是时间，纵轴表示各总线。
由图7可知，现有技术中，在1～n的所有总线中，在相同的时刻进行了扰码处理。也就是说，所有总线中的数据帧的头部的相位是对齐的。
因此，虽然对每条总线进行了扰码处理，但是在所有总线上，头部的相位是对齐的，因此同时被进行扰码处理，于是总线间发生干扰，产生EMI噪声。但是，在专利文献1中，针对使用多条总线的情况下的这种问题，没有相应的解决方法，无法解决这种问题。
本发明是鉴于上述问题而作出的，其目的在于提供一种电路以及包括该电路的显示装置，所述电路包括发送部和一个或多个接收部，所述一个或多个接收部通过多条总线与所述发送部进行数据帧的通信，所述电路在进行所述数据帧的通信时进行扰码处理，在所述数据帧的通信时间对每条总线在不同的时刻进行所述扰码处理，从而能够更可靠地减少EMI噪声的产生。
用于解决问题的手段
本发明所涉及的电路包括发送部和一个或多个接收部，所述一个或多个接收部通过多条总线与所述发送部进行数据帧的通信，所述电路在进行所述数据帧的通信时进行扰码处理，其特征在于，在所述数据帧的通信时间对每条总线在不同的时刻进行所述扰码处理。
本发明中，在进行所述数据帧的通信时，在所述数据帧的通信时间对每条总线在不同的时刻进行所述扰码处理。
本发明所涉及的电路的特征在于：所述发送部包括延迟部，所述延迟部用于进行在任意两条总线之间产生nUI的输出延迟的处理。其中，n是整数，但在任意两条以上的总线之间时不为0，UI是数据率的1个周期。
本发明中，通过所述发送部的延迟部在任意两条总线之间产生nUI的输出延迟，从而，在进行所述数据帧的通信时，在所述数据帧的通信时间对每条总线在不同的时刻进行所述扰码处理。
本发明所涉及的电路的特征在于：所述接收部包括解除部，对于从所述发送部接收来的数据，所述解除部解除所述延迟部的处理。
本发明中，在所述接收部从所述发送部接收了数据的情况下，对于接收的相关数据，所述解除部解除所述延迟部的处理。
本发明所涉及的电路的特征在于：所述发送部包括扰码部，所述扰码部进行所述扰码处理，来使任意两条总线的数据帧之间存在nUI的时间差，其中，n是整数，但在任意两条以上的总线之间时不为0，UI是数据率的1个周期。
本发明中，通过所述发送部的扰码部进行所述扰码处理来使任意两条总线的数据帧之间存在nUI的时间差，从而，在进行所述数据帧的通信时，在所述数据帧的通信时间对每条总线在不同的时刻进行所述扰码处理。
本发明所涉及的电路的特征在于：所述接收部包括解除部，对于从所述发送部接收来的数据，所述解除部解除所述扰码部的扰码处理。
本发明中，在所述接收部从所述发送部接收了数据的情况下，对于接收的相关数据，所述解除部解除所述扰码部的扰码处理。
本发明所涉及的显示装置的特征在于：包括上述发明中的任意一个所述的电路以及连接到该电路的液晶显示面板，所述液晶显示面板基于通过所述电路接收的数据，进行图像显示。
本发明中，经过所述延迟部的处理或者所述扰码部的扰码处理后，EMI噪声已降低的数据通过所述电路传输到所述液晶显示面板，该液晶显示面板基于接收的数据进行图像显示。
发明的效果
根据本发明，无需增加部件(例如，密封垫片)的数量，就能够进一步减少EMI噪声的产生。
附图说明
图1是实施方式一的液晶电视机的主要部分结构的功能框图。
图2是实施方式一的液晶电视机中的时序控制器的主要部分结构的功能框图。
图3是时序图，用于说明实施方式一所涉及的液晶电视机中的串行器使数据帧头部时刻偏移的处理。
图4是实施方式一所涉及的液晶电视机中的串行器没有进行使数据帧头部时刻偏移的处理的情况下的EMI测量结果。
图5是实施方式一所涉及的液晶电视机中的串行器进行了使数据帧头部时刻偏移的处理的情况下的EMI测量结果。
图6是时序图，用于说明实施方式二所涉及的液晶电视机中的各扰码器使扰码处理时刻不同的处理。
图7是说明现有技术中的扰码处理问题的时序图。
具体实施方式
以下，以本发明实施方式所涉及的电路和显示装置应用在液晶电视机中的情况为例，基于附图进行详细描述。
(实施方式一)
图1是实施方式一的液晶电视机100的主要部分结构的功能框图。
液晶电视机100包括电视系统单芯片(TVSoC，TV System on a Chip)10(发送部)和接收来自电视系统单芯片10的数据的多个时序控制器(Tcon，Timing Controller)20，还包括接收来自时序控制器20(发送部、接收部)的数据的多个源极驱动器30(接收部)和栅极驱动器40，源极驱动器30和栅极驱动器40连接到基于上述数据来显示图像的液晶显示面板50。
权利要求书中所述的电路例如包含电视系统单芯片10和时序控制器20，或者包含时序控制器20和源极驱动器30。
电视系统单芯片10是所谓的电视信号接收电路，接收CVBS信号、HDMI(注册商标)信号等并生成电视影像，例如使用V-by-One信号标准，将含有电视图像信号、水平同步信号、垂直同步信号和时钟的图像信号输出到时序控制器20。
时序控制器20基于来自电视系统单芯片10的信号(数据)生成数字图像信号和控制信号等，控制信号用于控制液晶显示面板50的驱动电路的动作。然后，时序控制器20将数字图像信号(以下，有时简称为图像信号)和控制信号发送到源极驱动器30和栅极驱动器40。也就是说，时序控制器20使用来自电视系统单芯片10的垂直同步信号(VS)、水平同步信号(HS)、数据使能信号(Data Enable、DE)、时钟信号(CLK)等时序信号，产生源极时序控制信号和栅极时序控制信号，源极时序控制信号用于对源极驱动器30的动作时序进行控制，栅极时序控制信号用于对栅极驱动器40的动作时序进行控制。
另外，源极驱动器30、栅极驱动器40分别由1个半导体集成电路(IC)构成，时序控制器20和源极驱动器30之间例如由24条总线连接。
显示面板50的各像素点(未图示)通过源极线和栅极线连接到源极驱动器30和栅极驱动器40。
图2是实施方式一的液晶电视机100中的时序控制器20的主要部分结构的功能框图。
实施方式一中，时序控制器20包括偏斜消除器(DeSkew)21、处理器22和发射器29。
时序控制器20按照V-by-One信号标准来接收信号，因此是接收2路信号。时序控制器20接收的2路信号变换成34路10bit的并行信号。
在这种情况下，偏斜消除器21接收该并行信号，将除图像信号(R，G，B)之外的上述时序信号分离。也就是说，生成30路图像信号和4路时序信号，并发送到处理器22。
对于这些信号来说，在处理器22中，进行灰阶加速(OverDrive)，抖动(Dither)等众所周知的处理，所述时序信号和24路8bit的图像信号被分别发送到发射器29。
发射器29包括：多个指令编码器23、与指令编码器23数量相同的扰码器24、与指令编码器23数量相同的编码器25、与指令编码器23数量相同的串行器26。
来自处理器22的所述时序信号和24路8bit的图像信号首先被输入到指令编码器23。指令编码器23接收各RGB的图像信号、同步信号(HS，VS)、数据使能信号(DE)和时钟信号(CLK)，并且接收来自寄存器A27的规定指示信号(例如，图像信号所涉及的设定值等)。
指令编码器23基于数据使能信号，生成控制代码。另外，指令编码器23基于时钟信号(CLK)，处理所述图像信号和同步信号(HS，VS)，生成24路8bit的并行分组信号。指令编码器23将这些8bit的分组信号、控制代码和时钟信号输出到扰码器24。
接着，具有随机数发生器(未图示)的扰码器24(扰码部)使用来自该随机数发生器的随机数，对所述8bit的分组信号进行扰码处理。以下，将已完成上述扰码处理的信号称为扰码信号。扰码器24将扰码信号和所述控制代码输出到编码器25。
编码器25基于时钟信号(CLK)，对扰码信号进行编码处理，生成编码信号。例如，编码器25是8b/10b编码器，基于8bit的扰码信号生成10bit的编码信号。编码器25将这些编码信号输出到串行器26。
然后，串行器26(延迟部)为了减少总线的数量，基于来自寄存器B28的指示信号，对10bit的编码信号进行并行-串行转换。由此，10bit编码信号的数据帧例如使用驱动程序接口CalDriCon(注册商标)从时序控制器20发送到源极驱动器30。
具有上述结构的实施方式一所涉及的液晶电视机100中，例如，在时序控制器20和源极驱动器30之间进行数据帧的通信时，在所述数据帧的通信时间对每条总线在不同的时刻进行所述扰码处理。由此，能够在时序控制器20和源极驱动器30之间通过多条总线进行通信时尽可能地抑制EMI噪声的产生。以下，进行详细的说明。
在实施方式一所涉及的液晶电视机100中，时序控制器20的串行器26对各总线以规定的时刻使所述数据帧的头部偏移(延迟)。
图3是时序图，用于说明实施方式一所涉及的液晶电视机100中的串行器26使数据帧头部时刻偏移的处理。该时序图中，横轴是时间，纵轴表示各总线。
更具体来说，对于数据帧的头部，也就是数据帧本身，串行器26使任意两条总线间产生nUI的输出延迟。其中，“n”是整数，但在任意两条以上的总线之间时不为0。另外，“UI”是数据率的1个周期，即数据帧的最小发送单位。
如图3所示，例如，第一条总线(以下，1号总线)没有延迟，2号总线上延迟3UI，数据帧的头部偏移了与此对应的量。由于任何一个数据帧中都在头部进行了扰码处理，因此在1号总线与2号总线之间，扰码处理的时刻相对于所述通信时间(包含延迟时间)是不同的。
也就是说，在1号总线与2号总线之间，由于数据帧的头部移动了3UI，因此进行扰码处理的时刻相差3UI。
另外，24号总线上延迟2UI，在2号总线与24号总线之间，扰码处理的时刻也是不同的。也就是说，在2号总线与24号总线之间，由于数据帧的头部移动了1UI，因此进行扰码处理的时刻相差1UI。
因此，在实施方式一所涉及的液晶电视机100中，可以预防在多条总线上相同数据连续，从而尽可能地减少EMI噪声的产生。
这样的效果可通过如上所述使数据帧的头部也就是数据帧本身在任意两条总线之间产生nUI的输出延迟而获得，其中“n”是整数，但在任意两条以上的总线之间时不为0。也就是说，未必是任意两条总线之间产生nUI的输出延迟，也可以是仅在一部分中产生nUI的输出延迟。换句话说，只要使至少一对总线之间产生nUI的输出延迟即可。
图4是实施方式一所涉及的液晶电视机100中的串行器26没有进行使数据帧头部时刻偏移的处理的情况下的EMI测量结果，图5是实施方式一所涉及的液晶电视机中的串行器进行了使数据帧头部时刻偏移的处理的情况下的EMI测量结果。另外，图5中，表示所有总线中只有一部分产生nUI的输出延迟的情况。
图4和图5中，横轴是频率，纵轴是等级(强度)。另外，图4和图5的A是测量天线为卧式的情况，图4和图5的B是测量天线为立式的情况。
由图4和图5可知(特别是参照图5的圆形部分)，与串行器26没有进行相关处理的情况相比，进行了该处理的情况下，365MHz～915MHz的EMI噪声的峰值减少了，说明有效地抑制了EMI噪声的产生。
(实施方式二)
本发明不限于实施方式一所述的液晶电视机100。
在实施方式二所涉及的液晶电视机100中，各扰码器24对每条总线在不同的时刻进行扰码处理。由此，在时序控制器20和源极驱动器30之间进行数据帧的通信时，在所述数据帧的通信时间对每条总线在不同的时刻进行所述扰码处理。以下，进行详细说明。
在实施方式二所涉及的液晶电视机100中，虽然各总线中的数据帧的输出没有延迟，但对应于各总线的各扰码器24在不同的时刻对该数据帧进行扰码处理。
图6是时序图，用于说明实施方式二所涉及的液晶电视机100中的各扰码器24使扰码处理时刻不同的处理。该时序图中，横轴是时间，纵轴表示各总线。
更具体来说，各扰码器24对其所对应的数据帧进行扰码处理，使任意两条总线的数据帧之间产生nUI的时间差。其中，“n”是整数，但在任意两条以上的总线之间时不为0。另外，“UI”是数据率的1个周期，即数据帧的最小发送单位。
如图6所示，在各总线上的数据帧的输出不产生延迟，因此各数据帧的头部(空心箭头)位于同一时刻上。但是，进行了各总线具有nUI的时间差的扰码处理，因此对于数据帧的扰码处理的时刻(箭头)在各总线上是不同的。
例如，1号总线上，在数据帧的头部进行扰码处理，2号总线上，在3UI之后进行扰码处理。也就是说，在1号总线与2号总线之间，扰码处理的时刻相差3UI。
另外，在24号总线上，在相对于1号总线落后2UI、相对于2号总线提前1UI的时刻进行扰码处理。也就是说，在2号总线与24号总线之间，扰码处理的时刻相差1UI。
因此，在实施方式二所涉及的液晶电视机100中，也与实施方式一的情况一样地，可以防止在多条总线上相同数据连续，从而尽可能地减少EMI噪声的产生。
这样的效果可通过如上所述进行使任意两条总线的数据帧之间具有nUI的时间差的扰码处理而获得，其中，“n”是整数，但在任意两条以上的总线之间时不为0。也就是说，这样的扰码处理未必是在任意两条总线之间产生nUI的时间差，也可以只对一部分进行所述扰码处理。换句话说，只要进行使至少一对总线之间存在nUI的时间差的扰码处理即可。
关于与实施方式一相同的部分，标上相同的附图标记而省略其详细说明。
在上述说明中，在时序控制器20和源极驱动器30之间进行数据帧的通信时，利用时序控制器20(扰码器24和串行器26)使扰码处理的时刻产生了偏移，以这样的情况为例进行了说明，但本发明不限于此。
本发明也可应用于电视系统单芯片10和时序控制器20间的通信。电视系统单芯片10和时序控制器20由于是与时序控制器20和源极驱动器30一样由多条总线连接的，因此有可能产生EMI噪声。
因此，发送端电视系统单芯片10通过上述的由扰码器24进行的扰码处理时刻的偏移处理，或者通过上述的由串行器26进行的输出延迟处理，可以尽可能地减少在电视系统单芯片10和时序控制器20的通信中产生EMI噪声。
另外，在这种情况下，时序控制器20中的偏斜消除器21只要能够清除来自电视系统单芯片10的信号(数据)的变形即可。也就是说，偏斜消除器21基于来自电视系统单芯片10并经过了扰码处理时刻的偏移处理或者输出延迟处理的信号，清除上述处理带来的变更。
换句话说，在这种情况下，偏斜消除器21起到权利要求书中的解除部的作用。
附图标记说明
10 电视系统单芯片(发送部)
20 时序控制器(发送部、接收部)
21 偏斜消除器(解除部)
26 串行器(延迟部)
24 扰码器(扰码部)
30 源极驱动器(接收部)
40 栅极驱动器
100 液晶电视机

Claims (6)

1.一种电路，包括发送部和一个或多个接收部，所述一个或多个接收部通过多条总线与所述发送部进行数据帧的通信，所述电路在进行所述数据帧的通信时进行扰码处理，其特征在于，
在所述数据帧的通信时间对每条总线在不同的时刻进行所述扰码处理。
2.根据权利要求1所述的电路，其特征在于，
所述发送部包括延迟部，所述延迟部用于进行使任意两条总线之间产生nUI的输出延迟的处理，
其中，n是整数，但在任意两条以上的总线之间时不为0，UI是数据率的1个周期。
3.根据权利要求2所述的电路，其特征在于，
所述接收部包括解除部，所述解除部对从所述发送部接收的数据解除所述延迟部的处理。
4.根据权利要求1所述的电路，其特征在于，
所述发送部包括扰码部，所述扰码部进行所述扰码处理，来使任意两条总线的数据帧之间存在nUI的时间差，
其中，n是整数，但在任意两条以上的总线之间时不为0，UI是数据率的1个周期。
5.根据权利要求4所述的电路，其特征在于，
所述接收部包括解除部，所述解除部对从所述发送部接收的数据解除所述扰码部的扰码处理。
6.一种显示装置，其特征在于，包括：
权利要求1至5中任意一项所述的电路，和
连接到该电路的液晶显示面板；
所述液晶显示面板基于通过所述电路接收的数据进行图像显示。
CN201580080185.4A 2015-05-20 2015-05-20 电路和显示装置 Active CN107615700B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/064485 WO2016185585A1 (ja) 2015-05-20 2015-05-20 電気回路及び表示装置

Publications (2)

Publication Number Publication Date
CN107615700A true CN107615700A (zh) 2018-01-19
CN107615700B CN107615700B (zh) 2020-08-11

Family

ID=57319682

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580080185.4A Active CN107615700B (zh) 2015-05-20 2015-05-20 电路和显示装置

Country Status (4)

Country Link
US (1) US10515578B2 (zh)
JP (1) JP6473808B2 (zh)
CN (1) CN107615700B (zh)
WO (1) WO2016185585A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6473808B2 (ja) * 2015-05-20 2019-02-20 堺ディスプレイプロダクト株式会社 電気回路及び表示装置
CN108694896B (zh) 2017-06-09 2021-11-16 京东方科技集团股份有限公司 信号传输方法、发送单元、接收单元及显示装置
CN109036328B (zh) * 2017-06-09 2021-09-03 京东方科技集团股份有限公司 寄存器值传输方法及组件、显示装置
US11250753B2 (en) * 2020-04-16 2022-02-15 Synaptics Incorporated EMI mitigation by shifted source line pre-charge

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1472941A (zh) * 2003-07-11 2004-02-04 威盛电子股份有限公司 网络接口电路及其方法
US20080068360A1 (en) * 2006-09-14 2008-03-20 Nec Electronics Corporation Driving circuit and data driver of planar display device
CN103903573A (zh) * 2012-12-26 2014-07-02 联咏科技股份有限公司 时序扰乱方法及其时序控制装置
CN103918237A (zh) * 2011-09-30 2014-07-09 英特尔公司 在高速通信链路的训练期间减小电源噪声的方法和系统
US20150049076A1 (en) * 2013-08-16 2015-02-19 Samsung Electronics Co., Ltd Display driving circuit and display device

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01213042A (ja) * 1988-02-22 1989-08-25 Fujitsu Ltd 多重化方式
US6636607B1 (en) * 1998-10-08 2003-10-21 Ati International Srl Method and apparatus for controlling display of content signals
JP2004138933A (ja) * 2002-10-21 2004-05-13 Hitachi Ltd デジタル映像スクランブル装置、デスクランブル装置および該装置を実現するプログラム
US7095407B1 (en) * 2003-04-25 2006-08-22 National Semiconductor Corporation Method and apparatus for reducing noise in a graphics display system
JP3821111B2 (ja) * 2003-05-12 2006-09-13 セイコーエプソン株式会社 データドライバ及び電気光学装置
US20060061517A1 (en) * 2004-09-23 2006-03-23 Jolly Paul A Delivering pixels received at a lower data transfer rate over an interface that operates at a higher data transfer rate
JP5041590B2 (ja) * 2007-07-09 2012-10-03 ルネサスエレクトロニクス株式会社 平面表示装置、データ処理方法
JP5392533B2 (ja) * 2008-10-10 2014-01-22 ソニー株式会社 固体撮像素子、光学装置、信号処理装置及び信号処理システム
WO2010109668A1 (ja) 2009-03-27 2010-09-30 富士通株式会社 位相調整方法、データ転送装置およびデータ転送システム
KR101318272B1 (ko) * 2009-12-30 2013-10-16 엘지디스플레이 주식회사 데이터 전송 장치 및 이를 이용한 평판 표시 장치
US8362997B2 (en) * 2010-02-12 2013-01-29 Au Optronics Corporation Display with CLK phase or data phase auto-adjusting mechanism and method of driving same
JP5896503B2 (ja) 2010-08-03 2016-03-30 ザインエレクトロニクス株式会社 送信装置、受信装置および送受信システム
JP2012042575A (ja) * 2010-08-16 2012-03-01 Renesas Electronics Corp 表示装置、信号線ドライバ、及び、データ転送方法
US9838226B2 (en) * 2012-01-27 2017-12-05 Apple Inc. Methods and apparatus for the intelligent scrambling of control symbols
KR101333519B1 (ko) * 2012-04-30 2013-11-27 엘지디스플레이 주식회사 액정표시장치 및 그 구동 방법
TWI506610B (zh) * 2013-02-20 2015-11-01 Novatek Microelectronics Corp 顯示驅動裝置及顯示面板的驅動方法
KR102151949B1 (ko) * 2013-12-30 2020-09-04 엘지디스플레이 주식회사 표시장치와 그 구동 방법
US9953598B2 (en) * 2014-05-29 2018-04-24 Samsung Electronics Co., Ltd. Method of controlling display driver IC with improved noise characteristics
JP6425115B2 (ja) * 2014-07-03 2018-11-21 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 タイミングコントローラ及び表示装置
KR102253824B1 (ko) * 2015-01-13 2021-05-21 삼성디스플레이 주식회사 타이밍 컨트롤러 및 그것을 포함하는 표시 장치
JP6473808B2 (ja) * 2015-05-20 2019-02-20 堺ディスプレイプロダクト株式会社 電気回路及び表示装置
KR102645150B1 (ko) * 2016-12-30 2024-03-07 엘지디스플레이 주식회사 디스플레이 인터페이스 장치 및 그의 데이터 전송 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1472941A (zh) * 2003-07-11 2004-02-04 威盛电子股份有限公司 网络接口电路及其方法
US20080068360A1 (en) * 2006-09-14 2008-03-20 Nec Electronics Corporation Driving circuit and data driver of planar display device
CN103918237A (zh) * 2011-09-30 2014-07-09 英特尔公司 在高速通信链路的训练期间减小电源噪声的方法和系统
CN103903573A (zh) * 2012-12-26 2014-07-02 联咏科技股份有限公司 时序扰乱方法及其时序控制装置
US20150049076A1 (en) * 2013-08-16 2015-02-19 Samsung Electronics Co., Ltd Display driving circuit and display device

Also Published As

Publication number Publication date
CN107615700B (zh) 2020-08-11
WO2016185585A1 (ja) 2016-11-24
JP6473808B2 (ja) 2019-02-20
US20180151107A1 (en) 2018-05-31
JPWO2016185585A1 (ja) 2018-03-08
US10515578B2 (en) 2019-12-24

Similar Documents

Publication Publication Date Title
CN106023910B (zh) 信号传送与接收系统及相关显示器的时序控制器
DE102013105559B4 (de) Verfahren zum Detektieren einer Datenbittiefe und Schnittstellenvorrichtung für eine Anzeigevorrichtung, die dasselbe verwendet
KR101367279B1 (ko) 클록을 내장한 데이터 신호를 전송하는 디스플레이 장치
CN107615700A (zh) 电路和显示装置
US20150365226A1 (en) Multi-wire single-ended push-pull link with data symbol transition based clocking
EP3664323B1 (en) Embedded clock recovery
US9203599B2 (en) Multi-lane N-factorial (N!) and other multi-wire communication systems
US8432408B2 (en) Data rate buffering in display port links
US9735948B2 (en) Multi-lane N-factorial (N!) and other multi-wire communication systems
KR101670446B1 (ko) 카메라 영상 실시간 처리 장치 및 그 방법
US11936927B2 (en) Transmission control system of multi-media signal, transmitter control circuit and receiver control circuit
CN103903577A (zh) 显示装置及其驱动方法、时序控制电路的数据处理及输出方法
CN105304053B (zh) 时序控制芯片内起始信号控制方法、芯片及显示面板
DE112014003562T5 (de) Funkfrequenzinterferenz-Reduktion in Multimedia-Schnittstellen
US10070018B2 (en) Device for vertical and horizontal synchronization in display system
US10593288B2 (en) Apparatus of transmitting and receiving signal, source driver of receiving status information signal, and display device having the source driver
CN103997399B (zh) eDP接口、手机和改善eDP接口通信的传输速率的方法
CN106952600B (zh) 时序控制器及其信号输出方法
CN105989789B (zh) 自时序控制器传送数据的方法以及时序控制器与显示系统
CN105118409A (zh) 基于fpga的v-by-one编解码系统及方法
US9865205B2 (en) Method for transmitting data from timing controller to source driver and associated timing controller and display system
CN107197190B (zh) 一种视频时钟的生成方法及装置
KR100987669B1 (ko) 액정표시장치의 데이터 구동장치
US11114058B2 (en) Method of V-By-One (VBO) signal processing for saving hardware resources, device, and terminal thereof
CN108898986A (zh) 显示方法及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant