CN107611113B - 引线框架 - Google Patents
引线框架 Download PDFInfo
- Publication number
- CN107611113B CN107611113B CN201710555426.7A CN201710555426A CN107611113B CN 107611113 B CN107611113 B CN 107611113B CN 201710555426 A CN201710555426 A CN 201710555426A CN 107611113 B CN107611113 B CN 107611113B
- Authority
- CN
- China
- Prior art keywords
- lead
- lead frame
- region
- leads
- support rod
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
本发明提供一种引线框架,其包括多个单位引线框架和将所述单位引线框架彼此连结的连接杆,所述单位引线框架具有芯片座、多个引线和将相邻的所述引线的顶端部彼此连结的连结部,并且所述单位引线框架排列成矩阵状,所述连接杆包括用于支承所述引线的基端部的引线支承杆,所述引线支承杆的与所述连结部对置的区域朝向远离该连结部的方向切口。
Description
相关专利申请的交叉援引。本申请要求于2016年7月12日向日本特许厅提交的日本专利申请2016-137817号的优先权,并将其全部内容援引于本申请中。
技术领域
本发明涉及一种引线框架。
背景技术
目前已知有如下技术:在一体树脂封装(MAP:Molded Array Package:模制阵列封装)类型的引线框架中设置连结部,该连结部将引线中的相邻的两个以上的引线的顶端部彼此连结,从而将上述引线电连接,其中,所述引线具有与连接杆连接的基端部(例如参照日本专利公开公报特开2005-26466号)。
发明内容
本申请实施方式的引线框架包括:多个单位引线框架;连接杆,将所述单位引线框架彼此连结,所述单位引线框架具有芯片座、多个引线和将相邻的所述引线的顶端部彼此连结的连结部,并且所述单位引线框架排列成矩阵状,所述连接杆包括用于支承所述引线的基端部的引线支承杆,所述引线的顶端部从所述引线支承杆朝向所述芯片座延伸,所述引线支承杆的与所述连结部对置的区域相比于所述引线支承杆的与所述连结部对置的区域以外的区域,朝向远离该连结部的方向切口。
附图说明
图1是实施方式的引线框架的概要图和放大平面图。
图2是实施方式的变形例1的引线框架的放大平面图。
图3是实施方式的变形例2的引线框架的放大平面图。
图4是实施方式的变形例3的引线框架的放大平面图。
图5是第二区域及其变形例的图4所示的A-A线的箭头方向剖面图。
图6是实施方式的变形例4的引线框架的放大平面图。
图7是实施方式的变形例5的引线框架的放大平面图。
图8是实施方式的变形例6的引线框架的放大平面图。
图9是实施方式的变形例7的引线框架的放大平面图。
图10是实施方式的变形例8的引线框架的放大平面图。
具体实施方式
在下面的详细说明中,出于说明的目的,为了提供对所公开的实施方式的彻底的理解,提出了许多具体的细节。然而,显然可以在没有这些具体细节的前提下实施一个或更多的实施方式。在其它的情况下,为了简化制图,示意性地示出了公知的结构和装置。
但是,伴随着芯片座(ダイパッド、die pad)上搭载的半导体芯片的芯片尺寸变大,芯片座的尺寸也变大。因此,连接杆与连结部之间的间隔变窄。而且,蚀刻加工的精度也存在极限。由此,如果连接杆与连结部之间的间隔过窄,则连结部的一部分也熔化。其结果,有可能难以将连结部形成为期望的尺寸。
本实施方式的一个形态是鉴于上述问题而完成的。即,本申请的目的在于提供一种能够精度良好地形成连结部的引线框架,该连结部用于将引线的顶端部彼此连结,从而将这些引线电连接。
本实施方式的一个形态的引线框架包括多个单位引线框架和连接杆。所述单位引线框架具有芯片座、多个引线和将相邻的所述引线的顶端部彼此连结的连结部。而且,所述多个单位引线框架排列成矩阵状。所述连接杆将所述单位引线框架彼此连结。此外,所述连接杆包括支承所述引线的基端部的引线支承杆。而且,所述引线支承杆中的与所述连结部对置的区域朝向远离该连结部的方向切口。
根据本实施方式的一个形态,能够提供一种精度良好地形成连结部的引线框架,该连结部用于将引线的顶端部彼此连结,从而将上述引线电连接。
下面参照附图对本申请公开的引线框架的实施方式进行说明。另外,本发明不受以下公开的各实施方式所限定。
首先,参照图1说明实施方式的引线框架的概要。图1所示的引线框架1是SON(Small Outline Non-leaded package:小外形无引线封装)类型半导体装置的制造中所使用的MAP型的引线框架。
下面作为一个实施方式说明SON类型半导体装置的制造中所使用的引线框架。但是,本实施方式的引线框架也可以应用于其他类型半导体装置的制造中所使用的引线框架,例如QFN(Quad Flat Non-leaded package:四方扁平无引线封装)类型半导体装置的制造中所使用的引线框架。
引线框架1包括俯视呈矩形的框体16。在上述框体16内,多个单位引线框架10排列成矩阵状。而且,在单位引线框架10的周围,多个连接杆15配置成格子状。多个连接杆15的两端分别支承于框体16。
单位引线框架10包括芯片座11、多个引线12和连结部13。此外,多个连接杆15包括支承多个引线12的基端部12b的引线支持杆15a。进而,连接杆15也可以包括借助支撑杆14支承芯片座11的芯片座支承杆15b。此外,引线支承杆15a包括第一区域15c和第二区域15d。第一区域15c夹在相邻的引线基端部12b之间,并且与连结部13对置。另一方面,第二区域15d夹在相邻的引线基端部12b之间,但不与连结部13对置。第二区域15d也可以与芯片座11对置。
芯片座11形成为俯视呈矩形,且配置在单位引线框架10的中央部分。上述芯片座11的表面侧能够搭载未图示的半导体芯片。
多个引线12排列在芯片座11与引线支承杆15a之间。并且,多个引线12各自的顶端部12a从引线支承杆15a朝向芯片座11延伸。上述引线12利用接合线等与配置在芯片座11上的半导体芯片的电极电连接。由此,引线12作为半导体装置的外部端子发挥功能。
连结部13连结相邻的引线12的顶端部12a,由此将相邻的引线12彼此电连接。与引线12同样,连结部13可以用作利用接合线等与配置在芯片座11上的半导体芯片的电极电连接的区域。
如果上述连结部13与引线支承杆15a之间的间隔过窄,则由于蚀刻加工的精度等原因,连结部13的一部分也熔化。其结果,有可能难以将连结部13形成为期望的尺寸。
因此,在本实施方式的引线框架1中,第一区域15c朝向远离连结部13的方向切口。换言之,第一区域15c朝向远离连结部13的方向凹陷。再换句话说,第一区域15c的与连结部13对置的端面的至少一部分为非形成部分。
由此,能够将连结部13与第一区域15c之间的间隔扩大到不会在蚀刻加工的精度方面产生问题这种程度的间隔。如此,能够精度良好地形成连结部13,以便具有能够与例如接合线接合的尺寸。因此,能够抑制接合线与连结部13未接合。
在此,连结部13与第一区域15c之间的间隔优选在引线框架1中的最厚部位的厚度的90%以上。由此,在蚀刻加工时,能够抑制连结部13的一部分熔化(所谓的过蚀刻)。而且,能够确保连结部13中的与接合线接合的接合区域。另外,在此所说的“间隔”是指与连结部13对置的第一区域15c的端面到与上述第一区域15c的端面对置的连结部13的端面之间的间隔。
另外,在图1所示的引线框架1中,连结部13形成为与引线支承杆15a大致平行地延伸。而且,第一区域15c的一部分以与连结部13之间的间隔大致恒定的方式切口形成。但是切口的形态并不限于上述示例。
例如,引线支承杆15a的延伸方向上的第一区域15c的中央部(以下记载为第一区域15c的中央部)也可以是朝向远离连结部13的方向比其他部分更深地切口的楔形或者圆弧形状。
此外,也可以使第一区域15c的一部分以分割引线支承杆15a的方式切口。例如在图2所示的引线框架1A中,第一区域15c的两端部朝向远离连结部13的方向局部切口。而且,第一区域15c的中央部以分割引线支承杆15a的方式完全地切口。
由此,能够使连结部13进一步接近第一区域15c的至少中央部。因此相应地能够扩大连结部13的宽度。例如通过将连结部13的中央部形成为凸状,能够将连结部13的一部分的宽度扩大。
进而,如图3所示的引线框架1B所示的那样,也可以使第一区域15c整体以分割引线支承杆15a的方式切口。由此,能够使连结部13朝向引线支承杆15a的方向延伸。因此,能够整体扩大连结部13的宽度。
此外,能够尽量缩小连结部13与引线支承杆15a之间的间隔。由此相应地能够增大芯片座11的尺寸。
另外,全部引线12通过连结部13支承。由此,即使引线支承杆15a被分割,引线12也不会从引线框架1A或者引线框架1B脱落。
在此,返回到图1的说明,对引线框架1的结构进一步详细说明。以下首先对引线框架1的蚀刻加工进行说明。然后对引线支承杆15a的结构进一步说明。
实施方式的引线框架1是通过对铜、铜合金或者铁镍合金等金属板实施蚀刻加工等而形成的。蚀刻加工包括例如对双面进行蚀刻加工而形成开口部的全蚀刻加工,以及例如仅对背面侧进行蚀刻加工而使厚度变薄的半蚀刻加工。
下面,将实施半蚀刻加工的部位称为“半蚀刻部”。将未实施蚀刻加工且厚度与蚀刻加工前的金属板的板厚相同的部位称为“全金属部”。而且,在本申请说明书的放大平面图中,为了容易理解,对“全金属部”和“半蚀刻部”中的“半蚀刻部”标注阴影。
如图1所示,包括引线支承杆15a在内的连接杆15全部由半蚀刻部构成。引线12的顶端部12a的周向边缘部由半蚀刻部构成。除此以外的部分由全金属部构成。连结部13全部由半蚀刻部构成。
因此,利用设置于引线12的全金属部将连结部13和与连结部13对置的引线支承杆15a连结。因此,连结部13与引线支承杆15a被牢固地连结。其结果,能够利用连结部13来提高由于第一区域15c形成切口而导致强度降低的引线支承杆15a的强度。由此,能够抑制引线框架1的短边方向的变形。
此外,图2和图3所示的引线支承杆15a的第一区域15c以分割引线支承杆15a的方式切口。在这种情况下,通过将连结部13的宽度扩大到与引线支承杆15a的宽度相同或者在引线支承杆15a的宽度以上,能够提高引线支承杆15a的强度。
此外,在本实施方式中,引线支承杆15a排列在引线框架1的短边方向,进而,芯片座支承杆15b排列在引线框架1的长边方向。但是,也可以使引线支承杆15a排列在引线框架1的长边方向,并使芯片座支承杆15b排列在短边方向。
如此,通过将任何区域都未形成切口的芯片座支承杆15b排列在短边方向,能够使引线框架1的短边方向的强度高于长边方向的强度。
另外,还考虑到由于排列引线支承杆15a而使引线框架1的长边方向的强度降低,所述引线支承杆15a具有形成切口的第一区域15c。在这种情况下,例如通过支承引线框架1的短边方向上的两端部,能够抑制引线框架1在搬送时的长边方向的变形(例如挠曲)。
进而,在本实施方式中例示了SON类型半导体装置的制造中所使用的引线框架1。由此,引线支承杆15a仅排列在引线框架1的短边方向(或长边方向)。
但是,例如在QFN类型等半导体装置的制造中所使用的引线框架的情况下,引线支承杆15a排列在引线框架的长边方向和短边方向中的任意方向。
接下来,图4~图8表示了提高引线支承杆15a自身强度的各种方式。作为上述方式的示例,可以列举使引线支承杆15a的至少一部由全金属部构成。在图4所示的引线框架1C中,第二区域15d由全金属部构成。
由此,使用具有比半蚀刻部更高的强度的全金属部,能够提高引线支承杆15a整体的强度。因此,能够抑制引线框架1C的短边方向的变形。
进而,参照图5,对由全金属部构成的第二区域15d及其变形例进行说明。另外,在图5的(b)和图5的(c)中,为了容易理解,将与图5的(a)所示的剖面的轮廓对应的部分用虚线表示。
如图5的(a)所示,第二区域15d从剖面观察呈矩形,全部由全金属部构成。利用上述构造,能够由具有规定板厚的金属板形成引线框架1C(参照图4)。并且,在将宽度W1设为规定值的情况下,能够使第二区域15d的剖面积最大化。因此,能够使第二区域15d的强度最大化。
另一方面,第二区域15d的结构并不限于图5的(a)所示的结构。例如图5的(b)所示,也可以在侧部的背面侧形成进行了半蚀刻加工的蚀刻部17a。此外,如图5的(c)所示,也能够以使侧面具有向上扩展的形状的方式来形成进行了蚀刻加工的蚀刻部17b。
另外,蚀刻部17a、17b能够由与引线12或者连结部13等所设置的半蚀刻部相同的蚀刻工序来形成。
在此,在任一变形例中,剖面都呈倒梯形,并且中央部分由全金属部构成。因此,利用上述全金属部能够确保第二区域15d的强度。
进而,在任一变形例中,侧部都被蚀刻,所以在半导体装置的制造工序中一体树脂封装之后沿着连接杆15进行切割时切除的金属部分的剖面积较小。因此,能够抑制切割时的旋转刀刃的磨损。
即,在任一变形例中都能够兼顾第二区域15d的强度和旋转刀刃的长寿命化。
作为提高引线支承杆15a的强度的另一方式,图6示出了引线框架1D的引线支承杆15a中的第一区域15c为全金属部的结构。
由此,通过使用全金属部,能够直接提高由于切口而导致强度少许降低的第一区域15c的强度。由此,能够有效地抑制引线框架1D的短边方向的变形。
作为另一方式,在图7所示的引线框架1E中,切口的第一区域15c朝向远离上述连结部13的方向突出。即,在与图1所示的引线框架1相比的情况下,第一区域15c中的引线支承杆15a的宽度变宽。
由此,少许降低的第一区域15c的强度能够直接得到提高。由此,能够有效地抑制引线框架1E的短边方向的变形。
另外,即使如上述那样扩大第一区域15c中的引线支承杆15a的宽度的情况下,也可以将第一区域15c配置成不超出上述切割时切除的部分亦即切割线DL。由此,能够抑制由于上述超出的部分而在切割时在切断面产生飞边。
另外,引线框架1E的第一区域15c中的引线支承杆15a的宽度可以比第二区域15d中的引线支承杆15a的宽度窄,也可以是相同宽度,还可以更宽。第一区域15c中的引线支承杆15a的宽度只要是不超出切割线DL程度的宽度即可。
作为另一方式,在图8所示的引线框架1F中,第一区域15c整体以分割引线支承杆15a的方式切口,进而,与切口的第一区域15c相邻的引线支承杆15a由全金属部构成。换言之,引线支承杆15a中的用于支承与连结部13连接的引线12的基端部12b的部位由全金属部构成。
由此,通过使用全金属部,引线支承杆15a中的由于与整体切口的第一区域15c相邻而强度少许降低的部位能够直接提高强度。因此,能够抑制引线框架1F的短边方向的变形。
接下来,参照图9和图10对本实施方式的又一变形例进行说明。在图9所示的引线框架1G中,第一区域15c不仅朝向远离连结部13的方向切口,而且朝向接近连结部13的方向切口。即,在与图1所示的引线框架1相比的情况下,第一区域15c中的引线支承杆15a的宽度变窄。
由此,能够减小第一区域15c的金属部分的剖面积。由此,能够抑制切割时的旋转刀刃的磨损。因此,能够延长旋转刀刃的寿命。
在图10所示的引线框架1H中,一个引线12的顶端部12a和在该引线12的两侧相邻的引线12的顶端部12a分别连结于连结部13。即,并排配置的三个引线12的顶端部12a利用两个连结部13连结成一体。
由此,连结成一体的大面积的引线12的顶端部12a和连结部13能够连接数量较多的接合线。
另外,图10中表示了三个引线12一体连结的示例。但是,能够一体连结的引线12的数量并不限定于三个。例如,在引线框架1H中,也可以将四个或者更多的引线12一体连结。
最后对实施方式的上述以外的特征进行说明。在引线框架1等中,第一区域15c的宽度比第二区域15d的宽度更窄。由此,能够将引线支承杆15a整体配置和保持在规定区域的范围内。
由此,在沿着连接杆15的延伸方向切割时,能够抑制引线支承杆15a超出切割线DL(参照图7)。因此,能够抑制由于上述超出的部分而在切割时在切断面产生飞边。
此外,引线框架1等的连结部13由半蚀刻部构成,并且连结部13与引线支承杆15a的第一区域之间设有规定的间隔。在此,在半导体装置的制造工序中的一体树脂封装之时,封装树脂从上述间隔朝向被蚀刻的连结部13的背面侧流入。由此,连结部13不会从半导体装置的封装树脂露出,能够被完全封装。
在此,在连结部13从封装树脂露出的情况下,从上述露出部分与封装树脂之间的界面向半导体装置的内部侵入的水分等有可能会对半导体装置的可靠性产生不良影响。但是,利用上述结构,能够抑制水分等侵入半导体装置的内部。由此,能够实现可靠性高的半导体装置。
此外,在引线框架1等中,使用连结部13将相邻的引线12彼此电连接。即,不需要使用接合线将相邻的引线12彼此电连接。由此,也就不需要用于将上述接合线与引线12接合的区域。
由此,能够充分确保用于将引线12与半导体芯片的电极之间连接的接合线的接合区域。因此,能够抑制用于将引线12与半导体芯片之间连接的接合线的未接合。
进而,在引线框架1等中,使用具有比接合线更大的剖面积的连结部13将相邻的引线12彼此连接。因此,与使用接合线的情况相比,当将相邻的引线12彼此电连接时,能够实现更高的导电性。
此外,在引线框架1等中,排列在一个引线支承杆15a的两侧的引线12分别设有连结部13。此外,上述一对连结部13以相邻的引线12的间隔在延伸方向上错开配置。
以上对本发明的各实施方式进行了说明。但是本发明并不限于上述各实施方式。可以在不脱离其宗旨的范围内对本实施方式进行各种变更。
如上述那样,实施方式的引线框架1(1A~1H)包括多个单位引线框架10和连接杆15。单位引线框架10具有芯片座11、多个引线12和将相邻的引线12的顶端部12a彼此连结的连结部13,并且单位引线框架10配置成矩阵状。连接杆15将单位引线框架10彼此连结。此外,连接杆15包括支承引线12的基端部12b的引线支承杆15a。而且,引线支承杆15a的与连结部13对置的区域(第一区域15c)朝向远离上述连结部13的方向切口。由此,能够精度良好地形成连结部13,所述连结部13通过将引线12的顶端部12a彼此连结而将上述顶端部彼此电连接。
此外,在实施方式的引线框架1C(1D)中,引线支承杆15a的至少一部分具有与引线框架1C(1D)中的最厚部位(全金属部)相同的厚度。由此,能够抑制引线框架1C(1D)变形。
此外,在实施方式的引线框架1D中,与连结部13对置的区域(第一区域15c)具有与引线框架1D中的最厚部位(全金属部)相同的厚度。由此,能够有效地抑制引线框架1D变形。
此外,在实施方式的引线框架1(1C、1D、1G、1H)中,引线支承杆15a中的与连结部13对置的区域(第一区域15c)相比于引线支承杆15a中的与芯片座11对置且不与连结部13对置的区域(第二区域15d)具有更窄的宽度。由此,在沿着连接杆15的延伸方向切割时,能够抑制由于引线支承杆15a而在切断面产生飞边。
此外,在实施方式的引线框架1A(1B)中,引线支承杆15a中的与连结部13对置的区域(第一区域15c)的一部分以分割引线支承杆15a的方式切口。由此,能够扩大连结部13的宽度。
本领域技术人员能够容易地导出进一步的效果和变形例。因此,本发明更广泛的实施方式并不限于上述出现且记载的特定的详细说明和代表性的实施方式。因此,能够不脱离由本申请权利要求及其等同方式所确定的总的发明构思或范围,对本实施方式进行各种变更。
本申请实施方式的引线框架可以是以下的第一至第五引线框架。
上述第一引线框架包括:多个单位引线框架,具有芯片座、多个引线和将相邻的所述引线的顶端部彼此连结的连结部,并且排列成矩阵状;连接杆,将所述单位引线框架彼此连结,所述连接杆包括支承所述引线的基端部的引线支承杆,所述引线支承杆中的与所述连结部对置的区域朝向远离该连结部的方向切口。
上述第二引线框架也可以在上述第一引线框架的基础上,所述引线支承杆的至少一部分具有与所述引线框架中的最厚部位相同的厚度。
上述第三引线框架也可以在上述第二引线框架的基础上,与所述连结部对置的所述区域具有与所述引线框架中的最厚部位相同的厚度。
上述第四引线框架也可以在上述第一至第三引线框架中的任意一个的基础上,与所述连结部对置的所述区域相比于所述引线支承杆中的与所述芯片座对置且不与所述连结部对置的部位宽度更窄。
上述第五引线框架也可以在上述第一至第四引线框架中的任意一个的基础上,与所述连结部对置的所述区域的至少一部分以分割所述引线支承杆的方式切口。
出于示例和说明的目的已经给出了所述详细的说明。根据上面的教导,许多变形和改变都是可能的。所述的详细说明并非没有遗漏或者旨在限制在这里说明的主题。尽管已经通过文字以特有的结构特征和/或方法过程对所述主题进行了说明,但应当理解的是,权利要求书中所限定的主题不是必须限于所述的具体特征或者具体过程。更确切地说,将所述的具体特征和具体过程作为实施权利要求书的示例进行了说明。
Claims (6)
1.一种引线框架,其特征在于,包括:
多个单位引线框架;
连接杆,将所述单位引线框架彼此连结,
所述单位引线框架具有芯片座、多个引线和将相邻的所述引线的顶端部彼此连结的连结部,并且所述单位引线框架排列成矩阵状,
所述连接杆包括用于支承所述引线的基端部的引线支承杆,
所述引线的顶端部从所述引线支承杆朝向所述芯片座延伸,
所述引线支承杆的与所述连结部对置的区域相比于所述引线支承杆的与所述连结部对置的区域以外的区域,朝向远离该连结部的方向切口。
2.根据权利要求1所述的引线框架,其特征在于,所述引线支承杆的至少一部分具有与所述引线框架的最厚部位相同的厚度。
3.根据权利要求2所述的引线框架,其特征在于,与所述连结部对置的所述区域具有与所述引线框架的最厚部位相同的厚度。
4.根据权利要求1至3中任意一项所述的引线框架,其特征在于,与所述连结部对置的所述区域相比于所述引线支承杆的与所述芯片座对置且不与所述连结部对置的区域具有更窄的宽度。
5.根据权利要求1至3中任意一项所述的引线框架,其特征在于,与所述连结部对置的所述区域的至少一部分以分割所述引线支承杆的方式切口。
6.根据权利要求4所述的引线框架,其特征在于,与所述连结部对置的所述区域的至少一部分以分割所述引线支承杆的方式切口。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016137817A JP6738676B2 (ja) | 2016-07-12 | 2016-07-12 | リードフレーム |
JP2016-137817 | 2016-07-12 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107611113A CN107611113A (zh) | 2018-01-19 |
CN107611113B true CN107611113B (zh) | 2022-02-08 |
Family
ID=60995768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710555426.7A Active CN107611113B (zh) | 2016-07-12 | 2017-07-10 | 引线框架 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP6738676B2 (zh) |
CN (1) | CN107611113B (zh) |
MY (1) | MY183124A (zh) |
TW (1) | TWI703695B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7503058B2 (ja) | 2019-06-28 | 2024-06-19 | ローム株式会社 | 電子装置および電子装置の実装構造 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03296254A (ja) * | 1990-02-06 | 1991-12-26 | Dainippon Printing Co Ltd | リードフレーム |
CA2035857A1 (en) * | 1990-02-06 | 1991-08-07 | Kikuo Ichigi | Leadframe |
JP2866816B2 (ja) * | 1995-03-31 | 1999-03-08 | 日鉄セミコンダクター株式会社 | リードフレーム |
JP3483994B2 (ja) * | 1995-08-31 | 2004-01-06 | ローム株式会社 | 樹脂パッケージ型半導体装置の成形用金型装置、および半導体装置の樹脂パッケージング方法 |
JP2000188366A (ja) * | 1998-12-24 | 2000-07-04 | Hitachi Ltd | 半導体装置 |
KR20050109502A (ko) * | 2003-02-21 | 2005-11-21 | 어드밴스드 인터커넥트 테크놀로지스 리미티드 | 내장형 수동 소자를 갖는 리드 프레임 |
JP2005026466A (ja) * | 2003-07-02 | 2005-01-27 | Renesas Technology Corp | 半導体装置およびリードフレーム |
JP2005166695A (ja) * | 2003-11-28 | 2005-06-23 | Mitsui High Tec Inc | リードフレーム及び半導体装置の製造方法 |
TWI280399B (en) * | 2004-10-01 | 2007-05-01 | Yamaha Corp | Physical amount sensor and lead frame used therein |
JP5467506B2 (ja) * | 2009-10-05 | 2014-04-09 | 大日本印刷株式会社 | 樹脂封止型半導体装置及びその製造方法 |
-
2016
- 2016-07-12 JP JP2016137817A patent/JP6738676B2/ja active Active
-
2017
- 2017-07-07 MY MYPI2017702498A patent/MY183124A/en unknown
- 2017-07-10 CN CN201710555426.7A patent/CN107611113B/zh active Active
- 2017-07-12 TW TW106123268A patent/TWI703695B/zh active
Also Published As
Publication number | Publication date |
---|---|
TWI703695B (zh) | 2020-09-01 |
JP2018010935A (ja) | 2018-01-18 |
TW201803061A (zh) | 2018-01-16 |
CN107611113A (zh) | 2018-01-19 |
MY183124A (en) | 2021-02-15 |
JP6738676B2 (ja) | 2020-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9905497B2 (en) | Resin sealing type semiconductor device and method of manufacturing the same, and lead frame | |
JP5807800B2 (ja) | リードフレームおよびリードフレームの製造方法 | |
JP2001274308A (ja) | リードフレームおよび半導体装置の製造方法 | |
US9363901B2 (en) | Making a plurality of integrated circuit packages | |
JP5997971B2 (ja) | リードフレーム | |
KR101486790B1 (ko) | 강성보강부를 갖는 마이크로 리드프레임 | |
JP2006203052A (ja) | 表面実装型半導体素子 | |
US10249556B1 (en) | Lead frame with partially-etched connecting bar | |
JP6727950B2 (ja) | リードフレーム | |
CN107611113B (zh) | 引线框架 | |
US20230005827A1 (en) | Lead frame, semiconductor device, and lead frame manufacturing method | |
KR20170121067A (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
CN109087903B (zh) | 电子装置、用于电子装置的引线框架以及制造电子装置和引线框架的方法 | |
US11764132B2 (en) | Semiconductor device | |
US9911714B2 (en) | Lead frame | |
JP2013143519A (ja) | 接続子および樹脂封止型半導体装置 | |
US20240178106A1 (en) | Lead frame apparatus, semiconductor device and method of making a semiconductor device | |
JP2017152496A (ja) | リードフレーム、及び半導体パッケージの製造方法 | |
JP4651218B2 (ja) | 半導体装置の製造方法 | |
JP6631669B2 (ja) | リードフレームおよびリードフレームの製造方法 | |
JPH11233709A (ja) | 半導体装置およびその製造方法ならびに電子装置 | |
JP6705654B2 (ja) | リードフレーム及びその製造方法 | |
KR20020009885A (ko) | 반도체패키지용 리드프레임 | |
JP2020009996A (ja) | リードフレームおよび半導体装置 | |
KR20100063992A (ko) | 다중열 qfn 패키지용 리드 프레임 및 이를 이용한 반도체 패키지 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |