CN107591331A - 半导体结构及其形成方法 - Google Patents

Abstract

一种半导体结构及其形成方法，其中形成方法包括：形成衬底，所述衬底上具有分立的鳍部；去除鳍部之间部分厚度的衬底，在所述鳍部下方形成前驱层；在相邻所述前驱层间填充过氧化层；使所述过氧化层氧化鳍部之间的衬底以及所述前驱层，形成位于相邻鳍部之间的隔离结构且相邻所述隔离结构在所述鳍部下方相接触。本发明通过去除鳍部之间部分厚度的衬底，在鳍部下方形成前驱层；在相邻所述前驱层间填充过氧化层；使所述过氧化层氧化鳍部之间的衬底以及所述前驱层形成隔离结构。由于相邻隔离结构在所述鳍部下方相接触，从而实现了鳍部与衬底之间的电隔离，有效的提高了所述鳍部的隔离性能，从而有利于抑制器件漏电流，提高器件性能。

Description

半导体结构及其形成方法

技术领域

本发明涉及半导体制造领域，特别涉及一种半导体结构及其形成方法。

背景技术

半导体器件中，晶体管是一种重要的基本器件。晶体管的基本结构包括三个主要区域：源极(Source)、漏极(Drain)以及栅极(Gate)。其中源极和漏极是通过高掺杂形成。根据器件类型不同，可以分为N型掺杂(即NMOS)和P型掺杂(即PMOS)。

随着集成电路向超大规模集成电路发展，集成电路内部的电路密度越来越大，所包含的元器件数量也越来越多，元器件的尺寸也随之减小。随着MOS器件尺寸的减小，MOS器件的沟道随之缩短。由于沟道缩短，MOS器件的缓变沟道近似不再成立，而凸显出各种不利的物理效应(特别是短沟道效应)，这使得器件性能和可靠性发生退化，限制了器件尺寸的进一步缩小。为了进一步缩小器件尺寸，提高器件性能的可靠性，现有技术发展了鳍式场效应晶体管。

鳍式场效应晶体管中，源区和漏区位于鳍部内，位于源区和漏区之间的栅极结构横跨鳍部，且覆盖鳍部顶部和侧壁部分表面。所以鳍部顶部以及侧壁与栅极结构相接触的部分成为沟道区，能够有效的增大驱动电流，改善器件性能。

但是随着器件尺寸的减小，现有鳍式场效应晶体管中相邻鳍部之间的距离随之减小，鳍部之间容易发生漏电，影响了鳍式场效应晶体管的性能。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，以提高所形成鳍式场效应晶体管的性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：

形成衬底，所述衬底上具有分立的鳍部；去除鳍部之间部分厚度的衬底，在所述鳍部下方形成前驱层；在相邻所述前驱层间填充过氧化层；使所述过氧化层氧化鳍部之间的衬底以及所述前驱层，形成位于相邻鳍部之间的隔离结构且相邻所述隔离结构在所述鳍部下方相接触。

可选的，形成前驱层之后，填充过氧化层之前，还包括：在所述前驱层侧壁形成凹槽；填充过氧化层的步骤包括：在所述凹槽中填充过氧化层。

可选的，形成凹槽的步骤包括：通过湿法刻蚀的方式形成所述凹槽。

可选的，填充所述过氧化层的步骤包括：在相邻所述前驱层以及相邻所述鳍部之间形成过氧化材料层，所述过氧化材料层的顶部表面高于所述鳍部的顶部表面；回刻所述过氧化材料层，去除部分厚度对所述过氧化材料层，露出所述鳍部的侧壁，形成所述过氧化层。

可选的，形成所述过氧化材料层的步骤包括：通过化学气相沉积的方式形成所述过氧化层材料层。

可选的，形成所述过氧化材料层的步骤中，工艺气体包括硅烷和过氧化氢气体。

可选的，通过化学气相沉积的方式形成所述过氧化材料层的步骤中，工艺温度在-5℃到100℃范围内，工艺气体压强在10Pa到300Pa范围内。

可选的，所述过氧化层的材料为含硅化合物，所述含硅化合物含有游离的氧离子或氢氧离子。

可选的，使所述过氧化层氧化鳍部之间的衬底以及所述前驱层的步骤包括：通过退火处理，使所述过氧化层氧化鳍部之间的衬底以及所述前驱层。

可选的，所述退火处理的步骤中，所述退火温度在20℃到600℃范围内。

可选的，所述退火处理的步骤包括：在氧化气体的气氛中进行所述退火处理。

可选的，在氧化气体的气氛中进行所述退火处理的步骤中，所述氧化气体包括氧气、臭氧或氧气和水蒸气的混合气体。

可选的，形成所述衬底的步骤中，所述前驱层的厚度在到范围内；形成隔离结构的步骤中，所述隔离结构的厚度在到范围内。

可选的，形成所述鳍部之后，形成所述前驱层之前，所述形成方法还包括：形成覆盖所述鳍部的保护层；形成所述隔离结构之后，所述形成方法还包括：去除保护层。

可选的，在形成所述隔离结构之后，所述形成方法还包括：在鳍部之间的隔离结构上形成隔离层；在所述鳍部上形成栅极结构，所述栅极结构横跨所述鳍部且覆盖所述鳍部顶部和侧壁的部分表面。

相应的，本发明还提供一种半导体结构，包括：

衬底；位于衬底上的鳍部；位于相邻鳍部之间的隔离结构，且相邻隔离结构在所述鳍部下方相接触。

可选的，所述隔离结构的厚度在到范围内。

可选的，所述隔离结构的材料包括氧化物。

可选的，在与衬底表面平行的平面内，沿朝向鳍部的方向上，所述隔离结构的厚度变小。

可选的，所述半导体结构还包括：位于鳍部之间隔离结构上的隔离层；以及位于鳍部上的栅极结构，所述栅极结构横跨所述鳍部且覆盖所述鳍部顶部和侧壁的部分表面。

与现有技术相比，本发明的技术方案具有以下优点：

本发明通过去除鳍部之间部分厚度的衬底，在鳍部下方形成前驱层；在相邻所述前驱层间填充过氧化层；使所述过氧化层氧化鳍部之间的衬底以及所述前驱层形成隔离结构。由于相邻隔离结构在所述鳍部下方相接触，从而实现了鳍部与衬底之间的电隔离，有效的提高了所述鳍部的隔离性能，从而有利于抑制器件漏电流，提高器件性能。

附图说明

图1是一种鳍式场效应晶体管的结构示意图；

图2至图15是本发明半导体结构形成方法一实施例中间结构的示意图。

具体实施方式

由背景技术可知，现有鳍式场效应晶体管中相邻鳍部之间容易出现漏电问题。现结合现有鳍式场效应晶体管的结构分析其漏电问题的原因：

参考图1，示出了一种鳍式场效应晶体管的结构示意图。

所述鳍式场效应晶体管包括：衬底10；位于所述衬底10上分立的鳍部11；位于所述衬底10上，且填充于相邻鳍部11之间隔离层12，所述隔离层12的表面低于所述鳍部11的顶部；横跨所述鳍部11且覆盖所述鳍部11顶部和侧壁部分表面的栅极结构13；位于所述栅极结构13两侧鳍部内的源区和漏区(图中未示出)。

如图1所示，相邻鳍部11之间填充的隔离层13，用于实现相邻鳍式场效应晶体管之间的电隔离。但是位于隔离层13下方的衬底10是相连的，也就是说，相邻鳍部11能够通过衬底10实现电连接，所以相邻鳍式场效应晶体管之间容易出现漏电。

为解决所述技术问题，本发明提供一种半导体结构的形成方法，包括：

形成衬底，所述衬底上具有分立的鳍部；去除鳍部之间部分厚度的衬底，在所述鳍部下方形成前驱层；在相邻所述前驱层间填充过氧化层；使所述过氧化层氧化鳍部之间的衬底以及所述前驱层，形成位于相邻鳍部之间的隔离结构且相邻所述隔离结构在所述鳍部下方相接触。

本发明通过去除鳍部之间部分厚度的衬底，在鳍部下方形成前驱层；在相邻所述前驱层间填充过氧化层；使所述过氧化层氧化鳍部之间的衬底以及所述前驱层形成隔离结构。由于相邻隔离结构在所述鳍部下方相接触，从而实现了鳍部与衬底之间的电隔离，有效的提高了所述鳍部的隔离性能，从而有利于抑制器件漏电流，提高器件性能。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

参考图2至图15，示出了本发明半导体结构形成方法一实施例中间结构的示意图。

参考图2和图3，形成衬底100，所述衬底100上具有分立的鳍部101。

所述衬底100为半导体工艺的操作平台；所述鳍部101用于形成半导体结构。

具体的，形成所述衬底100和所述鳍部101的步骤包括：

如图2所示，提供基底sub。

所述基底sub用于为后续半导体工艺提供操作平台，以及刻蚀形成鳍部101和前驱层。本实施例中，所述基底sub的材料为单晶硅。在本发明其他实施例中，所述基底的材料还可以选自多晶硅或者非晶硅；所述基底也可以选自硅、锗、砷化镓或硅锗化合物；所述基底还可以是其他半导体材料。

在本发明的其他实施例中，所述基底还可以选自具有外延层或外延层上硅结构。

具体的，所述基底可以包括衬底以及位于所述衬底表面的半导体层。所述半导体层可以采用选择性外延沉积工艺形成于所述衬底表面。所述衬底可以为硅衬底、锗硅衬底、碳化硅衬底、绝缘体上硅衬底、绝缘体上锗衬底、玻璃衬底或者III-V族化合物衬底，例如氮化镓衬底或者砷化镓衬底等；所述半导体层的材料为硅、锗、碳化硅或硅锗等。所述衬底和半导体层的选择均不受限制，能够选取适于工艺需求或易于集成的衬底、以及适于形成鳍部的材料。而且所述半导体层的厚度能够通过对外延工艺的控制，从而精确控制所述形成鳍部的高度。

结合参考图3，刻蚀所述基底sub，形成衬底100和鳍部101。

具体的，刻蚀所述基底sub步骤包括：在所述基底sub上依次形成掩膜材料层102a和图形化层102b；以所述图形化层102b为掩模，刻蚀所述掩膜材料层102a和所述基底sub，形成衬底100、鳍部101以及位于鳍部101顶部上的掩膜层102。

所述掩膜材料层102a用于刻蚀形成掩膜层102。所述掩膜层102覆盖所述鳍部101的顶部，能够在后续半导体工艺中保护所述鳍部101顶部不受损伤。本实施例中，所述掩膜材料层的材料包括碳化硅或氮化硼等，也就是说，形成的所述掩膜层102的材料包括碳化硅或氮化硼等。所述掩模材料层102a可以通过化学气相沉积、物理气相沉积或原子层沉积等膜层沉积工艺在所述基底sub表面上形成。

所述图形化层102b用于定义所述鳍部101和所述掩膜层102的尺寸和位置。本实施例中，所述图形化层102b为图形化的光刻胶。所以所述图形化层102b可以通过涂布工艺和光刻工艺形成。

需要说明的是，采用光刻胶形成所述图形化层102b的做法仅为一示例。为了进一步缩小鳍部的尺寸，以及相邻鳍部之间的距离，所述图形化层还可以是多重图形化掩膜工艺形成的图形化层。具体的，所述多重图形化掩膜工艺包括：自对准双重图形化(Self-aligned Double Patterned，SaDP)工艺、自对准三重图形化(Self-aligned TriplePatterned)工艺、或自对准四重图形化(Self-aligned Double Double Patterned，SaDDP)工艺等。

刻蚀所述掩模材料层102a和所述基底sub的步骤中，以所述图形化层102b为掩模，通过干法刻蚀的方式去除相邻图形化层102b之间的掩膜材料层102a以及部分厚度的基底sub，形成所述衬底100、所述鳍部101以及所述掩膜层102。此外，在干法刻蚀之后，还可以通过湿法清洗的方式去除刻蚀工艺的残留。

参考图4至图6，去除鳍部101之间部分厚度的衬底100，在所述鳍部101下方形成前驱层104。

需要说明的是，为了在后续半导体工艺中保护鳍部101不受损伤，在形成所述鳍部101之后，在形成所述衬底100和所述前驱层104之前，所述形成方法还包括：形成覆盖所述鳍部的保护层103。

如图4所示，形成所述保护层103的步骤中，首先形成覆盖衬底100以及鳍部101表面的保护材料层103a。

需要说明的是，本实施例中，所述鳍部101顶部还具有掩膜层102，所以所述保护材料层103a还覆盖所述掩膜层102的表面。

本实施例中，所述保护材料层103a的材料包括氮化硅，也就是说，所形成的所述保护层103的材料包括氮化硅。此外，所述保护材料层103a可以通过原子层沉积的方式沉积在所述衬底100以及所述鳍部101表面形成。

结合参考图5和图6，其中图6是图5中沿AA线的剖视图。

去除相邻鳍部101之间部分厚度的衬底100，形成位于剩余的衬底100和鳍部101之间的前驱层104。具体的，可以通过干法刻蚀的方式去除部分厚度的衬底100，以形成前驱层104。

需要说明的是，本实施例中，在去除部分厚度衬底100的过程中，位于所述掩膜层102顶部以及位于所述衬底100表面的保护材料层103a也被同时去除，形成覆盖所述鳍部101和所述掩膜层102侧壁的保护层103。

所述前驱层104后续用于氧化形成隔离结构。本实施例中，所述衬底100的材料为单晶硅，因此所述前驱层104的材料也为单晶硅。此外，所述前驱层104的厚度如果太小，后续所形成隔离结构的厚度太小，会影响所述隔离结构的电隔离性能；如所述前驱层104的厚度太大，则容易造成材料浪费，提高工艺难度。本实施例中，所述前驱层104的厚度在到范围内。

参考图7至图11，在相邻所述前驱层104间填充过氧化层106。

如图7和图8所示，其中图7是图8中沿BB线的剖视图，在形成衬底100之后，在填充过氧化层106之前，所述形成方法还包括：在所述前驱层104侧壁形成凹槽105。

具体的，在形成所述衬底100以及位于所述衬底100上的前驱层104之后，在所述前驱层104侧壁上形成开口朝向相邻前驱层的凹槽105。所述凹槽105的形成，有利于增大后续形成的过氧化层106与所述前驱层104的接触面积，有利于所述过氧化层106对所述前驱层104的充分氧化，提高所形成隔离结构的电绝缘性能。

本实施例中，所述凹槽105的形状为U形，可以通过湿法刻蚀的方式去除所述前驱层104侧壁的部分材料而形成。具体地，可以先通过四甲基氢氧化铵溶液、氢氧化钾溶液或者氨水等刻蚀溶液刻蚀所述前驱层104的侧壁形成Sigma形凹槽；之后对所述Sigma形的凹槽进行酸洗，形成U形凹槽105。

在其他实施例中，所述凹槽105的形状还可以是Sigma形。形成U形或Sigma形的凹槽105好处在于，降低氧化所述前驱层104的难度，提高后续所形成隔离结构的电绝缘性能，以抑制漏电流。

之后，参考图9至图11，在相邻所述前驱层104间填充过氧化层106。

需要说明的是，本实施例中，所述前驱层104侧壁还形成有凹槽105，所以填充所述过氧化层106的步骤包括：在所述凹槽105中填充过氧化层106。

具体的，填充所述过氧化层106的步骤包括：

首先如图9所示，在相邻所述前驱层104以及相邻所述鳍部101之间形成过氧化材料层106a，所述过氧化材料层的顶部表面高于所述鳍部的顶部表面。

具体的，所述过氧化材料层106a通过化学气相沉积的方式在相邻所述前驱层104以及相邻所述鳍部101之间形成。而且所述过氧化材料层106a的顶部表面高于所述掩膜层102的顶部表面，所以所述过氧化材料层106a覆盖所述衬底100、所述前驱层104、所述鳍部101以及所述掩膜层102的表面。

所述过氧化材料层106a的材料为含有游离的氧离子(O^2-)或氢氧离子(OH^-)的含硅化合物。形成所述过氧化材料层106a的步骤中，所述工艺气体包括硅烷和过氧化氢气体。硅烷和过氧化氢气体在低温下发生化学反应，形成含硅化合物。本实施例中，所述含硅化合物为聚合物。

为了使硅烷和过氧化氢气体发生反应，并且避免过氧化氢气体分解，本实施例中，通过化学气相沉积的方式形成所述过氧化材料层106a的步骤中，工艺温度在0℃到20℃范围内，工艺气体压强在10Pa到300Pa范围内。

结合参考图10和图11，其中图11是图10中沿CC线的剖视图。回刻所述过氧化材料层106a，去除部分厚度对所述过氧化材料层106a，露出所述鳍部101的侧壁，形成所述过氧化层106。

需要说明的是，在形成所述过氧化材料层106a之后，形成所述过氧化层106之前，所述形成方法还包括：对所述过氧化材料层106a进行平坦化处理，为后续半导体工艺提供平台的操作表面。具体的，可以通过化学机械研磨的方式进行所述平坦化处理。

之后，回刻所述过氧化材料层106a，去除部分厚度的所述过氧化材料层106a，露出所述鳍部101的侧壁，形成所述过氧化层106。所述前驱层104位于所述鳍部101和所述衬底100之间，所以所形成的过氧化层106的厚度与所述前驱层104的厚度相当。

去除部分厚度的所述过氧化材料层106a，可以减小所述过氧化层106的厚度，从而有利于提高后续退火工艺的均匀度。此外，去除部分厚度的所述过氧化材料层106a，露出所述鳍部101的侧壁可以避免所说过氧化层106覆盖所述鳍部101侧壁，可以降低所述过氧化层106氧化所述前驱层104的过程中所述鳍部101受到影响。

需要说明的是，为了使所述过氧化层106与所述前驱层104的充分接触，本实施例中，所述过氧化层106的厚度略大于所述前驱层104的厚度，从而保证所述过氧化层106完全覆盖所述前驱层104的侧壁。

此外，本实施例中，所述鳍部101侧壁还覆盖有保护层103，所以回刻所述氧化材料层106a，去除部分厚度的所述过氧化材料层106a，露出位于所述鳍部101的侧壁上的保护层103。

结合参考图12，使所述过氧化层106氧化鳍部101之间的衬底100以及所述前驱层104，形成位于相邻鳍部101之间的隔离结构107且相邻所述隔离结构107在所述鳍部101下方相接触。

使所述过氧化层106氧化鳍部101之间的衬底100以及所述前驱层104的步骤包括：通过退火处理，使所述过氧化层104氧化鳍部101之间的衬底100以及所述前驱层104。

具体的，所述退火处理用于使所述过氧化层106中游离的氧离子或氢氧离子扩散进入所述前驱层104和鳍部101之间的衬底100，从而氧化所述前驱层104和鳍部101之间的衬底100，形成隔离结构107。

相邻的隔离结构107在所述鳍部101下方接触，也就是说，位于相邻鳍部101间的隔离结构107在所述鳍部101下方相连，从而实现了所述鳍部101与衬底100之间的电隔离，从而有利于提高鳍部101的电隔离性能，抑制鳍部101之间漏电现象的出现，提高所形成半导体结构的性能。

在退火处理过程中，如果退火温度太低，难以实现氧离子或氢氧离子的扩散，进而难以氧化所述前驱层104；如果退火温度太高，则容易引起能源浪费，提高工艺难度。因此在进行退火处理过程中，所述退火温度在20℃到600℃范围内。本实施例中，所述退火温度为400℃。

进一步，为了提高退火过程中所述过氧化层106对所述前驱层104的氧化作用，本实施例中，所述进行退火处理的步骤包括：在氧化气体的气氛中进行所述退火处理。在氧化气体的气氛中进行所述退火处理，能够有效的维持退火过程中所述过氧化层106中氧离子或氢氧离子的浓度，维持所述过氧化层106的氧化性能，使所述过氧化层106对所述前驱层104充分氧化，使相邻的隔离结构107在鳍部101下方接触。

需要说明的是，如果所述隔离结构107的厚度太小，难以实现所述鳍部101与衬底100之间的电隔离；如果所述隔离结构107的厚度太大，则容易造成材料浪费和提高工艺难度。本实施例中，所述隔离结构107的厚度在到范围内。

此外，本实施例中，所述隔离结构107是通过氧离子或氢氧离子扩散氧化所述前驱层104而形成的。其中氧离子或氢氧离子的扩散未必是定向扩散的，因此在沿朝向鳍部101的方向上，所形成的隔离结构107的厚度逐渐变小。

结合参考图13，在形成所述隔离结构107之后，所述形成方法还包括：在鳍部101之间形成隔离层108。

需要说明的是，在形成所述隔离结构107之后，形成隔离层108之前，所述形成方法还包括：去除所述保护层103(如图12所示)，露出所述鳍部108的侧壁。具体的，可以通过干法刻蚀的方式去除所述保护层103。

去除所述保护层103之后，在相邻鳍部101之间填充隔离材料，形成隔离层108。所述隔离层108用于隔离相邻鳍部101。所述隔离层108的材料为氧化硅、氮化硅、氮氧化硅、低K介质材料(介电常数大于或等于2.5、小于3.9)、超低K介质材料(介电常数小于2.5)中的一种或多种组合。本实施例中，所述隔离层108的材料为氧化硅。

所述隔离层108的形成步骤包括：在所述隔离结构107和鳍部101表面形成隔离材料层；平坦化所述隔离材料层至露出所述鳍部101的顶部表面为止；之后，回刻所述隔离材料层，露出所述鳍部101侧壁的部分表面，形成隔离层108。

所述隔离材料层的形成工艺为化学气相沉积工艺或物理气相沉积工艺。为了提高所述隔离材料层的填隙能力，本实施例中，采用流体化学气相沉积的方式形成所述隔离材料层。但是这种做法仅为一示例，本发明其他实施例中，所述隔离材料层还可以采用等离子体增强化学气相沉积工艺或高深宽比化学气相沉积工艺(HARP)等其他工艺形成。此外所述平坦化工艺为化学机械抛光工艺；所述回刻蚀工艺为各向异性的干法刻蚀工艺。

需要说明的是，本实施例中，在平坦化所述隔离材料层的过程中，所述平坦化工艺同时也去除了所述鳍部101顶部的掩膜层102。因此，在回刻所述隔离材料层，形成隔离层108的过程中，所述鳍部101的顶部也受到刻蚀，形成圆弧形的顶端。

参考图14和图15，其中图15是图14中沿DD线的剖视图。在所述鳍部101上形成栅极结构109，所述栅极结构109横跨所述鳍部101且覆盖所述鳍部101顶部和侧壁的部分表面。

本实施例中，所述栅极结构109为后续所形成半导体结构的栅极结构。但是在本发明一些实施例中，所述栅极结构109也可以是为后续形成的栅极结构占据空间和位置的伪栅极结构。

具体的，所述栅极结构109的材料为多晶硅。所述栅极结构109的形成步骤包括：在所述隔离层108表面以及所述鳍部101侧壁和顶部表面沉积栅极材料层；对所述栅极材料层进行平坦化；在平坦化之后，在所述栅极材料层表面形成图形化的栅极掩膜层，所述栅极掩膜层用于定义所述栅极结构的位置和尺寸；以所述栅极掩膜层为掩模，刻蚀所述栅极材料层，至露出所述鳍部101的侧壁和顶部表面以及隔离层108的表面，形成栅极结构109。

相应的，本发明还提供一种半导体结构，包括：

参考图14和图15，示出了本发明半导体结构一实施例的结构示意图，其中图15是图14中沿DD线的剖视图。

衬底100；位于衬底100上的鳍部101；位于相邻鳍部101之间的隔离结构107，且相邻隔离结构107在所述鳍部101下方相接触。

所述衬底100为半导体工艺的操作平台。

本实施例中，所述衬底100的材料为单晶硅。在本发明其他实施例中，所述衬底的材料还可以选自多晶硅或者非晶硅；所述衬底也可以选自硅、锗、砷化镓或硅锗化合物；所述衬底还可以是其他半导体材料。

在本发明的其他实施例中，所述衬底还可以选自具有外延层或外延层上硅结构，例如：绝缘体上硅衬底、绝缘体上锗衬底、玻璃衬底或者III-V族化合物衬底，例如氮化镓衬底或者砷化镓衬底等其他适宜于工艺需求或易于集成的衬底。

所述鳍部101用于形成半导体结构。本实施例中，所述衬底100和所述鳍部101通过刻蚀基底形成。所以所述鳍部101与所述衬底100材料相同。具体的，所述鳍部101的材料包括单晶硅。在本发明其他实施例中，所述鳍部还可以单独形成。所以所述鳍部的材料可以与所述衬底的材料不相同。具体的，所述鳍部的材料可以为硅、锗、碳化硅或硅锗等适宜于形成鳍部的材料。

隔离结构107用于实现所述鳍部101与所述衬底100之间的电隔离。所述隔离结构107的材料包括：氧化物。

具体的，相邻的隔离结构107在所述鳍部101下方接触，也就是说，位于相邻鳍部101间的隔离结构107在所述鳍部101下方相连，从而实现了所述鳍部101与衬底100之间的电隔离，从而有利于提高鳍部101的电隔离性能，抑制鳍部之间漏电现象的出现，提高所形成半导体结构的性能。

需要说明的是，本实施例中，所述隔离结构107是利用游离的氧化离子(例如氧离子或氢氧离子)的扩散，从而氧化所述衬底100和所述鳍部101之间的前驱层形成的。由于氧化离子的扩散未必是定向扩散的，所以在与衬底100表面平行的平面内，沿朝向鳍部101的方向上，所述隔离结构107的厚度逐渐变小。

此外，如果所述隔离结构107的厚度太小，难以实现所述鳍部101与衬底100之间的电隔离；如果所述隔离结构107的厚度太大，则容易造成材料浪费和提高工艺难度。本实施例中，垂直衬底100表面的方向上，所述隔离结构107的厚度在到范围内。

此外，半导体结构还包括：位于鳍部101之间隔离结构107上的隔离层108；以及位于鳍部101上的栅极结构109，所述栅极结构109横跨所述鳍部101且覆盖所述鳍部101顶部和侧壁的部分表面。

具体的，所述隔离层108用于隔离相邻鳍部101。所述隔离层108的材料为氧化硅、氮化硅、氮氧化硅、低K介质材料(介电常数大于或等于2.5、小于3.9)、超低K介质材料(介电常数小于2.5)中的一种或多种组合。本实施例中，所述隔离层108的材料为氧化硅。

所述栅极结构109为后续所形成半导体结构的栅极结构。但是在本发明一些实施例中，所述栅极结构109也可以是为后续形成的栅极结构占据空间和位置的伪栅极结构。具体的，所述栅极结构109的材料为多晶硅。

综上，本发明通过去除鳍部之间部分厚度的衬底，在鳍部下方形成前驱层；在相邻所述前驱层间填充过氧化层；使所述过氧化层氧化鳍部之间的衬底以及所述前驱层形成隔离结构。由于相邻隔离结构在所述鳍部下方相接触，从而实现了鳍部与衬底之间的电隔离，有效的提高了所述鳍部的隔离性能，从而有利于抑制器件漏电流，提高器件性能。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：

形成衬底，所述衬底上具有分立的鳍部；

去除鳍部之间部分厚度的衬底，在所述鳍部下方形成前驱层；

在相邻所述前驱层间填充过氧化层；

使所述过氧化层氧化鳍部之间的衬底以及所述前驱层，形成位于相邻鳍部之间的隔离结构且相邻所述隔离结构在所述鳍部下方相接触。

2.如权利要求1所述的形成方法，其特征在于，形成前驱层之后，填充过氧化层之前，还包括：在所述前驱层侧壁形成凹槽；

填充过氧化层的步骤包括：在所述凹槽中填充过氧化层。

3.如权利要求2所述的形成方法，其特征在于，形成凹槽的步骤包括：通过湿法刻蚀的方式形成所述凹槽。

4.如权利要求1所述的形成方法，其特征在于，填充所述过氧化层的步骤包括：

在相邻所述前驱层以及相邻所述鳍部之间形成过氧化材料层，所述过氧化材料层的顶部表面高于所述鳍部的顶部表面；

回刻所述过氧化材料层，去除部分厚度对所述过氧化材料层，露出所述鳍部的侧壁，形成所述过氧化层。

5.如权利要求4所述的形成方法，其特征在于，形成所述过氧化材料层的步骤包括：通过化学气相沉积的方式形成所述过氧化层材料层。

6.如权利要求5所述的形成方法，其特征在于，形成所述过氧化材料层的步骤中，工艺气体包括硅烷和过氧化氢气体。

7.如权利要求6所述的形成方法，其特征在于，通过化学气相沉积的方式形成所述过氧化材料层的步骤中，工艺温度在-5℃到100℃范围内，工艺气体压强在10Pa到300Pa范围内。

8.如权利要求1所述的形成方法，其特征在于，所述过氧化层的材料为含硅化合物，所述含硅化合物含有游离的氧离子或氢氧离子。

9.如权利要求1所述的形成方法，其特征在于，使所述过氧化层氧化鳍部之间的衬底以及所述前驱层的步骤包括：通过退火处理，使所述过氧化层氧化鳍部之间的衬底以及所述前驱层。

10.如权利要求9所述的形成方法，其特征在于，所述退火处理的步骤中，所述退火温度在20℃到600℃范围内。

11.如权利要求9所述的形成方法，其特征在于，所述退火处理的步骤包括：在氧化气体的气氛中进行所述退火处理。

12.如权利要求11所述的形成方法，其特征在于，在氧化气体的气氛中进行所述退火处理的步骤中，所述氧化气体包括氧气、臭氧或氧气和水蒸气的混合气体。

13.如权利要求1所述的形成方法，其特征在于，形成所述衬底的步骤中，所述前驱层的厚度在到范围内；

形成隔离结构的步骤中，所述隔离结构的厚度在到范围内。

14.如权利要求1所述的形成方法，其特征在于，形成所述鳍部之后，形成所述前驱层之前，所述形成方法还包括：形成覆盖所述鳍部的保护层；

形成所述隔离结构之后，所述形成方法还包括：去除保护层。

15.如权利要求1所述的形成方法，其特征在于，在形成所述隔离结构之后，

所述形成方法还包括：

在鳍部之间的隔离结构上形成隔离层；

在所述鳍部上形成栅极结构，所述栅极结构横跨所述鳍部且覆盖所述鳍部顶部和侧壁的部分表面。

16.一种半导体结构，其特征在于，包括：

衬底；

位于衬底上的鳍部；

位于相邻鳍部之间的隔离结构，且相邻隔离结构在所述鳍部下方相接触。

17.如权利要求16所述的半导体结构，其特征在于，所述隔离结构的厚度在到范围内。

18.如权利要求16所述的半导体结构，其特征在于，所述隔离结构的材料包括氧化物。

19.如权利要求16所述的半导体结构，其特征在于，在与衬底表面平行的平面内，沿朝向鳍部的方向上，所述隔离结构的厚度变小。

20.如权利要求16所述的半导体结构，其特征在于，所述半导体结构还包括：位于鳍部之间隔离结构上的隔离层；以及位于鳍部上的栅极结构，所述栅极结构横跨所述鳍部且覆盖所述鳍部顶部和侧壁的部分表面。