CN107546223A - 一种华夫饼型小岛式二极管触发可控硅静电防护器件 - Google Patents
一种华夫饼型小岛式二极管触发可控硅静电防护器件 Download PDFInfo
- Publication number
- CN107546223A CN107546223A CN201710724652.3A CN201710724652A CN107546223A CN 107546223 A CN107546223 A CN 107546223A CN 201710724652 A CN201710724652 A CN 201710724652A CN 107546223 A CN107546223 A CN 107546223A
- Authority
- CN
- China
- Prior art keywords
- injection regions
- regions
- injection
- implanted layers
- waffle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004224 protection Effects 0.000 title claims abstract description 40
- 230000001960 triggered effect Effects 0.000 title claims abstract description 15
- 238000002347 injection Methods 0.000 claims abstract description 123
- 239000007924 injection Substances 0.000 claims abstract description 123
- 230000003068 static effect Effects 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- VMXJCRHCUWKQCB-UHFFFAOYSA-N NPNP Chemical compound NPNP VMXJCRHCUWKQCB-UHFFFAOYSA-N 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims 1
- 230000005611 electricity Effects 0.000 abstract description 9
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 230000001681 protective effect Effects 0.000 description 7
- 235000012773 waffles Nutrition 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000013459 approach Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000009024 positive feedback mechanism Effects 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 210000000707 wrist Anatomy 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种华夫饼型小岛式二极管触发可控硅静电防护器件，包括P型衬底、P型衬底内的BN埋层，BN埋层上设有高压N阱；高压N阱上从左到右依次设有第一P阱、第一P‑base注入层、第二P+注入区、第三N+注入区、第三P+注入区、第二P‑base注入层和第二P阱；第一P阱内从左到右依次设有第一P+注入区、第一N+注入区、第二N+注入区；第二P阱内从左到右依次设有第四N+注入区、第五N+注入区、第四P+注入区。本发明嵌入并联的小岛式二极管，在降低器件触发电压的同时增强了器件泄放静电的能力，并且采用华夫饼型阵列实现版图，提高了器件泄放效率。
Description
技术领域
本发明涉及集成电路静电防护领域，特别涉及一种华夫饼型小岛式二极管触发可控硅静电防护器件。
背景技术
伴随工艺技术的日臻完善，可靠性问题成为制约集成电路发展的瓶颈。在众多失效原因中，静电放电（Electro-Static Discharge，ESD）问题尤为严重。据美国统计，美国电子行业部门每年因静电危害造成的损失高达 100 亿美元，英国电子产品每年因静电造成的损失为20亿英镑，日本的电子元器件不合格品中因为静电放电造成的危害不少于45%。因此，ESD的防护和相应设计必须引起重视，ESD保护的原则是：ESD保护器件不影响芯片防护器件形成低阻放电通路，以释放ESD的瞬间大电流；同时，将芯片各引脚上的电压箝位在足够低的水平，保护IC不受损坏。对集成电路进行静电保护的途径有二：一是控制和减少静电产生和放电的发生，例如使用静电防护服、防静电腕带等；二是在芯片外围设计静电泄放器件，为静电提供泄放通路。途径二中的静电泄放器件相当于芯片内的“避雷针”，避免静电放电时电流流入IC内部电路而造成损伤，它是目前最直接和常见的一种保护措施。
可控硅器件（Silicon Controlled Rectifier，SCR）是芯片内ESD防护的常规器件结构，但它不是CMOS工艺中的标准器件。它与二极管、三极管、场效应晶体管相比，因其自身的正反馈机制而具有电流泄放能力强、单位面积泄放效率高、导通电阻小、鲁棒性强、防护级别高的优点，能够在半导体平面工艺上以较小的芯片面积达成较高的静电防护等级，因此被广泛应用于输入／输出（input／output，I/O）端口的ESD保护。但是SCR器件同时也带来了高触发电压、低维持电压、易闩锁的缺点。二极管辅助触发的可控硅器件（Diode-triggered Silicon-controlled Rectifier，DTSCR) 作为一种具有较低触发电压的SCR结构被证实是一种较为适合低电压工作环境的ESD防护器件，相较于几种被动触发的SCR(MLSCR、LVTSCR)和利用辅助触发结构的SCR(MOS-Triggered SCR)，DTSCR是具有相对较低触发电压的SCR结构。目前DTSCR器件在降低SCR触发电压和提高维持电压的领域研究较多，但是在降低SCR器件触发电压的同时提高实效电流的相关研究相对较少。
静电防护器件在芯片上应用时，另一个需要考虑的是器件的版图实现形式。片上静电防护器件的常规版图形式是叉指状。但叉指状器件会因为电流泄放不均匀而造成ESD防护器件局部电流密度过高、器件局部过热发生热失效。因此，器件的过早失效将导致器件本身潜在的防护能力未能得到发挥，泄放效率的降低。ESD电流泄放效率定义为单位面积上器件可承受的泄放电流大小。WSCR（Waffle layout for silicon-controlled rectifier）华夫饼型的可控硅器件，它和普通的可控硅器件的区别在于其版图布局为华夫饼型，可以有效提高ESD防护器件的鲁棒性。
从上述分析可知，SCR器件要在芯片上应用，一方面要解决或缓解触发电压过高从而导致全芯片I/O口防护中需要额外的二级防护；另一方面是要解决静电防护器件的均匀泄放问题，以期获得高的电流泄放效率。
发明内容
为了解决上述技术问题，本发明提供一种成本低、泄放静电脉冲能力强的华夫饼型小岛式二极管触发可控硅静电防护器件。
本发明解决上述问题的技术方案是：一种华夫饼型小岛式二极管触发可控硅静电防护器件，包括P型衬底、形成于P型衬底内的BN埋层，所述BN埋层上设有高压N阱；所述高压N阱上从左到右依次设有第一P阱、第一P-base注入层、第二P+注入区、第三N+注入区、第三P+注入区、第二P-base注入层和第二P阱，第一P-base注入层跨接在第一P阱上，第二P-base注入层跨接在第二P阱上；第一P阱内从左到右依次设有第一P+注入区、第一N+注入区、第二N+注入区，第二N+注入区横跨在第一P-base注入层上；第二P阱内从左到右依次设有第四N+注入区、第五N+注入区、第四P+注入区，第四N+注入区横跨在第二P-base注入层上；所述第二P+注入区、第三P+注入区、第三N+注入区连接阳极；所述第一P+注入区、第一N+注入区、第四P+注入区、第五N+注入区连接阴极。
上述华夫饼型小岛式二极管触发可控硅静电防护器件，所述第二N+注入区和第一P-base注入层、第四N+注入区和第二P-base注入层分别构成一个小岛式二极管，所述可控硅静电防护器件采用华夫饼型版图布局，华夫饼型版图每一边均嵌入两个小岛式二极管，一共嵌入八个小岛式二极管，八个小岛式二极管并联。
上述华夫饼型小岛式二极管触发可控硅静电防护器件，从阳极到阴极，可控硅静电防护器件路径为第三N+注入区、第二P+注入区、高压N阱、第二N+注入区、第一P-base注入层和第一P阱、第一P+注入区、第一N+注入区构成的NPNP可控硅结构；从阴极到阳极，即当有静放电负脉冲出现在阳极时，可控硅静电防护器件静电泄放路径为第一P阱、第一P+注入区、第一N+注入区构成的NPNP可控硅结构、第一P-base注入层、高压N阱、第二P+注入区和第三N+注入区。
上述华夫饼型小岛式二极管触发可控硅静电防护器件，所述第一N+注入区、第一P-base注入层、第二N+注入区构成NPN型晶体管结构；第二P+注入区、第二N+注入区、第一P-base注入层构成PNP型晶体管结构。
本发明的有益效果在于：
1、本发明的第二N+注入区和第一P-base注入层、第四N+注入区和第二P-base注入层分别构成一个小岛式二极管，通过嵌入8个并联的小岛式二极管可在降低器件触发电压的同时增强器件泄放静电的能力，可使用标准工艺与被保护电路片上集成，具有较强泄放静电脉冲的能力和较高的防闩锁能力。
2、本发明采用2×3的华夫饼型阵列实现版图，可提高器件泄放效率，具有高的单位面积静电泄放能力，可满足片上集成静电防护器件在尽可能小的芯片面积内达到最佳鲁棒性的要求。
附图说明
图1为现有华夫饼型静电防护器件的剖面图。
图2为现有华夫饼型静电防护器件的等效电路图。
图3为本发明的剖面图。
图4为本发明的等效电路图。
图5为图3的AA’剖面等效电路图。
图6为图3的BB’剖面等效电路图。
图7为现有华夫饼型静电防护器件的版图示意图。
图8为本发明的版图示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的说明。
如图3所示，本发明包括P型衬底100、形成于P型衬底100内的BN埋层200，所述BN埋层200上设有高压N阱300；所述高压N阱300上从左到右依次设有第一P阱401、第一P-base注入层501、第二P+注入区701、第三N+注入区702、第三P+注入区703、第二P-base注入层502和第二P阱402，第一P-base注入层501跨接在第一P阱401上，第二P-base注入层502跨接在第二P阱402上；第一P阱401内从左到右依次设有第一P+注入区601、第一N+注入区602、第二N+注入区603，第二N+注入区603横跨在第一P-base注入层501上；第二P阱402内从左到右依次设有第四N+注入区801、第五N+注入区802、第四P+注入区803，第四N+注入区801横跨在第二P-base注入层502上；所述第二P+注入区701、第三P+注入区703、第三N+注入区702连接阳极；所述第一P+注入区601、第一N+注入区602、第四P+注入区803、第五N+注入区802连接阴极。
本发明的等效电路如图4所示。由第二P+注入区701、第二N+注入区603、第一P-base注入层 501构成PNP型晶体管Q21；由第一N+注入区602、第一P-base注入层 501、第二N+注入区603构成NPN型晶体管Q22；Rp2、Rn2、R21、R22依次为：由第一P阱401产生的寄生电阻、由高压N阱300产生的寄生电阻、由NPN型晶体管Q22产生的寄生电阻、由PNP型晶体管Q21产生的寄生电阻；图4所示电路图中的二极管即本发明的小岛式二极管，由第二N+注入区603/第四N+注入区801和第一P-base注入层501/第二P-base注入层502构成。
当ESD脉冲加在阳极时，第二N+注入区603与第一P-base注入层 501被反偏，即由第二N+注入区603/第四N+注入区801和第一P-base注入层501/第二P-base注入层502构成的小岛式二极管处于反偏状态，若脉冲电压高于该结的雪崩击穿电压，器件内产生大量雪崩电流。电流经第一P阱寄生电阻RP2流向阴极，当该寄生电阻两端的电压高于晶体管Q22的cb结（第二N+注入区603和第一P-base注入层501构成晶体管Q22的cb结）正向导通电压时，Q22开启。开启的晶体管Q22为晶体管Q21提供基极电流。此后即使没有雪崩电流产生，Q22和Q21已构成了正反馈回路，由PNP型晶体管Q21和NPN型晶体管Q22构成的SCR结构被导通，这种正反馈使得Q21和Q22之间的泄放电流不断增大，将Q21和Q22之间的电压箝位在一个安全的范围内，从而避免了ESD静电脉冲对核心电路的损伤，达到了泄放静电保护电路的作用。反之，当有ESD负脉冲加在阳极时，器件泄放由嵌入的八个正偏的小岛式二极管进行静电泄放。
本发明作为芯片内的静电防护器件与被保护内核电路集成时，第二P+注入区701、第三N+注入区702、第三P+注入区703连接作阳极；第一P+注入区601、第一N+注入区602、第五N+注入区802和第四P+注入区803连接作阴极，即图3所示器件剖面图。如图3所示，从电学阳极到电学阴极，SCR路径为第三N+注入区702、第二P+注入区701、高压N阱300、第二N+注入区603、第一P-base注入层 501和第一P阱401、第一P+注入区601、第一N+注入区602构成的NPNP可控硅结构。从电学阴极到电学阳极，即当有ESD负脉冲出现在阳极时，器件静电泄放路径为第一P+/N+注入区601/602、第一P阱401、第一P-base注入层501、高压N阱300、第二P+注入区701和第三N+注入区702。
图5、图6分别为图3中AA’和BB’剖面等效电路图，AA’剖面与BB’剖面的区别在于AA’剖面多了P-base注入层,即AA’剖面上形成了小岛式二极管，BB’剖面没有小岛式二极管存在。
如图3所示，本发明的版图由华夫饼实现，华夫饼结构的每一边都嵌入了两个二极管，且每个二极管都是独立的，称之为小岛式二极管，一共嵌入了八个小岛式二极管。其等效电路图如图4所示，其等效版图如图8所示，布局简易且不会有额外面积产生，八个小岛式二极管为并联关系。
如图3和图4所示，当有电流从阳极流向阴极时，本发明的反偏结为小岛式二极管的NP结，构成该结的是第一/第二P-base注入层 501/502和第二/第四N+注入区603/801。如图1所示的现有的华夫饼型SCR器件（WSCR）中，它的反偏结为Q11的cb结，构成该结的是N+注入区/P阱，由于P-base注入层的掺杂浓度比P阱的掺杂浓度高，所以小岛式二极管NP结的雪崩击穿电压会小于Q11的cb结，从而本发明的触发电压会低于现有的华夫饼型SCR器件。另一方面，PN结（二极管）的电容分为势垒电容和扩散电容，当二极管反偏时，因为少数载流子数目很少可以忽略扩散电容的大小，当器件工作时，因为P-base注入区浓度高于P阱，导致IDTWSCR中的载流子浓度增加，从而导致电容增加，随着电容值的增加可以集中更多电流，从而更易触发器件。对比WSCR和本发明的版图，如图7和图8所示，WSCR中三极管Q11的基极由一个环形N+注入组成；本发明中Q21的基极由八个10um×10um的N+注入层（603、801等）组成；因此在触发之后，由于Q21的基极宽度比Q11小得多，Q21的放大倍数会大于Q11，Q21所在路径泄比Q11所在路径流过更多电流，因此，本发明的失效电流会大于现有的WSCR器件。综上，本发明可在有效降低触发电压的同时提高失效电流。
图8所示版图具备如下特性：器件为华夫饼结构，器件为多指情况下的布局布线，阳极压焊块和阴极压焊块布局在器件上下，便于静电向四面均匀泄放，提高器件静电防护等级。
本发明采用华夫饼型版图，对单向可控硅器件同样适用，本发明版图设计方法同时适用于其他单向器件结构（NMOS、BJT、二极管）的版图设计，有效提高器件的单位面积静电泄放效率，具有一般性，适用范围广。
Claims (4)
1.一种华夫饼型小岛式二极管触发可控硅静电防护器件，其特征在于：包括P型衬底、形成于P型衬底内的BN埋层，所述BN埋层上设有高压N阱；所述高压N阱上从左到右依次设有第一P阱、第一P-base注入层、第二P+注入区、第三N+注入区、第三P+注入区、第二P-base注入层和第二P阱，第一P-base注入层跨接在第一P阱上，第二P-base注入层跨接在第二P阱上；第一P阱内从左到右依次设有第一P+注入区、第一N+注入区、第二N+注入区，第二N+注入区横跨在第一P-base注入层上；第二P阱内从左到右依次设有第四N+注入区、第五N+注入区、第四P+注入区，第四N+注入区横跨在第二P-base注入层上；所述第二P+注入区、第三P+注入区、第三N+注入区连接阳极；所述第一P+注入区、第一N+注入区、第四P+注入区、第五N+注入区连接阴极。
2.根据权利要求1所述的华夫饼型小岛式二极管触发可控硅静电防护器件，其特征在于：所述第二N+注入区和第一P-base注入层、第四N+注入区和第二P-base注入层分别构成一个小岛式二极管，所述可控硅静电防护器件采用华夫饼型版图布局，华夫饼型版图每一边均嵌入两个小岛式二极管，一共嵌入八个小岛式二极管，八个小岛式二极管并联。
3.根据权利要求1所述的华夫饼型小岛式二极管触发可控硅静电防护器件，其特征在于：从阳极到阴极，可控硅静电防护器件路径为第三N+注入区、第二P+注入区、高压N阱、第二N+注入区、第一P-base注入层和第一P阱、第一P+注入区、第一N+注入区构成的NPNP可控硅结构；从阴极到阳极，即当有静放电负脉冲出现在阳极时，可控硅静电防护器件静电泄放路径为第一P阱、第一P+注入区、第一N+注入区构成的NPNP可控硅结构、第一P-base注入层、高压N阱、第二P+注入区和第三N+注入区。
4.根据权利要求1所述的华夫饼型小岛式二极管触发可控硅静电防护器件，其特征在于：所述第一N+注入区、第一P-base注入层、第二N+注入区构成NPN型晶体管结构；第二P+注入区、第二N+注入区、第一P-base注入层构成PNP型晶体管结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710724652.3A CN107546223B (zh) | 2017-08-22 | 2017-08-22 | 一种华夫饼型小岛式二极管触发可控硅静电防护器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710724652.3A CN107546223B (zh) | 2017-08-22 | 2017-08-22 | 一种华夫饼型小岛式二极管触发可控硅静电防护器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107546223A true CN107546223A (zh) | 2018-01-05 |
| CN107546223B CN107546223B (zh) | 2020-02-21 |
Family
ID=60957732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710724652.3A Expired - Fee Related CN107546223B (zh) | 2017-08-22 | 2017-08-22 | 一种华夫饼型小岛式二极管触发可控硅静电防护器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107546223B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023000375A1 (zh) * | 2021-07-22 | 2023-01-26 | 长鑫存储技术有限公司 | 二极管触发的双向可控硅器件及电路 |
| US12009357B2 (en) | 2021-07-22 | 2024-06-11 | Changxin Memory Technologies, Inc. | Diode-triggered bidirectional silicon controlled rectifier and circuit |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101442039A (zh) * | 2007-11-22 | 2009-05-27 | 上海华虹Nec电子有限公司 | 降低硅控整流器触发电压的方法 |
| CN101728428A (zh) * | 2008-10-10 | 2010-06-09 | 和舰科技(苏州)有限公司 | 一种硅控整流器及其制造方法 |
| CN103579203A (zh) * | 2013-08-06 | 2014-02-12 | 晶焱科技股份有限公司 | 高效率硅控整流装置 |
| CN105556667A (zh) * | 2015-09-08 | 2016-05-04 | 香港应用科技研究院有限公司 | 用于高hbm esd保护能力的横向二极管和垂直scr混合结构 |
| CN106449635A (zh) * | 2016-09-30 | 2017-02-22 | 上海华力微电子有限公司 | 一种新型低触发电压硅控整流器及其制作方法 |
-
2017
- 2017-08-22 CN CN201710724652.3A patent/CN107546223B/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101442039A (zh) * | 2007-11-22 | 2009-05-27 | 上海华虹Nec电子有限公司 | 降低硅控整流器触发电压的方法 |
| CN101728428A (zh) * | 2008-10-10 | 2010-06-09 | 和舰科技(苏州)有限公司 | 一种硅控整流器及其制造方法 |
| CN103579203A (zh) * | 2013-08-06 | 2014-02-12 | 晶焱科技股份有限公司 | 高效率硅控整流装置 |
| CN105556667A (zh) * | 2015-09-08 | 2016-05-04 | 香港应用科技研究院有限公司 | 用于高hbm esd保护能力的横向二极管和垂直scr混合结构 |
| CN106449635A (zh) * | 2016-09-30 | 2017-02-22 | 上海华力微电子有限公司 | 一种新型低触发电压硅控整流器及其制作方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023000375A1 (zh) * | 2021-07-22 | 2023-01-26 | 长鑫存储技术有限公司 | 二极管触发的双向可控硅器件及电路 |
| US12009357B2 (en) | 2021-07-22 | 2024-06-11 | Changxin Memory Technologies, Inc. | Diode-triggered bidirectional silicon controlled rectifier and circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107546223B (zh) | 2020-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8653557B2 (en) | High holding voltage electrostatic discharge (ESD) device | |
| CN102034811B (zh) | 一种用于集成电路芯片esd保护的低压scr结构 | |
| CN108520875A (zh) | 一种高维持电压npnpn型双向可控硅静电防护器件 | |
| CN102263104B (zh) | Mos结构的esd保护器件 | |
| CN105374815B (zh) | 一种双向瞬态电压抑制器件 | |
| CN103975434A (zh) | 高保持电压、混合电压域静电放电钳位 | |
| CN105810679A (zh) | 一种npnpn型双向可控硅静电防护器件及其版图 | |
| CN102569360A (zh) | 一种基于二极管辅助触发的双向可控硅器件 | |
| CN108336085A (zh) | 一种栅极嵌入小岛式可控硅静电防护器件 | |
| CN104409454B (zh) | 一种nldmos防静电保护管 | |
| CN107799517A (zh) | 用于半导体结构的esd装置 | |
| CN110491875A (zh) | 一种双向可控硅静电保护器件 | |
| CN103904076B (zh) | 静电放电保护电路 | |
| CN107546223A (zh) | 一种华夫饼型小岛式二极管触发可控硅静电防护器件 | |
| CN101159263A (zh) | 箝位电路的静电放电保护 | |
| CN102544068B (zh) | 一种基于pnp型三极管辅助触发的双向可控硅器件 | |
| CN207938608U (zh) | 一种栅极嵌入小岛式可控硅静电防护器件 | |
| CN208189589U (zh) | 一种高维持电压npnpn型双向可控硅静电防护器件 | |
| CN205177840U (zh) | 一种双向瞬态电压抑制器件 | |
| CN110246837A (zh) | 一种双二极管esd保护电路 | |
| CN112420691B (zh) | 一种嵌入scr结构的分布式esd器件 | |
| CN102544066B (zh) | 一种基于npn型三极管辅助触发的双向可控硅器件 | |
| CN205283121U (zh) | 一种浪涌防护器件 | |
| CN102569295B (zh) | 一种基于电容辅助触发的双向可控硅器件 | |
| CN104465651B (zh) | 一种soi esd两级保护网络 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20200221 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |