CN107533964A - 掩模一体型表面保护膜 - Google Patents

掩模一体型表面保护膜 Download PDF

Info

Publication number
CN107533964A
CN107533964A CN201680024338.8A CN201680024338A CN107533964A CN 107533964 A CN107533964 A CN 107533964A CN 201680024338 A CN201680024338 A CN 201680024338A CN 107533964 A CN107533964 A CN 107533964A
Authority
CN
China
Prior art keywords
mask
layer
film
surface protection
piece type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680024338.8A
Other languages
English (en)
Other versions
CN107533964B (zh
Inventor
横井启时
内山具朗
冈祥文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Publication of CN107533964A publication Critical patent/CN107533964A/zh
Application granted granted Critical
Publication of CN107533964B publication Critical patent/CN107533964B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/30—Layered products comprising a layer of synthetic resin comprising vinyl (co)polymers; comprising acrylic (co)polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/06—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B27/08—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/30—Layered products comprising a layer of synthetic resin comprising vinyl (co)polymers; comprising acrylic (co)polymers
    • B32B27/302—Layered products comprising a layer of synthetic resin comprising vinyl (co)polymers; comprising acrylic (co)polymers comprising aromatic vinyl (co)polymers, e.g. styrenic (co)polymers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/30—Layered products comprising a layer of synthetic resin comprising vinyl (co)polymers; comprising acrylic (co)polymers
    • B32B27/308—Layered products comprising a layer of synthetic resin comprising vinyl (co)polymers; comprising acrylic (co)polymers comprising acrylic (co)polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02076—Cleaning after the substrates have been singulated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/50—Properties of the layers or laminate having particular mechanical properties
    • B32B2307/51—Elastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Optics & Photonics (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Laser Beam Processing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种掩模一体型表面保护膜，其为具有基材膜和设置于该基材膜上的掩模材料层的掩模一体型表面保护膜，其特征在于，上述掩模材料层为乙烯‑乙酸乙烯酯共聚物树脂、乙烯‑丙烯酸甲酯共聚物树脂或乙烯‑丙烯酸丁酯共聚物树脂，上述掩模材料层的厚度为50μm以下。

Description

掩模一体型表面保护膜
技术领域
本发明涉及掩模一体型表面保护膜。
背景技术
近来半导体芯片向薄膜化、小芯片化的发展显著。尤其是对于存储卡或智能卡这样的内置有半导体IC芯片的IC卡而言要求薄膜化，而且，对于LED、LCD驱动用器件等要求小芯片化。认为今后随着这些需要的增加，半导体芯片的薄膜化、小芯片化的需求会进一步提高。
这些半导体芯片可通过以下方式获得，即，将半导体晶片在背面研磨工序或蚀刻工序等中薄膜化成规定厚度后，经切割工序分割成各个芯片。在该切割工序中，使用通过切割刀片而切断的刀片切割方式。在刀片切割方式中，切断时刀片所引起的切削阻力直接施加到半导体晶片。因此，有时会因该切削阻力而使半导体芯片产生微小的缺损(碎片(chipping))。碎片产生不仅有损半导体芯片的外观，而且根据情况的不同有可能因抗弯强度不足而导致拾取时的芯片破损，甚至连芯片上的电路图案也会破损。另外，这种利用刀片进行的物理切割工序中，无法使作为芯片彼此的间隔的切口(kerf)(也称为切割线(scribeline)、切割道(street))的宽度窄于具有厚度的刀片宽度。其结果，能够由一片晶片取得的芯片的数量(收率)变少。此外，还存在晶片的加工时间长的问题。
除刀片切割方式以外，在切割工序中还利用各种方式。例如，包括下述DBG(先切割)方式，该方式鉴于使晶片薄膜化后进行切割的困难度，而先仅以规定的厚度在晶片形成槽，然后进行磨削加工，同时进行薄膜化与向芯片的单片化。根据该方式，虽然切口宽度与刀片切割工序相同，但具有芯片的抗弯强度提升从而能够抑制芯片破损的优点。
另外，包括利用激光进行切割的激光切割方式。根据激光切割方式，也有能够使切口宽度窄、并且以干式工艺实施切割的优点。但存在因利用激光进行切断时的升华物而污染晶片表面的不良情况，有时需要利用规定的液状保护材料对晶片表面进行保护的前处理。另外，虽说为干式工艺，但尚未实现完全的干式工艺。而且，与刀片切割方式相比，激光切割方式能够使处理速度高速化。但是，在逐一生产线进行加工时并无变化，且在极小芯片的制造中相应地要花费时间。
另外，也有以水压进行切割的喷水(water jet)方式等使用湿式工艺的方式。在该方式中，在MEMS器件或CMOS传感器等需要高度地抑制表面污染的材料中有可能引起问题。另外，在切口宽度的窄小化方面存在限制，所得到的芯片的收率也低。
另外，还已知在晶片的厚度方向上通过激光而形成改性层，并扩张、分割而单片化的隐形切割(stealth dicing)方式。该方式具有能够使切口宽度为零、能利用干式进行加工的优点。然而，有因改性层形成时的热历史而使芯片抗弯强度降低的倾向，另外，在扩张、分割时有时会产生硅屑。此外，与相邻芯片的碰撞有可能引起抗弯强度不足。
此外，作为将隐形切割与先切割合并的方式，有应对窄划线宽度的芯片单片化方式，该方式在薄膜化之前先以规定的厚度形成改性层，然后从背面进行磨削加工而同时进行薄膜化与向芯片的单片化。该技术可改善上述工艺的缺点，在晶片背面磨削加工中利用应力将硅的改性层劈开而单片化，因此具有切口宽度为零而芯片收率高、抗弯强度也提升的优点。但是，由于在背面磨削加工中进行单片化，因而有时会发现芯片端面与相邻芯片碰撞而导致芯片角缺损的现象。
另外，提出了等离子体切割方式的技术(例如，参照专利文献1)。等离子体切割方式为下述方法：通过用等离子体选择性地蚀刻未被掩模覆盖的部位，从而对半导体晶片进行分割。若使用该切割方式，则能够选择性地进行芯片的分割，即便切割线弯曲也能没有问题地分割。另外，由于半导体晶片的蚀刻速率非常高，因而近年来一直被视为最适于芯片分割的工艺之一。
现有技术文献
专利文献
专利文献1：日本特开2007-19385号公报
发明内容
发明所要解决的课题
在等离子体切割方式中，将六氟化硫(SF6)或四氟化碳(CF4)等与晶片的反应性非常高的氟系气体用作等离子体产生用气体。因此，由于其蚀刻速率高，因而对于未蚀刻的面必须利用掩模进行保护，需要事先形成掩模。
为了形成该掩模，如专利文献1中记载的那样，通常采用下述技术：在晶片的表面涂布抗蚀剂后，利用光刻工艺除去与切割道相当的部分而形成掩模。因此，为了进行等离子体切割，需要等离子体切割设备以外的光刻工序设备，存在芯片成本升高的问题。另外，在等离子体蚀刻后处于残留有抗蚀膜的状态，因而为了去除抗蚀剂而需要使用大量的溶剂，在无法去除抗蚀剂的情况下也有可能形成残胶而产生不良芯片。此外，由于经过利用抗蚀剂的遮蔽工序，因而也存在整体的处理工艺变长的不良情况。
本发明的目的在于提供一种掩模一体型表面保护膜，其为在使用等离子体切割方式的半导体芯片的制造中不需要利用光刻工艺形成掩模的掩模一体型的表面保护膜，通过贴合于半导体晶片的图案面，从而在半导体晶片的薄膜化工序(背面磨削工序)中能够与该图案面良好地密合，从而有效地保护图案面，上述薄膜化工序后的掩模材料层与基材膜的剥离性也良好，由此能够使掩模材料层简单地露出于晶片表面，能够利用SF6等离子体更确实地、高精度地将晶片切割成芯片，进而在等离子体切割后(晶片的分割后)，能够利用O2等离子体更确实地且在短时间内去除掩模材料，其结果，能够高度地抑制不良芯片的产生。
用于解决课题的手段
本发明的上述课题可通过以下的手段解决。
[1]一种掩模一体型表面保护膜，其为具有基材膜和设置于该基材膜上的掩模材料层的掩模一体型表面保护膜，其特征在于，上述掩模材料层为乙烯-乙酸乙烯酯共聚物树脂、乙烯-丙烯酸甲酯共聚物树脂或乙烯-丙烯酸丁酯共聚物树脂，上述掩模材料层的厚度为50μm以下。
[2]如[1]所述的掩模一体型表面保护膜，其特征在于，上述基材膜为聚苯乙烯树脂。
[3]如[1]所述的掩模一体型表面保护膜，其特征在于，上述基材膜为单层的固化丙烯酸类树脂膜，上述掩模材料层的厚度为10μm以下。
[4]如[1]所述的掩模一体型表面保护膜，其特征在于，上述基材膜为多层，该基材膜中位于距离上述掩模材料层最远的层为高弹性模量层，与上述掩模材料层最近的层为低弹性模量层，上述掩模材料层的厚度为10μm以下。
[5]如[4]所述的掩模一体型表面保护膜，其特征在于，上述低弹性模量层为乙烯-乙酸乙烯酯共聚物树脂、乙烯-丙烯酸甲酯共聚物树脂或乙烯-丙烯酸丁酯共聚物树脂。
[6]如[1]～[5]中任一项所述的掩模一体型表面保护膜，其特征在于，上述乙烯-乙酸乙烯酯共聚物树脂、乙烯-丙烯酸甲酯共聚物树脂或乙烯-丙烯酸丁酯共聚物树脂的乙烯含量为50重量％～80重量％。
[7]如[1]～[6]中任一项所述的掩模一体型表面保护膜，其特征在于，上述掩模一体型表面保护膜为等离子体切割用。
[8]一种掩模一体型表面保护膜，其为在包括下述工序(a)～(d)的半导体芯片的制造中使用的掩模一体型表面保护膜，其特征在于，该掩模一体型表面保护膜具有基材膜和设置于该基材膜上的掩模材料层，该掩模材料层的厚度为50μm以下，
(a)在将掩模一体型表面保护膜贴合于半导体晶片的图案面侧的状态下，对该半导体晶片的背面进行磨削，将晶片固定带贴合于磨削后的半导体晶片的背面，利用环形框进行支持固定的工序；
(b)从上述掩模一体型表面保护膜将上述基材膜剥离而使掩模材料层露出于表面，之后利用激光将该掩模材料层中与半导体晶片的切割道相当的部分切断，使半导体晶片的切割道开口的工序，或者，利用激光将上述掩模一体型表面保护膜中与半导体晶片的切割道相当的部分切断，使半导体晶片的切割道开口，之后从该掩模一体型表面保护膜将上述基材膜剥离而使掩模材料层露出于表面的工序；
(c)通过SF6等离子体以上述切割道分割半导体晶片，从而单片化为半导体芯片的等离子体切割工序；和
(d)通过O2等离子体去除上述掩模材料层的灰化工序。
[9]如[8]所述的掩模一体型表面保护膜，其特征在于，上述掩模材料层为乙烯-乙酸乙烯酯共聚物(EVA)树脂、乙烯-丙烯酸甲酯共聚物(EMA)树脂或乙烯-丙烯酸丁酯共聚物(EBA)树脂。
[10]如[8]或[9]所述的掩模一体型表面保护膜，其特征在于，上述基材膜为聚苯乙烯树脂，上述工序(a)的掩模一体型表面保护膜在半导体晶片的图案面侧的贴合为50℃～100℃下的加热贴合。
[11]如[8]或[9]所述的掩模一体型表面保护膜，其特征在于，上述基材膜为单层的固化丙烯酸类树脂膜，上述掩模材料层的厚度为10μm以下。
[12]如[8]或[9]所述的掩模一体型表面保护膜，其特征在于，上述基材膜为多层，该基材膜中位于距离上述掩模材料层最远的层为高弹性模量层，与上述掩模材料层最近的层为低弹性模量层，上述掩模材料层的厚度为10μm以下。
[13]如[12]所述的掩模一体型表面保护膜，其特征在于，上述低弹性模量层为乙烯-乙酸乙烯酯共聚物(EVA)树脂、乙烯-丙烯酸甲酯共聚物(EMA)树脂或乙烯-丙烯酸丁酯共聚物(EBA)树脂。
[14]如[9]或[13]所述的掩模一体型表面保护膜，其特征在于，上述EVA树脂、EMA树脂或EBA树脂的乙烯含量为50重量％～80重量％。
发明的效果
本发明的掩模一体型表面保护膜是在使用等离子体切割方式的半导体芯片的制造中不需要利用光刻工艺形成掩模的表面保护膜。本发明的掩模一体型的表面保护膜通过贴合于半导体晶片的图案面，从而在晶片的薄膜化工序中能够与该图案面良好地密合，从而有效地保护图案面。本发明的掩模一体型的表面保护膜中，上述薄膜化工序后的掩模材料层与基材膜的剥离性也良好，由此能够使掩模材料层简单地露出于晶片表面，能够利用SF6等离子体更确实地、高精度地将晶片切割成芯片。进而，露出于晶片表面的掩模材料层能够通过O2等离子体更确实地且在短时间内去除。结果，通过使用本发明的掩模一体型的表面保护带来加工半导体晶片，能够高度地抑制不良芯片的产生。
本发明的上述和其他特征及优点可适当参照附图由下述记载内容进一步明确。
附图说明
图1是说明在使用本发明的掩模一体型表面保护膜的第1实施方式中至对半导体晶片贴合表面保护带为止的工序的示意性截面图。该图中，分图1(a)表示半导体晶片，分图1(b)表示在半导体晶片贴合掩模一体型表面保护膜的情况，分图1(c)表示贴合有掩模一体型表面保护膜的半导体晶片。
图2是说明在使用本发明的掩模一体型表面保护膜的第1实施方式中至半导体晶片的薄膜化与固定为止的工序的示意性截面图。该图中，分图2(a)表示半导体晶片的薄膜化处理，分图2(b)表示在经薄膜化处理的半导体晶片贴合晶片固定带的情况，分图2(c)表示将半导体晶片固定于环形框的状态。
图3是说明在使用本发明的掩模一体型表面保护膜的第1实施方式中至掩模形成为止的工序的示意性截面图。该图中，分图3(a)表示残留掩模材料层而从掩模一体型表面保护膜剥掉基材膜的情况，分图3(b)表示掩模一体型表面保护膜的掩模材料层已露出的状态，分图3(c)表示利用激光切除与切割道部分相当的掩模材料层的工序。
图4是说明使用本发明的掩模一体型表面保护膜的第1实施方式中的等离子体切割与等离子体灰化的工序的示意性截面图。该图中，分图4(a)表示进行等离子体切割的情况，分图4(b)表示单片化为芯片的状态，分图4(c)表示进行等离子体灰化的情况。
图5是说明在使用本发明的掩模一体型表面保护膜的第1实施方式中至拾取芯片为止的工序的示意性截面图。该图中，分图5(a)表示去除了掩模材料层后的状态，分图5(b)表示拾取芯片的情况。
图6是说明使用本发明的掩模一体型表面保护膜的第2实施方式中用激光进行切割道开口前后的状态的示意性截面图。该图中，分图6(a)表示将半导体晶片的表里两面分别用掩模一体型表面保护膜和晶片固定带被覆并固定的状态，分图6(b)表示用激光切除与切割道部分相当的掩模材料层和基材膜的工序，分图6(c)表示残留掩模材料层而从掩模一体型表面保护膜剥掉基材膜的情况。
具体实施方式
本发明的掩模一体型表面保护膜适合用于对半导体晶片进行等离子体切割而得到半导体芯片的方法。如以下所说明的那样，通过使用本发明的掩模一体型表面保护膜，不需要在等离子体切割工序之前的光刻工艺，能够大幅抑制半导体芯片或半导体产品的制造成本。
本发明的掩模一体型表面保护膜具有基材膜和设置于该基材膜上的掩模材料层，该掩模材料层的厚度为50μm以下。本发明的掩模一体型表面保护膜优选用于至少包括下述工序(a)～(d)的半导体芯片的制造。
(a)在将本发明的掩模一体型表面保护膜贴合于半导体晶片的图案面侧的状态下，对该半导体晶片的背面进行磨削，将晶片固定带贴合于磨削后的半导体晶片的背面，利用环形框进行支持固定的工序；
(b)从上述掩模一体型表面保护膜将上述基材膜剥离而使掩模材料层露出于表面，之后利用激光将该掩模材料层中与半导体晶片的切割道相当的部分切断，使半导体晶片的切割道开口的工序，或者，利用激光将上述掩模一体型表面保护膜中与半导体晶片的切割道相当的部分切断，使半导体晶片的切割道开口，之后从该掩模一体型表面保护膜将上述基材膜剥离而使掩模材料层露出于表面的工序；
(c)通过SF6等离子体以上述切割道分割半导体晶片，从而单片化为半导体芯片的等离子体切割工序；和
(d)通过O2等离子体去除上述掩模材料层的灰化工序。
应用本发明的掩模一体型表面保护膜的上述半导体芯片的制造方法优选在上述工序(d)之后包括下述工序(e)。另外，在包括下述工序(e)的情况下，优选在该工序(e)之后进一步包括下述工序(f)。
(e)从晶片固定带拾取半导体芯片的工序
(f)将拾取的半导体芯片转移至粘晶工序的工序
本发明的掩模一体型表面保护膜如上所述具有基材膜和设置于该基材膜上的掩模材料层。本说明书中，有时仅将基材膜称为“表面保护带”。即，本发明的掩模一体型表面保护膜是在表面保护带(基材膜层)上设置有掩模材料层的层积结构的膜。
下面，参照附图对使用本发明的掩模一体型表面保护膜的半导体芯片的制造方法(下文中简称为“应用本发明的制造方法”)的优选实施方式进行说明，但除本发明中的规定的事项外，本发明并不限定于下述实施方式。另外，各附图所示的方式为用于容易地理解本发明的示意图，关于各构件的尺寸、厚度或相对大小关系，为了便于说明而有时会改变大小，并非直接显示实际的关系。另外，除本发明中规定的事项外，并不限定于这些附图所示的外形、形状。
应用本发明的制造方法的优选实施方式可以分类为下述所示的第1和第2实施方式。
需要说明的是，关于下述实施方式中所用的装置和材料等，只要没有特别声明，则可以使用以往用于半导体晶片加工的通常的装置和材料等，其使用条件也可以在通常的使用方法的范围内根据目的而适当地设定、优化。另外，关于各实施方式中共通的材质、结构、方法、效果等则省略重复记载。
<第1实施方式[图1～图5]>
参照图1～图5，对应用本发明的制造方法的第1实施方式进行说明。
半导体晶片1在其表面S具有形成有半导体元件的电路等的图案面2(参照图1(a))。在该图案面2贴合在基材膜3a上设有掩模材料层3b的掩模一体型表面保护膜3(参照图1(b))，从而得到图案面2被本发明的掩模一体型表面保护膜3所被覆的半导体晶片1(参照图1(c))。
接着，利用晶片磨削装置M1对半导体晶片1的背面B进行磨削，减薄半导体晶片1的厚度(参照图2(a))。在该磨削后的背面B贴合晶片固定带4(参照图2(b))，并支持固定于环形框F(参照图2(c))。
从半导体晶片1剥离掩模一体型表面保护膜3的基材膜3a，并且其掩模材料层3b残留于半导体晶片1(参照图3(a))，将掩模材料层3b剥出(参照图3(b))。并且，从表面S侧对在图案面2以格子状等适当形成的多个切割道(未图示)照射CO2激光L，将掩模材料层3b的与切割道相当的部分去除，使半导体晶片的切割道开口(参照图3(c))。
接着，从表面S侧利用SF6气体的等离子体P1进行处理，蚀刻在切割道部分露出的半导体晶片1(参照图4(a))，将其分割而单片化为各个芯片7(参照图4(b))。其次通过O2气体的等离子体P2而进行灰化(参照图4(c))，去除残留于表面S的掩模材料层3b(参照图5(a))。并且，最后将单片化的芯片7通过销M2顶出，通过弹性夹头(collet)M3吸附而拾取(参照图5(b))。
此处，使用了SF6气体的半导体晶片的Si的蚀刻工艺也称为BOSCH工艺，其使露出的Si与将SF6等离子体化所生成的F原子反应而作为四氟化硅(SiF4)去除，也称为反应离子蚀刻(RIE)。另一方面，利用O2等离子体进行的去除在半导体制造工艺中为也用作等离子体清洗机的方法，其也被称为灰化(ashing)，其为去除有机物的方法之一。是为了清洗残留于半导体器件表面的有机物残渣而进行的。
接着，对上述方法中使用的材料进行说明。需要说明的是，下述说明的材料是能够应用于本发明的所有掩模一体型表面保护膜的材料，并不是限定应用于将掩模一体型表面保护膜用于上述方法时的材料。
半导体晶片1是在单面具有形成有半导体元件的电路等的图案面2的硅晶片等，图案面2是形成有半导体元件的电路等的面，在俯视时具有切割道。
本发明的掩模一体型表面保护膜3具有在基材膜3a上设置有掩模材料层3b的构成，具有保护形成于图案面2的半导体元件的功能。即，在后续工序的晶片薄膜化工序(背面磨削工序)中以图案面2支持半导体晶片1而对晶片的背面进行磨削，因而掩模一体型表面保护膜3需要承受该磨削时的负荷。因此，与单纯的抗蚀膜等不同，掩模一体型表面保护膜3具有仅被覆形成于图案面的元件的厚度，其按压阻力低，而且以不引起磨削时的灰尘或磨削水等渗入的方式而尽可能使元件密合，密合性高。
特别是，本发明的掩模一体型表面保护膜3通过将掩模材料层3b的厚度薄膜化为50μm以下，从而缩短了掩模材料层的去除工序所需要的时间，能够削减制造中的成本而实现高效化。因此，在本发明的掩模一体型表面保护膜3中，针对晶片的背面磨削工序中的本发明的掩模一体型表面保护膜对于图案面凹凸的追随性的确保、防止渗漏和防止灰尘侵入，主要是基材膜3a承担该性能。
本发明的掩模一体型表面保护膜3中所用的基材膜3a由树脂制膜构成，只要满足上述性能就没有特别限定，可以为树脂本身显示出上述性能的基材膜，也可以为通过加入其他添加物而成为上述性能的基材膜。另外，基材膜3a可以通过将固化性树脂制膜、固化而成，也可以通过将热塑性树脂制膜而成。
在基材膜3a为将热塑性树脂制膜而成的情况下，作为热塑性树脂，可以举出聚苯乙烯树脂、聚对苯二甲酸乙二醇酯树脂、聚丙烯树脂，从利用挤出法制造基材膜时的可挤出温度的方面考虑，优选为聚苯乙烯树脂。
在基材膜3a为将固化性树脂制膜、固化而成的情况下，作为固化性树脂，使用光固化性树脂、热固化性树脂等，优选使用光固化性树脂。
作为光固化性树脂，优选可以举出紫外线固化型的丙烯酸系树脂，例如优选使用以光聚合性的氨基甲酸酯丙烯酸酯系低聚物为主剂的树脂组合物。氨基甲酸酯丙烯酸酯系低聚物的质量平均分子量(Mw)优选为1000～50000、更优选为2000～30000。上述氨基甲酸酯丙烯酸酯系低聚物可以单独使用一种单独，或者将两种以上组合使用。
氨基甲酸酯丙烯酸酯系低聚物使具有羟基的丙烯酸酯或甲基丙烯酸酯(例如，丙烯酸-2-羟乙酯、甲基丙烯酸-2-羟乙酯、丙烯酸-2-羟丙酯、甲基丙烯酸-2-羟丙酯、聚乙二醇丙烯酸酯、聚乙二醇甲基丙烯酸酯等)与末端异氰酸酯氨基甲酸酯预聚物反应而得到，该末端异氰酸酯氨基甲酸酯预聚物是使聚酯型或聚醚型等的多元醇化合物与多元异氰酸酯化合物(例如，2,4-甲苯二异氰酸酯、2,6-甲苯二异氰酸酯、1,3-苯二亚甲基二异氰酸酯、1,4-苯二亚甲基二异氰酸酯、二苯基甲烷4,4-二异氰酸酯等)反应而得到的。
在仅利用上述的氨基甲酸酯丙烯酸酯系低聚物难以制膜的情况下，通常优选利用光聚合性的单体进行稀释而制膜，之后使其固化而得到基材膜3a。
光聚合性单体是在分子内具有光聚合性的双键的单体。本发明中，优选使用(甲基)丙烯酸异冰片酯、(甲基)丙烯酸二环戊二烯酯、丙烯酸苯基羟丙酯等具有体积较大的基团的(甲基)丙烯酸酯系化合物。
相对于氨基甲酸酯丙烯酸酯系低聚物100质量份，光聚合性单体优选以5质量份～900质量份、进一步优选以10质量份～500质量份、特别优选以30质量份～200质量份的比例混配。
在由上述光固化性树脂形成基材膜3a的情况下，通过在该光固化性树脂中混配光聚合引发剂，能够降低利用光照射的聚合固化时间以及光照射量。
相对于光固化性树脂的合计100质量份，光聚合引发剂的用量优选为0.05质量份～15质量份、进一步优选为0.1质量份～10质量份、特别优选为0.5质量份～5质量份。上述固化性树脂能够以各种组合混配低聚物或单体以使基材膜3a显示出上述性能。具体而言，光固化性树脂的合计是指氨基甲酸酯丙烯酸酯系低聚物、光聚合性单体的合计。
另外，在上述树脂中可以含有碳酸钙、二氧化硅、云母等无机填料；铁、铅等金属填料；颜料或染料等着色剂等添加物。
作为热固化性树脂，例如优选使用在聚酯树脂、聚醚树脂等分子量比较低的树脂中混配有固化剂的热固化性树脂。作为优选的质量平均分子量(Mw)，为1万～10万。通过在上述优选的范围内，能够调整为更合适的内聚力。具体而言，若分子量为10万以下，则能够通过适度的粘合性更有效地防止粘连的发生。另外，若分子量为1万以上，则可以不增加交联剂的混配量而通过进行膜化来制作不脆弱的膜，能够进一步降低洁净室内灰尘产生的可能性。
作为固化剂，可以优选应用后述掩模材料层3b中的固化剂和含量的记载。其中更优选异氰酸酯系固化剂。
本发明中，基材膜3a优选为单层的固化丙烯酸类树脂膜。此处，固化丙烯酸类树脂膜是指由固化后的丙烯酸系树脂构成的膜，优选为由经紫外线固化的丙烯酸系树脂构成的膜。对固化丙烯酸类树脂膜的制造方法没有特别限定，优选通过将丙烯酸系树脂固化而制成膜状。
若基材膜3a为经紫外线固化的丙烯酸系树脂，则能够将掩模材料层(优选丙烯酸系掩模材料层)与基材膜3a的粘接强度控制为低于与通常所用的基材膜的粘接强度，因此，在剥离基材膜3a时能够仅使掩模材料层3b容易地残留于晶片上。丙烯酸系掩模材料层是指后述的包含(甲基)丙烯酸系共聚物的掩模材料、或由乙烯-丙烯酸烷基酯共聚物等构成的掩模材料层。
从缩短去除掩模的灰化工序时间的方面考虑，优选掩模材料层3b的厚度薄，优选为10μm以下。需要说明的是，掩模材料层3b的实际厚度为5μm以上。
在基材膜3a为多层的情况下，优选基材膜中位于距离掩模材料层3b最远的层为高弹性模量层，与掩模材料层3b最近的层为低弹性模量层。该情况下，也从与上述同样的方面出发，优选掩模材料层3b的厚度薄，优选为10μm以下。需要说明的是，掩模材料层3b的实际厚度为5μm以上。
需要说明的是，在基材膜3a为多层的情况下，掩模一体型表面保护膜3优选按照高弹性模量层、低弹性模量层、掩模材料层3b的顺序层积，也可以在高弹性模量层与低弹性模量层之间具有下述其他层。
上述高弹性模量层优选为聚苯乙烯树脂或聚对苯二甲酸乙二醇酯(PET)树脂。
另外，上述低弹性模量层优选为乙烯-乙酸乙烯酯共聚物树脂或乙烯-丙烯酸烷基酯共聚物树脂，更优选为乙烯-乙酸乙烯酯共聚物(EVA)树脂、乙烯-丙烯酸甲酯共聚物(EMA)树脂或乙烯-丙烯酸丁酯共聚物(EBA)树脂。
低弹性模量层中所用的乙烯-乙酸乙烯酯共聚物树脂和乙烯-丙烯酸烷基酯共聚物树脂的乙烯含量优选为50重量％～80重量％，更优选为60重量％～75重量％。
需要说明的是，本说明书中，“共聚物”是指无规共聚物、交替共聚物、嵌段共聚物中的任一种。
在基材膜3a为多层的情况下，在高弹性模量层与低弹性模量层之间可以具有的层没有特别限定，可以选择由塑料或橡胶等构成的层。对于这些层来说，作为其材质可以举出例如：聚乙烯、聚丙烯、乙烯-丙烯共聚物、聚-1-丁烯、聚-4-甲基1-戊烯、乙烯-乙酸乙烯酯共聚物、乙烯-丙烯酸共聚物、离聚物等α-烯烃的均聚物或共聚物或者它们的混合物、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚苯硫醚、聚醚酰亚胺、聚酰亚胺、聚碳酸酯、聚甲基丙烯酸甲酯、聚氨酯、苯乙烯-乙烯-丁烯或戊烯系共聚物等单一成分或者2种以上混合而成的成分、以及在这些中混配有除这些以外的树脂或填充材料、添加剂等而成的树脂组合物，可以根据要求特性而任意选择。低密度聚乙烯与乙烯乙酸乙烯酯共聚物的层积体、或聚丙烯与聚对苯二甲酸乙二醇酯的层积体、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯为优选的材质之一。
在基材膜3a由固化性树脂进行制膜的情况下，可以通过浇注法来制造。
例如，将液态的树脂(固化前的树脂、树脂的溶液等)以薄膜状浇注至剥离膜上后，进一步将剥离膜贴合至薄膜状的树脂上，通过特定的手段使其膜化，去除两面的剥离膜，由此能够制造基材膜3a。根据这种制法，制膜时对树脂施加的应力少，鱼眼的形成少。另外，膜厚的均匀性也高，厚度精度通常为2％以内。
另外，在基材膜3a由热塑性树脂进行制膜的情况下，可以使用一般的挤出法来制造。在将各种树脂层积而获得基材膜3a的情况下，利用共挤出法、层压法等来制造。此时，如在通常的层压膜的制法中通常所进行的那样，也可以在树脂与树脂之间设置粘接层。
关于基材膜3a的总厚度，从强度、伸长率特性、放射线透过性的方面出发，优选为20μm～280μm，更优选为20μm～225μm，进一步优选为20μm～200μm、进一步优选为45μm～200μm、特别优选为75μm～200μm、最优选为80μm～180μm。
在基材膜3a为具有高弹性模量层和低弹性模量层的多层的情况下，高弹性模量层的厚度优选为20μm～80μm，更优选为25μm～75μm，低弹性模量层的厚度优选为25μm～200μm，更优选为50μm～150μm。
掩模材料层3b在贴合至图案面2时不会损伤半导体元件等，另外，在其去除时不会产生半导体元件等的破损或掩模材料在表面的残留，并且在等离子体切割时需要作为掩模发挥功能的耐等离子体性。
因此，掩模材料层3b只要具有这种性质就没有特别限制，可以使用将热塑性树脂制膜而成的材料作为非固化性的掩模材料。另外，作为固化性的掩模材料，也可以使用：将固化性树脂制膜、固化而成的材料；通过放射线(优选紫外线)固化而使掩模材料呈三维网状化的紫外线固化型；或电子射线之类的电离性辐射固化型等辐射聚合型的掩模材料。本发明中，优选使用非固化性的掩模材料、或固化性树脂。
需要说明的是，放射线是包括紫外线之类的光线或电子射线之类的电离性放射线的概念。
在掩模材料层3b为将热塑性树脂制膜而成的情况下，作为热塑性树脂，优选为乙烯-乙酸乙烯酯共聚物树脂或乙烯-丙烯酸烷基酯共聚物树脂，更优选为乙烯-乙酸乙烯酯共聚物(EVA)树脂、乙烯-丙烯酸甲酯共聚物(EMA)树脂或乙烯-丙烯酸丁酯共聚物(EBA)树脂。
掩模材料层3b中所用的乙烯-乙酸乙烯酯共聚物树脂和乙烯-丙烯酸烷基酯共聚物树脂的乙烯含量优选为50重量％～80重量％，更优选为60重量％～75重量％。
特别是，在基材膜3a为将热塑性树脂制膜而成的情况下，从能够利用共挤出法等一次制造掩模一体型表面保护膜的方面考虑，优选掩模材料层3b为将热塑性树脂制膜而成，更优选基材膜3a为聚苯乙烯树脂，掩模材料层3b为乙烯-乙酸乙烯酯共聚物(EVA)树脂、乙烯-丙烯酸甲酯共聚物(EMA)树脂或乙烯-丙烯酸丁酯共聚物(EBA)树脂。这种情况下，上述工序(a)中的掩模一体型表面保护膜在半导体晶片的图案面侧的贴合(贴付)优选为50℃～100℃下的加热贴合。
在掩模材料层3b为将固化性树脂制膜、固化而成的情况下，作为固化性树脂，优选含有(甲基)丙烯酸系共聚物和固化剂。
(甲基)丙烯酸系共聚物可以举出例如：以(甲基)丙烯酸和/或(甲基)丙烯酸酯为聚合物结构单元的共聚物、或与官能性单体的共聚物、以及这些聚合物的混合物等。这些聚合物的质量平均分子量优选为10万～50万左右。
在(甲基)丙烯酸系共聚物的全部单体成分中，(甲基)丙烯酸酯成分的比例优选为50摩尔％以上，更优选为70摩尔％以上，进一步优选为80摩尔％以上。另外，在(甲基)丙烯酸系共聚物的单体成分中，在(甲基)丙烯酸酯成分的比例并非100摩尔％的情况下，剩余部分的单体成分优选为以将(甲基)丙烯酰基作为聚合性基团聚合成的形态存在的单体成分(来自(甲基)丙烯酸的构成成分等)。另外，在(甲基)丙烯酸系共聚物的全部单体成分中，具有与固化剂反应的官能团(例如羟基)的(甲基)丙烯酸酯成分和/或(甲基)丙烯酸成分的合计的比例优选为5摩尔％以上，更优选为10摩尔％以上。上限值优选为35摩尔％以下，更优选为25摩尔％以下。
上述(甲基)丙烯酸酯成分优选为(甲基)丙烯酸烷基酯(也称为烷基(甲基)丙烯酸酯)。构成该(甲基)丙烯酸烷基酯的烷基的碳原子数优选为1～20，更优选为1～15，进一步优选为1～12。
掩模材料层3b中的(甲基)丙烯酸系共聚物的含量(换算成与固化剂反应前的状态的含量)优选为80质量％以上，更优选为90质量％以上，进一步优选为95质量％～99.9质量％。
固化剂用于与(甲基)丙烯酸系共聚物所具有的官能团反应而调节粘合力和内聚力。可以举出例如：1,3-双(N,N-二缩水甘油基氨基甲基)环己烷、1,3-双(N,N-二缩水甘油基氨基甲基)甲苯、1,3-双(N,N-二缩水甘油基氨基甲基)苯、N,N,N,N’-四缩水甘油基-间二甲苯二胺等分子中具有2个以上环氧基的环氧化合物(下文中也称为“环氧系固化剂”)；2,4-甲苯二异氰酸酯、2,6-甲苯二异氰酸酯、1,3-苯二亚甲基二异氰酸酯、1,4-苯二亚甲基二异氰酸酯、二苯基甲烷-4,4’-二异氰酸酯等分子中具有2个以上异氰酸酯基的异氰酸酯系化合物(下文中也称为“异氰酸酯系固化剂”)；四羟甲基-三-β-氮丙啶基丙酸酯、三羟甲基-三-β-氮丙啶基丙酸酯、三羟甲基丙烷-三-β-氮丙啶基丙酸酯、三羟甲基丙烷-三-β-(2-甲基氮丙啶基)丙酸酯等分子中具有2个以上氮丙啶基的氮杂环丙烷系化合物等。固化剂的添加量根据所期望的粘合力进行调整即可，相对于(甲基)丙烯酸系共聚物100质量份为0.1质量份～5.0质量份是适当的。在本发明的掩模一体型表面保护膜的掩模材料层中，固化剂处于与(甲基)丙烯酸系共聚物反应的状态。
掩模材料层3b的厚度为50μm以下。由此，能够缩短利用O2等离子体的灰化处理时间。从进一步提高形成于图案面2的元件等的保护能力、并且进一步提高对图案面的密合性的方面出发，掩模材料层3b的厚度优选为5μm～30μm，更优选为5μm～10μm。需要说明的是，虽然也取决于器件的种类，但图案表面的凹凸大致为几μm～10μm左右，因而掩模材料层3b的厚度更优选为5μm～10μm。
在基材膜3a与掩模材料层3b的层间，为了仅将基材膜3a容易地剥离，优选不进行作为密合性提高处理的电晕处理、或易粘接底涂等。
另外，从相同的主旨出发，优选对基材膜3a的平滑面层积掩模材料层3b，优选对基材膜3a的凹凸面(褶皱面)不层积掩模材料层3b。其原因在于：若层积于凹凸面，则掩模材料层3b对基材膜3a的密合性提高。另外，作为基材膜3a，也优选使用使与掩模材料层3b之间的剥离变得容易的分隔件。
晶片固定带4保持半导体晶片1，需要具有即便暴露于等离子体切割工序也能承受的等离子体耐性。另外，在拾取工序中需要具有良好的拾取性，并且根据情况的不同也需要具有扩张性等。另外，可以使用通常被称为切晶带的现有的等离子体切割方式中所利用的任意的切晶带。另外，为了使拾取后向粘晶工序的转移容易，也可以使用在粘合剂层与基材膜之间层积有粘晶用粘接剂的切晶-粘晶带。
在切断掩模材料层3b的激光照射中，可以使用照射紫外线或红外线的激光的激光照射装置。该激光照射装置以能够沿着半导体晶片1的切割道自如移动的方式配设激光照射部，能够照射为了去除掩模材料层3b而适当控制的输出功率的激光。其中，CO2激光能够得到几W～几十W的大输出功率，可以优选用于本发明中。
为了进行等离子体切割和等离子体灰化，可以使用等离子体蚀刻装置。等离子体蚀刻装置是能够对半导体晶片1进行干式蚀刻的装置，在真空腔室内形成密闭处理空间，将半导体晶片1载置于高频侧电极，从与该高频侧电极相对设置的气体供给电极侧供给等离子体产生用气体。若对高频侧电极施加高频电压，则在气体供给电极与高频侧电极之间产生等离子体，因而利用该离子体。在发热的高频电极内循环制冷剂，防止因等离子体的热所导致的半导体晶片1的升温。
根据上述半导体芯片的制造方法(半导体晶片的处理方法)，通过使保护图案面的表面保护带(基材膜)具有等离子体切割中的掩模功能，从而不需要用于设置现有的等离子体切割工艺中所用的抗蚀剂的光刻工序等。特别是，由于使用了表面保护带，因而在掩模的形成中无需印刷或转印等要求高度的位置对准的技术，能够将本发明的掩模一体型表面保护膜简单地贴合于半导体晶片表面，能够通过激光装置简单地形成掩模。
另外，由于可利用O2等离子体去除掩模材料层3b，因而能够利用与进行等离子体切割的装置相同的装置去除掩模部分。此外，由于从图案面2侧(表面S侧)进行等离子体切割，因而在拾取作业前无需使芯片的上下反转。由于这些理由，能够使设备简化，能够大幅抑制工艺成本。
<第2实施方式[图6]>
在第1实施方式中，将掩模一体型表面保护膜3的基材膜3a剥离后，利用CO2激光将掩模材料层3b切断，使切割道部分开口。与此相对，在第2实施方式中，与第1实施方式的不同点在于，在安装有基材膜3a的状态下，利用CO2激光将该基材膜3a与掩模材料层3b这两层切断，使切割道部分开口。
即，在半导体晶片1的表面S侧贴合掩模一体型表面保护膜3，在半导体晶片1的磨削后的背面B侧贴合晶片固定带4，并支持固定于环形框F(参照图2(c)、图6(a))，之后从表面S侧对以格子状等适当形成的多个切割道(未图示)照射CO2激光L去除掩模一体型表面保护膜3而使切割道部分开口(参照图6(b))。接着，去除残留的掩模部分的基材膜3a而将掩模材料层3b剥出(图6(c))。之后，转移至等离子体切割工序。
关于残留于掩模部分的基材膜3a的去除，若采用“将另行准备的胶带贴附至所要去除的基材膜3a并将基材膜3a与该胶带一同去除”的方法，则能够简单地去除基材膜3a，因而优选。
上述实施方式为本发明的一例，本发明并不限定于这种方式，在不违反本发明的主旨的范围内可以进行各工艺中的公知的工艺的附加或删除、变更等。
实施例
下面，基于实施例来更详细地说明本发明，但本发明不限定于此。
[实施例1]掩模一体型表面保护膜的制作、半导体芯片的制造
<掩模一体型表面保护膜的制作>
通过挤出法，将由聚苯乙烯树脂(商品名：XC-515、DIC株式会社制造)和乙烯-丙烯酸丁酯共聚物(EBA)树脂(商品名：LOTORYL 30BA02、Arkema株式会社制造、乙烯含量：70重量％)构成的掩模一体型表面保护膜3制膜，使各自的厚度为聚苯乙烯树脂：EBA树脂＝90μm：10μm、膜总厚为100μm。之后，将聚苯乙烯树脂层用作基材膜3a，将EBA树脂层用作掩模材料层3b。
<半导体芯片的制造>
使用层压机DR8500III(商品名：日东精机株式会社公司制造)，在带切割线的硅晶片(直径8英寸)表面贴合上述得到的掩模一体型表面保护膜。贴合时的温度为80℃，贴合速度为7mm/sec，贴合压力为0.35MPa。
之后，使用DGP8760(商品名：株式会社迪思科公司制造)，将与贴合有上述掩模一体型表面保护膜3的面相反的面(晶片的背面)磨削至晶片的厚度为50μm。使用RAD-2700F(商品名：Lintec株式会社公司制造)，将磨削后的晶片在晶片背面侧贴合切晶带，进行晶片装配。之后，将胶带粘贴至聚苯乙烯层，仅剥离基材膜3a(聚苯乙烯层)，从而在晶片上仅残留掩模材料层3b(EBA层)。
接着，利用CO2激光去除切割线上的掩模材料，使切割线开口。
之后，使用SF6气体作为等离子体产生用气体，调整条件以能够以15μm/分钟的蚀刻速度切割硅晶片，从掩模材料层侧进行等离子体照射。通过该等离子体切割，将晶片切断而分割成各个芯片。接着，使用O2气体作为等离子体产生用气体，调整条件以能够以1.5μm/分钟的蚀刻速度去除掩模材料，通过10分钟的灰化将掩模材料去除。之后，从切晶带侧照射紫外线(照射量200mJ/cm2)，使切晶带的粘合力降低，拾取芯片。
[实施例2]掩模一体型表面保护膜的制作、半导体芯片的制造
<掩模一体型表面保护膜的制作>
通过挤出法，将由聚苯乙烯树脂(商品名：XC-515、DIC株式会社制造)和乙烯-乙酸乙烯酯共聚(EVA)树脂(商品名：Ultrathene 635、东曹株式会社制造、乙烯含量：75重量％)构成的掩模一体型表面保护膜3制膜，使各自的厚度为聚苯乙烯树脂：EVA树脂＝95μm：5μm、膜总厚为100μm。之后，将聚苯乙烯树脂层用作基材膜3a，将EVA树脂层用作掩模材料层3b。
<半导体芯片的制造>
使用层压机DR8500III(商品名：日东精机株式会社公司制造)，在带切割线的硅晶片(直径8英寸)表面贴合上述得到的掩模一体型表面保护膜3。贴合时的温度为80℃，贴合速度为7mm/sec，贴合压力为0.35MPa。
之后，使用DGP8760(商品名：株式会社迪思科公司制造)，将与贴合有上述掩模一体型表面保护膜的面相反的面(晶片的背面)磨削至晶片的厚度为50μm。使用RAD-2700F(商品名：Lintec株式会社公司制造)，将磨削后的晶片在晶片背面侧贴合切晶带，进行晶片装配。之后，将胶带粘贴至聚苯乙烯树脂层，仅剥离基材膜3a(聚苯乙烯树脂层)，从而在晶片上仅残留掩模材料层3b(EVA层)。
之后，在与实施例1同样的条件下同样地使切割线开口，进行等离子体切割、灰化，拾取芯片。
[实施例3]掩模一体型表面保护膜的制作、半导体芯片的制造
<掩模一体型表面保护膜的制作>
通过挤出法，将由聚苯乙烯树脂(商品名：XC-515、DIC株式会社制造)和乙烯-乙酸乙烯酯共聚(EVA)树脂(商品名：Ultrathene 750、东曹株式会社制造、乙烯含量：68重量％)构成的掩模一体型表面保护膜3制膜，使各自的厚度为聚苯乙烯树脂：EVA树脂＝80μm：20μm、膜总厚为100μm。之后，将聚苯乙烯树脂层用作基材膜3a，将EVA树脂层用作掩模材料层3b。
<半导体芯片的制造>
使用层压机DR8500III(商品名：日东精机株式会社公司制造)，在带切割线的硅晶片(直径8英寸)表面贴合上述得到的掩模一体型表面保护膜3。贴合时的温度为80℃，贴合速度为7mm/sec，贴合压力为0.35MPa。
之后，使用DGP8760(商品名：株式会社迪思科公司制造)，将与贴合有上述掩模一体型表面保护膜的面相反的面(晶片的背面)磨削至晶片的厚度为50μm。使用RAD-2700F(商品名：Lintec株式会社公司制造)，将磨削后的晶片在晶片背面侧贴合切晶带，进行晶片装配。之后，将胶带粘贴至聚苯乙烯树脂层，仅剥离基材膜3a(聚苯乙烯树脂层)，从而在晶片上仅残留掩模材料层3b(EVA层)。
之后，将O2等离子体的照射时间由10分钟变更为20分钟，除此以外与实施例1同样地使切割线开口，进行等离子体切割、灰化，拾取芯片。
[实施例4]掩模一体型表面保护膜的制作、半导体芯片的制造
<掩模一体型表面保护膜的制作>
在聚酯树脂组合物(质量平均分子量：1.5万、玻璃化转变温度(Tg)：40℃)100质量份中混配作为固化剂的CORONETL(日本聚氨酯工业株式会社制造、异氰酸酯系固化剂)10质量份，得到热固化性组合物A。
将上述热固化性组合物A涂布至剥离膜上，使其干燥。在干燥后的热固化性组合物A上进一步贴合另外的剥离膜，养护1周使其固化后，从两面的剥离膜进行剥离，由此得到膜状的浇注膜a(基材膜3a)。浇注膜a的干燥后的厚度为100μm。
混合丙烯酸20mol％、丙烯酸丁酯70mol％、丙烯酸甲酯10mol％，在溶液中进行聚合，由此合成丙烯酸系共聚物(质量平均分子量：40万、羟值：0mgKOH/g、酸值：48.8mgKOH/g、Tg：-23℃)。
在该丙烯酸系共聚物的溶液中，相对于该共聚物100质量份混配作为固化剂的TETRAD-X(三菱瓦斯化学株式会社制造、环氧系固化剂)2.0质量份，得到粘合剂组合物B(掩模材料)。
将所得到的粘合剂组合物B涂布至剥离衬垫上，将形成的掩模材料层3b贴合至上述浇注膜a(基材膜3a、厚度100μm)的膜，得到厚度110μm的掩模一体型表面保护膜3。
<半导体芯片的制造>
使用层压机DR8500III(商品名：日东精机株式会社公司制造)，在带切割线的硅晶片(直径8英寸)表面贴合上述得到的掩模一体型表面保护膜3。贴合时的温度为24℃，贴合速度为7mm/sec，贴合压力为0.35MPa。
之后，使用DGP8760(商品名：株式会社迪思科公司制造)，将与贴合有上述掩模一体型表面保护膜的面相反的面(晶片的背面)磨削至晶片的厚度为50μm。使用RAD-2700F(商品名：Lintec株式会社公司制造)，将磨削后的晶片在晶片背面侧贴合切晶带，进行晶片装配。之后，将胶带粘贴至浇注膜a，仅剥离基材膜3a(浇注膜a)，从而在晶片上仅残留掩模材料层3b。
接着，利用CO2激光去除切割线上的掩模材料，使切割线开口。
之后，使用SF6气体作为等离子体产生用气体，调整条件以能够以15μm/分钟的蚀刻速度切割硅晶片，从掩模材料层侧进行等离子体照射。通过该等离子体切割，将晶片切断而分割成各个芯片。接着，使用O2气体作为等离子体产生用气体，调整条件以能够以1.5μm/分钟的蚀刻速度去除掩模材料，通过10分钟的灰化将掩模材料去除。之后，从切晶带侧照射紫外线(照射量200mJ/cm2)，使切晶带的粘合力降低，拾取芯片。
[实施例5]掩模一体型表面保护膜的制作、半导体芯片的制造
<掩模一体型表面保护膜的制作>
相对于氨基甲酸酯丙烯酸酯系低聚物(商品名：CN973、Arkema公司制造)100质量份，混配丙烯酸异冰片酯60质量份、丙烯酸苯基羟丙酯40质量份、光聚合引发剂(商品名：Irgacure 184、Ciba Geigy公司制造)4.0质量份，得到光固化性树脂组合物。
将所得到的光固化性树脂组合物以厚度达到100μm的方式涂布至50μm厚的PET膜(商品名：Lumiror、东丽公司制造)上，形成光固化性树脂层。之后，在光固化性树脂层上进一步层积相同的PET膜，之后，利用高压汞灯以光量300mJ/cm2的条件照射紫外线，由此使其膜化。之后，将两面的PET膜剥离，从而得到厚度100μm的浇注膜b(基材膜3a)。
混合丙烯酸20mol％、丙烯酸丁酯70mol％、丙烯酸甲酯10mol％，在溶液中进行聚合，由此合成丙烯酸系共聚物(质量平均分子量：40万、羟值：0mgKOH/g、酸值：48.8mgKOH/g、Tg：-23℃)。
在该丙烯酸系共聚物的溶液中，相对于该共聚物100质量份，混配作为固化剂的TETRAD-X(三菱瓦斯化学株式会社制造、环氧系固化剂)2.0质量份，得到粘合剂组合物B(掩模材料)。
将所得到的粘合剂组合物B涂布至剥离衬垫上，将形成的掩模材料层3b贴合至上述浇注膜b(基材膜3a、厚度100μm)的膜，得到厚度110μm的掩模一体型表面保护膜3。
<半导体芯片的制造>
使用层压机DR8500III(商品名：日东精机株式会社公司制造)，在带切割线的硅晶片(直径8英寸)表面贴合上述得到的掩模一体型表面保护膜3。贴合时的温度为24℃，贴合速度为7mm/sec，贴合压力为0.35MPa。
之后，使用DGP8760(商品名：株式会社迪思科公司制造)，将与贴合有上述掩模一体型表面保护膜的面相反的面(晶片的背面)磨削至晶片的厚度为50μm。使用RAD-2700F(商品名：Lintec株式会社公司制造)，将磨削后的晶片在晶片背面侧贴合切晶带，进行晶片装配。之后，将胶带粘贴至浇注膜a，仅剥离基材膜3a(浇注膜b)，从而在晶片上仅残留掩模材料层3b。
之后，在与实施例4同样的条件下，同样地使切割线开口，进行等离子体切割、灰化，拾取芯片。
[实施例6]掩模一体型表面保护膜的制作、半导体芯片的制造
利用挤出法，以厚度达到145μm的方式，将乙烯-丙烯酸丁酯共聚物(EBA)树脂(商品名：LOTORYL 30BA02、Arkema株式会社制造、乙烯含量：70重量％)层积到厚度50μm厚的聚对苯二甲酸乙二醇酯(PET)膜(商品名：G2C、Dupont Teijin Films株式会社制造)上，得到总厚195μm的基材膜3a。PET膜为高弹性模量层，EBA树脂层为低弹性模量层。
混合丙烯酸20mol％、丙烯酸丁酯70mol％、丙烯酸甲酯10mol％，在溶液中进行聚合，由此合成丙烯酸系共聚物(质量平均分子量：40万、羟值：0mgKOH/g、酸值：48.8mgKOH/g、Tg：-23℃)。
在该丙烯酸系共聚物的溶液中，相对于该共聚物100质量份混配作为固化剂的TETRAD-X(三菱瓦斯化学株式会社制造、环氧系固化剂)2.0质量份，得到粘合剂组合物B(掩模材料)。
以干燥后的厚度为5μm厚的方式将所得到的粘合剂组合物B涂布至剥离衬垫上，将所形成的掩模材料层3b贴合在上述基材膜3a的EBA树脂层侧，得到厚度200μm的掩模一体型表面保护膜3。
<半导体芯片的制造>
使用层压机DR8500III(商品名：日东精机株式会社公司制造)，在带切割线的硅晶片(直径8英寸)表面贴合上述得到的掩模一体型表面保护膜3。贴合时的温度为24℃，贴合速度为7mm/sec，贴合压力为0.35MPa。
之后，使用DGP8760(商品名：株式会社迪思科公司制造)，将与贴合有上述掩模一体型表面保护膜的面相反的面(晶片的背面)磨削至晶片的厚度为50μm。使用RAD-2700F(商品名：Lintec株式会社公司制造)，将磨削后的晶片在晶片背面侧贴合切晶带，进行晶片装配。之后，将胶带粘贴至基材膜的PET膜上，仅剥离基材膜3a(PET+EBA)，在晶片上仅残留掩模材料层3b。
接着，利用CO2激光去除切割线上的掩模材料，使切割线开口。
之后，使用SF6气体作为等离子体产生用气体，调整条件以能够以15μm/分钟的蚀刻速度切割硅晶片，从掩模材料层侧进行等离子体照射。通过该等离子体切割，将晶片切断而分割成各个芯片。接着，使用O2气体作为等离子体产生用气体，调整条件以能够以1.5μm/分钟的蚀刻速度去除掩模材料，通过10分钟的灰化将掩模材料去除。之后，从切晶带侧照射紫外线(照射量200mJ/cm2)，使切晶带的粘合力降低，拾取芯片。
[比较例1]具有厚度80μm的掩模材料层的掩模一体型表面保护膜的制作、半导体芯片的制造
<掩模一体型表面保护膜的制作>
在实施例1中，使各自的厚度为聚苯乙烯树脂：EBA树脂＝80μm：80μm、膜总厚为160μm，除此以外与实施例1同样地得到层积有聚苯乙烯树脂层(基材膜)和EBA树脂层(掩模材料层)的掩模一体型表面保护膜。
<半导体芯片的制造>
使用层压机DR8500III(商品名：日东精机株式会社公司制造)，在带切割线的硅晶片(直径8英寸)表面贴合上述得到的掩模一体型表面保护膜。贴合时的温度为80℃，贴合速度为7mm/sec，贴合压力为0.35MPa。
之后，使用DGP8760(商品名：株式会社迪思科公司制造)，将与贴合有上述掩模一体型表面保护膜的面相反的面(晶片的背面)磨削至晶片的厚度为50μm。使用RAD-2700F(商品名：Lintec株式会社公司制造)，将磨削后的晶片在晶片背面侧贴合切晶带，进行晶片装配。之后，将胶带粘贴至聚苯乙烯树脂层，仅剥离基材膜(聚苯乙烯树脂层)，从而在晶片上仅残留掩模材料层(EBA层)。
接着，利用CO2激光去除切割线上的掩模材料，使切割线开口。
之后，使用SF6气体作为等离子体产生用气体，调整条件以能够以15μm/分钟的蚀刻速度切割硅晶片，从掩模材料层侧进行等离子体照射。通过该等离子体切割，将晶片切断而分割成各个芯片。接着，在与实施例1同样的条件下进行30分钟的灰化，将掩模材料去除。之后，从切晶带侧照射紫外线(照射量200mJ/cm2)，使切晶带的粘合力降低，拾取芯片。
[比较例2]具有厚度70μm的掩模材料层的掩模一体型表面保护膜的制作、半导体芯片的制造
<掩模一体型表面保护膜的制作>
在实施例4中，将掩模材料层的厚度由10μm变更为70μm，除此以外与实施例4同样地得到层积有浇注膜a(基材膜、厚度100μm)和由粘合剂组合物B构成的掩模材料层(厚度70μm)的掩模一体型表面保护膜。
<半导体芯片的制造>
使用层压机DR8500III(商品名：日东精机株式会社公司制造)，在带切割线的硅晶片(直径8英寸)表面贴合上述得到的掩模一体型表面保护膜。贴合时的温度为24℃，贴合速度为7mm/sec，贴合压力为0.35MPa。
之后，使用DGP8760(商品名：株式会社迪思科公司制造)，将与贴合有上述掩模一体型表面保护膜的面相反的面(晶片的背面)磨削至晶片的厚度为50μm。使用RAD-2700F(商品名：Lintec株式会社公司制造)，将磨削后的晶片在晶片背面侧贴合切晶带，进行晶片装配。之后，将胶带粘贴至浇注膜a，仅剥离基材膜3a(浇注膜a)，从而在晶片上仅残留掩模材料层3b。
接着，利用CO2激光去除切割线上的掩模材料，使切割线开口。
之后，使用SF6气体作为等离子体产生用气体，调整条件以能够以15μm/分钟的蚀刻速度切割硅晶片，从掩模材料层侧进行等离子体照射。通过该等离子体切割，将晶片切断而分割成各个芯片。接着，在与实施例4同样的条件下进行30分钟的灰化，将掩模材料去除。之后，从切晶带侧照射紫外线(照射量200mJ/cm2)，使切晶带的粘合力降低，拾取芯片。
[比较例3]利用光刻工艺的掩模形成、表面保护带的制作、半导体芯片的制造
<带掩模材料的晶片的制作>
利用激光制作芯片尺寸为10mm×10mm、切割线宽为70μm的8英寸带切割线的硅晶片。将正型感光性材料涂布至所制作的晶片上，形成厚度10μm的抗蚀剂掩模材料。使用光掩模，仅对切割线上照射紫外线，利用碱性的显影液去除切割线上的抗蚀剂掩模材料，制作出带掩模材料的晶片。
<紫外线固化型表面保护带的制作>
混合甲基丙烯酸20mol％、丙烯酸-2-乙基己酯30mol％、丙烯酸-2-羟乙酯10mol％、丙烯酸甲酯40mol％，在溶液中进行聚合，由此得到质量平均分子量为60万的聚合物溶液。
在该聚合物溶液中，相对于该聚合物100质量份，混配作为紫外线反应性树脂的6官能的氨基甲酸酯丙烯酸酯低聚物(新中村化学工业株式会社制造)100质量份和3官能的氨基甲酸酯丙烯酸酯低聚物(新中村化学工业株式会社制造)50质量份、作为固化剂的CORONETL(日本聚氨酯工业株式会社制造、异氰酸酯系固化剂)4.0质量份、作为光聚合引发剂的Irgacure 184(BASF公司制造)10质量份，得到粘合剂组合物。
将所得到的粘合剂组合物涂布至透明的剥离衬垫上，使粘合剂层的厚度为30μm。将所形成的粘合剂层贴合于厚度100μm的LDPE(低密度聚乙烯)膜的电晕处理面，得到厚度130μm的紫外线固化型表面保护带。
<半导体芯片的制造>
使用层压机DR8500III(商品名：日东精机株式会社公司制造)，在上述制作的带掩模材料的晶片贴合上述紫外线固化型表面保护带。
之后，使用DGP8760(商品名：株式会社迪思科公司制造)，将与贴合有上述紫外线固化型表面保护带的面相反的面(晶片的背面)磨削直至晶片的厚度为50μm。使用RAD-2700F(商品名：Lintec株式会社公司制造)，将磨削后的晶片在晶片背面侧贴合切晶带，进行晶片装配。此外，利用高压汞灯从紫外线固化型表面保护带面侧照射500mJ/cm2的紫外线，之后进行紫外线固化型表面保护带的剥离。
之后，在与实施例4相同的条件下进行等离子体蚀刻，进行晶片的芯片化和掩模材料的去除。进而，在与实施例4相同的条件下进行芯片的拾取。
[试验例1]基材膜(表面保护带)的剥离性评价
在上述各实施例和比较例的<半导体芯片的制造>中，根据下述基准评价使用RAD-2700F(商品名：Lintec株式会社公司制造)的基材膜(表面保护带)从晶片的剥离性。
-基材膜(表面保护带)的剥离性的评价基准-
○：能够仅剥离基材膜(表面保护带)，仅使掩模材料层残留于晶片上。
×：无法剥离。或者连同掩模材料层一起被剥离。
[试验例2]利用等离子体的掩模材料层的去除性评价
在上述各实施例和比较例中，通过激光显微镜确认了利用O2等离子体进行灰化时有无掩模材料层的残留。
-掩模材料层的去除性评价-
○：无掩模材料层的残留。
×：有掩模材料层的残留。
[试验例3]切割线上的残胶的评价
在上述各实施例和比较例的<半导体芯片的制造>中，用显微镜观察基材膜(表面保护带)剥离后的晶片表面，检查切割线上有无残胶。
-切割线上的残胶的评价基准-
○：无残胶。
×：有残胶。
将试验例1～3的结果示于下表。
需要说明的是，表中的“-”表示无法评价。
【表1】
表1
如上述表1所示，实施例1～5能够剥离基材膜(表面保护带)，仅使掩模材料层残留于晶片上。在之后的利用SF6的蚀刻中，掩模材料层基本上未被削去，在下一工序的利用O2的蚀刻中，能够将掩模材料层全部去除。另外，由于划线面也无残胶，因而能够在芯片不产生毛刺等的情况下整齐地进行芯片化。
另一方面，比较例1和2虽然能够仅使掩模材料层残留于晶片上，但与通常的条件相比即便照射3倍以上的O2等离子体，结果也是掩模材料层残留于晶片上。该程度以上的O2等离子体照射对切晶带产生影响、对拾取性产生影响的可能性高。
在比较例3中，抗蚀剂与紫外线固化型的粘合剂因紫外线而发生反应，从而在将表面保护带剥离时掩模材料层也全部剥离。因此，之后的等离子体蚀刻工序中的评价本身无法进行。
结合其实施方式对本发明进行了说明，但本申请人认为，只要没有特别指定，则本发明在说明的任何细节均不被限定，应当在不违反所附权利要求书所示的发明精神和范围的情况下进行宽泛的解释。
本申请要求基于2015年11月9日在日本进行专利提交的日本特愿2015-219735的优先权，将其参照于此并将其内容作为本说明书记载内容的一部分引入。
符号说明
1 半导体晶片
2 图案面
3 掩模一体型表面保护膜
3a 基材膜
3b 掩模材料层
4 晶片固定带
7 芯片
S 表面
B 背面
M1 晶片磨削装置
M2 销
M3 弹性夹头
F 环形框
L CO2激光
P1 SF6气体的等离子体
P2 O2气体的等离子体

Claims (14)

1.一种掩模一体型表面保护膜，其为具有基材膜和设置于该基材膜上的掩模材料层的掩模一体型表面保护膜，其特征在于，所述掩模材料层为乙烯-乙酸乙烯酯共聚物树脂、乙烯-丙烯酸甲酯共聚物树脂或乙烯-丙烯酸丁酯共聚物树脂，所述掩模材料层的厚度为50μm以下。
2.如权利要求1所述的掩模一体型表面保护膜，其特征在于，所述基材膜为聚苯乙烯树脂。
3.如权利要求1所述的掩模一体型表面保护膜，其特征在于，所述基材膜为单层的固化丙烯酸类树脂膜，所述掩模材料层的厚度为10μm以下。
4.如权利要求1所述的掩模一体型表面保护膜，其特征在于，所述基材膜为多层，该基材膜中位于距离所述掩模材料层最远的层为高弹性模量层，与所述掩模材料层最近的层为低弹性模量层，所述掩模材料层的厚度为10μm以下。
5.如权利要求4所述的掩模一体型表面保护膜，其特征在于，所述低弹性模量层为乙烯-乙酸乙烯酯共聚物树脂、乙烯-丙烯酸甲酯共聚物树脂或乙烯-丙烯酸丁酯共聚物树脂。
6.如权利要求1～5中任一项所述的掩模一体型表面保护膜，其特征在于，所述乙烯-乙酸乙烯酯共聚物树脂、乙烯-丙烯酸甲酯共聚物树脂或乙烯-丙烯酸丁酯共聚物树脂的乙烯含量为50重量％～80重量％。
7.如权利要求1～6中任一项所述的掩模一体型表面保护膜，其特征在于，所述掩模一体型表面保护膜为等离子体切割用。
8.一种掩模一体型表面保护膜，其为在包括下述工序(a)～(d)的半导体芯片的制造中使用的掩模一体型表面保护膜，其特征在于，该掩模一体型表面保护膜具有基材膜和设置于该基材膜上的掩模材料层，该掩模材料层的厚度为50μm以下，
(a)在将掩模一体型表面保护膜贴合于半导体晶片的图案面侧的状态下，对该半导体晶片的背面进行磨削，将晶片固定带贴合于磨削后的半导体晶片的背面，利用环形框进行支持固定的工序；
(b)从所述掩模一体型表面保护膜将所述基材膜剥离而使掩模材料层露出于表面，之后利用激光将该掩模材料层中与半导体晶片的切割道相当的部分切断，使半导体晶片的切割道开口的工序，或者，利用激光将所述掩模一体型表面保护膜中与半导体晶片的切割道相当的部分切断，使半导体晶片的切割道开口，之后从该掩模一体型表面保护膜将所述基材膜剥离而使掩模材料层露出于表面的工序；
(c)通过SF6等离子体以所述切割道分割半导体晶片，从而单片化为半导体芯片的等离子体切割工序；和
(d)通过O2等离子体去除所述掩模材料层的灰化工序。
9.如权利要求8所述的掩模一体型表面保护膜，其特征在于，所述掩模材料层为乙烯-乙酸乙烯酯共聚物树脂、乙烯-丙烯酸甲酯共聚物树脂或乙烯-丙烯酸丁酯共聚物树脂。
10.如权利要求8或9所述的掩模一体型表面保护膜，其特征在于，所述基材膜为聚苯乙烯树脂，所述工序(a)的掩模一体型表面保护膜在半导体晶片的图案面侧的贴合为50℃～100℃下的加热贴合。
11.如权利要求8或9所述的掩模一体型表面保护膜，其特征在于，所述基材膜为单层的固化丙烯酸类树脂膜，所述掩模材料层的厚度为10μm以下。
12.如权利要求8或9所述的掩模一体型表面保护膜，其特征在于，所述基材膜为多层，该基材膜中位于距离所述掩模材料层最远的层为高弹性模量层，与所述掩模材料层最近的层为低弹性模量层，所述掩模材料层的厚度为10μm以下。
13.如权利要求12所述的掩模一体型表面保护膜，其特征在于，所述低弹性模量层为乙烯-乙酸乙烯酯共聚物树脂、乙烯-丙烯酸甲酯共聚物树脂或乙烯-丙烯酸丁酯共聚物树脂。
14.如权利要求9或权利要求13所述的掩模一体型表面保护膜，其特征在于，所述乙烯-乙酸乙烯酯共聚物树脂、乙烯-丙烯酸甲酯共聚物树脂或乙烯-丙烯酸丁酯共聚物树脂的乙烯含量为50重量％～80重量％。
CN201680024338.8A 2015-11-09 2016-11-07 掩模一体型表面保护膜 Active CN107533964B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015219735 2015-11-09
JP2015-219735 2015-11-09
PCT/JP2016/082984 WO2017082211A1 (ja) 2015-11-09 2016-11-07 マスク一体型表面保護フィルム

Publications (2)

Publication Number Publication Date
CN107533964A true CN107533964A (zh) 2018-01-02
CN107533964B CN107533964B (zh) 2021-06-15

Family

ID=58695368

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680024338.8A Active CN107533964B (zh) 2015-11-09 2016-11-07 掩模一体型表面保护膜

Country Status (7)

Country Link
US (1) US10916439B2 (zh)
EP (1) EP3376527A4 (zh)
JP (1) JP6845135B2 (zh)
KR (1) KR102149775B1 (zh)
CN (1) CN107533964B (zh)
TW (1) TWI664078B (zh)
WO (1) WO2017082211A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6469854B2 (ja) * 2015-11-09 2019-02-13 古河電気工業株式会社 半導体チップの製造方法及びこれに用いるマスク一体型表面保護テープ
JP6765949B2 (ja) * 2016-12-12 2020-10-07 株式会社ディスコ ウェーハの加工方法
JP6524558B2 (ja) * 2016-12-15 2019-06-05 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP6582013B2 (ja) * 2017-03-31 2019-09-25 古河電気工業株式会社 剥離ライナー付マスク一体型表面保護テープ
JP6667489B2 (ja) * 2017-11-09 2020-03-18 古河電気工業株式会社 半導体チップの製造方法
TWI770371B (zh) * 2018-03-23 2022-07-11 日商琳得科股份有限公司 晶粒接合薄膜、切割晶粒接合片及半導體晶片的製造方法
US11929284B2 (en) * 2018-11-15 2024-03-12 Tokyo Ohka Kogyo Co., Ltd. Protective film forming agent for plasma dicing and method for manufacturing semiconductor chip
US11784092B2 (en) * 2020-02-27 2023-10-10 Micron Technology, Inc. Disposing protective cover film and underfill layer over singulated integrated circuit dice for protection during integrated circuit processing
KR20230045661A (ko) 2021-09-27 2023-04-05 삼성전자주식회사 반도체 패키지의 제조 방법

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223511A (ja) * 1999-01-29 2000-08-11 Mitsumi Electric Co Ltd 印刷用マスク
JP2009033155A (ja) * 2006-12-05 2009-02-12 Furukawa Electric Co Ltd:The 半導体ウェハの処理方法
CN101495588A (zh) * 2006-08-08 2009-07-29 纳幕尔杜邦公司 粘合剂组合物
CN101542714A (zh) * 2007-02-08 2009-09-23 松下电器产业株式会社 半导体芯片制造方法
WO2012017568A1 (ja) * 2010-08-05 2012-02-09 古河電気工業株式会社 粘着フィルム及び半導体ウエハ加工用テープ
CN202742785U (zh) * 2012-05-17 2013-02-20 江苏申凯包装有限公司 一种易揭杯盖膜
CN203833944U (zh) * 2014-03-08 2014-09-17 郑州威瑞生物技术有限公司 一种一次性生物反应器
CN104185896A (zh) * 2012-03-19 2014-12-03 古河电气工业株式会社 半导体晶片表面保护用胶带
US20150136202A1 (en) * 2012-04-26 2015-05-21 Wits Engineering S.R.L. Hybrid solar generator
CN105008481A (zh) * 2013-03-11 2015-10-28 琳得科株式会社 粘合片以及经加工的设备相关部件的制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4333649B2 (ja) 2005-07-11 2009-09-16 パナソニック株式会社 半導体チップの製造方法
WO2007105611A1 (ja) * 2006-03-15 2007-09-20 Shin-Etsu Polymer Co., Ltd. 保持治具、半導体ウエハの研削方法、半導体ウエハの保護構造及びこれを用いた半導体ウエハの研削方法、並びに半導体チップの製造方法
JP4544231B2 (ja) * 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP2009141024A (ja) * 2007-12-04 2009-06-25 Furukawa Electric Co Ltd:The 粘着テープ
US8912077B2 (en) * 2011-06-15 2014-12-16 Applied Materials, Inc. Hybrid laser and plasma etch wafer dicing using substrate carrier
US9126285B2 (en) * 2011-06-15 2015-09-08 Applied Materials, Inc. Laser and plasma etch wafer dicing using physically-removable mask
JP6205354B2 (ja) * 2011-07-06 2017-09-27 ギリアード サイエンシーズ， インコーポレイテッド Ｈｉｖの処置のための化合物
JP5294358B2 (ja) * 2012-01-06 2013-09-18 古河電気工業株式会社 ウエハ加工用テープ及びこれを使用した半導体装置の製造方法
JP6083529B2 (ja) * 2013-09-02 2017-02-22 パナソニックＩｐマネジメント株式会社 プラズマ処理装置及びプラズマ処理方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223511A (ja) * 1999-01-29 2000-08-11 Mitsumi Electric Co Ltd 印刷用マスク
CN101495588A (zh) * 2006-08-08 2009-07-29 纳幕尔杜邦公司 粘合剂组合物
JP2009033155A (ja) * 2006-12-05 2009-02-12 Furukawa Electric Co Ltd:The 半導体ウェハの処理方法
CN101542714A (zh) * 2007-02-08 2009-09-23 松下电器产业株式会社 半导体芯片制造方法
WO2012017568A1 (ja) * 2010-08-05 2012-02-09 古河電気工業株式会社 粘着フィルム及び半導体ウエハ加工用テープ
CN104185896A (zh) * 2012-03-19 2014-12-03 古河电气工业株式会社 半导体晶片表面保护用胶带
US20150136202A1 (en) * 2012-04-26 2015-05-21 Wits Engineering S.R.L. Hybrid solar generator
CN202742785U (zh) * 2012-05-17 2013-02-20 江苏申凯包装有限公司 一种易揭杯盖膜
CN105008481A (zh) * 2013-03-11 2015-10-28 琳得科株式会社 粘合片以及经加工的设备相关部件的制造方法
CN203833944U (zh) * 2014-03-08 2014-09-17 郑州威瑞生物技术有限公司 一种一次性生物反应器

Also Published As

Publication number Publication date
TW201728457A (zh) 2017-08-16
KR20180020951A (ko) 2018-02-28
CN107533964B (zh) 2021-06-15
JP6845135B2 (ja) 2021-03-17
US10916439B2 (en) 2021-02-09
TWI664078B (zh) 2019-07-01
KR102149775B1 (ko) 2020-08-31
EP3376527A1 (en) 2018-09-19
JPWO2017082211A1 (ja) 2018-08-30
EP3376527A4 (en) 2019-05-08
WO2017082211A1 (ja) 2017-05-18
US20180158691A1 (en) 2018-06-07

Similar Documents

Publication Publication Date Title
CN107533964A (zh) 掩模一体型表面保护膜
KR102070031B1 (ko) 반도체 웨이퍼의 처리 방법, 반도체 칩 및 표면 보호 테이프
CN107210207A (zh) 半导体芯片的制造方法和用于该制造方法的掩模一体型表面保护带
CN107431004A (zh) 掩模一体型表面保护带
US11171032B2 (en) Semiconductor chip production method and surface protection tape
TWI684212B (zh) 半導體晶片之製造方法
CN103797567A (zh) 具有保护膜形成层的切割膜片和芯片的制造方法
JP2016171263A (ja) 半導体ウェハの処理方法、半導体チップおよび半導体ウェハ処理用表面保護テープ。
CN108713240A (zh) 掩模一体型表面保护带
CN106104767B (zh) 半导体晶片加工用胶带和半导体晶片的加工方法
CN110073469A (zh) 半导体芯片的制造方法
CN109716502A (zh) 掩模一体型表面保护带

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant