CN107533859A - 源极线布局与磁隧道结（mtj）存储器位单元中的存取晶体管接触布置的解耦以促进减小的接触电阻 - Google Patents

源极线布局与磁隧道结（mtj）存储器位单元中的存取晶体管接触布置的解耦以促进减小的接触电阻 Download PDF

Info

Publication number
CN107533859A
CN107533859A CN201680024281.1A CN201680024281A CN107533859A CN 107533859 A CN107533859 A CN 107533859A CN 201680024281 A CN201680024281 A CN 201680024281A CN 107533859 A CN107533859 A CN 107533859A
Authority
CN
China
Prior art keywords
source
contact
node
drain
mtj
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680024281.1A
Other languages
English (en)
Other versions
CN107533859B (zh
Inventor
朱小春
鲁宇
朴禅度
康相赫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN107533859A publication Critical patent/CN107533859A/zh
Application granted granted Critical
Publication of CN107533859B publication Critical patent/CN107533859B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

公开了磁隧道结(MTJ)存储器位单元，其将源极线布局与存取晶体管节点尺寸解耦，以促进减小的接触电阻。在一个示例中，提供了MTJ存储器位单元(500B)，其包括源极板(508)，该源极板设置在用于存取晶体管(512)的源极节点(S)的源极接触件(502)上方并与该源极接触件接触。源极线(516)设置在源极板上方并与源极板接触以将源极线电连接到源极节点。源极板允许将源极线提供于比存取晶体管的源极接触件和漏极接触件更高的金属层级中，使得源极线不与源极接触件物理接触(即，解耦)。这允许源极线和漏极列之间的间距从源极节点和漏极节点的宽度被释放而不必增加接触电阻。

Description

源极线布局与磁隧道结（MTJ）存储器位单元中的存取晶体管 接触布置的解耦以促进减小的接触电阻
相关申请的交叉引用
本申请要求于2015年4月27日提交的题为“MAGNETIC TUNNEL JUNCTION(MTJ)MEMORY BIT CELLS EMPLOYING AN ELONGATED ACTIVE LAYER CONTACT PAD(S)FORREDUCED CONTACT RESISTANCE”的美国临时专利申请序列号62/153,467的优先权，其全部内容通过引用并入本文。
本申请还要求于2015年9月22日提交的题为“DECOUPLING OF SOURCE LINELAYOUT FROM ACCESS TRANSISTOR CONTACT PLACEMENT IN A MAGNETIC TUNNEL JUNCTION(MTJ) MEMORY BIT CELL TO FACILITATE REDUCED CONTACT RESISTANCE”的美国专利申请序列号14/860,931的优先权，其全部内容通过引用并入本文。
技术领域
本公开的技术一般涉及磁隧道结(MTJ)，更具体地涉及磁随机存取存储器(MRAM)位单元中被采用来提供MRAM的MTJ。
背景技术
在电子设备中的集成电路(IC)中使用半导体存储器件以提供数据存储。半导体存储器件的一个示例是磁随机存取存储器(MRAM)。 MRAM是在其中通过将磁隧道结(MTJ)编程为MRAM位单元的一部分来存储数据的非易失性存储器。MRAM的一个优点是：即使关闭电源，MRAM位单元中的MTJ也可以保持所存储的信息。这是因为数据不是作为电荷或电流而是作为小的磁元件而被存储在MTJ中。
在这方面，MTJ包括设置在固定或钉扎铁磁层(“钉扎层”)上方的自由铁磁层(“自由层”)。自由层和钉扎层由具有平面内磁各向异性以形成平面内MTJ的或者具有垂直磁各向异性(即，磁化方向垂直于层平面)以形成垂直的MTJ(pMTJ)的铁磁材料形成。自由层和钉扎层被由薄的非磁电介质层形成的隧道结或势垒隔开。可以改变自由层的磁取向，但钉扎层的磁取向保持固定或“钉扎”。数据可以根据自由层和钉扎层之间的磁取向而被存储在MTJ中。当自由层和钉扎层的磁取向彼此反向平行(AP)时，存在第一存储器状态(例如，逻辑“1”)。当自由层和钉扎层的磁取向彼此平行(P)时，存在第二存储器状态。可以通过感测当电流流过MTJ时的电阻来感测自由层和钉扎层的磁取向以读取存储在MTJ中的数据。也可以通过施加磁场以将自由层的磁取向相对于钉扎层改变为P或AP磁取向，从而将数据写入并存储在MTJ中。
MTJ器件的最新发展涉及自旋转移矩(STT)-MRAM器件。在 STT-MRAM器件中，电子的自旋极化，而不是局部磁场，被用于对存储在MTJ中的状态(即，“0”或“1”)进行编程。在这方面，图1 图示出了STT-MTJ 100。STT-MTJ 100被提供为MTJ存储器位单元 102的一部分以存储非易失性数据。提供金属氧化物半导体(MOS) (通常为n型MOS，即NMOS)存取晶体管104以控制对STT-MTJ 100 的读取和写入。存取晶体管104的漏极节点(D)耦合到STT-MTJ 100的底部电极106，底部电极106耦合到钉扎层108。字线(WL)耦合到存取晶体管104的栅极节点(G)。存取晶体管104的源极节点(S) 通过源极线(SL)耦合到电压源(VS)。电压源(VS)在源极线(SL) 上提供电压(VSL)。位线(BL)耦合到STT-MTJ 100的顶部电极110，顶部电极110耦合到自由层112。钉扎层108和自由层112由隧道势垒114隔开。
继续参考图1，当向STT-MTJ 100写入数据时，通过激活字线 (WL)来激活存取晶体管104的栅极节点(G)。在位线(BL)上的电压(VBL)与源极线(SL)上的电压(VSL)之间施加电压差。结果，在存取晶体管104的漏极节点(D)和源极节点(S)之间生成写入电流(I)。如果图1中的STT-MTJ 100的磁取向从AP改变为P，则生成从顶部电极110流到底部电极106的写入电流(IAP-P)。这在自由层 112处引起自旋转移矩(STT)，以将自由层112的磁取向相对于固定层108改变为P。如果将磁取向从P改变为AP，则产生从底部电极 106流到顶部电极110的电流(IP-AP)，其在自由层112处引起STT，以将自由层112的磁取向相对于固定层108改变为AP。
继续参考图1，作为示例，在MTJ存储器位单元102的位线(BL) 和源极线(SL)之间生成的所需的写入电流(I)可以是五十(50) 到一百(100)微安(μA)。由于制造过程允许节点在尺寸上进一步缩小以减小针对给定芯片或封装尺寸的面积，所以金属互连电阻由于可用于芯片中的金属互连的横截面积的减小而增加。因此，例如，如果在给定芯片或封装中，随着节点尺寸缩小，图1中的MTJ存储器位单元102的尺寸被维持，则在STT-MTJ 100上生成的写入电流(I) 的量将由于对于给定电压源(VS)电平的位线(BL)和源极线(SL) 中的电阻增加而下降(即，写入电流(I)＝(VSL-VBL)/电阻)。因此，写入电流(I)裕量减小，这可导致MTJ存储器位单元102的写入性能降低以及产出损失。为了解决由于节点尺寸缩小而在MTJ存储器位单元102中的增加的电阻的问题，可以增加由电压源(VS)供应的电压(VSL)，来将写入电流(I)维持到在MTJ存储器位单元102中执行写入操作所必要的所需电流电平。然而，增加电压源(VS)的电压(VSL)增加了功耗，这可能是不期望的。此外，在许多芯片设计中，不可能增加电压源(VS)的电压(VSL)，因为电压源(VS)根据一般的半导体技术缩放而减小，以便例如维持栅极电介质完整性并减小芯片的总体功耗。
发明内容
本公开的各方面涉及源极线布局与磁隧道结(MTJ)存储器位单元中的存取晶体管接触布置的解耦，以促进减小的接触电阻。还公开了相关的方法和系统。随着用于MTJ存储器位单元的特征尺寸缩小， MTJ存储器位单元中的存取晶体管的宽度缩小。因此，在用于存取晶体管的源极接触件和漏极接触件之间的距离也被减小，因为通常希望将源极接触件和漏极接触件分别居中在存取晶体管的有源区域，以使接触电阻和接触电阻变化最小化。然而，由于制造工艺的限制，分别与源极接触件和漏极接触件接触以提供源极线和漏极列的金属线之间的间距可能不能被减小。因此，为了避免在MTJ存储器位单元布局中使形成源极线并且包括在漏极列中的金属线与存取晶体管的源极接触件和漏极接触件的接触偏斜，本文所公开的各方面包括MTJ 存储器位单元，其包括源极板，所述源极板被设置在源极接触件上方并与源极接触件接触。源极线被设置在源极板上方并与源极板电接触以将源极线电连接到源极节点。源极板允许将源极线提供在比MTJ 存储器位单元中的存取晶体管的源极接触件和漏极接触件更高的金属层级中，使得源极线不与源极接触件的布局物理接触或与源极接触件的布局解耦。这允许源极线和漏极列之间的间距不必随着存取晶体管的减小而相应地减小，那样的减小否则会导致偏斜的接触和接触电阻的增加。此外，作为一个非限制性示例，源极接触件和漏极接触件的尺寸可以是长形的，以进一步减小接触电阻，从而作为结果，避免降低的写入性能和增加的产出损失。
在这方面，在一个示例性方面中，提供了一种在集成电路(IC) 中的MTJ存储器位单元。MTJ存储器位单元包括有源半导体层，所述有源半导体层包括存取晶体管，所述存取晶体管包括源极节点、漏极节点和栅极节点。MTJ存储器位单元还包括漏极接触件，该漏极接触件被设置在所述漏极节点上方并与所述漏极节点接触。MTJ存储器位单元还包括源极接触件，该源极接触件被设置在所述源极节点上方并与所述源极节点接触。MTJ存储器位单元还包括漏极列，所述漏极列包括被设置在所述漏极接触件上方并与所述漏极接触件接触的漏极板。MTJ存储器位单元还包括与所述漏极列电接触地被设置在有源半导体层上方的MTJ。MTJ存储器位单元还包括被设置在所述源极接触件上方并与所述源极接触件接触的源极板。MTJ存储器位单元还包括源极线，所述源极线被设置在所述源极板上方并与所述源极板电接触以将所述源极线电连接到所述源极节点。
在另一示例性方面中，提供了一种在IC中的MTJ存储器位单元。 MTJ存储器位单元包括用于在有源半导体层中提供存取晶体管的装置，所述用于提供存取晶体管的装置包括源极节点、漏极节点和栅极节点。MTJ存储器位单元还包括被设置在所述漏极节点上方的用于接触所述漏极节点的装置。MTJ存储器位单元还包括被设置在源极节点上方的用于接触所述源极节点的装置。MTJ存储器位单元还包括被布置在用于接触所述漏极节点的装置上方的、用于接触所述用于接触漏极节点的装置的装置。MTJ存储器位单元还包括与漏极列电接触地被设置在有源半导体层上方的MTJ。MTJ存储器位单元还包括被设置在用于接触源极节点的装置上方的、用于接触所述用于接触源极节点的装置的装置。MTJ存储器位单元还包括用于提供源极线的装置，所述用于提供源极线的装置被设置在所述用于接触所述用于接触源极节点的装置的装置上方，所述用于提供源极线的装置与所述用于接触所述用于接触源极节点的装置的装置电接触，以将所述用于提供源极线的装置电连接到所述源极节点。
在另一示例性方面中，提供了一种在IC中制造MTJ存储器位单元的方法。该方法包括提供衬底。所述方法还包括在所述衬底上设置有源半导体层，所述有源半导体层包括存取晶体管，所述存取晶体管包括源极节点、漏极节点和栅极节点。该方法还包括将漏极接触件设置在所述漏极节点上方并与所述漏极节点接触。该方法还包括将源极接触件设置在所述源极节点上方并与所述源极节点接触。该方法还包括设置漏极列，该漏极列包括在所述漏极接触件上方并与所述漏极接触件接触的漏极板。该方法还包括设置源极板，所述源极板被设置在所述源极接触件上方并与所述源极接触件接触。该方法还包括将源极线设置在所述源极板上方并与所述源极板电接触以将所述源极线电连接到所述源极节点。该方法还包括将MTJ与所述漏极列电接触地设置在所述有源半导体层上方。
附图说明
图1是可以在集成电路(IC)中的MRAM阵列中提供的示例性磁随机存取存储器(MRAM)位单元的示意图；
图2是采用两晶体管(2T)、一(1)磁隧道结(MTJ)(2T-1MTJ) 位单元用于存储器存储的示例性存储器位单元列的电路图；
图3A是用于2T-1MTJ存储器位单元的示例性部分MTJ存储器位单元布局的顶视图，其包括源极线，所述源极线由设置在存取晶体管的源极接触件正上方的金属层中的金属线所形成并接触源极接触件以将源极线耦合到存取晶体管的源极节点；
图3B是用于图3A中的2T-1MTJ存储器位单元的最终存储器位单元布局的顶视图，其附加地包括与漏极列电接触以便电连接到存取晶体管的漏极节点的MTJ，以及与该MTJ电接触的位线；
图4是用于2T-1MTJ存储器位单元的另一部分MTJ存储器位单元布局的顶视图，具有减小的有源半导体区域，导致源极线和漏极列之间的接触，并且具有存取晶体管的源极接触件和漏极接触件，被分别偏斜从而增加接触电阻；
图5A-图5C是用于2T-1MTJ存储器位单元的备选MTJ存储器位单元布局的顶视图，其包括源极板，所述源极板设置在针对存取晶体管的源极节点的源极接触件上方并与该源极接触件接触，以将源极线布局与存取晶体管接触布置解耦，以促进减小的接触电阻；
图6是用于图5A-图5C中的2T-1MTJ存储器位单元的示例性MTJ 存储器位单元布局的特写顶视图；
图7是用于图5C中的2T-1MTJ存储器位单元的最终MTJ存储器位单元布局的侧视图；
图8是图示出用于制造MTJ存储器位单元的示例性过程的流程图，其包括源极板，所述源极板设置在针对存取晶体管的源极节点的源极接触件上方并与该源极接触件接触，以将源极线布局与存取晶体管接触布置解耦，从而促进减小的接触电阻；
图9是用于2T-1MTJ存储器位单元的备选的最终MTJ存储器位单元布局的侧视图，其包括作为过孔而被提供的源极板，该源极板被设置在针对存取晶体管的源极节点的源极接触件上方并与该源极接触件接触，以将源极线布局与存取晶体管节点尺寸解耦，从而促进减小的接触电阻；
图10A-图10C是用于1T-1MTJ存储器位单元的MTJ存储器位单元布局的顶视图，其包括源极板，所述源极板被设置在针对存取晶体管的源极节点的源极接触件上方并与该源极接触件接触，以将源极线布局与存取晶体管接触布置解耦，从而促进减小的接触电阻；和
图11是示例性的基于处理器的系统的框图，该系统可以包括存储器系统，该存储器系统采用MRAM位单元，该MRAM位单元采用根据本文所公开的任何方面的MTJ存储器位单元。
具体实施方式
现在参考附图，描述了本公开的若干示例性方面。词语“示例性”在本文中用于意指“用作示例、实例或说明”。本文中被描述为“示例性”的任何方面不一定被解释为比其他方面优选或有利。
本公开的各方面涉及将源极线布局与磁隧道结(MTJ)存储器位单元中的存取晶体管接触布置解耦，以促进减小接触电阻。还公开了相关的方法和系统。随着用于MTJ存储器位单元的特征尺寸缩小， MTJ存储器位单元中的存取晶体管的宽度也缩小。因此，针对存取晶体管的源极接触件和漏极接触件之间的距离也被减小，因为通常希望将源极接触件和漏极接触件分别居中在存取晶体管的有源区域，以使接触电阻和接触电阻变化最小化。然而，由于制造工艺的限制，分别与源极接触件和漏极接触件接触以提供源极线和漏极列的金属线之间的间距可能不能被减小。因此，为了避免在MTJ存储器位单元布局中使形成源极线并且包括在漏极列中的金属线与存取晶体管的源极接触件和漏极接触件的接触偏斜，本文所公开的各方面包括MTJ 存储器位单元，该MTJ存储器位单元包括源极板，所述源极板被设置在源极接触件上方并与源极接触件接触。源极线被设置在源极板上方并与源极板电接触以将源极线电连接到源极节点。源极板允许将源极线提供在比MTJ存储器位单元中的存取晶体管的源极接触件和漏极接触件更高的金属层级中，使得源极线不与源极接触件的布局物理接触或与之解耦。这允许源极线和漏极列之间的间距不必随着存取晶体管的减小而相应地减小，那样的减小否则会导致偏斜的接触和接触电阻的增加。此外，作为一个非限制性示例，源极接触件和漏极接触件的尺寸可以是长形的，以进一步减小接触电阻，从而作为结果，避免降低的写入性能和增加的产出损失。
在讨论在图5A开始的涉及将MTJ的源极接触件和源极线的接触进行解耦以促进减小的接触电阻的示例性MTJ存储器位单元之前，首先关于图2-图4讨论MTJ存储器位单元电路和常规布局。
在这方面，图2例如是可以在MRAM中提供的示例性MTJ存储器位单元列200的电路图。MTJ存储器位单元列200采用两晶体管 (2T)、一(1)MTJ(2T-1MTJ)存储器位单元202(1)-202(N)(“MTJ 存储器位单元202(1)-202(N)”)用于存储器存储，其中‘N’可以表示期望的任何数量的MTJ存储器位单元202。每个MTJ存储器位单元202(1)-202(N)采用相应的MTJ 204(1)-204(N)进行位存储。将每个 MTJ 204(1)-204(N)电耦合到相应的存取晶体管对206(1)-206(N)的公共漏极节点(D)和位线(BL)208之间。两个存取晶体管210()(1)、 210()(2)在每个存取晶体管对206(1)-206(N)中并联耦合在一起，以向每个相应的MTJ 204(1)-204(N)提供更多的驱动强度。源极线(SL) 212耦合到存取晶体管210(1)-210(N)的源极节点(S)。通过激活相应的字线(WL)214(1)-214(N)来激活特定存取晶体管对206(1)-206(N)的栅极节点(G)从而激活相应的MTJ 204(1)-204(N)。跨所激活的 MTJ 204(1)-204(N)而施加位线(BL)208和源极线(SL)212之间的电压差以用于读取操作和写入操作。
可以在MTJ存储器位单元布局中提供图2中的每个MTJ存储器位单元202(1)-202(N)，以在集成电路(IC)中制造MTJ存储器位单元202(1)-202(N)。在这方面，图3A和图3B图示出了可以在图2中的MTJ存储器位单元列200中的MTJ存储器位单元202(1)-202(N)中采用的常规MTJ存储器位单元布局300。在这方面，图3A图示出了针对MTJ存储器位单元202的部分MTJ存储器位单元布局300A的顶视图，其未图示出制造到MTJ存储器位单元布局300A中的MTJ 204和位线(BL)208。图3B图示出了针对MTJ存储器位单元202 的最终MTJ存储器位单元布局300B的顶视图，该MTJ存储器位单元202包括被设置在较高层中的MTJ 204和位线(BL)208。
如图3A中的部分MTJ存储器位单元布局300A所示，在有源半导体层306的有源半导体区域304中，源极接触件302(1)、302(2)被设置在存取晶体管210()(1)、210()(2)的相应源极节点(S)的正上方并与之接触。源极接触件302(1)、302(2)在所示的X方向上对准。以这种方式，宽度为WS的源极线(SL)212可以在金属1层(M1)308 中在Y方向上在源极接触件302(1)、302(2)上方延伸并与之接触，以连接到存取晶体管210()(1)、210()(2)的源极节点(S)。类似地，在有源半导体层306的有源半导体区域304中，漏极接触件310也被设置在存取晶体管210()(1)、210()(2)的共享漏极节点(D)的正上方并与之接触。提供宽度为WD的漏极板312，其在金属1层(M1)308中在Y方向上在漏极接触件310的上方延伸并与之接触。以这种方式，如图3B中的最终MTJ存储器位单元布局300B中所示，可以通过一个或多个过孔314进行到漏极板312的电连接，以提供存取晶体管 210()(1)、210()(2)的共享漏极节点(D)到MTJ存储器位单元202中的MTJ 204的电连接。
为了将MTJ存储器位单元列200中的MTJ存储器位单元202的接触电阻最小化，图3A和图3B中的MTJ存储器位单元布局300被安排为使得源极线(SL)212和漏极板312分别与源极接触件302(1)、 302(2)和漏极接触件310对准并完全重叠(例如，居中在其上)，以提供与漏极接触件310和源极接触件302(1)、302(2)的全表面区域的接触。制造工艺将规定在图3A和图3B的MTJ存储器位单元布局300 中的金属1层(M1)308中的源极线212和漏极板312之间的最小间距距离，如宽度WP所示。因此，可能期望在MTJ存储器位单元布局 300中将源极线(SL)212和漏极板312定位成尽可能接近有源半导体区域304的边缘，但是同时分别仍然完全重叠源极接触件302(1)、 302(2)和漏极接触件310，以将接触电阻最小化。源极接触件302(1)、 302(2)和漏极接触件310由源极线(SL)212和漏极板312完全重叠可能对接触电阻很重要，因为源极接触件302(1)、302(2)和漏极接触件310可以由能够被设置成与硅相接触但具有较大电阻的材料(例如，钨——在28纳米(nm)逻辑节点中高达约100欧姆)制成，与金属层材料(例如，铜过孔，其在所述28nm逻辑节点中具有约1欧姆至 10欧姆)相反。此外，例如由于工艺变化，接触电阻可以在四分之一 (4)或五分之一(5)上下变化。因此，接触电阻对MTJ存储器位单元202的整体电阻的贡献是高度可变的。
然而，如图4中的备选MTJ存储器位单元布局300A’中所示，当制造工艺允许时随着MTJ存储器位单元202’中的存取晶体管 210()(1)、210()(2)的节点尺寸被减小以提高切换速度，有源半导体层 306’中的有源半导体区域304’在X方向上收缩。当有源半导体区域304’在X方向上收缩时，源极接触件302(1)、302(2)和漏极接触件310 也在X方向上移动得更靠近在一起。然而，由于制造限制，不可能使源极线(SL)212和漏极板312在金属1层(M1)308中在X方向上移动得更靠近在一起，以有效地减小宽度WP。相反，如图4中所示，源极线(SL)212和漏极板312分别在X方向上从源极接触件302(1)、 302(2)和漏极接触件310偏斜，使得源极线(SL)212和漏极板312 部分覆盖并且不接触源极接触件302(1)、302(2)和漏极接触件310的整个表面区域。因此，结果，源极线(SL)212和漏极板312以及源极接触件302(1)、302(2)和漏极接触件310之间的接触电阻分别增加。这可以引起写入电流(I)裕量的减小，这可以导致MTJ存储器位单元202’的降低的写入性能以及产出损失。可以增加跨MTJ204而生成的电压以维持写入电流(I)裕量，但是增加的电压增加了功耗，这可能是不期望的。
在这方面，为了允许在不必增加接触电阻的情况下减小MTJ存储器位单元的节点尺寸，下面讨论的各方面涉及MTJ存储器位单元布局，其允许将源极线布局与存取晶体管接触布置的解耦以促进减小的接触电阻。在这方面，图5A-图5C是用于2T-1MTJ存储器位单元501 的备选MTJ存储器位单元布局500的顶视图，其提供源极线布局与存取晶体管接触布置的解耦以促进减小的接触电阻。图5A图示出了用于MTJ存储器位单元501的部分MTJ存储器位单元布局500A，以图示源极线布局与存取晶体管接触布置的解耦以促进减小的接触电阻。在该示例中，MTJ存储器位单元501是2T-1MTJ存储器位单元。在这方面，将存取晶体管510(1)、510(2)提供于有源半导体层506的有源半导体区域504中，存取晶体管510(1)、510(2)包括源极节点(S) 和共享漏极节点(D)，用于在MTJ存储器位单元501中执行读取操作和写入操作，类似于图2中的MTJ存储器位单元202(1)-202(N)中的存取晶体管210()(1)、210()(2)。类似于图3A和图3B中的MTJ存储器位单元202(1)-202(N)中的字线(WL)214，字线(WL)514被提供在MTJ存储器位单元501中。
如图5A中的MTJ存储器位单元布局500A中所示，提供了源极板508(1)、508(2)，源极板508(1)、508(2)被设置在用于存取晶体管 510(1)、510(2)的源极节点(S)的源极接触件502(1)、502(2)的上方并与之接触。以这种方式，源极板508(1)、508(2)被电耦合到存取晶体管510(1)、510(2)的源极节点(S)。例如，源极板508(1)、508(2) 可以是源极金属板，其形成设置在源极接触件502(1)、502(2)上方的金属1层(M1)512(1)中的源极金属线。因此，如图5B中的MTJ存储器位单元布局500B中所示，源极板508(1)、508(2)允许在比存取晶体管510(1)、510(2)的源极接触件502(1)、502(2)更高的金属层级中提供源极线(SL)516，使得源极线(SL)516不与源极接触件502(1)、 502(2)直接物理接触。在该示例中，将源极线(SL)516提供于金属2层(M2)512(2)中，如图5B中的MTJ存储器位单元布局500B中所示。源极线(SL)516与源极板508(1)、508(2)接触，所述源极板 508(1)、508(2)被设置在源极接触件502(1)、502(2)上方并与源极接触件502(1)、502(2)接触的金属1层(M1)512(1)中。以这种方式，源极线(SL)516与源极接触件502(1)、502(2)的布局在物理上解耦。因此，例如，如果源极接触件502(1)、502(2)的布局由于有源半导体区域504的减小而在X方向上移动，这导致存取晶体管510(1)、510(2) 的源极节点(S)和共享漏极节点(D)在X方向上移动得更靠近在一起，则在图5B中的MTJ存储位单元布局500B中源极线(SL)516 不必被移动。因此，设置在漏极接触件511上方并与漏极接触件511 接触的漏极板518和源极线(SL)516之间的间距WP1可以从MTJ 存储器位单元501的有源半导体区域504解耦或释放。
如图5C中的最终MTJ存储器位单元布局500C中所示，位线(BL) 520通过一个或多个过孔526而被设置在较高金属层中的MTJ 522上方，以形成MTJ存储器位单元501。图6图示出了用于图5C中的 MTJ存储器位单元501的示例性MTJ存储器位单元布局500C的特写顶视图，示出了源极接触件502(1)、502(2)和源极线(SL)被提供于设置有漏极板518的金属1层(M1)512(1)上方的金属2层(M2) 512(2)中。
此外，在图5A-图5C中的MTJ存储器位单元布局500的该示例中，作为进一步减小MTJ存储器位单元501的接触电阻的另一选择，源极接触件502(1)、502(2)和漏极接触件511被提供为长形接触件以增加它们的尺寸。源极接触件502(1)、502(2)和漏极接触件511在有源半导体层506的X方向上的宽度轴W上是长形的。例如，作为非限制性示例，源极接触件502(1)、502(2)和漏极接触件511在该示例中是矩形的。提供长形源极接触件502(1)、502(2)和漏极接触件511 在接触存取晶体管510(1)、510(2)的源极节点(S)和漏极节点(D) 的全表面区域中提供了更大的灵活性，因为节点尺寸减小并且源极节点(S)和漏极节点(D)在X方向上移动得更靠近在一起。此外，提供长形源极接触件502(1)、502(2)和漏极接触件511还可以允许源极板508(1)、508(2)和漏极板518的更大的表面区域接触源极接触件 502(1)、502(2)和漏极接触件511，以进一步减小接触电阻。同样在该示例中，源极板508(1)、508(2)和漏极板518在与源极接触件502(1)、 502(2)和漏极接触件511相同的方向——X方向上是长形的，使得源极板508(1)、508(2)和漏极板518可以完全覆盖并接触源极接触件 502(1)、502(2)和漏极接触件511的表面区域。然而，这不是必需的。例如，源极接触件502(1)、502(2)和漏极接触件511可以如图3A和图 3B的MTJ存储器位单元布局300中所提供的那样进行安排。
为了进一步说明图5A-图5C中的MTJ存储器位单元501及其 MTJ存储器位单元布局500，提供了图7。图7是跨图5C中的A-A 线的、用于图5C中的MTJ存储器位单元501的最终MTJ存储器位单元布局500C的侧视图。如本文所示，将有源半导体层506设置在衬底530上。存取晶体管510(1)、510(2)被提供于有源半导体区域504 中，并且包括源极节点(S)、栅极节点(G)和共享漏极节点(D)。接触层532被提供于MTJ存储器位元单元501中，包括源极接触件502(1)、502(2)、字线(WL)514和漏极接触件511。代替将源极线 (SL)516设置在金属1层(M1)512(1)中并与源极接触件502(1)、 502(2)直接接触，在该示例中将源极板508(1)、508(2)提供于金属1 层(M1)512(1)中。如上面所讨论的，将源极线(SL)516设置在较高的金属层中，该金属层在该示例中是金属2层(M2)512(2)，而不是在金属1层(M1)512(1)中，以与源极接触件502(1)、502(2)的布局解耦。在该示例中，源极线(SL)516电连接到源极板508(1)、508(2)，以通过过孔524(1)、524(2)电连接到源极接触件502(1)、502(2)。以这种方式，如上面所讨论的，如果源极接触件502(1)、502(2)的布局改变，诸如以便减小接触电阻和接触电阻变化，则源极线(SL)516不一定必须在MTJ存储器单元布局500C中定位成更靠近漏极列534——诸如如果在金属层中存在最小间距限制。
图8是图示出用于制造MTJ存储器位单元的示例性工艺800的流程图，所述MTJ存储器位单元包括源极板，所述源极板被设置在用于存取晶体管的源极节点的源极接触件上方并与该源极接触件接触，以将源极线布局与存取晶体管接触布置解耦，从而促进减小的接触电阻。例如，关于制造图5C中的最终MTJ存储器位单元布局500C以提供MTJ存储器位单元501，将讨论示例性工艺800。然而，请注意，图8中的工艺800可用于制造其他类型的MTJ存储器位单元，该其他类型的MTJ存储器位单元包括源极板，所述源极板被设置在用于存取晶体管的源极节点的源极接触件上方并与该源极接触件接触，以将源极线布局与存取晶体管接触布置解耦，从而促进减小的接触电阻。
在这方面，用于制造图5A-图5C和图7中的MTJ存储器位单元 501的工艺800开始于提供衬底530(框802)。在衬底530上设置有源半导体层506，其中有源半导体层506包括存取晶体管510，所述存取晶体管510包括源极节点(S)、漏极节点(D)和栅极节点(G) (框804)。将漏极接触件511设置在漏极节点(D)上方并与漏极节点(D)接触，以促进与漏极节点(D)的电连接(框806)。将源极接触件502设置在源极节点(S)上方并与源极节点(S)接触，以促进与源极节点(S)的电连接(框808)。漏极列534包括漏极板518，漏极板518设置在漏极接触件511上方并与漏极接触件511接触，以促进与MTJ 522的电连接(框810)。将源极板508设置在源极接触件502上方并与源极接触件502接触，以促进与源极线(SL)516的电连接，而不需要在源极线(SL)516和源极接触件502之间的直接连接(框812)。将源极线(SL)516设置在源极板508上方并与源极板508电接触，以将源极线(SL)516电连接到存取晶体管510的源极节点(S)(框814)。将MTJ 522设置在与漏极列534电接触的有源半导体层506上方，以将MTJ 522电连接到存取晶体管510的漏极节点(D)(框816)。
也可以在第一金属互连层中提供源极线(SL)，该第一金属互连层在MTJ存储器位单元的接触层正上方，同时还使源极线(SL)布局与源极接触件解耦。在这方面，图9是用于与图7中的MTJ存储器位单元501类似的MTJ存储器位单元501’的备选最终MTJ存储器位单元布局500C’的侧视图。图9中的MTJ存储器位单元501’和图7 中的MTJ存储器位单元501之间的共同元件在图9中用图7的共同元件编号来示出，因此将不再描述。然而，如图9中所示，提供接触层532’，接触层532’包括源极接触件502(1)’、502(2)’和设置在源极接触件502(1)’、502(2)’上方并与之接触的过孔(V0)536(1)、536(2)。源极线(SL)516’被设置在过孔(V0)536(1)、536(2)上方并与之接触以提供到源极接触件502(1)’、502(2)’的电连接。以这种方式，源极线(SL)516’通过不直接连接到源极接触件502(1)’、502(2)’而与源极接触件502(1)’、502(2)’的布局解耦。类似地，将漏极板518’设置在过孔(V0)538上方并与之接触以提供到漏极接触件511’的电连接。因此，类似于图7中的最终MTJ存储器位单元布局500C，如果改变源极接触件502(1)’、502(2)’的布局，诸如以减小接触电阻或接触电阻变化，则源极线(SL)516’不一定必须在MTJ存储器位单元布局500C’中被定位成更靠近漏极列534’——诸如如果在金属层中存在最小间距限制。
还可以提供采用一个或多个长形的有源接触焊盘诸如有源源极焊盘的其他类型的MTJ存储器位单元。例如，可以提供一晶体管、一(1)MTJ(1T-1MTJ)存储器位单元，其包括源极线与存取晶体管的源极接触件的解耦以促进减小的接触电阻。在这方面，图10A-图10C是用于1T-1MTJ、MTJ存储器位单元1002(1)、1002(2)(“MTJ存储器位单元1002(1)、1002(2))的备选MTJ存储器位单元布局1000的顶视图。如下面更详细地讨论的，图10A-图10C中的MTJ存储器位单元布局1000在金属互连层中提供源极线(SL)，该金属互连层在 MTJ存储器位单元1002(1)、1002(2)的接触层正上方，同时还将源极线(SL)布局与源极接触件和漏极接触件解耦，类似于图9中的MTJ 存储器位单元布局500C’。
在这方面，图10A图示出了用于两(2)MTJ存储器位单元1002(1)、1002(2)的部分MTJ存储器位单元布局1000A，以说明源极线布局与在1T-1MTJ存储位单元中的存取晶体管接触布置的解耦，以促进减小的接触电阻。在这方面，将存取晶体管1010(1)、1010(2)提供于有源半导体层1006的有源半导体区域1004中，存取晶体管1010(1)、1010(2) 包括用于在MTJ存储器位单元1002(1)、1002(2)中执行读取操作和写入操作的源极节点(S)和漏极节点(D)。相应的存取晶体管1010(1)、 1010(2)的漏极接触件1011(1)、1011(2)和源极接触件1003被示出设置在宽度Wp的X方向上，类似于图5A-图5C中的MTJ存储器位单元布局500。类似于图3A和图3B中的MTJ存储器位单元202(1)-202(N) 中的字线(WL)214，字线(WL)1014被提供在MTJ存储器位单元 1002(1)、1002(2)中。
如图10B中的MTJ存储器位单元布局1000B中所示，将源极过孔1036设置在源极接触件1003的上方，以在源极接触件1003和源极线1016之间进行电接触，如图10C中的MTJ存储器位单元布局 1000C中所示。在该示例中，将源极线1016提供于源极接触件1003 和源极过孔1036上方的金属1层(M1)1012(1)中。漏极过孔1038(1) 和1038(2)也设置在相应的漏极接触件1011(1)、1011(2)的金属互连层中以与相应的漏极列1034(1)、1034(2)进行电接触，如图10B中所示。源极过孔1036和漏极过孔1038(1)、1038(2)在该示例中在X方向上偏移，以允许源极线(SL)1016的布局与漏极列1034(1)、1034(2) 具有足够的间隔。
如图10C中的最终MTJ存储器位单元布局1000C中所示，位线 (BL)1020通过提供于漏极列1034(1)、1034(2)中的一个或多个过孔 1026(1)、1026(2)而被设置在较高金属层中的MTJ 1022(1)、1022(2) 上方，以形成MTJ存储器位单元1002(1)、1002(2)。将源极线(SL)1016设置在源极过孔1036上方并且电连接到源极过孔1036，所述源极过孔1036被设置在源极接触件1003上方并且电连接到源极接触件 1003。
应当理解，本文所公开的示例不限于两晶体管(2T)、一(1) MTJ(2T-1MTJ)或一晶体管(1T)、一(1)MTJ(1T-1MTJ)位单元。本文所公开的这些方面可以应用于任何MRAM位单元或阵列架构。可能期望将这里公开的方面用于如下MRAM位单元架构，其中源极线或位线电阻对写入裕量、功耗或采用MRAM位单元的器件的任何其它方面产生负面影响。
涉及源极线布局与MTJ存储器位单元中的存取晶体管节点尺寸的解耦以促进减小的接触电阻的MTJ存储器位单元，包括根据本文所公开的方面的那些MTJ存储器位单元，可以被提供于或集成在任何基于处理器的设备中。示例非限制性地包括机顶盒、娱乐单元、导航设备、通信设备、固定位置数据单元、移动位置数据单元、移动电话、蜂窝电话、智能电话、平板电脑、平板手机、计算机、便携式计算机、台式计算机、个人数字助理(PDA)、监视器、计算机监视器、电视、调谐器、收音机、卫星广播、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频盘(DVD) 播放器、便携式数字视频播放器和汽车。
在这方面，图11图示出了可以包括采用MTJ存储器位单元的 MRAM存储器的基于处理器的系统1100的示例，所述MTJ存储器位单元根据上面讨论的任何特定方面将源极线布局与MTJ中的存取晶体管节点尺寸解耦。在该示例中，基于处理器的系统1100包括一个或多个CPU 1102，每个CPU 1102包括一个或多个处理器1104。基于处理器的系统1100可以被提供为片上系统(SoC)1105。(一个或多个)CPU 1102可以具有耦合到处理器1104以用于快速访问临时存储的数据的高速缓存存储器1106。(一个或多个)CPU 1102耦合到系统总线1108，并且可以将包括在基于处理器的系统1100中的主设备和从设备相互耦合。众所周知，(一个或多个)CPU 1102通过在系统总线1108上交换地址、控制以及数据信息来与这些其他设备通信。例如，(一个或多个)CPU 1102可以将总线事务请求传送到作为从设备示例的存储器系统1112中的存储器控制器1110。虽然在图11中未图示出，但是可以提供多个系统总线1108，其中每个系统总线1108构成不同的构造。在该示例中，存储器控制器1110被配置为向存储器系统1112中的存储器阵列1114提供存储器访问请求。存储器阵列 1114可以包括MRAM位单元1116，MRAM位单元1116采用将源极线布局与MTJ中的存取晶体管节点尺寸进行解耦的MTJ存储器位单元，包括根据上面讨论的任何特定方面的MTJ存储器位单元。高速缓存存储器1106也可以包括MRAM位单元，该MRAM位单元包括将源极线布局与MTJ中的存取晶体管节点尺寸解耦的MTJ存储器位单元，包括上述特定方面中的任何方面。
其他设备可以连接到系统总线1108。如图11中所图示，作为示例，这些设备可以包括存储器系统1112、一个或多个输入设备1118、一个或多个输出设备1120、一个或多个网络接口设备1122以及一个或多个显示控制器1124。输入设备1118可以包括任何类型的输入设备，包括但不限于输入键、开关、语音处理器等。输出设备1120可以包括任何类型的输出设备，包括但不限于音频、视频、其他可视指示器等。网络接口设备1122可以是被配置为允许去往以及来自网络 1126的数据交换的任何设备。网络1126可以是任何类型的网络，包括但不限于有线或无线网络、专用或公共网络、局域网(LAN)、无线局域网(WLAN)、广域网(WAN)、BLUETOOTHTM*(蓝牙)网络和互联网。网络接口设备1122可以被配置为支持期望的任何类型的通信协议。
CPU 1102还可以被配置为通过系统总线1108访问显示控制器 1124，以控制发送到一个或多个显示器1128的信息。显示控制器1124 将信息发送到(一个或多个)显示器1128以经由一个或多个视频处理器1130而被显示，所述一个或多个视频处理器1130将要被显示的信息处理成适合于显示器1128的格式。显示器1128可以包括任何类型的显示器，包括但不限于阴极射线管(CRT)、液晶显示器(LCD)、等离子体显示器等。
本领域技术人员将进一步了解，结合本文所公开的各方面所描述的各种说明性逻辑块、模块、电路和算法可以实现为电子硬件、存储在存储器中或另一计算机可读介质中并由处理器或其他处理设备执行的指令，或两者的组合。作为示例，可以在任何电路、硬件组件、集成电路(IC)或IC芯片中采用本文所描述的主设备和从设备。本文所公开的存储器可以是任何类型和尺寸的存储器，并且可以被配置为存储期望的任何类型的信息。为了清楚地说明这种可互换性，已经在其功能性方面一般性地描述了各种说明性组件、块、模块、电路和步骤。如何实现这样的功能性取决于施加在整个系统上的特定应用、涉及选择和/或设计约束。技术人员可以针对每个特定应用以不同的方式实现所描述的功能性，但是这样的实现决策不应被解释为导致从本公开的范围的偏离。
结合本文所公开的各方面所描述的各种说明性逻辑块、模块和电路可以用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑设备、离散门或晶体管逻辑、离散硬件组件或用于执行本文所述功能的其任何组合来实现。处理器可以是微处理器，但是在备选方案中，处理器可以是任何常规的处理器、控制器、微控制器或状态机。处理器还可以被实现为计算设备的组合、例如DSP和微处理器的组合、多个微处理器、结合了DSP核心的一个或多个微处理器、或任何其他此类配置。
本文所公开的各方面可以以硬件和指令来实现，所述指令存储在硬件中并且可以驻留在例如随机存取存储器(RAM)、闪速存储器、只读存储器(ROM)、电可编程ROM(EPROM)、电可擦除可编程 ROM(EEPROM)、寄存器、硬盘、可移动磁盘、CD-ROM或本领域已知的任何其他形式的计算机可读介质。将示例性存储介质耦合到处理器，使得处理器可以从存储介质读取信息以及将信息写入存储介质。在备选方案中，存储介质可以与处理器集成。处理器和存储介质可以驻留在ASIC中。ASIC可以驻留在远程站中。在备选方案中，处理器和存储介质可以作为离散组件驻留在远程站、基站或服务器中。
还应注意，本文的任何示例性方面中所描述的操作步骤被描述以提供示例和讨论。可以以除了所示序列之外的许多不同序列来执行所描述的操作。此外，在单个操作步骤中描述的操作可以实际上在多个不同的步骤中执行。另外，可以组合在示例性方面中讨论的一个或多个操作步骤。应当理解，流程图中所图示的操作步骤可以经受许多不同的修改，这对本领域技术人员将是显而易见的。本领域技术人员还将理解，可以使用各种不同科技和技术中的任何一个来表示信息和信号。例如，可以在遍及上述描述中引用的数据、指令、命令、信息、信号、位、符号和码片可由电压、电流、电磁波、磁场或粒子、光场或粒子或任何其组合来表示。
提供本公开的先前描述以使得本领域技术人员能够制作或使用本公开。对本公开的各种修改对于本领域技术人员将是显而易见的，并且在不脱离本公开的精神或范围的情况下，可以将本文所定义的一般原理应用于其它变型。因此，本公开并不旨在限于本文所述的示例和设计，而是符合与本文所公开的原理和新颖特征相一致的最广泛的范围。

Claims (27)

1.一种在集成电路(IC)中的磁隧道结(MTJ)存储器位单元，包括：
有源半导体层，所述有源半导体层包括存取晶体管，所述存取晶体管包括源极节点、漏极节点和栅极节点；
漏极接触件，所述漏极接触件被设置在所述漏极节点上方并与所述漏极节点接触；
源极接触件，所述源极接触件被设置在所述源极节点上方并与所述源极节点接触；
漏极列，所述漏极列包括被设置在所述漏极接触件上方并与所述漏极接触件接触的漏极板；
MTJ，所述MTJ被设置在所述有源半导体层上方，与所述漏极列电接触；
源极板，所述源极板被设置在所述源极接触件上方并与所述源极接触件接触；和
源极线，所述源极线被设置在所述源极板上方并与所述源极板电接触，以将所述源极线电连接到所述源极节点。
2.根据权利要求1所述的MTJ存储器位单元，其中，所述源极线不与所述源极接触件物理接触。
3.根据权利要求1所述的MTJ存储器位单元，还包括接触层，所述接触层包括所述源极接触件、所述漏极接触件、所述源极板和所述漏极板，其中所述源极线未被设置在所述接触层中。
4.根据权利要求1所述的MTJ存储器位单元，还包括第一金属层，所述第一金属层包括所述源极板和所述漏极板，其中所述源极线未被设置在所述第一金属层中。
5.根据权利要求1所述的MTJ存储器位单元，其中，所述源极板和所述漏极板沿着所述有源半导体层的宽度轴而对准。
6.根据权利要求1所述的MTJ存储器位单元，其中，所述源极板包括源极金属板。
7.根据权利要求6所述的MTJ存储器位单元，其中，所述源极板包括被设置在金属层中的金属线，所述金属层被设置在所述源极接触件上方。
8.根据权利要求7所述的MTJ存储器位单元，其中，所述金属层由金属1(M1)层构成。
9.根据权利要求1所述的MTJ存储器位单元，其中，所述源极板包括被设置在所述源极接触件上方并与所述源极接触件接触的过孔。
10.根据权利要求1所述的MTJ存储器位单元，其中，所述源极接触件由长形源极接触件构成。
11.根据权利要求10所述的MTJ存储器位单元，其中，所述长形源极接触件是矩形形状。
12.根据权利要求1所述的MTJ存储器位单元，其中，所述漏极接触件由长形漏极接触件构成。
13.根据权利要求12所述的MTJ存储器位单元，其中，所述长形漏极接触件是矩形形状。
14.根据权利要求1所述的MTJ存储器位单元，包括一晶体管、一MTJ(1T-1MTJ)存储器位单元。
15.根据权利要求1所述的MTJ存储器位单元，其中，所述有源半导体层还包括第二存取晶体管，所述第二存取晶体管包括第二源极节点、所述漏极节点和第二栅极节点；和
还包括：
第二源极接触件，所述第二源极接触件被设置在所述第二源极节点上方并与所述第二源极节点接触；
第二源极板，所述第二源极板被设置在所述第二源极接触件上方并与所述第二源极接触件接触；和
所述源极线被设置在所述源极板和所述第二源极板上方并与所述源极板和所述第二源极板电接触，以将所述源极线电连接到所述源极节点和所述第二源极节点。
16.根据权利要求1所述的MTJ存储器位单元，其被设置在磁随机存取存储器(MRAM)阵列中，所述磁随机存取存储器(MRAM)阵列被设置在基于处理器的系统中。
17.根据权利要求16所述的MTJ存储器位单元，其中，所述基于处理器的系统被设置在基于中央处理单元(CPU)的片上系统(SoC)中。
18.根据权利要求1所述的MTJ存储器位单元，其被集成到集成电路(IC)中。
19.根据权利要求1所述的MTJ存储器位单元，其被集成到从由以下构成的组中选择的设备中：机顶盒；娱乐单元；导航设备；通信设备；固定位置数据单元；移动位置数据单元；移动电话；蜂窝电话；智能电话；平板电脑；平板手机；计算机；便携式计算机；台式计算机；个人数字助理(PDA)；监视器；计算机监视器；电视；调谐器；收音机；卫星广播；音乐播放器；数字音乐播放器；便携式音乐播放器；数字视频播放器；视频播放器；数字视频光盘(DVD)播放器；便携式数字视频播放器；和汽车。
20.一种在集成电路(IC)中的磁隧道结(MTJ)存储器位单元，包括：
用于在有源半导体层中提供存取晶体管的装置，所述用于提供所述存取晶体管的装置包括源极节点、漏极节点和栅极节点；
用于接触所述漏极节点的装置，被设置在所述漏极节点上方；
用于接触所述源极节点的装置，被设置在所述源极节点上方；
用于接触所述用于接触所述漏极节点的装置的装置，被设置在所述用于接触所述漏极节点的装置上方；
MTJ，被设置在所述有源半导体层上方，与漏极列电接触；
用于接触所述用于接触所述源极节点的装置的装置，被设置在所述用于接触所述源极节点的装置上方；和
用于提供源极线的装置，所述源极线被设置在所述用于接触所述用于接触所述源极节点的装置的装置上方，所述用于提供源极线的装置与所述用于接触所述用于接触所述源极节点的装置的装置电连接，以将所述用于提供源极线的装置电连接到所述源极节点。
21.一种在集成电路(IC)中制造磁隧道结(MTJ)存储器位单元的方法，包括：
提供衬底；
在所述衬底上设置有源半导体层，所述有源半导体层包括存取晶体管，所述存取晶体管包括源极节点、漏极节点和栅极节点；
将漏极接触件设置在所述漏极节点上方并与所述漏极节点接触；
将源极接触件设置在所述源极节点上方并与所述源极节点接触；
设置漏极列，所述漏极列包括在所述漏极接触件上方并与所述漏极接触件接触的漏极板；
设置源极板，所述源极板被设置在所述源极接触件上方并与所述源极接触件接触；
将源极线设置在所述源极板上方并与所述源极板电接触，以将所述源极线电连接到所述源极节点；和
将MTJ设置在所述有源半导体层上方，与所述漏极列电接触。
22.根据权利要求21所述的方法，还包括不将所述源极线设置为与所述源极接触件物理接触。
23.根据权利要求21所述的方法，还包括将接触层设置在所述有源半导体层上方，所述接触层包括所述源极接触件、所述漏极接触件、所述源极板和所述漏极板，其中所述源极线不被设置在所述接触层中。
24.根据权利要求21所述的方法，其中：
设置所述源极板还包括沿着所述存取晶体管的宽度轴设置所述源极板；以及
设置所述漏极板还包括沿着所述存取晶体管的所述宽度轴、与所述源极板对准地设置所述漏极板。
25.根据权利要求21所述的方法，其中，设置所述源极板包括将源极金属板设置在所述源极接触件上方并与所述源极接触件接触。
26.根据权利要求21所述的方法，其中，设置所述源极板包括将过孔设置在所述源极接触件上方并与所述源极接触件接触。
27.根据权利要求21所述的方法，其中：
设置所述有源半导体层还包括将第二存取晶体管设置在所述衬底上方，所述第二存取晶体管包括第二源极节点、所述漏极节点和第二栅极节点；
还包括：
将第二源极接触件设置在所述第二源极节点上方并与所述第二源极节点接触；和
将第二源极板设置在所述第二源极接触件上方并与所述第二源极接触件接触；和
其中设置所述源极线包括将所述源极线设置在所述源极板和所述第二源极板上方并与所述源极板和所述第二源极电接触，以将所述源极线电连接到所述源极节点和所述第二源极节点。
CN201680024281.1A 2015-04-27 2016-03-28 源极线布局与磁隧道结（mtj）存储器位单元中的存取晶体管接触布置的解耦以促进减小的接触电阻 Active CN107533859B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562153467P 2015-04-27 2015-04-27
US62/153,467 2015-04-27
US14/860,931 2015-09-22
US14/860,931 US9721634B2 (en) 2015-04-27 2015-09-22 Decoupling of source line layout from access transistor contact placement in a magnetic tunnel junction (MTJ) memory bit cell to facilitate reduced contact resistance
PCT/US2016/024448 WO2016175956A1 (en) 2015-04-27 2016-03-28 Decoupling of source line layout from access transistor contact placement in a magnetic tunnel junction (mtj) memory bit cell to facilitate reduced contact resistance

Publications (2)

Publication Number Publication Date
CN107533859A true CN107533859A (zh) 2018-01-02
CN107533859B CN107533859B (zh) 2019-08-30

Family

ID=57148049

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680024281.1A Active CN107533859B (zh) 2015-04-27 2016-03-28 源极线布局与磁隧道结（mtj）存储器位单元中的存取晶体管接触布置的解耦以促进减小的接触电阻

Country Status (4)

Country Link
US (1) US9721634B2 (zh)
EP (1) EP3289613B1 (zh)
CN (1) CN107533859B (zh)
WO (1) WO2016175956A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110504285A (zh) * 2018-05-18 2019-11-26 台湾积体电路制造股份有限公司 记忆体单元阵列及其形成方法
CN112768486A (zh) * 2019-10-21 2021-05-07 上海磁宇信息科技有限公司 磁性随机存储器架构
CN112909039A (zh) * 2019-12-04 2021-06-04 浙江驰拓科技有限公司 存储器及其制作方法
CN113497082A (zh) * 2020-03-18 2021-10-12 上海磁宇信息科技有限公司 磁性随机存储器架构

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105742364A (zh) * 2016-04-12 2016-07-06 中山大学 一种抑制有源沟道区光致漏电流产生的mos管及应用
KR20190122421A (ko) 2018-04-20 2019-10-30 삼성전자주식회사 반도체 소자
US11244983B2 (en) * 2019-06-25 2022-02-08 Taiwan Semiconductor Manufacturing Co., Ltd. MRAM memory cell layout for minimizing bitcell area
CN112786562B (zh) 2019-11-08 2023-11-21 联华电子股份有限公司 埋入式磁阻式存储器结构及其制作方法
US11804527B2 (en) * 2021-07-14 2023-10-31 Nxp Usa, Inc. Transistor with center fed gate
US11626558B2 (en) * 2021-09-01 2023-04-11 Changxin Memory Technologies, Inc. Semiconductor structure and manufacturing method thereof, and memory

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6724653B1 (en) * 2001-12-21 2004-04-20 Kabushiki Kaisha Toshiba Magnetic random access memory
US20060027846A1 (en) * 2004-08-09 2006-02-09 Lee Jang-Eun Magnetic random access memory devices including contact plugs between magnetic tunnel junction structures and substrates and related methods
US20090073749A1 (en) * 2007-09-17 2009-03-19 Rok Dittrich Integrated circuit, cell arrangement, method of operating an integrated circuit, memory module
CN101599494A (zh) * 2008-06-03 2009-12-09 三星电子株式会社 具有电磁屏蔽源极板的非易失性存储器件及其形成方法
US20110044093A1 (en) * 2007-07-26 2011-02-24 Samsung Electronics Co., Ltd. Non-volatile memory devices including stacked nand-type resistive memory cell strings

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4288802A (en) * 1979-08-17 1981-09-08 Xerox Corporation HVMOSFET Driver with single-poly gate structure
JP2002050742A (ja) * 2000-07-31 2002-02-15 Nec Corp 半導体装置およびその製造方法
US6940748B2 (en) * 2002-05-16 2005-09-06 Micron Technology, Inc. Stacked 1T-nMTJ MRAM structure
US7755153B2 (en) 2006-01-13 2010-07-13 Macronix International Co. Ltd. Structure and method for a magnetic memory device with proximity writing
KR100782430B1 (ko) * 2006-09-22 2007-12-05 한국과학기술원 고전력을 위한 내부전계전극을 갖는 갈륨나이트라이드기반의 고전자 이동도 트랜지스터 구조
KR100791078B1 (ko) * 2006-09-25 2008-01-02 삼성전자주식회사 전기 도금법을 사용하여 리세스된 영역을 채우는 금속배선을 형성하는 방법
US7535758B2 (en) * 2007-02-06 2009-05-19 Maxim Integrated Products, Inc. One or multiple-times programmable device
US7764537B2 (en) * 2007-04-05 2010-07-27 Qualcomm Incorporated Spin transfer torque magnetoresistive random access memory and design methods
US8159870B2 (en) 2008-04-04 2012-04-17 Qualcomm Incorporated Array structural design of magnetoresistive random access memory (MRAM) bit cells
JP2010225259A (ja) 2009-02-27 2010-10-07 Renesas Electronics Corp 半導体装置
US8208290B2 (en) 2009-08-26 2012-06-26 Qualcomm Incorporated System and method to manufacture magnetic random access memory
KR20130077374A (ko) 2011-12-29 2013-07-09 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6724653B1 (en) * 2001-12-21 2004-04-20 Kabushiki Kaisha Toshiba Magnetic random access memory
US20060027846A1 (en) * 2004-08-09 2006-02-09 Lee Jang-Eun Magnetic random access memory devices including contact plugs between magnetic tunnel junction structures and substrates and related methods
US20110044093A1 (en) * 2007-07-26 2011-02-24 Samsung Electronics Co., Ltd. Non-volatile memory devices including stacked nand-type resistive memory cell strings
US20090073749A1 (en) * 2007-09-17 2009-03-19 Rok Dittrich Integrated circuit, cell arrangement, method of operating an integrated circuit, memory module
CN101599494A (zh) * 2008-06-03 2009-12-09 三星电子株式会社 具有电磁屏蔽源极板的非易失性存储器件及其形成方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110504285A (zh) * 2018-05-18 2019-11-26 台湾积体电路制造股份有限公司 记忆体单元阵列及其形成方法
US11151296B2 (en) 2018-05-18 2021-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell array circuit
US11922108B2 (en) 2018-05-18 2024-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a memory cell array circuit
CN112768486A (zh) * 2019-10-21 2021-05-07 上海磁宇信息科技有限公司 磁性随机存储器架构
CN112768486B (zh) * 2019-10-21 2022-11-08 上海磁宇信息科技有限公司 磁性随机存储器架构
CN112909039A (zh) * 2019-12-04 2021-06-04 浙江驰拓科技有限公司 存储器及其制作方法
CN112909039B (zh) * 2019-12-04 2023-04-18 浙江驰拓科技有限公司 存储器及其制作方法
CN113497082A (zh) * 2020-03-18 2021-10-12 上海磁宇信息科技有限公司 磁性随机存储器架构

Also Published As

Publication number Publication date
WO2016175956A1 (en) 2016-11-03
EP3289613A1 (en) 2018-03-07
US9721634B2 (en) 2017-08-01
US20160315248A1 (en) 2016-10-27
CN107533859B (zh) 2019-08-30
EP3289613B1 (en) 2020-07-01

Similar Documents

Publication Publication Date Title
CN107533859B (zh) 源极线布局与磁隧道结（mtj）存储器位单元中的存取晶体管接触布置的解耦以促进减小的接触电阻
US9966149B2 (en) OTP cell with reversed MTJ connection
US10224368B2 (en) Voltage-switched magneto-resistive random access memory (MRAM) employing separate read operation circuit paths from a shared spin torque write operation circuit path
CN105556608B (zh) 半导体存储装置
TWI565111B (zh) 磁性穿隧接面（ｍｔｊ）自旋霍爾磁性隨機存取記憶體（ｍｒａｍ）位元胞及陣列
US9799824B2 (en) STT-MRAM design enhanced by switching current induced magnetic field
CN107039056A (zh) 层叠存储装置以及具有该层叠存储装置的存储器封装
CN107258016B (zh) 采用多个堆叠式金属层中的源线和/或位线以减小mram位单元电阻的mram位单元
JP6043478B2 (ja) 磁気異方性物質の自由磁性層を含むストレージノード、これを含む磁気メモリ素子及びその製造方法
KR20170065241A (ko) 전기적 특성을 개선할 수 있는 에스램 소자 및 이를 포함하는 로직 소자
CN111354392B (zh) 磁性存储器阵列及读写控制方法
US20190096461A1 (en) Memory device
CN107924695B (zh) 采用共享源极线的互补磁性隧道结mtj位单元及相关方法
US20120002466A1 (en) Storage apparatus
US20110249485A1 (en) Resistance-change memory
KR20160004744A (ko) 반도체 메모리를 포함하는 전자 장치
US20130033928A1 (en) Semiconductor storage device and data processing method
TW201803164A (zh) 用以使底部電極與垂直磁性穿隧接面（ｐｍｔｊ）裝置解耦的紋理斷裂層
US9524764B2 (en) Semiconductor device having stacked chips
US11204718B2 (en) Apparatuses, systems, and methods to store pre-read data associated with a modify-write operation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant