CN1075325C - 采用公用电路的自动相位控制和自动色度控制的处理装置 - Google Patents

采用公用电路的自动相位控制和自动色度控制的处理装置 Download PDF

Info

Publication number
CN1075325C
CN1075325C CN94109537A CN94109537A CN1075325C CN 1075325 C CN1075325 C CN 1075325C CN 94109537 A CN94109537 A CN 94109537A CN 94109537 A CN94109537 A CN 94109537A CN 1075325 C CN1075325 C CN 1075325C
Authority
CN
China
Prior art keywords
signal
phase
clock signal
sampling
burst
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN94109537A
Other languages
English (en)
Other versions
CN1124435A (zh
Inventor
宫崎慎一郎
渡边和夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1124435A publication Critical patent/CN1124435A/zh
Application granted granted Critical
Publication of CN1075325C publication Critical patent/CN1075325C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/64Circuits for processing colour signals
    • H04N9/68Circuits for processing colour signals for controlling the amplitude of colour signals, e.g. automatic chroma control circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/44Colour synchronisation
    • H04N9/455Generation of colour burst signals; Insertion of colour burst signals in colour picture signals or separation of colour burst signals from colour picture signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

对数字复合视频信号的色度信号由包括自动相位控制和自动色度控制操作处理,所使用的电路同时可用于两方面的操作,也可用于其他信号的处理操作。自动相位控制操作计算对应于参考时钟信号与色同步信号之间相位差的相位误差。参考时钟信号是根据相位误差数据而产生的,以使相位误差最小,参考时钟信号与色同步信号重合。自动色度控制操作用对应于色度信号与参考值之间的差值的系数数据乘以色度信号,以产生恒电平的色度信号。

Description

采用公用电路的自动相位控制和自动色度控制的处理装置
本发明关于处理复合视频信号中色度信号的装置和方法,更具体地是在处理色度信号时将自动相位控制(APC)和自动色度控制(ACC)相结合的装置和方法。
复合视频信号包括如图1A所示的已调制彩色副载波信号(色度信号),它与图1B所示的单色信号(亮度信号)组合。色度信号包含有关图象彩色部分的信息,该信息由色度信号的幅度和相位代表。因为彩色信息存贮在该信号的相位中,所以处理色度信号的的操作必须紧密地与该信号的相位同步,以为防止彩色信息的丢失,比如从处理信号产生的色调或色彩。最好,处理操作的相位应在色度信号的2°范围内。
为了在发送的色度信号和处理操作的色度信号之间保持精密的相位关系,如图1A所示彩色同步脉冲信号与色度信号一起发送,以给处理操作提供相位参考。彩色同步脉冲通常是一个短的、未调制的信号,包括9个周期,并位于水平同步脉冲之后的水平消隐期的后肩上。
色度处理操作用该彩色同步脉冲来产生一个内部的参考信号。该参考信号由自动相位控制(APC)操作来产生,它分离并放大彩色同步脉冲信号,然后将与该脉冲信号有相同频率的本机参考振荡器的相位锁定到该脉冲的相位。
在模拟色度信号处理中,相位锁定通常是由如图2所示的锁相环提供的,或由相控振荡器提供。典型的锁相环是由产生内部参考信号的DC电压控制振荡器(VCO)40与相位检测器42和低通滤波器41组合而形成。相位检测器42被供有VCO输出信号和彩色同步脉冲信号,并产生DC输出,其极性和幅度正比于VCO输出信号和彩色同步脉冲信号之间相对相位差的方向和幅度。该DC输出由低通滤波器41滤波并加到VCO42,以控制该振荡器输出信号的相位。该DC输出保持变化,直到振荡器输出信号的相位与彩色同步脉冲信号的相位匹配。低通滤波器41通过改变DC环增益来改善锁相环的动态性能。
为在彩色和亮度幅度之间取得合适的平衡,并因此避免重现图象中亮彩色的过饱和,色度信号的增益必须保持在恒定的水平,以补偿在景物、发射、传输和接收机微调时变化而引起的色度信号的变化。典型地,彩色和亮度幅度由反馈系统提供的自动色度控制(ACC)操作来平衡,该系统检测彩色同步脉冲信号的幅度并提供DC电压给放大器以保持该脉冲信号于恒定电平,因此防止了色度信号的最大幅度超出预定的值。
类似地,在数字色度信号处理中APC和ACC操作也是需要的。作为例子,图3示出了一个熟知的处理数字复合视频以产生原色信号的电路。该电路包括Y/C分离电路20、视视处理电路21、自动色度控制(ACC)电路23、自动相位控制(APC)电路24、彩色信号解调器25和矩阵电路22。
Y/C分离电路20分离复合数字视频信号为代表数字亮度信号(Y信号)的部分和代表数字色度信号(C信号)的部分。Y/C分离电路20将Y信号加到视频处理电路21,其功能是放大Y信号、完成附加的处理操作并将Y信号送到矩阵电路22。
Y/C分离电路20还将C信号加到ACC电路23,它平衡C信号的幅度以提供恒定的C信号电平。ACC电路将恒定电平的C信号加到自动相位控制(APC)电路24及彩色信号解调电路25。
APC电路24响应色同步门脉冲信号,来处理恒定电平的C信号,以产生相位锁定彩色脉冲串信号的参考时钟信号fsc。APC电路24还产生频率为4fsc的取样时钟信号。APC电路24将取样时钟信号4fsc加到彩色信号解调电路25,它将取样时钟信号作为内部参考时钟,以解调由ACC电路23提供的恒定电平的C信号。彩色信号解调器电路25在取样时钟信号4fsc的定时下通过对C信号取样来恢复彩色差分信号R-Y、 G-Y和B-Y。并将彩色差分信号加到矩阵电路22,它以预定的比例把这些差分信号R-Y、G-Y和B-Y与Y信号线性地交叉组合,以产生原色信号R、G和B。
图4示出了图3中的APC电路24。通常,以类似图2所示模拟APC电路的方式,APC电路将参考时钟信号fsc相位锁定到彩色同步脉冲串信号的相位。如图4所示,APC电路包括相位比较器电路26、滞后/超前滤波器电路27、数字到模拟(D/A)转换器电路28,压控振荡器(VCO)电路29和分频电路30,顺序排列以形成锁相环。
相位比较电路26用色同步门脉冲信号作为参考来分离数字色度信号的彩色同步脉冲串信号部分。相位比较器电路26将来自C信号的彩色同步脉冲串信号部分的相位数据与参时钟信号fsc进行比较并将代表彩色同步脉冲串信号与参考时钟信号fsc之间的相对相位差的方向和幅度的数字信号加到滞后/超前滤波器27。滞后/超前滤波器27以类似于图2模拟电路的低通滤波器41的方式改善锁相环的动态性能,滞后/超前滤波器27将滤波的数字输出加到D/A转换器28。滤波的数字输出由D/A转换器28转换为模拟DC输出,并被加到VCO29上。VCO29产生取样时钟信号4fsc,其频率为参考时钟信号的4倍,其相位由DC输出控制,VCO29将取样时钟信号加到频率分配器30以产生参考时钟信号fsc。
正如模拟APC电路中,彩色同步脉冲串信号与参考时钟信号之间的相对相位差导致VCO29产生不同相位的取样时钟信号4fsc,使得相对相位差较小。取样时钟信号的相位保持变化,直到彩色同步脉冲串信号与参考时钟信号之间的相对相位差消除。当相对相位差消除时,取样时钟的相位和参考时钟信号的相位保持恒定,APC电路被相位锁定。
图5示出了产生数字色度信号的模拟色度信号并对应由彩色信号解调器电路25取样的位置。当APC电路24被适当地相位锁定时,APC电路24将取样的时钟信号4fsc加到彩色信号解调器电路25以定时彩色信号取样,因此信号是在标有彩色差分值B-Y和R-Y的位置处被取样。 APC电路锁定的相位因此允许在一个取样操作中恢复彩色差分信号B-Y和R-Y。
图6示出了图3所示的ACC电路23。通常,该ACC电路以类似于处理模拟色度信号所用的ACC电路的方式工作,并防止由数字色度信号表示的最大幅度超过预定的值。如图6所示,ACC的电路依次包括复用电路31、脉冲串峰值检测电路32、比较器电路33和集成电路34,以形成一个反馈环。
乘法器31将数字色度信号加到脉冲串峰值检测器32,检测彩色同步脉冲串信号的最大值并将检测的最大幅度值加到比较器电路33。比较器电路33将检测的最大幅度值与参考电平进行比较,并形成代表检测的最大幅度与参考电平之间差值的差分信号。比较器电路33将该差分信号加到积分器电路34,它在一个时期,比如一个水平行期间内积分该差分信号,以计算对应检测的最大幅度值与参考电平之差的系数数据。积分器电路34将系数数据加到乘法器31,它将色度信号的每个成分乘以系数数据的一部分,以改善C信号的幅度并产生恒定电平的数字色度信号。乘法器31将恒定电平的色度信号加到相位锁定的APC电路24和分离彩色差分信号的解调电路25,以及进一步平衡电平的脉冲串峰值检测器32。
如图3所示,已知的数字色度信号处理电路具有这样的缺点,即电路单元只能专用于一个操作。APC电路单元只能用于APC操作而不能用于其它的信号处理操作,比如ACC操作,尽管两者有重叠的功能。同样,ACC电路单元只能用于ACC操作,而不能用于其它操作,比如APC操作。由于这些电路单元只能专用于一种操作,用于信号处理电路的电路单元大大地增加,电路的尺寸也增加。另外,由于用分离电路单元在几个操作中来完成重叠的功能,电路单元的使用效率很低。
因此,本发明的目的是提供处理色度信号的装置和和方法,它可克服相关技术中上述的缺点。
本发明其它的目的是提供处理色度信号的装置和方法,其中自动相位控制和自动色度控制操作由可完成两者操作的电路单元来完成。
本发明的另外的目的是提供处理色度信号的装置和方法,其中自动相位控制操作或自动色度控制操作是由还可进行其它色度信号处理操作的电路单元来完成。
按照本发明的一个方面,处理包含色同步信号的色度信号的装置和方法产生地址序列,作为参考时钟信号的功能。色度信号一部分的各个取样被存贮在各个地址中。指示参考时钟信号与色同步信号之间相位差的相位误差数据在样品的函数被计算。然后从相位误差数据中产生参考时钟信号,其方式是减小相位误差数据并使参考时钟信号与色同步信号重合。
按照本发明的该方面,一个锁定的色同步门控制信号被产生,作为色同步门控制信号和参考时钟信号的函数去控制色度信号的该部分的转换,并因此可以存贮色度信号的部分。地址序列的产生可以根据锁定的色同步门控制信号来复位。
进一步按照本发明的该方面,通过计算所选择的取样值之间的各个差分然后对这些差分进行平均,可以计算相位误差数据,而且该平均值可以被滞后一超前滤波。相位误差数据可以在一个水平扫描期间内累加,而累加的相位误差数据存贮在寄存器中。也可产生副载波时钟信号,从副载波时钟信号产生参考时钟信号。
按照本发明另一个方面,处理色度信号的装置和方法通过在地址序列的各个位置存贮各个部分的取样来存贮该色度信号的部分,差分数据是邻近的取样产生的。对应于差分数据的系数数据被存贮,并与色度信号的该部分相乘,以形成恒定电平的色度信号。然后存贮该恒定电平的色度信号。
按照本发明的这一方面,通过计算邻近取样绝对值的各个和然后确定这些和的最大值而计算差分数据。从最大值中减去参考值,以形成差分值,该差分值可在一个水平扫描期间内积分。然后,对应于积分的参考值的系数数据被选择。
按照本发明另外的方面,处理色度信号的装置和方法组合了上述本发明的两个方面。
本发明上述和其它的目的、特征和优点将在下面结合附图对本发明的优选实施例的详细描述之后变得很清楚。附图中对应的部分用相同的参考号表示。
图1A和1B分别图示了视频信号中的色度信号和组合的亮度和色度信号。
图2是显示已知模拟自动相位控制电路的方框图。
图3是显示已知数字色度信号处理电路的方框图。
图4是显示图3中已知的色度信号处理电路的自动相位控制电路的方框图。
图5图示了被取样色度信号波形的所需位置。
图6显示图3中已知的色度信号处理电路的自动色度控制电路的方框图。
图7是显示按照本发明实施例的色度信号处理电路的方框图。
图8A-8F图示了由图7的色度信号处理电路操作的信号和波形。
图9A-9B图示了当相位误差出现时由图7的色度处理电路取样色度信号波形的位置。
图10是用于解释图7中色度信号处理电路的自动相位控制操作的流程图。
图11是用于解释图7中色度信号处理电路的自动色度控制操作的流程图。
本发明用能进行自动相位控制和自动色度控制操作以及其它色度信号处理操作的电路单元将自动相位控制和自动色度控制操作组合到色度信号的处理当中。
图7是按照本发明一个实施例处理数字色度信号的电路的方框图。图7所示的电路完成APC和ACC操作,它可代替例如图3所示的ACC电路23和APC电路24。
图7所示的数字色度信号处理电路包括自动相位控制(APC)的锁相环和自动色度控制(ACC)的反馈环。APC环包括触发电路3;复位电路4;地址计数器5;包括存贮器2、计算单元6、累加器8、数据总线9和由控制单元7控制的APC寄存器10的微处理器16;D/A转换器12;压控振荡器(VCO)13;和频率分配器14。ACC环包括乘法器1;存贮器2、计算单元6、累加器8、数据总线9和由控制单元7控制的微处理器16的ACC寄存器11;以及ROM15。
在APC环中,如图8(a)所示的,与其中贮存有彩色副载波数据的数字色度信号的该部分重合的色同步门脉冲信号(BGP),以及如图8(b)所示参考时钟信号fsc被加到触发电路3。可以是D型触发器的触发电路3被触发以改变其输出的状态,在色同步门脉冲信号的状态改变之后,在参考时钟信号fsc中有第一上升,并因此产生一个锁定的色同步门脉冲信号,其延续时间为14个参考时钟信号周期,如图8(c)所示。
触发电路3将锁定的色同步门脉冲门信号加到复位电路4,它检测锁定的色同步门脉冲信号的前沿,然后将图8(d)所示的计数器复位脉冲信号加到地址计数器5。
地址计数器5响应计数器复位脉冲,开始对由VCO13提供的取样时钟信号4fsc进行计数,并产生对应于图8(e)所示的取样时钟信号周期的地址序列。地址计数器5将新地址送到微处理器16的存贮器2,地址值在数量上是递增的。
触发电路3还将锁定的色同步门脉冲送到存贮器2和微处理器16的开关SW。在锁定的色同步门脉信号期间,如图8(c)所示,开关SW接到位置“a”以连接乘法器1到存贮器2。在该期间,乘法器1将数字色度信号送到存贮器2,它在由地址计数器5提供的地址存贮各个色度信号的取样值。该数字色度信号用各个取样时钟信号4fsc取样,当相位正确时,它对应于图8(f)所示的色度信号的模拟表示。
除锁定的色同步门脉冲期间以外,开关SW连接到“b”位置,以将存贮器2连接到数据总线9,如下所述,附加的数据被送到存贮器2。
存贮器2在控制单元7的控制下通过数据总线9将色度信号的取样送到计算单元6。计算单元6计算相位误差数据作为色度数据取样的函数,并将该误差数据送到累加器8,它在一个时间期间比如一个水平行扫描期间内累加相位误差数据。累加器8将累加的相位误差数据送到存贮器2以在其中存贮,并送到APC寄存器10以临时存贮。累加器8和APC寄存器10以专业人员熟知的方式工作。
APC寄存器将存贮的相位误差数据送到D/A转换器电路12,它转换该相位误差数据为模拟DC输出,并将该DC输出送到VCO13。VCO13产生取样时钟信号4fsc并将该取样时钟信号送到频率分配器电路14,它产生参考时钟信号fsc,如上所述,它被加到触发电路3。VCO13还将取样时钟信号4fsc送到用于计数的地址计数器,也如上所述。
VCO13和频率分配电路14按相位误差数据的函数使取样时钟信号4fsc的相位和参考时钟fsc的相位变化,以致于地址计数的定时和色度信号取样的定时被改变,然后它改变其后计算的相位误差数据的值。
图9A和9B表示了从中产生数字化色度信号的模拟色度信号,并图示了取样时钟信号4fsc相位的效果,以及在相位误差数据值上色度信号取样定时的效果。如图9A所示,当色度信号在所需时间之后被取样时,如黑点所表示的,相位误差数据代表正偏移并影响取样时钟信号相位的改变,以致于以后的色度信号的取样出现在较早的时间,因此减少了其后计算的相位误差数据之值。同样,如图9B所示,当色度信号在所需时间之前被取样时,相位误差数据代表负偏移并影响取样时钟信号的相位的变化,以致于以后的色度信号的取样出现在较晚的时间,因此减少了其后计算的相位误差数据的值。
因此取样时钟信号的相位保持变化,直到相位误差数据值为最小。当相位误差数据为最小时,取样时钟和参考时钟信号的相位保持恒定,APC环被相位锁定。
相位误差数据被存贮在存贮器2中,以便以后的色度信号取样的校正。
计算单元6计算相位差数据的方式将结合图10给出的流程图进行描述。通常,计算单元6确定相位差值,以作为选择的色度信号取样之间的相应的差的函数。
如图10所示,微处理器16的计算单元6通过确定D值之间的差分来计算多个差分值Cn,D值交替地代表色度信号的取样位置,即最靠近图9A-9B所示的零交叉点的取样位置,并具有相应的差分,如步骤204所示。值Cn的确定总结为下式: C n = D ( 4 n ) - D ( 4 n + 2 ) 2 其中,4n和4n+2代表图8(e)和9A-9B所示的地址的变址,n=1-13。计算单元6计算该Cn并将每个Cn通过数据总线9送到存贮器2并存贮在其中。
在14个Cn值被计算和存贮之后,计算单元6用下式对Cn进行平均: C n , average = Σ n = 0 13 C n 14
如步骤208所示,计算单元6对Cn进行滞后/超前滤波Cn,average(Cn,平均)以产生相位误差数据,并且计算单元6将相位误差数据通过数据总线9和开关SW送到存贮器2。
如步骤210所示,计算单元6还将相位误差数据送到累加器8,它在一个时间内累加相位误差数据,如上所述,累加的相位误差数据通过数据总线9被送到APC寄存器10以便存贮。APC寄存器10输出该来自微处理器16的存贮的累加相位误差数据并将它送到D/A转换器12,也如上面所述。
如图7所示,在ACC环中,乘法器1在锁定色同步门脉冲信号期间,通过开关“a”将数字色度信号送到微处理器16的存贮器2,存贮器2在该期间存贮各个色度信号的取样,如上所述。存贮器2通过数据总线9将色度信号的各个取样值送这到计算单元6。
计算单元6计算来自色度信号邻近取样的差分数据,并将该差分数据送到累加器8,它在一个时间,比如一个水平行扫描期间内累加该差分数据,正如现有技术中所熟知的。累加器8将累加的差分数据经过数据总线9送到ACC寄存器11,其中累加差分数据已被存贮,也如现有技术中所知的。ACC寄存器11将累加的差分数据送到ROM15。
ROM15存贮对应于可能的差分数据值并安排在数据表中的系数数据。ROM15检索对应由ACC寄存器送出的该差分数据的各个系数数据,并将该检索的系数数据送到乘法器1。
乘法器1用系数数据乘以该数字色度信号并形成具有恒定电平的数字色度信号。乘法器1将该电平恒定的色度信号送到彩色信号解调器电路,例如图4所示。乘法器1还将电平恒定的色度信号送到微处理器16的存贮器2,该电平恒定的色度信号被取样同时存贮在其中。
ACC环因此通过用对应于从所加的数字色度信号所获得的系数数据乘以所加的数字色度信号而产生电平恒定的色度信号。系数数据的值被选择,以便其后从恒定电平的数字色度信号取样而计算出来的差分数据具有零值。
微处理器16的计算单元6确定差分数据的方法将参考图11来描述。
微处理器16的存贮器2给计算单元6提供取样的数字色度信号。如步骤304所示,计算单元6计算从邻近取样D的绝对值得到的多个Mn值,总结如下:
      Mn=|D2n|+|D2n+1|其中,2n和2n+1代表图8(e)所示地址的变址,n=0-27。计算单元6将该Mn值通过数据总线9送到存贮器2。
如步骤306所示,计算单元6从Mn值中选择具有最大值的一个,标为Mmax。
如步骤308所示,计算单元6然后通过从最大值Mmax中减去一个参考值而计算差分值X。计算单元6将差分值X送到累加器8。
如步骤310所示,累加器8通过组合差分值和原先的积分差值Yn-1而计算一个积分的差值Yn。该积分的差值Yn在预定的期间比如一个水平行扫描期间内产生。
累加器8将该积分的差值Yn送到ACC寄存器11以便存贮,如步骤312所示。ACC寄存器11从微处理器16中输出该积分的差值Yn,并将它送到ROM15,它检索对应于积分的差值Yn的系数数据,如上所述,并将该系数数据送到乘法器1。
另外,计算单元6计算差分值的方法可以简化,从取样的数字色度信号确定的Mmax可存贮在其它的地址内,比如在图8(e)中的奇数变址地址2n+1内。如上所述,具有最大值的样品被选为Mmax但是,当随机噪声出现在色度信号中,比如当色度信号是从很弱的广播信号中产生时,最好是用图11所示的步骤来计算值Mmax。
如上所述,图7所示的本发明实施例的APC环和ACC环各组合了用于APC和ACC操作的电路元件。因此,图7中电路所需要的电路元件数减少了。而且,用于这些操作的电路单元还可用于其它信号处理操作。
尽管本发明的实施例被说明,而且各种变形也参考附图进行了详细的说明,但本发明并不限制优选的实施例和所描述的变形之中,本专业的技术人员在不脱离附权利要求的精神或范围的情况下,可做出各种改变和进一步的改型。

Claims (13)

1.一种包括公用电路用于对包含色同步信号的数字色度信号进行自动相位控制和自动色度控制处理的的色度信号处理装置,包括:
参考时钟信号源;
地址产生装置,用于响应参考时钟信号产生地址序列;
存贮装置,用于在地址序列的各个位置存贮所说色同步信号的连续取样;
公用计算装置,用于计算对应于色同步信号的零交越的所述存储的取样中的预定不相邻的一些之间的差分,以获得表示所说参考时钟信号和所说色同步信号之间相位差的相位误差数据,并用于计算由所述存储的取样中的邻近取样之间的差分,以获得色同步电平数据;
包含在所述参考时钟信号源中的可调相位振荡装置,用于响应所说的相位误差数据而产生参考时钟信号,以使相位误差数据最小,所说的参考时钟信号与所说的色同步信号重合。
ROM,用于存贮一个表中的系数数据;
用所述的色同步电平数据存取所述表,以从ROM读出对应于所述色同步电平数据的系数数据;以及
乘法装置,被供给所述读出的系数数据,用于用所说的系数数据乘以包含所述色同步信号的所说数字化色度信号,以形成恒定电平的色度信号,并提供要存储到所说存贮装置的乘信号。
2.按照权利要求1的装置,其特征在于进一步包括响应用于锁定色同步门控制信号的所说参考时钟信号的锁定装置和色同步门控制信号源,以从要存储在所述存储装置的乘信号中提取所说的色同步信号。
3.按照权利要求2的装置,其特征在于它还包括复位装置,用于对所说的地址产生装置进行复位,以在锁定所说的色同步门控制信号时开始产生所说的地址序列。
4.按照权利要求1的装置,其特征在于所说的计算装置计算所说预定不相邻的取样之间的各个差分值并对所述各个差分进行平均,以获得所述相位误差数据。
5.按照权利要求4的装置,其特征在于所说的计算装置对所说的平均值进行滞后-超前滤波,以获得所说的相位误差数据。
6.按照权利要求4的装置,其特征在于所述计算装置包括累加器装置,用于在一个水平扫描期间内累加所说各个差分对所述各个差分进行平均,产生所述相位误差数据。
7.按照权利要求6的装置,其特征在于进一步包括寄存器装置,用于存贮所说相位误差数据,以及用于将所存贮的相位误差数据提供给所说可调相位振荡装置。
8.按照权利要求1的装置,其特征在于进一步包括数字-模拟转换器装置,用于将所说相位误差数据转换为模拟直流电压。
9.按照权利要求8的装置,其特征在于所说可调相位振荡器装置包括压控振荡器,用于产生取样的时钟信号,该取样的时钟信号的相位可按所说模拟直流电压的函数予以调节。
10.按照权利要求9的装置,其特征在于所述参考时钟信号源包括分频装置,用于分频所说取样的时钟信号,以产生所说的参考时钟信号。
11.按照权利要求1的装置,其特征在于所说的计算装置确定各存储的取样的绝对值,计算所说存储的取样的各个绝对值和,确定所说各和值的最大值,从所述最大值减去参考值,以获得所述色同步电平数据。
12.按照权利要求11的装置,其特征在于所述计算装置包括累加器装置,它在若干水平扫描期间累加所获得的色同步电平数据。
13.按照权利要求12的装置,其特征在于所说ROM读出对应于所说累加器装置中所累加的色同步电平数据的系数数据。
CN94109537A 1993-07-01 1994-07-01 采用公用电路的自动相位控制和自动色度控制的处理装置 Expired - Fee Related CN1075325C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP163432/93 1993-07-01
JP16343293A JP3523890B2 (ja) 1993-07-01 1993-07-01 クロマ信号復調回路
JP163432/1993 1993-07-01

Publications (2)

Publication Number Publication Date
CN1124435A CN1124435A (zh) 1996-06-12
CN1075325C true CN1075325C (zh) 2001-11-21

Family

ID=15773786

Family Applications (1)

Application Number Title Priority Date Filing Date
CN94109537A Expired - Fee Related CN1075325C (zh) 1993-07-01 1994-07-01 采用公用电路的自动相位控制和自动色度控制的处理装置

Country Status (8)

Country Link
US (1) US5532757A (zh)
EP (1) EP0632664B1 (zh)
JP (1) JP3523890B2 (zh)
KR (1) KR100320881B1 (zh)
CN (1) CN1075325C (zh)
DE (1) DE69413608T2 (zh)
MY (1) MY122555A (zh)
TW (1) TW241435B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001095005A (ja) * 1999-09-20 2001-04-06 Matsushita Electric Ind Co Ltd クロック発生回路
US7143207B2 (en) * 2003-11-14 2006-11-28 Intel Corporation Data accumulation between data path having redrive circuit and memory device
US7345708B2 (en) * 2003-12-23 2008-03-18 Lsi Logic Corporation Method and apparatus for video deinterlacing and format conversion
JP2008294629A (ja) * 2007-05-23 2008-12-04 Funai Electric Co Ltd テレビ受信機
CN101448074B (zh) * 2007-11-26 2010-08-11 晨星半导体股份有限公司 多切割的水平同步讯号的产生装置与方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4797730A (en) * 1987-04-10 1989-01-10 Ampex Corporation Method and apparatus for controlling the sampling phase of an analog color television signal

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4291332A (en) * 1980-04-10 1981-09-22 Tokyo Shibaura Denki Kabushiki Kaisha Phase-locked circuit
DE3136522A1 (de) * 1981-09-15 1983-03-24 Siemens AG, 1000 Berlin und 8000 München Verfahren und anordnung zur digitalen regelung der phase des systemtaktes eines digitalen signalverarbeitungssystems
DE3266503D1 (en) * 1982-05-27 1985-10-31 Itt Ind Gmbh Deutsche Integrated digital chrominance channel-circuit with controlled amplification
US4466015A (en) * 1982-09-30 1984-08-14 Rca Corporation Automatic color burst magnitude control for a digital television receiver
US4543600A (en) * 1983-09-19 1985-09-24 Rca Corporation Digital signal phase measuring apparatus as for a phase-locked loop
US4573069A (en) * 1984-03-29 1986-02-25 Rca Corporation Chrominance fine gain control in a digital television receiver
DE3438564A1 (de) * 1984-10-20 1986-04-30 Philips Patentverwaltung Gmbh, 2000 Hamburg Abtastregelkreis
US4635103A (en) * 1984-12-03 1987-01-06 Rca Corporation Phase locked loop system incorporating automatic gain control
EP0202015B1 (en) * 1985-04-12 1992-08-19 Tektronix, Inc. Digital phase-locked loops
EP0226649B1 (de) * 1985-12-19 1989-08-09 Deutsche ITT Industries GmbH Farbartregelschaltung eines digitalen Fernsehempfängers
EP0575419A1 (de) * 1990-05-01 1993-12-29 Deutsche Thomson-Brandt Gmbh Schaltung zum erzeugen eines farbträgers aus dem farbsynchronsignal
GB9013151D0 (en) * 1990-06-13 1990-08-01 Questech Ltd Digital signal processing system
GB9122711D0 (en) * 1991-10-25 1991-12-11 Alpha Image Ltd Digitally phase locking analogue signals

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4797730A (en) * 1987-04-10 1989-01-10 Ampex Corporation Method and apparatus for controlling the sampling phase of an analog color television signal

Also Published As

Publication number Publication date
JPH0723407A (ja) 1995-01-24
KR100320881B1 (ko) 2002-06-20
US5532757A (en) 1996-07-02
KR950005058A (ko) 1995-02-18
DE69413608T2 (de) 1999-03-11
TW241435B (zh) 1995-02-21
MY122555A (en) 2006-04-29
EP0632664A2 (en) 1995-01-04
JP3523890B2 (ja) 2004-04-26
EP0632664A3 (en) 1995-01-18
DE69413608D1 (de) 1998-11-05
EP0632664B1 (en) 1998-09-30
CN1124435A (zh) 1996-06-12

Similar Documents

Publication Publication Date Title
US4521803A (en) System for compatible transmission of high-resolution TV
US5621478A (en) Multistandard decoder for video signals and video signal decoding method
US20030020830A1 (en) Video signal converter for converting non-interlaced to composite video
CN1075325C (zh) 采用公用电路的自动相位控制和自动色度控制的处理装置
CN1171464C (zh) 彩色图像质量补偿电路及其控制方法
CN1235732A (zh) 具有彩色误差校正装置的用于显示主和辅助图像的电视系统
US4609938A (en) Digital TV receiver with digital video processing circuit
US5008740A (en) Apparatus and method for creating digitally remodulated video from digital components
US4200884A (en) Signal processing system for a solid state television camera
JPS6352517B2 (zh)
JP4002938B2 (ja) 直交変調された色副搬送波信号を有するビデオ受信機及びその方法
JP3421864B2 (ja) ビデオカメラ
EP0599597A2 (en) Colour burst signal detection
US3710014A (en) Color television system
CA1268539A (en) Digital television receiver with digital video processing circuit
JP2968619B2 (ja) サンプリングクロック発生回路
US4811088A (en) Color video camera apparatus providing correction of light intensity-dependent phase errors in color multiplex carrier signal
JPS5928113B2 (ja) 固体カラ−テレビジヨンカメラ
JP3150988B2 (ja) カラー撮像装置
JPS59123388A (ja) 撮像装置
JPH08331573A (ja) 映像信号処理装置
JPH05211653A (ja) ディジタルカメラ
JPH0496595A (ja) 映像信号処理回路
JPS62164379A (ja) ブランキング用信号発生回路
JPH01175480A (ja) ディジタルテレビジョン受像機

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20011121