CN107516684A - 光电二极管芯片及其制作方法 - Google Patents
光电二极管芯片及其制作方法 Download PDFInfo
- Publication number
- CN107516684A CN107516684A CN201710744981.4A CN201710744981A CN107516684A CN 107516684 A CN107516684 A CN 107516684A CN 201710744981 A CN201710744981 A CN 201710744981A CN 107516684 A CN107516684 A CN 107516684A
- Authority
- CN
- China
- Prior art keywords
- photodiode chip
- layer
- light
- substrate layer
- diffusion region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 30
- 238000009792 diffusion process Methods 0.000 claims abstract description 122
- 239000000758 substrate Substances 0.000 claims abstract description 99
- 230000008021 deposition Effects 0.000 claims abstract description 17
- 230000011514 reflex Effects 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 93
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 40
- 238000003776 cleavage reaction Methods 0.000 claims description 35
- 230000007017 scission Effects 0.000 claims description 35
- 239000000463 material Substances 0.000 claims description 34
- 230000008569 process Effects 0.000 claims description 33
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 24
- 238000000151 deposition Methods 0.000 claims description 23
- 239000000377 silicon dioxide Substances 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 19
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 16
- 239000000243 solution Substances 0.000 claims description 14
- 229910001128 Sn alloy Inorganic materials 0.000 claims description 10
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 claims description 10
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 8
- 230000000903 blocking effect Effects 0.000 claims description 8
- 229910052725 zinc Inorganic materials 0.000 claims description 8
- 239000011701 zinc Substances 0.000 claims description 8
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims description 7
- 239000000956 alloy Substances 0.000 claims description 7
- 229910052738 indium Inorganic materials 0.000 claims description 7
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 7
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 4
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 238000005520 cutting process Methods 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 229910052717 sulfur Inorganic materials 0.000 claims description 4
- 239000011593 sulfur Substances 0.000 claims description 4
- 238000002161 passivation Methods 0.000 claims description 3
- 244000062793 Sorghum vulgare Species 0.000 claims description 2
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 235000019713 millet Nutrition 0.000 claims description 2
- 230000005611 electricity Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 abstract description 5
- 238000005859 coupling reaction Methods 0.000 abstract description 5
- 238000000605 extraction Methods 0.000 abstract description 5
- 230000004446 light reflex Effects 0.000 abstract description 2
- 238000004886 process control Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 13
- 238000001020 plasma etching Methods 0.000 description 12
- 238000001259 photo etching Methods 0.000 description 11
- 238000001039 wet etching Methods 0.000 description 11
- 230000008901 benefit Effects 0.000 description 10
- 230000003287 optical effect Effects 0.000 description 10
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 10
- 238000013461 design Methods 0.000 description 9
- 238000010025 steaming Methods 0.000 description 9
- 230000008020 evaporation Effects 0.000 description 8
- 238000001704 evaporation Methods 0.000 description 8
- 230000005622 photoelectricity Effects 0.000 description 8
- 238000009413 insulation Methods 0.000 description 7
- 230000007797 corrosion Effects 0.000 description 6
- 238000005260 corrosion Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 4
- 238000012544 monitoring process Methods 0.000 description 4
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- AKAXWKKNSMKFNL-UHFFFAOYSA-N [Sn].[Au].[Au] Chemical compound [Sn].[Au].[Au] AKAXWKKNSMKFNL-UHFFFAOYSA-N 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 239000004568 cement Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- VIKNJXKGJWUCNN-XGXHKTLJSA-N norethisterone Chemical compound O=C1CC[C@@H]2[C@H]3CC[C@](C)([C@](CC4)(O)C#C)[C@@H]4[C@@H]3CCC2=C1 VIKNJXKGJWUCNN-XGXHKTLJSA-N 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0232—Optical elements or arrangements associated with the device
- H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/109—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN heterojunction type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
- H01L31/1844—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Light Receiving Elements (AREA)
Abstract
本发明提出了一种光电二极管芯片及其制作方法，该光电二极管芯片包括：外延层；该外延层包括衬底层、缓冲层、吸收层及顶层，衬底层位于底部，缓冲层、吸收层及顶层依次沉积在衬底层上；在顶层之上沉积有钝化膜，在钝化膜上蚀刻有扩散区，使得扩散区扩散至吸收层和顶层内；其中，在外延层的底部，自上而下蚀刻有光反射区，光反射区设置于衬底层和吸收层之间，使得自衬底层射入的光线照射在光反射区后，反射到扩散区。该光电二极管芯片能够从侧面入光，光线经过反射区反射到扩散区，解决了现有正面入光的光电二极管芯片不能很好的与侧面出光的激光器对接耦合、扩散区大小受到限制以及贴装工艺控制难度大等问题。
Description
技术领域
本发明涉及芯片技术领域，具体而言，涉及一种光电二极管芯片及其制作方法。
背景技术
随着“互联网+”、物联网、云计算和高清视频、音频、大数据等应用的快速增长，在线影院、网络视频、电子商务、网络社交、在线游戏等各种应用已经完全融入人民的日常生活，对大容量的数据传输有了更为迫切的需求。光功率监测光电二极管芯片是光通信及光数据传输中不可缺少的芯片，主要用于光发射端，监测激光器的光功率变化，通过激光器的光功率变化来控制激光器的光输出性能。
现有技术方案：
1)芯片光入射方式
现有技术采用传统工艺，增透膜镀于顶层上面，所以芯片光敏区位于芯片正面，光只能从芯片正面入射，在制作过程中，由于扩散区直径一般要求较大，可达几千微米甚至毫米尺寸，在芯片制作过程中对于扩散区的保护要求很高，工艺控制难度大，成品率低，而且，扩散区的大小受到限制。此外，由于激光器采用侧面出光，现有技术采用正面入光的光功率监测光电二极管芯片不能很好的与侧面出光的激光器对接耦合。
2)芯片贴装工艺
现有技术采用正面入光的光功率监测光电二极管芯片，在芯片贴装时需要先侧立贴于陶瓷载体，在于陶瓷载体一起贴于激光器的端面位置，贴装工艺复杂，难以控制，且在后续绑线工艺难以操作。另外，现有技术采用正面入光的光功率监测光电二极管芯片，侧面无法蒸镀焊接所需要的金属层，只能采用光学胶或银胶固定，可靠性差。
发明内容
本发明旨在至少解决现有技术或相关技术中存在的技术问题之一。
为此，本发明的一个方面在于提出了一种光电二极管芯片。
本发明的另一个方面在于提出了一种光电二极管芯片条的制作方法。
本发明的再一个方面在于提出了一种光电二极管芯片的制作方法。
有鉴于此，根据本发明的一个方面，提出了一种光电二极管芯片，包括：外延层，包括衬底层、缓冲层、吸收层以及顶层，衬底层位于底部，缓冲层、吸收层以及顶层依次沉积在衬底层上；在顶层之上沉积有钝化膜，在钝化膜上蚀刻有扩散区，使得扩散区扩散至吸收层和顶层内；其中，在外延层的底部，自上而下蚀刻有光反射区，光反射区设置于衬底层和吸收层之间，使得自衬底层射入的光线照射在光反射区后，反射到扩散区。
本发明提供的光电二极管芯片，外延层由衬底层、缓冲层、吸收层以及顶层构成，为光电二极管芯片提供了基础结构，通过在顶层上沉积钝化膜，为外延层中的顶层的层级结构提供了保护，通过在钝化膜上蚀刻扩散区，并利用锌扩散技术使得扩散区扩散至吸收层和顶层内，实现了给光电二极管芯片设置扩散区的技术目标，通过采用在光电二极管芯片衬底层和吸收层之间制作光反射区，使得光电二极管芯片能够经由侧面接收入射光，入射光经过光反射区反射到扩散区。本发明提出的光电二极管芯片能够从芯片侧面接收入射光线，解决了光线从光电二极管芯片正面入射导致的扩散区面积受限的问题，扩散区的面积大小不再受限制，除此之外，本发明提出的光电二极管芯片由于采用侧面入光，还可以很好的让激光器侧面发出的光从侧面直接耦合到光电二极管芯片，同时光电二极管芯片采用侧面入光很好的避免了侧立贴装，只需直接正立贴装与激光器端面即可，操作便捷，稳定性好，可靠性高。
在上述技术方案中，优选地，光电二极管芯片还包括：光反射区设置在衬底层和缓冲层上。
在该技术方案中，光反射区可以设置在衬底层和缓冲层，用于对自衬底层射入的光线进行反射，使得从光电二极管芯片侧面射入的光线能够顺利到达扩散区。
在上述任一技术方案中，优选地，光电二极管芯片还包括：光反射区的光反射面为曲面，且光反射区自与光电二极管芯片的入光面相交的两对侧壁中的一个向另一个贯穿并延伸。
在该技术方案中，通过采用从与光电二极管芯片的入射光面相交的两个侧壁中的一个向另一个蚀刻贯穿并延伸，实现了制作光反射区的技术目标，并且制作形成的光反射面是曲面，由于光反射面是曲面，能够实现对入射光线以一定角度反射的功能，避免了入射光线沿着原光路返回的问题，进而使得自衬底层射入的光线照射在光反射区的光反射曲面上时，入射光线能够反射到扩散区。
在上述任一技术方案中，优选地，光电二极管芯片还包括：光反射面与平行于外延层沉积方向的截面的交线为圆弧。
在该技术方案中，光反射面为圆弧形曲面，从光电二极管芯片垂直于入射光面的侧壁角度看，光反射面与平行于外延层沉积方向的截面的交线为圆弧，因为该光反射面为圆弧形，当入射光照射到该弧形光反射面上时，光线会以一定的角度反射出去，避免了入射光线按照原来的光路返回的问题，进而实现了入射光线经由光反射面反射后到达扩散区的技术目标。
在上述任一技术方案中，优选地，光电二极管芯片还包括：圆弧所在圆的半径为40um至80um；其中，圆弧所在圆的圆心位于光电二极管芯片底面远离入射光面一侧。
在该技术方案中，圆弧所在圆的曲率半径D要求40um<D<80um,圆弧所在圆的圆心设置于光电二极管芯片底面远离入射光面一侧，圆弧所在圆的曲率半径D之所以要求为40um<D<80um，目的在于保证光反射区的光反射曲面所处的位置在吸收层和衬底层之间，进而保证光反射区不会穿过吸收层对扩散区造成损伤。
在上述任一技术方案中，优选地，光电二极管芯片还包括：光反射面与平行于外延层沉积方向的截面的交线为折线，折线与射入的光线相交的一段为斜线。
在该技术方案中，光反射面为倒V形曲面，从光电二极管芯片垂直于入射光面的侧壁角度看，光反射面与平行于外延层沉积方向的截面的交线为折线，折线与入射光相交的一段为斜线，因为折线与入射光线相交的一段为斜线，也就是说该光反射面为一个斜面且该斜面与入射光线在位置上并不垂直，从而保证了当入射光照射到该斜面光反射面上时，光线会以一定的角度反射出去，避免了入射光线按照原来的光路返回的问题，进而实现了入射光线经由光反射面反射后到达扩散区的技术目标。
在上述任一技术方案中，优选地，光电二极管芯片还包括：斜线与光电二极管芯片底面具有夹角，夹角取值范围为40度至50度；其中，斜线与光电二极管芯片的底面形成的三角形区域的中心与扩散区中心的距离为20um至60um。
在该技术方案中，斜线和光电二极管芯片的底面成一定角度，角度的取值范围在40度至50度之间，其目的在于保证入射光线与斜线所在的斜面不垂直，进而保证了当入射光照射到该斜面形光反射面上时，光线会以一定的角度反射出去，避免了入射光线按照原来的光路返回的问题，进而实现了入射光线经由光反射面反射后到达扩散区的技术目标。此外，斜线与光电二极管的底面形成三角形区域，三角形区域的中心与扩散区的中心的距离D要求20um<D<60um，设置距离D的取值范围在20um<D<60um是为了保证光反射区的光反射曲面所处的位置在吸收层和衬底层之间，进而保证光反射区不会穿过吸收层而损伤到扩散区。
在上述任一技术方案中，优选地，光电二极管芯片还包括：保护膜，沉积于扩散区之上和/或沉积于衬底层背离缓冲层一侧表面之上；其中，沉积于扩散区之上的保护膜的制作材料为氮化硅或二氧化硅，厚度大于0.3um；沉积于衬底层背离缓冲层一侧表面之上的保护膜的制作材料包括氮化硅，厚度介于0.13um至0.17um之间。
在该技术方案中，在光电二极管芯片的扩散区之上沉积保护膜，保护膜的材料包括氮化硅或二氧化硅，保护膜厚度大于0.3um，因为氮化硅或者二氧化硅自身具有的绝缘性、耐腐蚀性、耐高温性、隔热性等特点，所以利用其制作保护膜可以很好的为光电二极管芯片的扩散区的层级结构提供保护；相似地，在光电二极管芯片的衬底层背离缓冲层一侧的表面之上沉积保护膜，保护膜厚度的取值范围在0.13um至0.17um之间，因为氮化硅或者二氧化硅自身具有的绝缘性、耐腐蚀性、耐高温性、隔热性等特点，所以利用其制作保护膜可以很好的为衬底层背离缓冲层一侧的表面提供保护。
在上述任一技术方案中，优选地，光电二极管芯片还包括：接触孔，蚀刻于保护膜上，接触孔穿透保护膜并与扩散区域连通；P型接触电极，在保护膜上蒸镀金属层用以蚀刻P型接触电极，P型接触电极穿过接触孔与扩散区连接；其中，P型接触电极与保护膜接触部分的厚度大于0.4um。
在该技术方案中，接触孔，通过采用蚀刻技术蚀刻于保护膜上，接触孔的作用在于穿透保护膜并连通到扩散区，为制作P型接触电极预留出位置，通过在保护膜上蒸镀金属层并通过蚀刻工艺，在接触孔上制作P型接触电极，其中，P型接触电极与保护膜接触的部分的厚度大于0.4um，且P型接触电极穿过接触孔与扩散区相连接，其作用在于为光电二极管芯片的外延结构提供接触电极，进而为光电二极管芯片正常工作提供了保证。
在上述任一技术方案中，优选地，光电二极管芯片还包括：N型电极，蒸镀于衬底层的一侧，且N型电极与缓冲层在衬底层的不同侧；其中，N型电极的制作材料包括金锡合金，厚度为0.6um至0.8um。
在该技术方案中，N型接触电极，蒸镀于衬底层背离缓冲层一侧，采用与激光器背面相同的金锡合金材质，厚度取值范围在0.6um至0.8um之间，由于N型接触电极由金锡合金材质构成，与激光器背面的金属材质相同，所以，光电二极管芯片的贴装工艺与激光器贴装工艺相同，直接正立贴装于激光器端面即可，相对于传统的银胶焊接，具有所需温度低、焊接效果好、操作便捷、可靠性高以及稳定性好等优点。
在上述任一技术方案中，优选地，光电二极管芯片还包括：钝化膜的制作材料包括氮化硅或二氧化硅；其中，钝化膜厚度大于0.3um。
在该技术方案中，钝化膜的制作材料包括氮化硅或二氧化硅，其中，钝化膜的厚度大于0.3um，因为氮化硅或者二氧化硅自身具有的绝缘性、耐腐蚀性、耐高温性、隔热性等特点，所以利用其制作钝化膜可以很好的为芯片的基础层级结构提供保护。
在上述任一技术方案中，优选地，光电二极管芯片还包括：镜面解理面，镜面解理面点解形成于光电二极管芯片的入射光面之上；增透膜，蒸镀于镜面解理面上；其中，增透膜厚度小于0.5um。
在该技术方案中，在光电二极管芯片的入射光面之上通过点解形成镜面解理面，其作用是使得光电二极管芯片的入射光面变得光滑平整，增透膜，蒸镀于镜面解理面上，制作材料包括二氧化硅或者二氧化锆，且增透膜的厚度小于0.5um，能对1310nm和1550nm波长的入射光起到增透的作用，优点是由于增透膜的波长范围较宽，使得光电二极管芯片的应用波长范围更广。
在上述任一技术方案中，优选地，光电二极管芯片还包括：扩散区为圆形，扩散区的直径为200um至3mm；扩散区的扩散深度为1um至1.5um。
在该技术方案中，扩散区，设置于钝化膜上，通过采用蚀刻和锌扩散技术制作扩散区，扩散区为圆形，扩散区的直径取值范围在200um至3mm之间，扩散区的扩散深度取值范围在1um至1.5um之间。由于扩散区的面积一般要求较大，所以扩散区设计为圆形，其目的在于保证在光电二极管芯片外延结构中顶层表面的有限范围内，制作一个面积最大的扩散区。
在上述任一技术方案中，优选地，光电二极管芯片还包括：衬底层，制作材料包括硫掺杂的n型磷化铟；缓冲层，制作材料包括掺杂浓度大于1×1015cm-3的磷化铟；吸收层，制作材料包括掺杂浓度低于1×1015cm-3的铟镓砷化合物；顶层，制作材料包括掺杂浓度小于1×1016cm-3的磷化铟。
在该技术方案中，衬底层的制作材料为硫掺杂的n型磷化铟，缓冲层的制作材料为掺杂浓度大于1×1015cm-3的磷化铟，吸收层的制作材料为掺杂浓度低于1×1015cm-3的铟镓砷化合物，顶层的制作材料为掺杂浓度小于1×1016cm-3的磷化铟，利用上述不同掺杂浓度的磷化铟、铟镓砷化合物等材质，制作了衬底层、缓冲层、吸收层以及顶层，进而构成了光电二极管芯片的外延层，为光电二极管芯片提够了基础层级结构。
在上述任一技术方案中，优选地，光电二极管芯片还包括：衬底层，厚度为300um至400um；缓冲层，厚度大于0.5um且小于4um；吸收层，厚度大于1um且小于3um；顶层，厚度大于等于0.5um且小于1um。
在该技术方案中，衬底层厚度的取值范围在300um至400um之间，缓冲层厚度的取值范围在0.5um至4um之间，吸收层的厚度取值范围在1um至3um之间，顶层的厚度的取值范围在0.5um至1um之间，衬底层和缓冲层的厚度的取值范围较大，为制作光反射区预留了充足的空间，相似地，吸收层和顶层的厚度的取值范围也足以满足在其上制作扩散区的要求，所以，上述衬底层、缓冲层、吸收层和顶层的相应厚度的取值范围的设计为光电二极管芯片制作扩散区和光反射区提供了保证。
在上述任一技术方案中，优选地，光电二极管芯片还包括：光电二极管芯片的厚度为150um至170um。
在该技术方案中，光电二极管芯片的厚度的取值范围在150um至170um之间；光电二极管芯片的厚度之所以设定在150um至170um之间，其目的在于限制光电二极管芯片的体积在合理范围内，便于后续贴装工艺的顺利实施。
根据本发明的另一个目的，提供了一种光电二极管芯片条的制作方法，包括：在衬底层上自下而上依次沉积缓冲层、吸收层及顶层；在顶层上沉积生长钝化膜，然后利用蚀刻和锌扩散技术处理钝化膜形成扩散区；通过蚀刻方法在光电二极管芯片条的衬底层和吸收层之间制作光反射区，使得自衬底层射入的光线照射在光反射区后，反射到扩散区。
本发明提供的光电二极管芯片条的制作方法，通过MOCVD外延生长设备在衬底层上自下而上依次沉积缓冲层、吸收层以及顶层，形成了芯片的基础层级结构。利用PECVD设备，在芯片表面顶层结构上沉积由氮化硅或者二氧化硅材质制成的钝化膜，为外延层中的顶层的层级结构提供了保护，采用光刻和湿法腐蚀或RIE蚀刻的工艺，在钝化膜上制作不同直径的扩散区，并采用锌扩散技术进一步制作扩散区，实现扩散深度达到1um至1.5um的技术效果。通过光刻和湿法腐蚀或RIE蚀刻的工艺在芯片衬底层和吸收层之间制作光反射区，实现光电二极管芯片条侧面入射光经过光反射区反射到扩散区的目标，解决了现有技术采用正面入光的光功率监测光电二极管芯片条不能很好的与侧面出光的激光器对接耦合、扩散区大小受到限制以及成品率低等问题。
根据本发明的上述光电二极管芯片条的制作方法，还可以具有以下技术特征：
在上述技术方案中，优选地，还包括：在所述扩散区之上沉积保护膜。
在该技术方案中，通过PECVD设备在光电二极管芯片条的扩散区之上沉积由氮化硅或者二氧化硅材质构成的保护膜，其作用为基于氮化硅或者二氧化硅自身具有的绝缘性、耐腐蚀性、耐高温性、隔热性等特点，利用其制作钝化膜可以很好的对扩散区提供保护。
在上述任一技术方案中，优选地，还包括：在保护膜上蚀刻接触孔，使其与扩散区连通；在保护膜上蒸镀金属层，金属层填充接触孔并接触到扩散区，在金属层上覆盖挡光层，挡光层位于接触孔及与接触孔相连接的部分保护膜之上，通过蚀刻法蚀刻掉挡光层以外的金属层以形成P型接触电极。
在该技术方案中，通过光刻和湿法腐蚀或者RIE蚀刻的工艺，在位于光电二极管芯片条扩散区之上的保护膜上蚀刻接触孔，用于穿透保护膜与扩散区连通；通过热蒸法或者e-beam工艺，在光电二极管芯片条制作有扩散区的正面保护膜之上蒸镀厚度大于0.4um的Au金属层，在金属层上覆盖挡光层，挡光层位于接触孔及与接触孔相连接的部分保护膜之上，通过光刻和湿法腐蚀或RIE蚀刻工艺，蚀刻掉挡光层以外的金属层以形成P型接触电极；P型接触电极的作用在于为光电二极管芯片的外延结构提供接触电极，进而保证光电二极管芯片能够正常工作。
在上述任一技术方案中，优选地，还包括：减薄衬底层的厚度，在已经减薄的衬底层背离所述缓冲层一侧的表面之上沉积保护膜。
在该技术方案中，通过芯片减薄工艺将光电二极管芯片条的厚度减薄到150um至170um之间，其目的在于限制光电二极管芯片的体积在合理范围内，便于后续贴装工艺的顺利实施；通过PECVD设备在光电二极管芯片条的背面衬底层背离缓冲层一侧的表面之上沉积由氮化硅或者二氧化硅材质构成的保护膜，其作用为基于氮化硅或者二氧化硅自身具有的绝缘性、耐腐蚀性、耐高温性、隔热性等特点，利用其制作的钝化膜可以很好的对称底层背离缓冲层一侧的表面提供保护。
在上述任一技术方案中，优选地，还包括：通过蚀刻方法在光电二极管芯片条的衬底层和吸收层之间制作光反射区，具体为：以与光电二极管芯片条的入射光面相对的侧壁的底部的任一端点为圆心以不大于衬底层和缓冲层厚度的和值为半径在光电二极管芯片条的任意一侧的侧壁上划刻出扇形区域，采用蚀刻法蚀刻扇形区域，直至穿透至另一侧光电二极管芯片条的侧壁，以形成光反射区。
在该技术方案中，以与光电二极管芯片条的入射光面相对的侧壁的底部的任一端点为圆心以不大于衬底层和缓冲层厚度的和值为半径在光电二极管芯片条的任意一侧的侧壁上划刻出扇形区域，通过采用光刻和湿法腐蚀或RIE蚀刻工艺蚀刻该扇形区域，直至穿透至另一侧光电二极管芯片条的侧壁，以形成光反射区，因为该光反射面为圆弧形，当入射光照射到该弧形光反射面上时，光线会以一定的角度反射出去，避免了入射光线按照原来的光路返回的问题，进而实现了入射光线经由光反射面反射后到达扩散区的技术目标。
在上述任一技术方案中，优选地，还包括：通过蚀刻方法在光电二极管芯片条的衬底层和吸收层之间制作光反射区，具体为：在光电二极管芯片条任意一侧的侧壁上远离光电二极管芯片条的入射光面的区域划刻出三角形区域，三角形区域的高度不大于衬底层和缓冲层厚度之和，采用蚀刻法蚀刻该三角形区域，直至穿透至另一侧光电二极管芯片条的侧壁，以形成光反射区。
在该技术方案中，在光电二极管芯片条任意一侧的侧壁上远离光电二极管芯片条的入射光面的区域画出一个三角形，三角形的高度不大于衬底层和缓冲层厚度之和，通过采用光刻和湿法腐蚀或RIE蚀刻工艺蚀刻该三角形区域，直至穿透至另一侧光电二极管芯片条的侧壁，以形成光反射区，因为该三角形光反射区与光电二极管芯片侧壁的交线为折线，并且折线与入射光线相交的一段为斜线，也就是说该光反射面为一个斜面且该斜面与入射光线在位置上并不垂直，从而保证了当入射光照射到该斜面形光反射面上时，光线会以一定的角度反射出去，避免了入射光线按照原来的光路返回的问题，进而实现了入射光线经由光反射面反射后到达扩散区的技术目标。
在上述任一技术方案中，优选地，还包括：通过蚀刻方法在光电二极管芯片条的衬底层和吸收层之间制作光反射区后，在衬底层背离缓冲层一侧的表面交替蒸镀制作合金焊接层N电极。
在该技术方案中，通过蚀刻方法在光电二极管芯片条的衬底层和吸收层之间制作光反射区后，在衬底层背离缓冲层一侧的表面之上，通过热蒸法或者e-beam设备采用交替蒸镀工艺制作金锡合金焊接金属层，即为N电极，因为采用的是与激光器背面相同的金锡合金金属层，贴装工艺与激光器贴装保持一致，所以，通过上述工艺制作的金锡合金金属层N电极相对于传统的银胶焊接，具有所需温度低、焊接效果好、操作便捷、可靠性高以及稳定性好等优点。
在上述任一技术方案中，优选地，还包括：通过镜面解理工艺，沿光电二极管芯片条的入射光面方向点解光电二极管芯片条，并在光电二极管芯片条的入射光面方向形成镜面解理面；在入射光面方向的镜面解理面上蒸镀增透膜。
在该技术方案中，在光电二极管芯片条的入射光面之上通过点解形成镜面解理面，其作用是使得光电二极管芯片条的入射光面变得光滑平整，增透膜，蒸镀于镜面解理面上，制作材料包括二氧化硅或者二氧化锆，且增透膜的厚度小于0.5um，能对1310nm和1550nm波长的入射光起到增透的作用，优点是增透膜的波长范围较宽，应用波长范围更广。
根据本发明的又一个目的，提供了一种光电二极管芯片的制作方法，包括：将权利要求17至24中任一项所述光电二极管芯片条制作为所述光电二极管芯片。
本发明提供的光电二极管芯片的制作方法，通过光电二极管芯片条制作而成。
在上述技术方案中，优选地，还包括：通过解理工艺，将所述光电二极管芯片条沿预设在所述光电二极管芯片条的外延层上的划道线切割成单独的所述光电二极管芯片。
在该技术方案中，通过芯片解理工艺，将上述已经完成增透膜蒸镀的光电二极管芯片条解理切割成单独光电二极管芯片，这样通过对光电二极管芯片条进行刻蚀、蒸镀等工艺一次可以制作多个光电二极管芯片，再经过解理切割成单独的光电二极管芯片，减少了繁琐工艺的重复操作，提高了生产效率。
本发明的附加方面和优点将在下面的描述部分中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1示出了本发明的一个实施例的光电二极管芯片的结构剖视示意图；
图2示出了本发明的另一个实施例的光电二极管芯片的结构剖视示意图；
图3示出了本发明的一个实施例的光电二极管芯片条的制作方法的流程示意图；
图4示出了本发明的一个实施例的光电二极管芯片的制作方法的流程示意图。
其中，图1和图2中附图标记与部件名称之间的对应关系为：
102衬底层，104缓冲层，106吸收层，108顶层，110钝化膜，112扩散区，114保护膜，116P型接触电极，118N电极，120增透膜，122光反射区，222光反射区。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不限于下面公开的具体实施例的限制。
本发明第一方面的实施例中，提出一种光电二极管芯片，图1示出了本发明的一个实施例的光电二极管芯片的结构剖视示意图，图2示出了本发明的另一个实施例的光电二极管芯片的结构剖视示意图，下面参照图1和图2描述根据本发明一些实施例所述的光电二极管芯片。
在本发明的一个实施例中，采用在光电二极管芯片的背面衬底层102和吸收层106之间制作光反射区122的方法，使得自所述衬底层102射入的光线照射在所述光反射区122后，反射到所述扩散区112。光反射区122的特征在于：
(1)光反射区122设置在衬底层102和缓冲层上104上，光反射区122的光反射面为曲面，通过采用从与光电二极管芯片的入射光面相交的两个侧壁中的一个向另一个蚀刻贯穿并延伸而形成，由于光反射面是曲面，能够实现对入射光线以一定角度反射的功能，避免了入射光线沿着原光路返回的问题，进而使得自衬底层102射入的光线照射在光反射区122的光反射曲面上时，入射光线能够反射到扩散区112。
(2)光反射区122的光反射面为圆弧形曲面，从光电二极管芯片垂直于入射光面的侧壁角度看，光反射面与平行于外延层沉积方向的截面的交线为圆弧，圆弧所在圆的曲率半径D要求40um<D<80um,圆弧所在圆的圆心设置于光电二极管芯片底面远离入射光面一侧，因为该光反射面为圆弧形，当入射光照射到该弧形光反射面上时，光线会以一定的角度反射出去，避免了入射光线按照原来的光路返回的问题，进而实现了入射光线经由光反射面反射后到达扩散区的技术目标；另外，圆弧所在圆的曲率半径D之所以要求为40um<D<80um，目的在于保证光反射区的光反射曲面所处的位置在吸收层和衬底层之间，进而保证光反射区不会穿过吸收层对扩散区造成损伤。
在本发明的另一个实施例中，采用在光电二极管芯片的背面衬底层102和吸收层106之间制作光反射区222的方法，使得自所述衬底层102射入的光线照射在所述光反射区222后，反射到所述扩散区112。光反射区222的特征在于：
(1)光反射区122设置在衬底层102和缓冲层上104上，光反射区222的光反射面为曲面，通过采用从与光电二极管芯片的入射光面相交的两个侧壁中的一个向另一个蚀刻贯穿并延伸而形成，由于光反射面是曲面，能够实现对入射光线以一定角度反射的功能，避免了入射光线沿着原光路返回的问题，进而使得自衬底层102射入的光线照射在光反射区222的光反射曲面上时，入射光线能够反射到扩散区112。
(2)光反射区222的光反射面为倒V形曲面，从光电二极管芯片垂直于入射光面的侧壁角度看，光反射面与平行于外延层沉积方向的截面的交线为折线，折线与入射光相交的一段为斜线，因为折线与入射光线相交的一段为斜线，也就是说该光反射面为一个斜面且该斜面与入射光线在位置上并不垂直，从而保证了当入射光照射到该斜面形光反射面上时，光线会以一定的角度反射出去，避免了入射光线按照原来的光路返回的问题，进而实现了入射光线经由光反射面反射后到达扩散区的技术目标；另外，斜线和光电二极管芯片的底面成一定角度，角度的取值范围在40度至50度之间，其目的在于保证入射光线与斜线所在的斜面不垂直，进而保证了当入射光照射到该斜面形光反射面上时，光线会以一定的角度反射出去，避免了入射光线按照原来的光路返回的问题，进而实现了入射光线经由光反射面反射后到达扩散区的技术目标。再者，斜线与光电二极管的底面形成三角形区域，三角形区域的中心与扩散区的中心的距离D要求20um<D<60um，设置距离D的取值范围在20um<D<60um是为了保证光反射区的光反射曲面所处的位置在吸收层和衬底层之间，进而保证光反射区不会穿过吸收层而损伤扩散区。
在本发明的再一个实施例中，为了简化光电二极管芯片的贴装工艺，在芯片结构设计上，本发明采用了如图1和/或图2所示的结构设计，其中主要设计特征在于：
采用热蒸法或e-beam设备，在光电二极管芯片条背面衬底层102背离缓冲层104一侧采用交替蒸镀工艺制作金锡合金焊接层，即N电极118，实现了与激光器贴装工艺保持一致的目的，直接正立贴装于激光器端面即可容易操作，方便快捷，并且方便后续绑线工艺，同时兼具可靠性高，稳定性好等优点。
在本发明的又一个实施例中，为了实现光电二极管的侧面入光，在光电二极管芯片结构设计上，本发明采用了如图1和/或图2所示的结构设计，其中主要设计特征在于：
采用解理机芯片镜面解理工艺，在光电二极管芯片的入射光面之上通过点解形成镜面解理面，其作用是使得光电二极管芯片的入射光面变得光滑平整，之后，采用e-beam设备，在镜面解理面上蒸镀由二氧化硅或者二氧化锆材料所构成的增透膜120，作用是使得光电二极管芯片可以从侧面入光，不但解决了现有技术只能从正面入光带来的扩散区大小受限的问题，而且能够很好的让激光器侧面发出的光从侧面直接耦合到光电二极管芯片，提高耦合效率，此外，由于蒸镀在镜面解理面上的增透膜120是宽波长范围的增透膜120，所以使得光电二极管芯片的应用波长范围更广。
在本发明的还一个实施例中，如图1所示，本发明涉及芯片产品主要由如下部分组成：
(1)通过MOCVD设备制作光电二极管芯片外延层，该外延层结构包括由硫掺杂的n型磷化铟材料构成的衬底层102，厚度为300um至400um，在衬底层102上依次沉积生长掺杂浓度大于1×1015cm-3，厚度大于0.5um且小于4um的光电二极管芯片磷化铟缓冲层104；掺杂浓度低于1×1015cm-3，厚度大于1um且小于3um的光电二极管芯片铟镓砷化合物吸收层106；掺杂浓度小于1×1016cm-3，厚度大于等于0.5um且小于1um的光电二极管芯片磷化铟吸收层108；
(2)通过PECVD设备，在光电二极管芯片顶层108之上沉积厚度大于0.3um的芯片氮化硅或二氧化硅钝化膜110；
(3)通过光刻和湿法腐蚀或RIE刻蚀工艺在钝化膜110上蚀刻扩散区112，扩散区为圆形，扩散区的直径取值范围在200um至3mm之间，通过锌扩散技术进一步制作扩散区，扩散区的扩散深度取值范围在1um至1.5um之间；
(4)通过采用PECVD设备，分别在扩散区之上和衬底层背离缓冲层一侧表面之上沉积保护膜114，用于对扩散区和衬底层的层级结构提供保护，保护膜的材料包括氮化硅或二氧化硅，其中，沉积于扩散区上的保护膜厚度大于0.3um，沉积于衬底层背离缓冲层一侧表面之上的保护膜114的厚度的取值范围在0.13um至0.17um之间；
(5)通过采用光刻和湿法腐蚀或RIE蚀刻技术蚀刻于保护膜114上，用于穿透保护膜连通到扩散区112，通过采用热蒸法或e-beam工艺，在光电二极管芯片条正面保护膜114上蒸镀厚度大于0.4um的金属层，然后通过采用光刻湿法腐蚀或RIE蚀刻工艺制作芯片的P型接触电极116；
(6)通过热蒸法或e-beam设备，在光电二极管芯片条背面衬底层背离缓冲层一侧蒸镀N型接触电极118，采用与激光器背面相同的金锡合金材质，厚度取值范围在0.6um至0.8um之间，实现了与激光器贴装工艺保持一致的目的，具有可靠性高，稳定性好，贴装便利等优点。
(7)通过镜面解理工艺，在光电二极管芯片条的入射光面之上点解形成镜面解理面，其作用是使光电二极管芯片的入射光面变得光滑平整，然后，采用e-beam设备，在入射光面之上的镜面解理面上蒸镀增透膜120，制作材料包括二氧化硅或者二氧化锆，且增透膜120的厚度小于0.5um，能对1310nm和1550nm波长的入射光起到增透的作用，优点是增透膜120的波长范围较宽，应用波长范围更广。
本发明第二方面的实施例中，提出了一种光电二极管芯片条的制作方法，图3示出了本发明的一个实施例的光电二极管芯片条的制作方法的流程示意图：
步骤302，通过MOCVD设备在衬底层上自下而上依次沉积缓冲层、吸收层以及顶层，在顶层沉积生长钝化膜，通过蚀刻工艺和锌扩散技术处理钝化膜形成扩散区，通过蚀刻工艺在所述在芯片条的衬底层和吸收层之间制作光反射区；
步骤304，通过PECVD设备分别在光电二极管芯片条扩散区之上沉积保护膜；
步骤306，通过蚀刻工艺在保护膜上蚀刻接触孔，使其与所述扩散区连通，通过热蒸法和e-beam工艺在芯片条表面蒸镀金属层，通过蚀刻工艺制成P型接触电极；
步骤308，通过芯片减薄工艺减薄衬底层厚度，并抛光衬底层背离缓冲层一侧的表面，并通过PECVD设备在芯片条衬底层背离缓冲层一侧表面沉积保护膜；
步骤310，通过以与光电二极管芯片条的入射光面相对的侧壁的底部的任一端点为圆心以不大于衬底层和缓冲层厚度的和值为半径在所述光电二极管芯片条的任意一侧的侧壁上划刻出扇形区域，通过蚀刻工艺蚀刻该扇形区域，制作光反射区；和/或通过在光电二极管芯片条任一侧的侧壁上远离光电二极管芯片条的入射光面的区域划刻出三角形区域，三角形区域高度不大于衬底层和缓冲层厚度之和，通过蚀刻工艺蚀刻该三角形区域，制作光反射区；
步骤312，通过热蒸法或e-beam设备，在芯片条背面采用交替热蒸镀工艺制作合金焊接层N电极；
步骤314，通过镜面解理工艺，沿着光电二极管芯片条的入射光面方向点解芯片条，在光电二极管芯片条的入射光面方向形成镜面解理面，通过e-beam设备，在芯片条沿入射光方向的镜面解理面上蒸镀增透膜。
本发明第三方面的实施例中，提出了一种光电二极管芯片的制作方法，图4示出了本发明的一个实施例的光电二极管芯片的制作方法的流程示意图：
步骤402，通过解理工艺，将前述第二方面实施例中的光电二极管芯片条沿预设在芯片条外延层上的划道线切割成单独的光电二极管芯片。
本发明提供的光电二极管芯片条的制作方法，首先，通过MOCVD设备，在衬底层上自下而上依次沉积缓冲层、吸收层及顶层，构成了光电二极管芯片条的基础外延结构，通过利用PECVD设备在顶层上沉积生长钝化膜，并采用光刻和湿法腐蚀或RIE蚀刻工艺，在钝化膜上制作不同直径L(200um至3mm)的扩散区，然后采用锌扩散技术继续制作扩散区，使其扩散深度达到1um至1.5um，进而使得制作出的扩散区相对现有技术变得更大。其次，通过采用PECVD设备在光电二极管芯片条的扩散区上沉积保护膜，并通过光刻和湿法腐蚀或RIE蚀刻工艺在保护膜上制作接触孔，然后采用热蒸法或e-beam工艺，在光电二极管芯片条扩散区上方的保护膜上蒸镀金属Au层，在通过光刻和湿法腐蚀或RIE蚀刻的方法蚀刻金属Au层以形成P型接触电极。再次，通过芯片减薄工艺减薄光电二极管芯片条衬底层背离缓冲层一侧，将光电二极管芯片条减薄到150um至170um的厚度，利用PECVD设备，在光电二极管芯片条衬底层背离缓冲层一侧表面沉积保护膜，然后通过蚀刻工艺在所述在光电二极管芯片条的衬底层和吸收层之间制作光反射区，在此之后，再通过热蒸法或e-beam设备，在光电二极管芯片条背面采用交替蒸镀工艺制作金锡合金焊接层N电极，并采用410℃合金工艺，对光电二极管芯片条进行合金，使光电二极管芯片条的电极与化合物材料形成欧姆接触，降低光电二极管芯片的接触电阻。最后，通过镜面解理工艺，沿着光电二极管芯片条入光面点解光电二极管芯片条形成镜面解理面，接着采用e-beam设备，在光电二极管芯片条的镜面解理面上蒸镀增透膜，之后，将蒸镀有增透膜的光电二极管芯片条沿着预先设定在光电二极管芯片条外延层上的划道线切割成单独的光电二极管芯片。
通过本发明提出的制作方法生产的光电二极管芯片，由于光电二极管芯片背面采用的是金锡合金交替金属层电极设计，与激光器背面金属层相同，所以可以直接正立贴装于激光器端面即可，操作便捷、可靠性高且稳定性好，解决了传统侧立贴装工艺难的问题。此外，本发明采用了光反射曲面的设计方案，通过蚀刻工艺在光电二极管芯片的衬底层和吸收层之间制作光反射区，使得从光电二极管芯片侧面射入的光线经过光反射区反射到扩散区，结合本发明提出的光电二极管芯片通过增透膜实现侧面入光的方案，使得光电二极管芯片可以直接耦合到激光器侧面发出的光线，因此具有较高的耦合率，由于本发明采用了宽波段增透膜设计，所以从光电二极管芯片侧面射入的光线波长范围更广，解决了现有技术光电二极管芯片从正面入光而导致扩散区面积受到限制、扩散区在制作过程中难以被保护以及与激光器侧面出光耦合难等问题。
在本说明书的描述中，术语“一个实施例”、“一些实施例”、“具体实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或实例。而且，描述的具体特征、结构、材料或特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (26)
1.一种光电二极管芯片，其特征在于，包括：
外延层，包括衬底层、缓冲层、吸收层及顶层，所述衬底层位于底部，所述缓冲层、所述吸收层及所述顶层依次沉积在衬底层上；
在所述顶层之上沉积有钝化膜，在所述钝化膜上蚀刻有扩散区，使得所述扩散区扩散至所述吸收层和所述顶层内；
其中，在所述外延层的底部，自上而下蚀刻有光反射区，所述光反射区设置于所述衬底层和所述吸收层之间，使得自所述衬底层射入的光线照射在所述光反射区后，反射到所述扩散区。
2.根据权利要求1所述的光电二极管芯片，其特征在于，还包括：
所述光反射区设置在所述衬底层和所述缓冲层上。
3.根据权利要求1所述的光电二极管芯片，其特征在于，还包括：
所述光反射区的光反射面为曲面，且所述光反射区自与所述光电二极管芯片的入光面相交的两对侧壁中的一个向另一个贯穿并延伸。
4.根据权利要求3所述的光电二极管芯片，其特征在于，还包括：
所述光反射面与平行于所述外延层沉积方向的截面的交线为圆弧。
5.根据权利要求4所述的光电二极管芯片，其特征在于，还包括：
所述圆弧所在圆的半径为40um至80um；
其中，所述圆弧所在圆的圆心位于所述光电二极管芯片底面远离入射光面一侧。
6.根据权利要求3所述的光电二极管芯片，其特征在于，还包括：
所述光反射面与平行于所述外延层沉积方向的截面的交线为折线，所述折线与射入的光线相交的一段为斜线。
7.根据权利要求6所述的光电二极管芯片，其特征在于，还包括：
所述斜线与所述光电二极管芯片底面具有夹角，所述夹角取值范围为40度至50度；
其中，所述斜线与所述光电二极管芯片的底面形成的三角形区域的中心与所述扩散区中心的距离为20um至60um。
8.根据权利要求1至2中任一项所述的光电二极管芯片，其特征在于，还包括：
保护膜，沉积于所述扩散区之上和/或沉积于所述衬底层背离所述缓冲层一侧表面之上；
其中，沉积于所述扩散区之上的所述保护膜的制作材料为氮化硅或二氧化硅，厚度大于0.3um；沉积于所述衬底层背离所述缓冲层一侧表面之上的所述保护膜的制作材料包括氮化硅，厚度介于0.13um至0.17um之间。
9.根据权利要求8所述的光电二极管芯片，其特征在于，还包括：
接触孔，蚀刻于所述保护膜上，所述接触孔穿透所述保护膜并与所述扩散区域连通；
P型接触电极，在所述保护膜上蒸镀金属层用以蚀刻所述P型接触电极，所述P型接触电极穿过所述接触孔与所述扩散区连接；
其中，所述P型接触电极与所述保护膜接触部分的厚度大于0.4um。
10.根据权利要求1所述的光电二极管芯片，其特征在于，还包括：
N型电极，蒸镀于所述衬底层的一侧，且所述N型电极与所述缓冲层在所述衬底层的不同侧；
其中，所述N型电极的制作材料包括金锡合金，厚度为0.6um至0.8um。
11.根据权利要求1所述的光电二极管芯片，其特征在于，还包括：
所述钝化膜的制作材料包括氮化硅或二氧化硅；
其中，所述钝化膜厚度大于0.3um。
12.根据权利要求1至7中任一项所述的光电二极管芯片，其特征在于，还包括：
镜面解理面，所述镜面解理面点解形成于所述光电二极管芯片的入射光面之上；
增透膜，蒸镀于所述镜面解理面上；
其中，所述增透膜厚度小于0.5um。
13.根据权利要求1所述的光电二极管芯片，其特征在于，还包括：
所述扩散区为圆形，所述扩散区的直径为200um至3mm；
所述扩散区的扩散深度为1um至1.5um。
14.根据权利要求1所述的光电二极管芯片，其特征在于，还包括：
所述衬底层，制作材料包括硫掺杂的n型磷化铟；
所述缓冲层，制作材料包括掺杂浓度大于1×1015cm-3的磷化铟；
所述吸收层，制作材料包括掺杂浓度低于1×1015cm-3的铟镓砷化合物；
所述顶层，制作材料包括掺杂浓度小于1×1016cm-3的磷化铟。
15.根据权利要求1所述的光电二极管芯片，其特征在于，还包括：
所述衬底层，厚度为300um至400um；
所述缓冲层，厚度大于0.5um且小于4um；
所述吸收层，厚度大于1um且小于3um；
所述顶层，厚度大于等于0.5um且小于1um。
16.根据权利要求1至7中任一项所述的光电二极管芯片，其特征在于，还包括：
所述光电二极管芯片的厚度为150um至170um。
17.一种光电二极管芯片条的制作方法，其特征在于，包括：
在衬底层上自下而上依次沉积缓冲层、吸收层及顶层；
在所述顶层上沉积生长钝化膜，然后利用蚀刻和锌扩散技术处理所述钝化膜形成扩散区；
通过蚀刻方法在所述光电二极管芯片条的所述衬底层和所述吸收层之间制作光反射区，使得自所述衬底层射入的光线照射在所述光反射区后，反射到所述扩散区。
18.根据权利要求17所述的光电二极管芯片条的制作方法，其特征在于，还包括：
在所述扩散区之上沉积保护膜。
19.根据权利要求18所述的光电二极管芯片条的制作方法，其特征在于，还包括：
在所述保护膜上蚀刻接触孔，使其与所述扩散区连通；
在所述保护膜上蒸镀金属层，所述金属层填充所述接触孔并接触到所述扩散区，在所述金属层上覆盖挡光层，所述挡光层位于所述接触孔及与所述接触孔相连接的部分所述保护膜之上，通过蚀刻法蚀刻掉所述挡光层以外的金属层以形成P型接触电极。
20.根据权利要求17或18所述的光电二极管芯片条的制作方法，其特征在于，还包括：
减薄所述衬底层的厚度，在已经减薄的所述衬底层背离所述缓冲层一侧的表面之上沉积所述保护膜。
21.根据权利要求17或18所述光电二极管芯片条的制作方法，其特征在于，通过蚀刻方法在所述光电二极管芯片条的所述衬底层和所述吸收层之间制作光反射区，具体为：
以与所述光电二极管芯片条的入射光面相对的侧壁的底部的任一端点为圆心以不大于所述衬底层和所述缓冲层厚度的和值为半径在所述光电二极管芯片条的任意一侧的侧壁上划刻出扇形区域，采用蚀刻法蚀刻所述扇形区域，直至穿透至另一侧所述光电二极管芯片条的侧壁，以形成所述光反射区。
22.根据权利要求17或18所述的光电二极管芯片条的制作方法，其特征在于，通过蚀刻方法在所述光电二极管芯片条的所述衬底层和所述吸收层之间制作光反射区，具体为：
在所述光电二极管芯片条任意一侧的侧壁上远离所述光电二极管芯片条的入射光面的区域划刻出三角形区域，所述三角形区域的高度不大于所述衬底层和所述缓冲层厚度之和，采用蚀刻法蚀刻所述三角形区域，直至穿透至另一侧所述光电二极管芯片条的侧壁，以形成所述光反射区。
23.根据权利要求17或18所述的光电二极管芯片条的制作方法，其特征在于，还包括：
通过蚀刻方法在所述光电二极管芯片条的所述衬底层和所述吸收层之间制作光反射区后，在所述衬底层背离所述缓冲层一侧的表面交替蒸镀制作合金焊接层N电极。
24.根据权利要求17至23中任一项所述的光电二极管芯片条的制作方法，其特征在于，还包括：
通过镜面解理工艺，沿所述光电二极管芯片条的入射光面方向点解所述光电二极管芯片条，并在所述光电二极管芯片条的入射光面方向形成镜面解理面；
在所述入射光面方向的所述镜面解理面上蒸镀增透膜。
25.一种光电二极管芯片的制作方法，其特征在于，将权利要求17至24中任一项所述光电二极管芯片条制作为所述光电二极管芯片。
26.根据权利要求25所述的光电二极管芯片的制作方法，其特征在于，所述制作方法包括：
通过解理工艺，将所述光电二极管芯片条沿预设在所述光电二极管芯片条的外延层上的划道线切割成单独的所述光电二极管芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710744981.4A CN107516684A (zh) | 2017-08-25 | 2017-08-25 | 光电二极管芯片及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710744981.4A CN107516684A (zh) | 2017-08-25 | 2017-08-25 | 光电二极管芯片及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107516684A true CN107516684A (zh) | 2017-12-26 |
Family
ID=60724084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710744981.4A Pending CN107516684A (zh) | 2017-08-25 | 2017-08-25 | 光电二极管芯片及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107516684A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111864007A (zh) * | 2019-04-26 | 2020-10-30 | 吴孟奇 | 光转换元件 |
| US11143827B1 (en) | 2020-08-03 | 2021-10-12 | Kyoto Semiconductor Co., Ltd. | Light receiving element unit |
| US11158618B2 (en) | 2019-04-26 | 2021-10-26 | National Tsing Hua University | Light conversion device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004158763A (ja) * | 2002-11-08 | 2004-06-03 | Toshiba Corp | 半導体受光素子 |
| US20040188787A1 (en) * | 2003-03-28 | 2004-09-30 | Yang Seung-Kee | Light receiving element and method of manufacturing the same |
| US20150355424A1 (en) * | 2012-12-28 | 2015-12-10 | Wuhan Telecommunication Devices Co., Ltd. | Silica-on-silicon-based hybrid integrated optoelectronic chip and manufacturing method therefor |
| CN207320130U (zh) * | 2017-08-25 | 2018-05-04 | 深圳市芯思杰智慧传感技术有限公司 | 光电二极管芯片 |
-
2017
- 2017-08-25 CN CN201710744981.4A patent/CN107516684A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004158763A (ja) * | 2002-11-08 | 2004-06-03 | Toshiba Corp | 半導体受光素子 |
| US20040188787A1 (en) * | 2003-03-28 | 2004-09-30 | Yang Seung-Kee | Light receiving element and method of manufacturing the same |
| US20150355424A1 (en) * | 2012-12-28 | 2015-12-10 | Wuhan Telecommunication Devices Co., Ltd. | Silica-on-silicon-based hybrid integrated optoelectronic chip and manufacturing method therefor |
| CN207320130U (zh) * | 2017-08-25 | 2018-05-04 | 深圳市芯思杰智慧传感技术有限公司 | 光电二极管芯片 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111864007A (zh) * | 2019-04-26 | 2020-10-30 | 吴孟奇 | 光转换元件 |
| US11158618B2 (en) | 2019-04-26 | 2021-10-26 | National Tsing Hua University | Light conversion device |
| US11610876B2 (en) | 2019-04-26 | 2023-03-21 | Epistar Corporation | Light conversion device |
| US11143827B1 (en) | 2020-08-03 | 2021-10-12 | Kyoto Semiconductor Co., Ltd. | Light receiving element unit |
| WO2022029841A1 (ja) * | 2020-08-03 | 2022-02-10 | 株式会社京都セミコンダクター | 受光素子ユニット |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20190157498A1 (en) | Light emitting device and method of forming the same | |
| CN107516684A (zh) | 光电二极管芯片及其制作方法 | |
| US9482831B2 (en) | Silica-on-silicon-based hybrid integrated optoelectronic chip and manufacturing method therefor | |
| TWI241722B (en) | Device package and methods for the fabrication and testing thereof | |
| US20030141496A1 (en) | Semiconductor chip for optoelectronics | |
| TW201203598A (en) | Light emitting devices with improved light extraction efficiency | |
| JP3197758B2 (ja) | 光結合装置およびその製造方法 | |
| TW201033667A (en) | Optical element module and method of manufacturing the same | |
| JP2011238948A (ja) | 光学装置 | |
| US6049638A (en) | Photodetector module | |
| CN207320130U (zh) | 光电二极管芯片 | |
| JP2005150393A (ja) | 受発光素子用サブマウント | |
| US6975792B1 (en) | Method and apparatus for coupling light into a waveguide using a slit | |
| JPH1039162A (ja) | 光半導体装置並びに半導体受光素子および光ファイバーの形成方法 | |
| JP3483799B2 (ja) | 機能素子の製造方法 | |
| CN100373721C (zh) | 脊形波导与二维光子晶体相结合的硅基拉曼激光器结构 | |
| CN108963749A (zh) | 激光的封装结构及其光学元件 | |
| JPH11261111A (ja) | モニタ機構を備えた発光装置 | |
| JP4069856B2 (ja) | 光半導体素子実装用基板及びその製造方法 | |
| US6392283B1 (en) | Photodetecting device and method of manufacturing the same | |
| JP4793490B2 (ja) | 光結合装置及びその製造方法 | |
| JPH08148703A (ja) | 光検出装置 | |
| CN101243341A (zh) | 光波导器件以及光波导器件的制造方法 | |
| JP2001007353A (ja) | 光送受信モジュールおよびその製造方法 | |
| JPH07231116A (ja) | サイドエミッティング型発光ダイオード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 518071 4f, building A5, Zhiyuan, No. 1001, Xueyuan Avenue, Nanshan District, Shenzhen City, Guangdong Province Applicant after: Core technology (Shenzhen) Co., Ltd Address before: Nanshan District Xueyuan Road in Shenzhen city of Guangdong province 518071 No. 1001 Nanshan Chi Park A5 building 4 floor Applicant before: SHENZHEN PHOGRAIN INTELLIGENT SENSING TECHNOLOGY CO., LTD. |
|
| CB02 | Change of applicant information |