CN107488836B - 一种多晶硅薄膜的沉积方法 - Google Patents

一种多晶硅薄膜的沉积方法 Download PDF

Info

Publication number
CN107488836B
CN107488836B CN201710772326.XA CN201710772326A CN107488836B CN 107488836 B CN107488836 B CN 107488836B CN 201710772326 A CN201710772326 A CN 201710772326A CN 107488836 B CN107488836 B CN 107488836B
Authority
CN
China
Prior art keywords
nozzle
gas flow
temperature control
temperature
polysilicon membrane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710772326.XA
Other languages
English (en)
Other versions
CN107488836A (zh
Inventor
郭帅
吴俊�
王家友
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201710772326.XA priority Critical patent/CN107488836B/zh
Publication of CN107488836A publication Critical patent/CN107488836A/zh
Application granted granted Critical
Publication of CN107488836B publication Critical patent/CN107488836B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

本发明提供一种多晶硅薄膜的沉积方法，采用垂直管式炉以硅烷为反应气体进行多晶硅薄膜的沉积，在沉积时，最底部的喷嘴和最顶部喷嘴的气体流量基本相同且流量大于中部喷嘴的气体流量，中部喷嘴的气体流量自下至上依次增大。由于反应气体自下而上流动且在流动中被逐步消耗，中部喷嘴的气体流量依次增大，对流动过程中消耗的气体进行了补偿，使得晶片之间的均匀性提高，此外，增大最顶端的气体流量，降低反应产生的氢气带来的分压，进一步提升顶部晶片内多晶硅薄膜的均匀性，从而，使得晶片之间以及晶片内的多晶硅薄膜的均匀性得到全面的提高。

Description

一种多晶硅薄膜的沉积方法
技术领域
本发明涉及半导体器件及其制造领域，特别涉及一种多晶硅薄膜的沉积方法。
背景技术
多晶硅是半导体器件及其制造中的重要材料，多晶硅薄膜是半导体器件中的重要结构。目前，主要是采用垂直管式炉以硅烷(SiH4)为反应气体进行多晶硅薄膜的沉积。
参考图1所示，垂直管式炉自上至下设置有很多个的晶舟，每个晶舟用于放置需要沉积多晶硅的晶片，同时，自下至上设置五个喷嘴，通入反应气体，其中，最下方的喷嘴通入的气体流量最大，其他几只喷嘴通入的气体作为对消耗气体的补偿，这样，可以改善晶片之间膜层的均匀性。然而，在实际制作工艺中，管式炉内顶部的晶片内存在膜层厚度均匀性差的问题，尤其是在沉积多晶硅的膜厚在1500埃的厚度左右，均匀性最差。多晶硅薄膜厚度的不均匀会对器件的稳定性和可靠性以及使用寿命产生一定的影响，同时给工艺的控制带来一定的困难，并且可能会产生漏电导致器件无法工作。
发明内容
有鉴于此，本发明的目的在于提供一种多晶硅薄膜的沉积方法，提高垂直管式炉内薄膜沉积的均匀性。
为实现上述目的，本发明有如下技术方案：
一种多晶硅薄膜的沉积方法，采用垂直管式炉以硅烷为反应气体进行多晶硅薄膜的沉积，垂直管式炉中设置有自下至上依次排布的多个喷嘴，所述方法包括：沉积时最底部的喷嘴和最顶部喷嘴的气体流量基本相同且流量大于中部喷嘴的气体流量，中部喷嘴的气体流量自下至上依次增大。
可选地，对于最顶部喷嘴之外的其他喷嘴，从下至上相邻的喷嘴的气体流量之差依次增大。
可选地，沉积时的压力值小于或等于0.08torr。
可选地，垂直管式炉中自下至上设置有多个温度控制点，顶部两个温度控制点的实际温度低于其他温度控制点的实际温度。
可选地，所述喷嘴为5个，自下至上分别为第一喷嘴至第五喷嘴，第一喷嘴的气体流量范围为0.057-0.062slm，第二喷嘴的气体流量范围为0.014-0.018slm，第三喷嘴的气体流量范围为0.042-0.047slm，第四喷嘴的气体流量范围为0.048-0.052slm，第五喷嘴的气体流量范围为0.058-0.062slm。
可选地，沉积时的压力值范围为0.06-0.08torr。
可选地，所述温度控制点为5个，自下至上温度控制点的实际温度依次减小，且其他温度控制点与中间温度控制点的实际温度之差小于2℃，其他温度控制点为中间温度控制点之外的温度控制点。
可选地，多晶硅薄膜的目标沉积厚度大于1500埃。
本发明实施例提供的多晶硅薄膜的沉积方法，采用垂直管式炉以硅烷为反应气体进行多晶硅薄膜的沉积，在沉积时，最底部的喷嘴和最顶部喷嘴的气体流量基本相同且流量大于中部喷嘴的气体流量，中部喷嘴的气体流量自下至上依次增大。由于反应气体自下而上流动且在流动中被逐步消耗，中部喷嘴的气体流量依次增大，对流动过程中消耗的气体进行了补偿，使得晶片之间的均匀性提高，此外，增大最顶端的气体流量，降低反应产生的氢气带来的分压，进一步提升顶部晶片内多晶硅薄膜的均匀性，从而，使得晶片之间以及晶片内的多晶硅薄膜的均匀性得到全面的提高。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了垂直管式炉的结构示意图；
图2示出了现有技术的方法形成的多晶硅薄膜的厚度差异值的曲线示意图；
图3示出了根据本发明实施例与现有技术的沉积方法形成的多晶硅薄膜的厚度差异值的对比示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
本发明中多晶硅薄膜沉积的设备为垂直管式炉，参考图1所示，在炉体内从上之下设置有多个晶舟，晶舟的数量通常由几十到上百个，每个晶舟放置一片待沉积的晶片，一次可以同时进行多片晶片的沉积。垂直管式炉中设置有多个喷嘴，在炉内由下至上依次分布，都用于输入反应气体，通常地，这些喷嘴直接通到内管内，多个喷嘴可以分别设置反应气体的流量，不同的设备的喷嘴数量可以不同，典型地，喷嘴的数量可以为4个、5个或6个。此外，在设备还设置有多个温度控制点，这些温度控制点通常设置在外管和内管之间，不同的温度控制点可以分别进行温度的控制，不同的设备的温度控制点的数量可以不同，典型地，温度控制点的数量可以为4个、5个或6个。
正如背景技术中的描述，在进行多晶硅薄膜的沉积时，将最下方的喷嘴通入的气体流量为最大，其他几只喷嘴通入的气体作为对消耗气体的补偿，这样，可以改善晶片之间膜层的均匀性。然而，在实际制作工艺中，管式炉内顶部的晶片内存在膜层厚度均匀性差的问题，也就是晶片内的不同区域的多晶硅薄膜厚度存在较大差异，尤其是在沉积多晶硅的膜厚在1500埃的厚度左右，均匀性最差。多晶硅薄膜厚度的不均匀会对器件的稳定性和可靠性以及使用寿命产生一定的影响，同时给工艺的控制带来一定的困难，并且可能会产生漏电导致器件无法工作。
基于以上问题，申请人进行了研究和分析，在研究中，单纯的通过降低沉积时的压力，对多晶硅薄膜的均匀性并无明显的改善，而在降低沉积时的压力的同时降低反应气体流量，可以使得顶部的多晶硅薄膜的厚度均匀性提高，但却使得中部和底部晶舟的多晶硅薄膜厚度的均匀性变差。
在进一步的研究过程中发现炉内顶部多晶硅分布不均匀的原因，与硅烷热分解产物氢气有关。在多晶硅薄膜沉积时，反应气体为硅烷(SiH4)，硅烷在高温下，例如620℃温度下，发生分解反应：SiH4＝Si+2H2。分解反应产生的氢气到反应炉的顶部，使得H2在顶部的分压较大，在晶片表面吸附之后，阻止Si原子表面扩散迁移，最终导致顶部多晶硅薄膜沉积厚度的均匀性变差。
基于以上研究，本发明提出了一种多晶硅薄膜的沉积方法，采用垂直管式炉以硅烷为反应气体进行多晶硅薄膜的沉积，垂直管式炉中设置有自下至上依次排布的多个喷嘴，所述方法包括：沉积时最底部的喷嘴和最顶部喷嘴的气体流量基本相同且流量大于中部喷嘴的气体流量，中部喷嘴的气体流量自下至上依次增大。
在该方法中，由于反应气体自下而上流动且在流动中被逐步消耗，中部喷嘴的气体流量依次增大，对流动过程中消耗的气体进行了补偿，使得晶片之间的均匀性提高，此外，增大最顶端的气体流量，降低反应产生的氢气带来的分压，进一步提升顶部晶片内多晶硅薄膜的均匀性，从而，使得晶片之间以及顶部晶片内的多晶硅薄膜的均匀性得到全面的提高。
此外，将沉积时的压力设定在小于等于0.08torr，更优地，可以将压力值范围设置在0.06-0.08torr之间，结合上述气体流量的设置，可以更为有效地提高晶片之间薄膜的均匀性。
进一步地，在各喷嘴的气体流量的设置方面，对于最顶部喷嘴之外的其他喷嘴，即除去最顶部的喷嘴，在从下至上相邻的喷嘴的气体流量之差依次增大。这样，从下至上对气体流量的补偿依次增大，使得次顶部和顶部的氢气的分压都有所降低，进一步提升顶部晶舟的晶片上多晶硅薄膜厚度的均匀性，同时，保证中部和底部晶舟的晶片上多晶硅薄膜厚度的均匀性。
由于顶部的气体流量比较大，可以通过温度调整的方式来补偿由此带来的沉积速率的差异，此外，在沉积时，若此时的工艺条件下，相较于流量的增长，沉积的速率对温度条件更为敏感，也就是说，多晶硅薄膜生长速度对温度更加敏感，而反应气体流量的变化对沉积速率的影响相对较小，在顶部和次顶部增加硅烷流量时，沉积速率变化较小，这样，可以通过微调温度即可补偿气体流量带来的沉积速率变化而导致的薄膜沉积厚度的差异。具体的，可以将顶部两个温度控制点的实际温度低于其他温度控制点的实际温度，调低的温度范围在1-2℃之间。在具体的应用中，自下至上温度控制点的实际温度依次减小，且其他温度控制点与中间温度控制点的实际温度之差小于2℃，其他温度控制点为中间温度控制点之外的温度控制点。
在本发明实施例中，温度控制点的实际温度是指想达到的目标温度，由于各温度控制点对温度控制的精确性的差异，此温度与设定的温度可能会有所不同，在温度控制点上的设定温度可能是根据目标温度和该温度控制点的控制偏差而确定的。
对于以上的沉积方法，可以提高多晶硅沉积厚度的均匀性，尤其是在沉积厚度超过1500埃时，改善效果更为显著。为了更好地理解本发明的技术方案和技术效果，以下将结合具体的实施例进行详细的描述。
在一些实施例中，采用的垂直管式炉中由下至上设置有5个喷嘴和5个温度控制点，喷嘴直接通入内管中，从底部晶舟向顶部晶舟依次排布，自下至上分别为第一喷嘴、第二喷嘴、第三喷嘴、第四喷嘴第五喷嘴；温度控制点设置在内管与外管之间，从底部晶舟向顶部晶舟依次排布，自下至上分别为第一温控点、第二温控点、第三温控点、第四温控点第五温控点。
在这些实施例中，沉积时的压力值范围为0.06-0.08torr，第一喷嘴的气体流量范围为0.057-0.062slm，第二喷嘴的气体流量范围为0.014-0.018slm，第三喷嘴的气体流量范围为0.042-0.047slm，第四喷嘴的气体流量范围为0.048-0.052slm，第五喷嘴的气体流量范围为0.058-0.062slm。
在上述的压力和流量条件下，多晶硅生长的速率对温度的增长更为敏感，可以通过微调温度即可补偿气体流量带来的沉积速率变化而导致的薄膜沉积厚度的差异。微调时，自下至上温度控制点的实际温度依次减小，且其他温度控制点与中间温度控制点的实际温度之差小于2℃，其他温度控制点为中间温度控制点之外的温度控制点。
在具体的应用中，对于各温度控制点，将中间的温度控制点的温度在620℃，底部两个和上部两个控制点的温度进行微调，以补偿气流带来的生长速率差异，自下至上温度控制点的设置温度依次减小，且相邻的温度控制点之间的温度差异小于2℃，更优地，温度差异小于1℃。在一个具体的示例中，将中间的温度控制点的控制到620℃，底部两个和上部两个控制点的温度进行微调，以补偿气流带来的生长速率差异，在一个具体的示例中，自下而上的实际温度可以为：621.7、621.3、620.0、619.6、619.3。
这些实施例中，顶部和次顶部的气体流量增大，同时，温度进行微调，在该条件下，保证顶部晶片上多晶硅薄膜厚度的均匀性的同时，中部和底部晶舟的晶片上多晶硅薄膜厚度的均匀性也良好，整体提高了薄膜沉积的均匀性。
以下将结合具体的工艺数据进行说明。参考图2所示，现有技术的方法形成的多晶硅薄膜的厚度差异的曲线示意图，其中图(A)为不同晶舟位置处晶片的薄膜厚度差异平均值的曲线图，图(B)为不同晶舟位置处晶片的薄膜厚度差异值的散点图，此时的沉积工艺为：压力为0.15torr，第一喷嘴至第五喷嘴的反应气体流量依次为：0.12slm、0.031slm、0.09slm、0.08slm、0.089slm。不同晶舟位置处晶片来分别来自于上部晶舟、中部晶舟和下部晶舟，不同位置处各取一片晶片进行测量，每片晶片测量17个点，每片晶片上测量薄膜厚度差异值为厚度最大值与厚度最小值之差。可以看到，厚度差异值较大的数据基本都来自于顶部晶舟位置处的晶片，顶部的差异值也最大，为52.7埃，也就是说，薄膜的均匀性最差。
采用本发明实施例的沉积方法进行沉积，顶部的差异值大幅减小，薄膜的均匀性提高。如图3所示，为本发明实施例形成的薄膜厚度差异值与图2现有技术差异值对比示意图，在该实施例中，采用的新沉积工艺为：压力为0.08torr，第一喷嘴至第五喷嘴的反应气体流量依次为：0.06slm、0.016slm、0.045slm、0.05slm、0.06slm。本发明实施例的数据的获取方式与上述现有技术的方法相同，不同晶舟位置处晶片来分别来自于上部晶舟、中部晶舟和下部晶舟，不同位置处各取一片晶片进行测量，每片晶片测量17个点，每片晶片上测量薄膜厚度差异值为厚度最大值与厚度最小值之差。可以看到，本发明实施例方法形成的薄膜在顶部的差异值明显降低，降低为39.9埃，也就是顶部均匀性明显提高，而中部和底部的均匀性与现有技术实施例相当。
以上所述仅是本发明的优选实施方式，虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (5)

1.一种多晶硅薄膜的沉积方法，采用垂直管式炉以硅烷为反应气体进行多晶硅薄膜的沉积，垂直管式炉中设置有自下至上依次排布的多个喷嘴，其特征在于，所述方法包括：沉积时最底部的喷嘴和最顶部喷嘴的气体流量基本相同且流量大于中部喷嘴的气体流量，中部喷嘴的气体流量自下至上依次增大；
对于最顶部喷嘴之外的其他喷嘴，从下至上相邻的喷嘴的气体流量之差依次增大；沉积时的压力值小于或等于0.08torr；垂直管式炉中自下至上设置有多个温度控制点，顶部两个温度控制点的实际温度低于其他温度控制点的实际温度，且自下至上温度控制点的实际温度依次减小。
2.根据权利要求1所述的方法，其特征在于，所述喷嘴为5个，自下至上分别为第一喷嘴至第五喷嘴，第一喷嘴的气体流量范围为0.057-0.062slm，第二喷嘴的气体流量范围为0.014-0.018slm，第三喷嘴的气体流量范围为0.042-0.047slm，第四喷嘴的气体流量范围为0.048-0.052slm，第五喷嘴的气体流量范围为0.058-0.062slm。
3.根据权利要求2所述的方法，其特征在于，沉积时的压力值范围为0.06-0.08torr。
4.根据权利要求3所述的方法，其特征在于，所述温度控制点为5个，且其他温度控制点与中间温度控制点的实际温度之差小于2℃，其他温度控制点为中间温度控制点之外的温度控制点。
5.根据权利要求1-4中任一项所述的方法，其特征在于，多晶硅薄膜的目标沉积厚度大于1500埃。
CN201710772326.XA 2017-08-31 2017-08-31 一种多晶硅薄膜的沉积方法 Active CN107488836B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710772326.XA CN107488836B (zh) 2017-08-31 2017-08-31 一种多晶硅薄膜的沉积方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710772326.XA CN107488836B (zh) 2017-08-31 2017-08-31 一种多晶硅薄膜的沉积方法

Publications (2)

Publication Number Publication Date
CN107488836A CN107488836A (zh) 2017-12-19
CN107488836B true CN107488836B (zh) 2019-09-13

Family

ID=60646002

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710772326.XA Active CN107488836B (zh) 2017-08-31 2017-08-31 一种多晶硅薄膜的沉积方法

Country Status (1)

Country Link
CN (1) CN107488836B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109003886B (zh) * 2018-07-04 2021-02-12 上海晶盟硅材料有限公司 中厚外延的制备方法
CN110164756A (zh) * 2019-05-30 2019-08-23 上海华虹宏力半导体制造有限公司 一种多晶硅薄膜的制备方法
CN112442677A (zh) * 2019-08-30 2021-03-05 长鑫存储技术有限公司 炉管和向炉管内通入反应气体的方法
CN111048416A (zh) * 2019-12-25 2020-04-21 上海华力微电子有限公司 多晶硅薄膜的沉积方法
CN111929043A (zh) * 2020-07-13 2020-11-13 北京光徽德润航空技术有限公司 飞机引射器性能测试系统及测试方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09312263A (ja) * 1996-05-22 1997-12-02 Miyazaki Oki Electric Co Ltd 半導体素子の製造方法及びその装置
CN102011099A (zh) * 2009-09-07 2011-04-13 和舰科技(苏州)有限公司 一种沉积掺杂多晶硅机台
CN102051601B (zh) * 2009-10-29 2012-07-25 中芯国际集成电路制造(上海)有限公司 薄膜沉积方法
CN103663457A (zh) * 2013-11-29 2014-03-26 上海华力微电子有限公司 多晶硅反应炉
CN104576330A (zh) * 2014-05-12 2015-04-29 上海华虹宏力半导体制造有限公司 改善掺杂多晶或非晶硅磷浓度片间均一性的方法和结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09312263A (ja) * 1996-05-22 1997-12-02 Miyazaki Oki Electric Co Ltd 半導体素子の製造方法及びその装置
CN102011099A (zh) * 2009-09-07 2011-04-13 和舰科技(苏州)有限公司 一种沉积掺杂多晶硅机台
CN102051601B (zh) * 2009-10-29 2012-07-25 中芯国际集成电路制造(上海)有限公司 薄膜沉积方法
CN103663457A (zh) * 2013-11-29 2014-03-26 上海华力微电子有限公司 多晶硅反应炉
CN104576330A (zh) * 2014-05-12 2015-04-29 上海华虹宏力半导体制造有限公司 改善掺杂多晶或非晶硅磷浓度片间均一性的方法和结构

Also Published As

Publication number Publication date
CN107488836A (zh) 2017-12-19

Similar Documents

Publication Publication Date Title
CN107488836B (zh) 一种多晶硅薄膜的沉积方法
US10607833B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR960011015B1 (ko) 유기디실란 소오스를 사용하여 저압 화학적 증착에 의해 100°c 정도의 저온에서 이산화규소막을 증착하는 방법
US8685832B2 (en) Trench filling method and method of manufacturing semiconductor integrated circuit device
US4282270A (en) Method for forming an insulating film layer of silicon oxynitride on a semiconductor substrate surface
US9394607B2 (en) Substrate processing apparatus
US20140287594A1 (en) Cleaning method, method of manufacturing semiconductor device, substrate processing apparatus and non-transitory computer-readable recording medium
US10388512B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US11664217B2 (en) Method of manufacturing semiconductor device, substrate processing method, substrate processing apparatus, and recording medium
US9165998B2 (en) Adhesion layer to minimize dielectric constant increase with good adhesion strength in a PECVD process
US9934960B2 (en) Method of manufacturing semiconductor device
US10604842B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US20230115403A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US11885016B2 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing apparatus and recording medium
CN106910673B (zh) 一种降低SiC外延晶片表面三角形缺陷的外延方法
US6982207B2 (en) Methods for filling high aspect ratio trenches in semiconductor layers
US10134586B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP2008047785A (ja) 半導体装置の製造方法
JP6236709B2 (ja) シリコン窒化膜の製造方法及びシリコン窒化膜
US10340134B2 (en) Semiconductor device manufacturing method, substrate processing apparatus, and recording medium
JP2007335800A (ja) 半導体薄膜の製造方法および製造装置
JP2005286054A (ja) 液体材料供給装置、液体材料供給装置のための制御方法
CN110268506A (zh) 半导体装置的制造方法、基板处理装置及程序
JP2000058484A (ja) プラズマｃｖｄによる薄膜形成方法とプラズマｃｖｄ装置
US12009201B2 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant