CN107484358B - 一种无压合无钻孔的多层线路板制作方法 - Google Patents

一种无压合无钻孔的多层线路板制作方法 Download PDF

Info

Publication number
CN107484358B
CN107484358B CN201710620150.6A CN201710620150A CN107484358B CN 107484358 B CN107484358 B CN 107484358B CN 201710620150 A CN201710620150 A CN 201710620150A CN 107484358 B CN107484358 B CN 107484358B
Authority
CN
China
Prior art keywords
layer circuit
copper
drilling
plate
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710620150.6A
Other languages
English (en)
Other versions
CN107484358A (zh
Inventor
黄力
王海燕
罗家伟
汪广明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dalian Chongda Electronics Co Ltd
Original Assignee
Jiangmen Suntak Circuit Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangmen Suntak Circuit Technology Co Ltd filed Critical Jiangmen Suntak Circuit Technology Co Ltd
Priority to CN201710620150.6A priority Critical patent/CN107484358B/zh
Publication of CN107484358A publication Critical patent/CN107484358A/zh
Application granted granted Critical
Publication of CN107484358B publication Critical patent/CN107484358B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0502Patterning and lithography

Abstract

本发明公开了一种无压合无钻孔的多层线路板制作方法,包括以下步骤:在芯板上制作内层线路;在内层线路之间用绝缘物质填平;然后对芯板进行沉铜和全板电镀工序,在内层线路上形成一层板电铜层;用正片工艺在板电铜层上制作外层线路,在制作外层线路过程中将非外层线路部分的板电铜层蚀刻掉;芯板依次经过制作阻焊层、表面处理和成型后,制得多层线路板。本发明方法在制作多层线路板过程中无需钻孔,能够避免线路板出现CAF现象,以及减少了除胶渣的工序,防止化学用品污染环境,降低了线路板的生产成本,优化了生产流程能有效提高生产效率。

Description

一种无压合无钻孔的多层线路板制作方法
技术领域
本发明涉及印制线路板制作技术领域,具体涉及一种无压合无钻孔的多层线路板制作方法。
背景技术
随着电子设备在提高功能和性能的同时也在向小型化、轻量化迅速发展,使得印制线路板的线路也越来越细,间距越来越小,绝缘层越来越薄,钻孔尺寸也向更小更密的方向发展,并且由于信息传输速度的提升及为减少发热起见,使得印制线路板所承受的工作温度在不断地上升,这一切都增加了CAF现象形成的可能性。
CAF(Conductive Anodic Filamentation导电性阳极丝)是可以导致电气短路或开路的电化学腐蚀过程的副产物;它通常发生在过孔与过孔之间、过孔与内外层线路之间、外层导线之间、内层导线之间,从而造成两个相邻的导体之间绝缘性能下降甚至造成短路。
CAF的的主要形成原因为:由于印制线路板中所用的PP片是由玻璃丝编织成玻璃布,然后涂环氧树脂半固化后制成,环氧树脂与玻璃布之间的附着力不足,或含浸时亲胶性不良,两者之间容易出现间隙,而在印制线路板制作过程中,在进行钻孔工序时,由于切向拉力及纵向冲击力的作用对树脂的粘合力进一步破坏,使环氧树脂与玻璃布之间的间隙加大,在进行后续沉铜步骤时,距离较近的两孔若电势不同,则正极部分铜离子在电压驱动下通过PP片中的间隙向负极迁移,在两个过孔之间形成CAF,造成过孔与过孔之间短路。
还有就是印制线路板钻孔过后需要进行除胶渣工序,但容易出现孔壁处理不净的情况,并且使用化学用品除胶渣,容易污染环境和使印制线路板的生产成本高。
发明内容
本发明针对现有线路板在制作过程中孔与孔之间容易产生CAF现象造成线路短路和除胶渣过程中容易污染环境的问题,提供一种无压合无钻孔的多层线路板制作方法,该方法在制作多层线路板过程中无需钻孔,能够避免线路板出现CAF现象,以及减少了除胶渣的工序,防止化学用品污染环境,降低了线路板的生产成本,优化了生产流程能有效提高生产效率。
为了解决上述技术问题,本发明提供了一种无压合无钻孔的多层线路板制作方法,包括以下步骤:
S1、制作内层线路:在芯板上制作内层线路;
S2、填充绝缘物质:在内层线路之间用绝缘物填平;
S3、沉铜、全板电镀:然后对芯板进行沉铜、全板电镀工序,在内层线路上形成一层板电铜层;
S4、制作外层线路:用正片工艺在板电铜层上制作外层线路,在制作外层线路过程中将非外层线路部分的板电铜层蚀刻掉;
S5、后工序:芯板依次经过制作阻焊层、表面处理和成型后,制得线路板。
优选地,在步骤S2和S3之间,还包括步骤S21、烤板:对芯板进行烘烤,将所述绝缘物质固化。
优选地,所述烤板的参数为在145-155度中烘烤50-80min。
优选地,在步骤S21和S3之间,还包括步骤S22、磨板:将内层线路铜面上的绝缘物质磨掉。
优选地,针对需要不同层数的线路板,可根据实际需求继续叠加线路层,即在步骤S4和步骤S5之间,重复步骤S2到S4,直至达到所需层数为止。
优选地,所述芯板是单面覆铜板或双面覆铜板。
优选地,所述绝缘物质是树脂。
与现有技术相比,本发明具有如下有益效果:
本发明在芯板制作内层线路之后,在内层线路之间填充绝缘物质并烘烤芯板使绝缘物质固化,然后不需进行钻孔和压合的工序,直接进行沉铜和全板电镀工序,在芯板上形成一层板电铜层,之后在板电铜层上通过正片工艺制作外层线路,在制作外层线路过程中将非外层线路部分的板电铜层蚀刻掉,最后再进行后工序处理制得线路板成品;本发明方法在制作多层线路板过程中无需钻孔,能够避免钻孔步骤后沉铜时带来的CAF现象的情况,以及减少了除胶渣的工序,因不需要使用化学方法除去孔壁上的胶渣,避免了化学用品污染环境,并可有效降低线路板的生产成本,减少了钻孔、除胶渣和压合的工序,优化了生产流程能有效提高线路板的生产效率。
附图说明
图1为实施例1中在芯板上形成板电铜层的示意图;
图2为实施例1中线路板的示意图;
图3为实施例2中线路板示意图;
图4为实施例3中线路板示意图。
具体实施方式
为了更充分的理解本发明的技术内容,下面将结合附图及具体实施例对本发明的技术方案作进一步介绍和说明。
实施例1
如图1和图2所示,本实施例所示的一种无压合无钻孔的多层线路板制作方法,依次包括以下处理工序:开料→制作内层线路→填充绝缘物质→烤板→砂带磨板→全板电镀→制作外层线路→阻焊→丝印字符→沉镍金→成型→电气性能测试→终检,具体步骤如下:
(1)、开料:按拼板尺寸320mm×420mm开出芯板1,芯板是单面覆铜板。
(2)、制作内层线路(负片工艺):内层图形转移,用垂直涂布机涂布感光膜,感光膜的膜厚控制8μm,采用全自动曝光机,以5-6格曝光尺(21格曝光尺)完成内层线路2曝光;内层蚀刻,将曝光显影后的芯板蚀刻出线路图形,内层线宽量测为3mil;内层AOI,然后检查内层线路2的开短路、线路缺口、线路针孔等缺陷,有缺陷报废处理,无缺陷的产品出到下一流程。
(3)、填充绝缘物质:采用网板印刷法在内层线路之间填充绝缘物质4并填平;其中的绝缘物质4可以是树脂,也还可以是其它的绝缘材料。
(4)、烤板:将芯板1置于145-155度中烘烤50-80min,将绝缘物质4固化。
(5)、砂带磨板:将内层线路2铜面上的绝缘物质4磨掉,露出内层线路2铜面。
(6)、沉铜:进行沉铜工序使板面金属化,背光测试9.5级。
(7)、全板电镀:以1.8ASD的电流密度全板电镀20min,在内层线路2上形成一层5-10μm厚的板电铜层3。
(8)、制作外层线路(正片工艺):外层图形转移,采用全自动曝光机和正片线路菲林,以5-7格曝光尺(21格曝光尺)完成外层线路曝光,经显影,在板电铜层上形成外层线路图形;外层图形电镀,然后在板电铜层上分别镀铜和镀锡,镀铜是以1.8ASD的电流密度全板电镀60min,将面铜加镀至4OZ厚,镀锡是以1.2ASD的电流密度电镀10min,锡厚3-5μm;然后再依次退膜、蚀刻和退锡,在芯板上蚀刻出外层线路5,外层线路5与内层线路2接触连通;蚀刻时,蚀刻掉非外层线路部分的板电铜层3;外层AOI,然后检查外层线路5的开短路、线路缺口、线路针孔等缺陷,有缺陷报废处理,无缺陷的产品出到下一流程。
(9)、阻焊、丝印字符:根据现有技术并按设计要求在芯板上制作阻焊层并丝印字符,即采用白网印刷TOP面阻焊油墨,TOP面字符添加"UL标记"。
(10)、沉镍金:阻焊开窗位的铜面通化学原理,均匀沉积一定要求厚度的镍金。
(11)、成型:根据现有技术并按设计要求锣外形,制得线路板。
(12)、电气性能测试:检测线路板的电气性能,检测合格的线路板进入下一个加工环节;
(13)、终检:分别抽测成品的外观、孔铜厚度、介质层厚度、绿油厚度、内层铜厚等,合格的产品即可出货。
实施例2
如图3所示,本实施例提供一种无压合无钻孔的多层线路板制作方法,依次包括以下处理工序:开料→制作内层线路→填充绝缘物质→烤板→砂带磨板→全板电镀→制作外层线路一→填充绝缘物质→烤板→砂带磨板→全板电镀→制作外层线路二→阻焊→丝印字符→沉镍金→成型→电气性能测试→终检,具体步骤如下:
(1)、开料:按拼板尺寸320mm×420mm开出芯板1,芯板是单面覆铜板。
(2)、制作内层线路(负片工艺):内层图形转移,用垂直涂布机涂布感光膜,感光膜的膜厚控制8μm,采用全自动曝光机,以5-6格曝光尺(21格曝光尺)完成内层线路2曝光;内层蚀刻,将曝光显影后的芯板蚀刻出线路图形,内层线宽量测为3mil;内层AOI,然后检查内层线路2的开短路、线路缺口、线路针孔等缺陷,有缺陷报废处理,无缺陷的产品出到下一流程。
(3)、填充绝缘物质:采用网板印刷法在内层线路之间填充绝缘物质4并填平;其中的绝缘物质4可以是树脂,也还可以是其它的绝缘材料。
(4)、烤板:将芯板1置于145-155度中烘烤50-80min,将绝缘物质4固化。
(5)、砂带磨板:将内层线路2铜面上的绝缘物质4磨掉,露出内层线路2铜面。
(6)、沉铜:进行沉铜工序使板面金属化,背光测试9.5级。
(7)、全板电镀:以1.8ASD的电流密度全板电镀20min,在内层线路2上形成一层5-10μm厚的板电铜层3。
(8)、制作外层线路一(正片工艺):外层图形转移,采用全自动曝光机和正片线路菲林,以5-7格曝光尺(21格曝光尺)完成外层线路曝光,经显影,在板电铜层3上形成外层线路一6图形;外层图形电镀,然后在板电铜层3上分别镀铜和镀锡,镀铜是以1.8ASD的电流密度全板电镀60min,将面铜加镀至4OZ厚,镀锡是以1.2ASD的电流密度电镀10min,锡厚3-5μm;然后再依次退膜、蚀刻和退锡,在芯板上蚀刻出外层线路一6,外层线路6与内层线路2接触连通;蚀刻时,蚀刻掉非外层线路一6部分的板电铜层3;外层AOI,然后检查外层线路一6的开短路、线路缺口、线路针孔等缺陷,有缺陷报废处理,无缺陷的产品出到下一流程。
(9)、填充绝缘物质:采用网板印刷法在外层线路一6之间填充绝缘物质4并填平;其中的绝缘物质4可以是树脂,也还可以是其它的绝缘材料。
(10)、烤板:将芯板1置于145-155度中烘烤50-80min,将绝缘物质4固化。
(11)、砂带磨板:将外层线路一6铜面上的绝缘物质4磨掉,露出外层线路一6铜面。
(12)、沉铜:进行沉铜工序使板面金属化,背光测试9.5级。
(13)、全板电镀:以1.8ASD的电流密度全板电镀20min,在外层线路一6上形成一层5-10μm厚的板电铜层3。
(14)、制作外层线路二(正片工艺):外层图形转移,采用全自动曝光机和正片线路菲林,以5-7格曝光尺(21格曝光尺)完成外层线路二7曝光,经显影,在板电铜层3上形成外层线路二7图形;外层图形电镀,然后在板电铜层上分别镀铜和镀锡,镀铜是以1.8ASD的电流密度全板电镀60min,将面铜加镀至4OZ厚,镀锡是以1.2ASD的电流密度电镀10min,锡厚3-5μm;然后再依次退膜、蚀刻和退锡,在芯板上蚀刻出外层线路二7,外层线路7与外层线路6接触连通;蚀刻时,蚀刻掉非外层线路二7部分的板电铜层3;外层AOI,然后检查外层线路二7的开短路、线路缺口、线路针孔等缺陷,有缺陷报废处理,无缺陷的产品出到下一流程。
(15)、阻焊、丝印字符:根据现有技术并按设计要求在芯板上制作阻焊层并丝印字符,即采用白网印刷TOP面阻焊油墨,TOP面字符添加"UL标记"。
(16)、沉镍金:阻焊开窗位的铜面通化学原理,均匀沉积一定要求厚度的镍金。
(17)、成型:根据现有技术并按设计要求锣外形,制得线路板。
(18)、电气性能测试:检测线路板的电气性能,检测合格线路板进入下一个加工环节;
(19)、终检:分别抽测成品的外观、孔铜厚度、介质层厚度、绿油厚度、内层铜厚等,合格的产品即可出货。
实施例3
如图4所示,本实施例提供一种无压合无钻孔的多层线路板制作方法,该方法与实施例1的基本相同,不同之处在于芯板采用双面覆铜板,在覆铜板的两面同时以实施例1的方法进行制作线路和叠加线路,最终制得线路板。
于其它实施方案中,针对需要更多层数的线路板,可根据实际需求继续叠加线路层,即在实施例1步骤(8)和步骤(9)之间,可跟实施例2的方法一样不断重复步骤(3)到(8),直至达到所需层数为止。
本发明中所用芯板可以是单面覆铜板,也可以是双面覆铜板;即可以通过上述方法在芯板的单面不断叠加线路形成多层板,也可以通过上述方法在芯板的双面同时不断叠加线路形成多层板。
以上对本发明实施例所提供的技术方案进行了详细介绍,本文中应用了具体个例对本发明实施例的原理以及实施方式进行了阐述,以上实施例的说明只适用于帮助理解本发明实施例的原理;同时,对于本领域的一般技术人员,依据本发明实施例,在具体实施方式以及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。

Claims (6)

1.一种无压合无钻孔的多层线路板制作方法,其特征在于,包括以下步骤:
S1、制作内层线路:在芯板上制作内层线路;
S2、填充绝缘物质:在内层线路之间用绝缘物质填平;
S22、磨板:将内层线路铜面上的绝缘物质磨掉;
S3、沉铜、全板电镀:然后对芯板进行沉铜、全板电镀工序,在内层线路上形成一层板电铜层;
S4、制作外层线路:用正片工艺在板电铜层上制作外层线路,在制作外层线路过程中将非外层线路部分的板电铜层蚀刻掉;
S5、后工序:芯板依次经过制作阻焊层、表面处理和成型后,制得线路板。
2.根据权利要求1所述的无压合无钻孔的多层线路板制作方法,其特征在于,步骤S2和S22之间还包括步骤S21烤板:对芯板进行烘烤,将所述绝缘物质固化。
3.根据权利要求2所述的无压合无钻孔的多层线路板制作方法,其特征在于,所述烤板的参数为在145-155度中烘烤50-80min。
4.根据权利要求2所述的无压合无钻孔的多层线路板制作方法,其特征在于,针对需要不同层数的线路板,可根据实际需求继续叠加线路层,即在步骤S4和步骤S5之间,重复步骤S2到S4,直至达到所需层数为止。
5.根据权利要求1至4任一项所述的无压合无钻孔的多层线路板制作方法,其特征在于,所述芯板是单面覆铜板或双面覆铜板。
6.根据权利要求5所述的无压合无钻孔的多层线路板制作方法,其特征在于,所述绝缘物质是树脂。
CN201710620150.6A 2017-07-26 2017-07-26 一种无压合无钻孔的多层线路板制作方法 Active CN107484358B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710620150.6A CN107484358B (zh) 2017-07-26 2017-07-26 一种无压合无钻孔的多层线路板制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710620150.6A CN107484358B (zh) 2017-07-26 2017-07-26 一种无压合无钻孔的多层线路板制作方法

Publications (2)

Publication Number Publication Date
CN107484358A CN107484358A (zh) 2017-12-15
CN107484358B true CN107484358B (zh) 2019-06-21

Family

ID=60598336

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710620150.6A Active CN107484358B (zh) 2017-07-26 2017-07-26 一种无压合无钻孔的多层线路板制作方法

Country Status (1)

Country Link
CN (1) CN107484358B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109618508A (zh) * 2018-12-27 2019-04-12 胜宏科技(惠州)股份有限公司 一种hdi板制作方法
CN110691478A (zh) * 2019-09-18 2020-01-14 九江明阳电路科技有限公司 一种ist测试用板制作方法和系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5210568A (en) * 1974-12-28 1977-01-26 Hideo Machida Method of manufacturing multilayered printed wiring substrate
CN105163523A (zh) * 2015-08-04 2015-12-16 永利电子铜陵有限公司 一种pcb超厚铜蚀刻技术
CN106973507A (zh) * 2017-04-20 2017-07-21 深圳崇达多层线路板有限公司 一种树脂塞孔线路板的制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5210568A (en) * 1974-12-28 1977-01-26 Hideo Machida Method of manufacturing multilayered printed wiring substrate
CN105163523A (zh) * 2015-08-04 2015-12-16 永利电子铜陵有限公司 一种pcb超厚铜蚀刻技术
CN106973507A (zh) * 2017-04-20 2017-07-21 深圳崇达多层线路板有限公司 一种树脂塞孔线路板的制作方法

Also Published As

Publication number Publication date
CN107484358A (zh) 2017-12-15

Similar Documents

Publication Publication Date Title
CN106376184B (zh) 埋入式线路制作方法和封装基板
CN107041077A (zh) 一种沉金和电金复合表面处理的线路板生产方法
CN110351955A (zh) 一种具有局部电厚金pad的pcb的制作方法
CN106961806B (zh) 一种线路板中替代埋铜块的制作方法
CN105848423B (zh) 一种具有电镀金及化学沉金两种表面处理的pcb的制作方法
CN107949190A (zh) 一种高落差阶梯线路板的制作工艺
CN104918421A (zh) 一种pcb金手指的制作方法
CN110225660A (zh) 一种高导热厚铜基板的制作方法
CN107592735A (zh) 一种高精度余厚要求的阶梯板制作方法
CN104883820B (zh) 一种翘曲的结构不对称背板的外层线路制作方法
CN105578778A (zh) 一种单面局部电镀厚金pcb的制作方法
CN110248473A (zh) 一种解决via-in-pad树脂塞孔pcb印制板压接孔小的方法
CN104378931B (zh) 一种pcb中金属化沉孔的制作方法
CN110430677A (zh) 一种改善背钻孔披锋及压接孔偏小的pcb制备方法
TWI442861B (zh) 多層電路板及其製作方法
CN105764270A (zh) 一种具有整板电金及金手指表面处理的pcb的制作方法
CN109348637A (zh) 一种防止负片板线路蚀刻不净的菲林对位方法
CN107484358B (zh) 一种无压合无钻孔的多层线路板制作方法
CN108811353A (zh) 一种两面不同铜厚pcb的蚀刻方法
CN108289388A (zh) 一种预防上锡不良的pcb制作方法
CN108449883A (zh) 一种表面处理为电镍金加局部电金的线路板的制作方法
CN105357893B (zh) 一种碳油板的制作方法
CN106793578A (zh) 一种电厚金孔的pcb制作方法
CN110493971A (zh) 一种沉金与电金混合表面处理的线路板制作方法
CN109548321A (zh) 一种正凹蚀pcb的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210806

Address after: 116000 the Great Wall Road, Changxing Island Economic Zone, Dalian, Liaoning 108

Patentee after: DALIAN SUNTAK ELECTRONICS Co.,Ltd.

Address before: 529000 Lian Hai Road 363, Jiangmen high tech Zone, Guangdong Province

Patentee before: JIANGMEN SUNTAK CIRCUIT TECHNOLOGY Co.,Ltd.

TR01 Transfer of patent right