CN107481662B - 显示面板及其像素的驱动方法 - Google Patents

显示面板及其像素的驱动方法 Download PDF

Info

Publication number
CN107481662B
CN107481662B CN201710724699.XA CN201710724699A CN107481662B CN 107481662 B CN107481662 B CN 107481662B CN 201710724699 A CN201710724699 A CN 201710724699A CN 107481662 B CN107481662 B CN 107481662B
Authority
CN
China
Prior art keywords
voltage
transistor
terminal
light emitting
constant current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710724699.XA
Other languages
English (en)
Other versions
CN107481662A (zh
Inventor
郭家玮
廖宜扬
洪嘉泽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN107481662A publication Critical patent/CN107481662A/zh
Application granted granted Critical
Publication of CN107481662B publication Critical patent/CN107481662B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明公开了一种显示面板及其像素的驱动方法。显示面板包括一像素阵列，并且像素阵列具有多个像素。各像素包括一发光二极管、一定电流源及一时间控制单元。发光二极管接收一第一系统电压。定电流源提供一定电流。时间控制单元与发光二极管及定电流源串联耦接，且具有一第一电容以储存一参考电压与一数据电压的一电压差。时间控制单元依据电压差决定提供定电流至发光二极管的一提供时间。

Description

显示面板及其像素的驱动方法
技术领域
本发明是有关于一种驱动技术，且特别是有关于一种显示面板及其像素的驱动方法。
背景技术
由于具有自发光性、广视角、高对比、反应速度快等优点，发光二极管(light-emitting diode LED)已是目前大型显示器的主要显示技术之一。其中，若将发光二极管与主动矩阵驱动方式(Active-matrix driving)搭配将可应用于中小型显示器产品，其驱动方式将通过驱动电流的强弱来控制发光二极管发光亮度，进而产生所需要的灰阶。然而，随着制程的发展，发光二极管逐渐微小化至微米等级成为微发光二极管(micro-LED)，但是微小化的结果导致不仅微发光二极管的亮度会随着驱动电流的强弱而变化，连带其色相也会随着驱动电流的强弱而变化，造成显示器色偏问题。因此，需要一种新的像素驱动技术来驱动微发光二极管。
发明内容
本发明提供一种显示面板及其像素的驱动方法，可避免显示面板的像素的色偏问题。
本发明的显示面板，包括一像素阵列，具有多个像素。各像素包括一发光二极管、一定电流源及一时间控制单元。发光二极管接收一第一系统电压。定电流源提供一定电流。时间控制单元与发光二极管及定电流源串联耦接，且具有一第一电容以储存一参考电压与一数据电压的一电压差。时间控制单元依据电压差决定提供定电流至发光二极管的一提供时间。
本发明的像素的驱动方法，像素具有一发光二极管，驱动方法包括下列步骤。在一数据写入期间，判定一数据电压与一参考电压的一电压差。以及，在一发光期间，依据电压差决定提供一定电流至发光二极管的一提供时间。
基于上述，本发明实施例的显示面板及其像素的驱动方法，由于发光二极管是通过定电流的提供时间来决定发光二极管的整体发光亮度，而定电流的提供时间是根据参考电压与数据电压之间的电压差，因此可避免发光二极管微小化后电流变化所导致的色偏。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1为依据本发明一实施例的显示面板的系统示意图。
图2A为依据本发明第一实施例的图1的显示面板的像素的电路示意图。
图2B为依据本发明第一实施例的图2A的像素的驱动示意图。
图3A为依据本发明第二实施例的图1的显示面板的像素的电路示意图。
图3B为依据本发明第二实施例的图3A的像素的驱动示意图。
图4A为依据本发明第三实施例的图1的显示面板的像素的电路示意图。
图4B为依据本发明第三实施例的图4A的像素的驱动示意图。
图5A为依据本发明第四实施例的图1的显示面板的像素的电路示意图。
图5B为依据本发明第四实施例的图5A的像素的驱动示意图。
图6A为依据本发明第五实施例的图1的显示面板的像素的电路示意图。
图6B为依据本发明第五实施例的图6A的像素的驱动示意图。
图7A为依据本发明第六实施例的图1的显示面板的像素的电路示意图。
图7B为依据本发明第六实施例的图2A的像素的驱动示意图。
图8为依据本发明一实施例的像素的驱动方法的流程图。
其中，附图标记：
100：显示面板
110：控制线
120：数据线
C1～C3：电容
ida～idf：驱动电流
iFX：定电流
OLD1：发光二极管
OVDD、OVSS、OVDDx：系统电压
PDW：数据写入期间
PLT：发光期间
PRT：重置期间
PWT1：正写入脉波
PWT2：负写入脉波
PX、PXa～PXf：像素
PXA：像素阵列
SLTn、SLTp：发光控制信号
SRi、SRia～SRif：定电流源
SSCn、SSCp：开关控制信号
SWTn、SWTp：写入控制信号
T11～T13、T21～T23、T31～T34、T41～T44、T51～T55、T61～T65：晶体管
TCX、TCXa～TCXf：时间控制单元
TPR：提供时间
VBa～VBf：偏压
VDATA：数据电压
VDDH：高电压
VDDL：低电压
VDF：电压差
VGa～VGf：栅极电压
Vran、Vrap：斜坡信号
VREF：参考电压
VRTn、VRTp：重置电压
Vth1～Vth6：临界电压
VTn、VTp：顶点电压
S810、S820：步骤
具体实施方式
在下述实施例中，为简洁说明书的内容，相同或相似的元件或项目尽量以相同或相似的标号，但相同或相似的仅可视为类似的情况，而非用以表示完全相同，此要视实施例的内容所述，并且本发明实施例不以此为限。
图1为依据本发明一实施例的显示面板的系统示意图。请参照图1，在本实施例中，显示面板100包括多条控制线110、多条数据线120及像素阵列PXA。其中，像素阵列PXA具有多个以阵列排列的像素PX，控制线110用以耦接控制电路(例如栅极驱动器或类似的电路)以接收控制信号(例如栅极驱动信号)，数据线120用以耦接电压提供电路(例如源极驱动器、电源供应器或类似的电路)以接收像素PX操作所需要的电压(例如数据电压VDATA、参考电压VREF、系统电压OVDD及OVSS)。
各个像素PX耦接对应的控制线110及对应的数据线120，以依据对应的控制信号而接收对应的电压。各个像素PX包括发光二极管OLD1、时间控制单元TCX及定电流源SRi。在本实施例中，发光二极管OLD1、时间控制单元TCX及定电流源SRi依序串联耦接于系统电压OVDD及系统电压OVSS之间，亦即发光二极管OLD1的阳极接收系统电压OVDD，而定电流源SRi接收系统电压OVSS，但本发明实施例不以此为限，亦即发光二极管OLD1、时间控制单元TCX及定电流源Sri的配置位置可依据电路设计而定。其中，在驱动发光二极管OLD1的期间，系统电压OVDD大于系统电压OVSS，并且定电流源SRi提供定电流iFX。
时间控制单元CTX具有电容C1(对应第一电容)以储存参考电压VREF与数据电压VDATA之间的电压差VDF，以依据电压差VDF决定提供定电流iFX至发光二极管OLD1的时间，其中数据电压VDATA对应像素PX的亮度(亦即灰阶值)。举例来说，当数据电压VDATA对应像素PX的亮度越低时，通过电压差VDF的改变，定电流iFX的提供时间会越短；当数据电压VDATA对应像素PX的亮度越高时，通过电压差VDF的改变，定电流iFX的提供时间会越长。
依据上述，由于发光二极管OLD1是通过定电流iFX的提供时间来决定发光二极管OLD1的整体发光亮度，而定电流iFX的提供时间是根据参考电压VREF与数据电压VDATA之间的电压差VDF，因此可避免发光二极管OLD1微小化后电流变化所导致的色偏。
图2A为依据本发明第一实施例的图1的显示面板的像素的电路示意图。请参照图1及图2A，在本实施例中，像素PXa包括晶体管T11(对应第一晶体管)、发光二极管OLD1、时间控制单元TCXa及定电流源SRia。时间控制单元TCXa包括晶体管T12(对应第二晶体管)及电容C1。定电流源SRia包括晶体管T13(对应第三晶体管)。其中，晶体管T11～T13是以n型晶体管为例。
晶体管T11的漏极(对应第一端)接收数据电压VDATA，晶体管T11的栅极(对应控制端)接收写入控制信号SWTn，晶体管T11的源极(对应第二端)耦接电容C1的一端。电容C1的一端耦接晶体管T11的源极，并且电容C1的另一端接收斜坡信号Vran。晶体管T12的漏极(对应第一端)耦接发光二极管OLD1的阴极，晶体管T12的栅极(对应控制端)耦接电容C1的一端，晶体管T12的源极(对应第二端)耦接定电流源SRia。
发光二极管OLD1的阳极接收系统电压OVDD(对应第一系统电压)。晶体管T13的漏极(对应第一端)耦接晶体管T12的源极，晶体管T13的栅极(对应控制端)接收偏压VBa，晶体管T13的源极(对应第二端)接收不同于系统电压OVDD的系统电压OVSS(对应第二系统电压)。
图2B为依据本发明第一实施例的图2A的像素的驱动示意图。请参照图2A及图2B，在数据写入期间PDW，写入控制信号SWTn形成正写入脉波PWT1，以导通晶体管T11；偏压VBa设定为禁能电平(例如系统电压OVSS或接地电压)，以截止晶体管T13；并且，斜坡信号Vran设定为参考电压VREF，而电容C1储存电压差VDF。此时，由于晶体管T13不导通，因此流经发光二极管OLD1的驱动电流ida为0。
在重置期间PRT，偏压VBa及写入控制信号SWTn设定为禁能电平，亦即晶体管T11及T13不导通；并且，斜坡信号Vran为位于参考电压VREF与系统电压OVSS之间的重置电压VRTn，而晶体管T12的栅极电压VGa为VRTn+VDF。
在发光期间PLT，偏压VBa设定为偏压电平，亦即大于晶体管T13的临界电压且位于饱合区的任意电压；写入控制信号SWTn设定为禁能电平，以截止晶体管T11；并且，斜坡信号Vran形成位于重置电压VRTn与顶点电压VTn之间的至少一锯齿波(在此以1个为例)，其中顶点电压VTn位于参考电压VREF与系统电压OVDD之间，而栅极电压VGa的最高点为VTn+VDF。
依据上述，斜坡信号Vran会通过电容C1而箝位，因此位移一个电压差VDF。并且，当位移过的斜坡信号Vran的电压电平小于晶体管T12的临界电压Vth1时，晶体管T12会不导通，以至于在发光期间PLT流经发光二极管OLD1的驱动电流ida为0；反之，当位移过的斜坡信号Vran的电压电平大于等于晶体管T12的临界电压Vth1时，晶体管T12会导通，以至于在发光期间PLT流经发光二极管OLD1的驱动电流ida为定电流iFX。藉此，斜坡信号Vran的位移程度决定了定电流iFX的提供时间TPR。其中，偏压VBa的偏压电平决定了定电流iFX的大小。
在本实施例中，当在发光期间PLT中位移过的斜坡信号Vran的电压电平皆小于晶体管T12的临界电压Vth1时，亦即VTn+VDF小于临界电压Vth1，表示晶体管T12在整个发光期间PLT中不会导通，因此像素PX的亮度(亦即灰阶值)会为0。
图3A为依据本发明第二实施例的图1的显示面板的像素的电路示意图。请参照图1及图3A，在本实施例中，像素PXb包括晶体管T21(对应第一晶体管)、发光二极管OLD1、时间控制单元TCXb及定电流源SRib。时间控制单元TCXb包括晶体管T22(对应第二晶体管)及电容C1。定电流源SRib包括晶体管T23(对应第三晶体管)。其中，晶体管T21～T23是以p型晶体管为例。
晶体管T21的源极(对应第一端)接收数据电压VDATA，晶体管T21的栅极(对应控制端)接收写入控制信号SWTp，晶体管T21的漏极(对应第二端)耦接电容C1的一端。电容C1的一端耦接晶体管T21的漏极，并且电容C1的另一端接收斜坡信号Vrap。晶体管T22的漏极(对应第一端)耦接发光二极管OLD1的阳极，晶体管T22的栅极(对应控制端)耦接电容C1的一端，晶体管T22的源极(对应第二端)耦接定电流源SRib。
发光二极管OLD1的阴极接收系统电压OVSS(对应第一系统电压)。晶体管T23的漏极(对应第一端)耦接晶体管T22的源极，晶体管T23的栅极(对应控制端)接收偏压VBb，晶体管T23的源极(对应第二端)接收系统电压OVDD(对应第二系统电压)。
图3B为依据本发明第二实施例的图3A的像素的驱动示意图。请参照图3A及图3B，在数据写入期间PDW，写入控制信号SWTp形成负写入脉波PWT2，以导通晶体管T21；偏压VBb设定为禁能电平(例如系统电压OVDD或电源电压)，以截止晶体管T23；并且，斜坡信号Vrap设定为参考电压VREF，而电容C1储存电压差VDF。此时，由于晶体管T23不导通，因此流经发光二极管OLD1的驱动电流idb为0。
在重置期间PRT，偏压VBb及写入控制信号SWTp设定为禁能电平，亦即晶体管T21及T23不导通；并且，斜坡信号Vrap设定为位于参考电压VREF与系统电压OVDD之间的重置电压VRTp，而晶体管T22的栅极电压VGb为VRTn+VDF。
在发光期间PLT，偏压VBb设定为偏压电平，亦即小于晶体管T23的临界电压且位于饱和区的任意电压；写入控制信号SWTp设定为禁能电平，以截止晶体管T21；并且，斜坡信号Vrap形成位于重置电压VRTp与顶点电压VTp之间的至少一锯齿波(在此以1个为例)，其中顶点电压VTp位于参考电压VREF与系统电压OVSS之间，而栅极电压VGb的最低点为VTp+VDF。
依据上述，斜坡信号Vrap会通过电容C1而箝位，因此位移一个电压差VDF。并且，当位移过的斜坡信号Vrap的电压电平大于晶体管T22的临界电压Vth2时，晶体管T22会不导通，以至于在发光期间PLT流经发光二极管OLD1的驱动电流idb为0；反之，当位移过的斜坡信号Vrap的电压电平小于等于晶体管T22的临界电压Vth2时，晶体管T22会导通，以至于在发光期间PLT流经发光二极管OLD1的驱动电流idB为定电流iFX。藉此，斜坡信号Vrap的位移程度同样决定了定电流iFX的提供时间TPR。其中，偏压VBb的偏压电平决定了定电流iFX的大小。
在本实施例中，当在发光期间PLT中位移过的斜坡信号Vrap的电压电平皆大于晶体管T22的临界电压Vth2时，亦即VTp+VDF大于临界电压Vth2，表示晶体管T22在发光期间PLT中不会导通，因此像素PX的亮度(亦即灰阶值)会为0。
图4A为依据本发明第三实施例的图1的显示面板的像素的电路示意图。请参照图1及图4A，在本实施例中，像素PXc包括晶体管T31(对应第一晶体管)、晶体管T34(对应第四晶体管)、发光二极管OLD1、时间控制单元TCXc及定电流源SRic。时间控制单元TCXc包括晶体管T32(对应第二晶体管)及电容C1。定电流源SRic包括晶体管T33(对应第三晶体管)。其中，晶体管T31～T34是以n型晶体管为例。
晶体管T31的漏极(对应第一端)接收数据电压VDATA，晶体管T31的栅极(对应控制端)接收写入控制信号SWTn，晶体管T31的源极(对应第二端)耦接电容C1的一端。电容C1的一端耦接晶体管T31的源极，并且电容C1的另一端接收斜坡信号Vran。晶体管T32的栅极(对应控制端)耦接电容C1的一端，晶体管T32的源极(对应第二端)耦接定电流源SRic。
晶体管T33的漏极(对应第一端)耦接晶体管T32的源极，晶体管T33的栅极(对应控制端)接收偏压VBc，晶体管T33的源极(对应第二端)接收系统电压OVSS(对应第二系统电压)。其中，偏压VBc是大于晶体管T33的临界电压且位于饱合区的任意电压。
晶体管T34的漏极(对应第一端)耦接发光二极管OLD1的阴极，晶体管T34的栅极(对应控制端)接收发光控制信号SLTn，晶体管T34的源极(对应第二端)耦接晶体管T32的漏极(对应第一端)，亦即通过时间控制单元TCXc的晶体管T32耦接至定电流源SRic。发光二极管OLD1的阳极接收系统电压OVDD(对应第一系统电压)。
图4B为依据本发明第三实施例的图4A的像素的驱动示意图。请参照图4A及图4B，在数据写入期间PDW，写入控制信号SWTn形成正写入脉波PWT1，以导通晶体管T31；发光控制信号SLTn设定为禁能电平，以截止晶体管T34；并且，斜坡信号Vran设定为参考电压VREF，而电容C1储存电压差VDF。此时，由于晶体管T34不导通，因此流经发光二极管OLD1的驱动电流idc为0。
在重置期间PRT，写入控制信号SWTn及发光控制信号SLTn设定为禁能电平，亦即晶体管T31及T34不导通；并且，斜坡信号Vran为位于参考电压VREF与系统电压OVSS之间的重置电压VRTn，而晶体管T32的栅极电压VGc为VRTn+VDF。
在发光期间PLT，写入控制信号SWTn设定为禁能电平，以截止晶体管T31；发光控制信号SLTn设定为致能电平，以导通晶体管T34；并且，斜坡信号Vran形成位于重置电压VRTn与顶点电压VTn之间的至少一锯齿波(在此以1个为例)，其中顶点电压VTn位于参考电压VREF与系统电压OVDD之间，而栅极电压VGc的最高点为VTn+VDF。
依据上述，斜坡信号Vran会通过电容C1而箝位，因此位移一个电压差VDF。并且，当位移过的斜坡信号Vran的电压电平小于晶体管T32的临界电压Vth3时，晶体管T32不会导通，以至于在发光期间PLT流经发光二极管OLD1的驱动电流idc为0；反之，当位移过的斜坡信号Vran的电压电平大于等于晶体管T32的临界电压Vth3时，晶体管T32会导通，以至于在发光期间PLT流经发光二极管OLD1的驱动电流idc为定电流iFX。藉此，斜坡信号Vran的位移程度决定了定电流iFX的提供时间TPR。其中，偏压VBc决定了定电流iFX的大小。
在本实施例中，当在发光期间PLT中位移过的斜坡信号Vran的电压电平皆小于晶体管T32的临界电压Vth3时，亦即VTn+VDF小于临界电压Vth3，表示晶体管T32在发光期间PLT中不会导通，因此像素PX的亮度(亦即灰阶值)会为0。
图5A为依据本发明第四实施例的图1的显示面板的像素的电路示意图。请参照图1及图5A，在本实施例中，像素PXd包括晶体管T41(对应第一晶体管)、晶体管T44(对应第四晶体管)、发光二极管OLD1、时间控制单元TCXd及定电流源SRid。时间控制单元TCXd包括晶体管T42(对应第二晶体管)及电容C1。定电流源SRid包括晶体管T43(对应第三晶体管)。其中，晶体管T41～T44是以p型晶体管为例。
晶体管T41的源极(对应第一端)接收数据电压VDATA，晶体管T41的栅极(对应控制端)接收写入控制信号SWTp，晶体管T41的漏极(对应第二端)耦接电容C1的一端。电容C1的一端耦接晶体管T41的漏极，并且电容C1的另一端接收斜坡信号Vrap。晶体管T42的栅极(对应控制端)耦接电容C1的一端，晶体管T42的漏极(对应第一端)耦接发光二极管OLD1的阳极。发光二极管OLD1的阴极接收系统电压OVSS(对应第一系统电压)。
晶体管T43的栅极(对应控制端)接收偏压VBd，晶体管T43的源极(对应第二端)接收系统电压OVDD(对应第二系统电压)。其中，偏压VBd是小于晶体管T43的临界电压且位于饱和区的任意电压。
晶体管T44的漏极(对应第一端)耦接晶体管T42的源极(对应第二端)，亦即通过晶体管T42耦接发光二极管OLD1的阳极，晶体管T44的栅极(对应控制端)接收发光控制信号SLTp，晶体管T44的源极(对应第二端)耦接定电流源SRid的晶体管T43的漏极(对应第一端)。
图5B为依据本发明第四实施例的图5A的像素的驱动示意图。请参照图5A及图5B，在数据写入期间PDW，写入控制信号SWTp形成负写入脉波PWT2，以导通晶体管T41；发光控制信号SLTp设定为禁能电平，以截止晶体管T44；并且，斜坡信号Vrap设定为参考电压VREF，而电容C1储存电压差VDF。此时，由于晶体管T44不导通，因此流经发光二极管OLD1的驱动电流idd为0。
在重置期间PRT，写入控制信号SWTp及发光控制信号SLTp设定为禁能电平，亦即晶体管T41及T44不导通；并且，斜坡信号Vrap为位于参考电压VREF与系统电压OVDD之间的重置电压VRTp，而晶体管T42的栅极电压VGd为VRTp+VDF。
在发光期间PLT，写入控制信号SWTp设定为禁能电平，以截止晶体管T41；发光控制信号SLTp为致能电平，以导通晶体管T44；并且，斜坡信号Vrap形成位于重置电压VRTp与顶点电压VTp之间的至少一锯齿波(在此以1个为例)，其中顶点电压VTp位于参考电压VREF与系统电压OVSS之间，而栅极电压VGd的最低点为VTp+VDF。
依据上述，斜坡信号Vrap会通过电容C1而箝位，因此位移一个电压差VDF。并且，当位移过的斜坡信号Vrap的电压电平大于晶体管T42的临界电压Vth4时，晶体管T42会不导通，以至于在发光期间PLT流经发光二极管OLD1的驱动电流idd为0；反之，当位移过的斜坡信号Vrap的电压电平小于等于晶体管T42的临界电压Vth4时，晶体管T42会导通，以至于在发光期间PLT流经发光二极管OLD1的驱动电流idd为定电流iFX。藉此，斜坡信号Vrap的位移程度决定了定电流iFX的提供时间TPR。其中，偏压VBd决定了定电流iFX的大小。
在本实施例中，当在发光期间PLT中位移过的斜坡信号Vrap的电压电平皆大于晶体管T42的临界电压Vth4时，亦即VTn+VDF大于临界电压Vth3，表示晶体管T42在发光期间PLT中不会导通，因此像素PX的亮度(亦即灰阶值)会为0。
图6A为依据本发明第五实施例的图1的显示面板的像素的电路示意图。请参照图1及图6A，在本实施例中，像素PXe包括晶体管T51(对应第一晶体管)、发光二极管OLD1、时间控制单元TCXe及定电流源SRie。时间控制单元TCXe包括晶体管T52(对应第二晶体管)及电容C1。定电流源SRie包括晶体管T53～T55(对应第五晶体管至第七晶体管)及电容C2(对应第二电容)。其中，晶体管T51～T55是以n型晶体管为例。
晶体管T51的漏极(对应第一端)接收数据电压VDATA，晶体管T51的栅极(对应控制端)接收写入控制信号SWTn，晶体管T51的源极(对应第二端)耦接电容C1的一端。电容C1的一端耦接晶体管T51的源极，并且电容C1的另一端接收斜坡信号Vran。晶体管T52的漏极(对应第一端)耦接定电流源SRie，以通过定电流源SRie耦接发光二极管OLD1的阴极，晶体管T52的栅极(对应控制端)耦接电容C1的一端，晶体管T52的源极(对应第二端)接收系统电压OVSS(对应第二系统电压)。
发光二极管OLD1的阳极接收系统电压OVDDx(对应第一系统电压)。晶体管T53的漏极(对应第一端)耦接发光二极管OLD1的阴极，晶体管T53的源极(对应第二端)耦接晶体管T52的漏极。电容C2耦接于晶体管T53的栅极(对应控制端)与源极之间。晶体管T54的漏极(对应第一端)接收高电压VDDH，晶体管T54的栅极(对应控制端)接收开关控制信号SSCn，晶体管T54的源极(对应第二端)耦接电容C2的一端。晶体管T55的漏极(对应第一端)接收低电压VDDL，晶体管T55的栅极(对应控制端)接收开关控制信号SSCn，晶体管T55的源极(对应第二端)耦接晶体管T53的漏极。
图6B为依据本发明第五实施例的图6A的像素的驱动示意图。请参照图6A及图6B，在数据写入期间PDW，写入控制信号SWTn形成正写入脉波PWT1，以导通晶体管T51；开关控制信号SSCn设定为致能电平，以导通晶体管T54及T55；系统电压OVDDx设定为低电压VDDL，并且斜坡信号Vran设定为参考电压VREF，而电容C1储存电压差VDF。
此时，由于发光二极管OLD1两端电压为相同电压电平，因此流经发光二极管OLD1的驱动电流ide为0。并且，晶体管T55的源极通过的导通的晶体管T53耦接至电容C2的另一端，以使电容C2储存高电压VDDH与低电压VDDL之间的电压差。
在重置期间PRT，写入控制信号SWTn设定为禁能电平，以截止晶体管T51；开关控制信号SSCn设定为致能电平，系统电压OVDDx设定为高电压VDDH，并且斜坡信号Vran为位于参考电压VREF与系统电压OVSS之间的重置电压VRTn，而晶体管T52的栅极电压VGe为VRTn+VDF。
在发光期间PLT，系统电压OVDDx设定为高电压VDDH；写入控制信号SWTn及开关控制信号SSCn设定为禁能电平，以截止晶体管T51、T54及T55；并且，斜坡信号Vran形成位于重置电压VRTn与顶点电压VTn之间的至少一锯齿波(在此以1个为例)，其中顶点电压VTn位于参考电压VREF与系统电压OVDD之间，而栅极电压VGe的最高点为VTn+VDF。
依据上述，斜坡信号Vran会通过电容C1而箝位，因此位移一个电压差VDF。并且，当位移过的斜坡信号Vran的电压电平小于晶体管T52的临界电压Vth5时，晶体管T52不会导通，以至于在发光期间PLT流经发光二极管OLD1的驱动电流ide为0；反之，当位移过的斜坡信号Vran的电压电平大于等于晶体管T52的临界电压Vth5时，晶体管T52会导通，以至于在发光期间PLT流经发光二极管OLD1的驱动电流ide为定电流iFX。藉此，斜坡信号Vran的位移程度决定了定电流iFX的提供时间TPR。其中，高电压VDDH与低电压VDDL之间的电压差决定了定电流iFX的大小。
在本实施例中，当在发光期间PLT中位移过的斜坡信号Vran的电压电平皆小于晶体管T52的临界电压Vth5时，亦即VTn+VDF小于临界电压Vth5，表示晶体管T52在发光期间PLT中不会导通，因此像素PX的亮度(亦即灰阶值)会为0。
图7A为依据本发明第六实施例的图1的显示面板的像素的电路示意图。请参照图1及图7A，在本实施例中，像素PXf包括晶体管T61(对应第一晶体管)、发光二极管OLD1、时间控制单元TCXf及定电流源SRif。时间控制单元TCXf包括晶体管T62(对应第二晶体管)及电容C1。定电流源SRif包括晶体管T63～T65(对应第五晶体管至第七晶体管)及电容C3(对应第二电容)。其中，晶体管T61～T65是以p型晶体管为例。
晶体管T61的源极(对应第一端)接收数据电压VDATA，晶体管T61的栅极(对应控制端)接收写入控制信号SWTp，晶体管T61的漏极(对应第二端)耦接电容C1的一端。电容C1的另一端接收斜坡信号Vrap。晶体管T62的漏极(对应第一端)耦接定电流源SRif，以通过定电流源SRif耦接发光二极管OLD1的阳极，晶体管T62的栅极(对应控制端)耦接电容C1的一端，晶体管T62的源极(对应第二端)接收系统电压OVDDx(对应第二系统电压)。
发光二极管OLD1的阴极接收系统电压OVSS(对应第一系统电压)。晶体管T63的漏极(对应第一端)耦接发光二极管OLD1的阳极，晶体管T63的源极(对应第二端)耦接晶体管T62的漏极。电容C3耦接于晶体管T63的栅极(对应控制端)与源极之间。晶体管T64的漏极(对应第一端)接收低电压VDDL，晶体管T64的栅极(对应控制端)接收开关控制信号SSCp，晶体管T64的源极(对应第二端)耦接电容C3的一端。晶体管T65的漏极(对应第一端)接收高电压VDDH，晶体管T65的栅极(对应控制端)接收开关控制信号SSCp，晶体管T65的源极(对应第二端)耦接电容C3的另一端。
图7B为依据本发明第六实施例的图2A的像素的驱动示意图。请参照图7A及图7B，在数据写入期间PDW，写入控制信号SWTp形成负写入脉波PWT2，以导通晶体管T61；开关控制信号SSCp设定为致能电平，以导通晶体管T64及T65；系统电压OVDDx设定为低电压VDDL，并且斜坡信号Vrap设定为参考电压VREF，而电容C1储存电压差VDF。
此时，由于系统电压OVDDx为低电压VDDL，因此流经发光二极管OLD1的驱动电流idf为0。并且，电容C3储存高电压VDDH与低电压VDDL之间的电压差。
在重置期间PRT，写入控制信号SWTp设定为禁能电平，以截止晶体管T61；开关控制信号SSCp设定为致能电平，系统电压OVDDx设定为低电压VDDL，并且斜坡信号Vrap为位于参考电压VREF与系统电压OVSS之间的重置电压VRTp，而晶体管T62的栅极电压VGf为VRTp+VDF。
在发光期间PLT，系统电压OVDDx为高电压VDDH；写入控制信号SWTp及开关控制信号SSCp为禁能电平，以截止晶体管T61、T64及T65；并且斜坡信号Vrap形成位于重置电压VRTp与顶点电压VTp之间的至少一锯齿波(在此以1个为例)，其中顶点电压VTp位于参考电压VREF与系统电压OVSS之间，而栅极电压VGf的最低点为VTp+VDF。
依据上述，斜坡信号Vrap会通过电容C1而箝位，因此位移一个电压差VDF。并且，当位移过的斜坡信号Vrap的电压电平大于晶体管T62的临界电压Vth6时，晶体管T62不会导通，以至于在发光期间PLT流经发光二极管OLD1的驱动电流idf为0；反之，当位移过的斜坡信号Vrap的电压电平小于等于晶体管T62的临界电压Vth6时，晶体管T62会导通，以至于在发光期间PLT流经发光二极管OLD1的驱动电流idf为定电流iFX。藉此，斜坡信号Vrap的位移程度决定了定电流iFX的提供时间TPR。其中，高电压VDDH与低电压VDDL之间的电压差决定了定电流iFX的大小。
在本实施例中，当在发光期间PLT中位移过的斜坡信号Vrap的电压电平皆大于晶体管T62的临界电压Vth6时，亦即VTn+VDF大于临界电压Vth6，表示晶体管T62在发光期间PLT中不会导通，因此像素PX的亮度(亦即灰阶值)会为0。
请再参照图1、图2A、图2B、图3A、图3B、图4A、图4B、图5A、图5B、图6A、图6B、图7A及图7B。在本发明的一实施例中，所有的像素(如PX、PXa～PXf)在数据写入期间PDW中皆会接收对应的数据电压VDATA，并且在发光期间PLT中会接收同一斜坡信号(如Vran、Vrap)。藉此，可简化显示面板(如100)的像素的驱动方式，并且可避免循序点亮所造成的画面残影。
在本发明的另一实施例中，所有像素(如PX、PXa～PXf)可分为多个像素群组，以依序写入对应的数据电压VDATA及依序点亮，其中像素群组是以一列为单位，亦即各个像素群组包至少一列的像素(如PX、PXa～PXf)。各个像素群组中的像素(如PX、PXa～PXf)在数据写入期间PDW中皆会接收对应的数据电压VDATA，并且在发光期间PLT中会接收同一斜坡信号(如Vran、Vrap)，亦即不同的像素群组的像素(如PX、PXa～PXf)在发光期间PLT中接收不同的斜坡信号(如Vran、Vrap)。藉此，可缩短数据写入期间PDW的所需时间，亦即可延长发光期间PLT的时间，进而各个像素(如PX、PXa～PXf)可具有更长的发光时间。
图8为依据本发明一实施例的像素的驱动方法的流程图。请参照图8，在本实施例中，像素具有发光二极管，并且像素的驱动方法包括下列步骤。在步骤S810中，在数据写入期间，判定数据电压与参考电压的电压差。在步骤S820中，在发光期间，依据电压差决定提供定电流至发光二极管的提供时间。其中，步骤S810及S820的顺序为用以说明，本发明实施例不以此为限。并且，步骤S810及S820的相关细节可参照图1、图2A、图2B、图3A、图3B、图4A、图4B、图5A、图5B、图6A、图6B、图7A及图7B的实施例所示，在此则不再赘述。
举例来说，在部分的实施例中，像素的驱动方法更包括：在发光期间，形成位于重置电压与顶点电压之间的至少一锯齿波；在发光期间，依据电压差位移至少一锯齿波；以及，在发光期间，比较位移后的至少一锯齿波与晶体管的临界电压以决定定电流提供至发光二极管的提供时间。其中，参考电压位于重置电压与顶点电压之间。在部分的实施例中，像素的驱动方法更包括：在数据写入期间及重置期间，阻挡定电流提供至发光二极管。
综上所述，本发明实施例的显示面板及其像素的驱动方法，由于发光二极管是通过定电流的提供时间来决定发光二极管的整体发光亮度，而定电流的提供时间是根据参考电压与数据电压之间的电压差，因此可避免发光二极管微小化后电流变化所导致的色偏。并且，显示面板中所有的像素接收同一斜坡信号，藉此可简化显示面板的像素的驱动方式，并且可避免循序点亮所造成的画面残影。或者，显示面板中所有像素可分为多个像素群组，各个像素群组中的像素接收同一斜坡信号，并且不同的像素群组的像素接收不同的斜坡信号，藉此各个像素可具有更长的发光时间。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (12)

1.一种显示面板，其特征在于，包括：
一像素阵列，具有多个像素，其中各该些像素包括：
一发光二极管，接收一第一系统电压；
一定电流源，提供一定电流；以及
一时间控制单元，与该发光二极管及该定电流源串联耦接，且具有一第一电容以储存一参考电压与一数据电压的一电压差，其中该时间控制单元依据该电压差决定提供该定电流至该发光二极管的一提供时间；
各该些像素更包括一第一晶体管，具有接收该数据电压的第一端、接收一写入控制信号的控制端、以及耦接该第一电容的一端的第二端；
该时间控制单元包括：
该第一电容，具有该一端及接收一斜坡信号的另一端；
一第二晶体管，具有耦接该发光二极管的第一端、耦接该第一电容的该一端的控制端、以及耦接该定电流源的第二端；
该电流源包括一第三晶体管，具有耦接该第二晶体管的第二端的第一端、接收一偏压的控制端、以及接收一第二系统电压的第二端，其中该第二系统电压不同于该第一系统电压。
2.如权利要求1所述的显示面板，其特征在于，在一数据写入期间，该写入控制信号形成一写入脉波，该偏压为一禁能电平，并且该斜坡信号为该参考电压，
在一重置期间，该偏压及该写入控制信号为该禁能电平，并且该斜坡信号为位于该参考电压与该第二系统电压之间的一重置电压，
在一发光期间，该偏压为一偏压电平，该写入控制信号为该禁能电平，并且该斜坡信号形成位于该重置电压与一顶点电压之间的至少一锯齿波，其中该顶点电压位于该参考电压与该第一系统电压之间。
3.如权利要求1所述的显示面板，其特征在于，更包括一第四晶体管，具有耦接该发光二极管的第一端、接收一发光控制信号的控制端、以及耦接该定电流源的第二端。
4.如权利要求3所述的显示面板，其特征在于，在一数据写入期间，该写入控制信号形成一写入脉波，该发光控制信号为一禁能电平，并且该斜坡信号为该参考电压，
在一重置期间，该写入控制信号及该发光控制信号为该禁能电平，并且该斜坡信号为位于该参考电压与该第二系统电压之间的一重置电压，
在一发光期间，该写入控制信号为该禁能电平，该发光控制信号为一致能电平，并且该斜坡信号形成位于该重置电压与一顶点电压之间的至少一锯齿波，其中该顶点电压位于该参考电压与该第一系统电压之间。
5.如权利要求1所述的显示面板，其特征在于，该些像素分为多个像素群组，并且各该些像素群组收同一斜坡信号，并且不同的像素群组接收不同的斜坡信号。
6.如权利要求5所述的显示面板，其特征在于，各该些像素群组包括一列的该些像素。
7.如权利要求1所述的显示面板，其特征在于，该些像素接收同一斜坡信号。
8.一种显示面板，其特征在于，包括：
一像素阵列，具有多个像素，其中各该些像素包括：
一发光二极管，接收一第一系统电压；
一定电流源，提供一定电流；以及
一时间控制单元，与该发光二极管及该定电流源串联耦接，且具有一第一电容以储存一参考电压与一数据电压的一电压差，其中该时间控制单元依据该电压差决定提供该定电流至该发光二极管的一提供时间；
各该些像素更包括一第一晶体管，具有接收该数据电压的第一端、接收一写入控制信号的控制端、以及耦接该第一电容的一端的第二端；
该时间控制单元包括：
该第一电容，具有该一端及接收一斜坡信号的另一端；
一第二晶体管，具有耦接该定电流源的第一端、耦接该第一电容的该一端的控制端、以及耦接一第二系统电压的第二端；
该电流源包括：
一第五晶体管，具有耦接该发光二极管的第一端、以及耦接该第二晶体管的第一端的第二端；
一第二电容，耦接于该第五晶体管的控制端与该第五晶体管的第二端之间；
一第六晶体管，具有接收一高电压的第一端、接收一开关控制信号的控制端、以及耦接该第二电容的一端的第二端；以及
一第七晶体管，具有接收一低电压的第一端、接收该开关控制信号的控制端、以及耦接该第二电容的另一端的第二端。
9.如权利要求8所述的显示面板，其特征在于，在一数据写入期间，该写入控制信号形成一写入脉波，该开关控制信号为一致能电平，该第二系统电压为该低电压，并且该斜坡信号为该参考电压，
在一重置期间，该开关控制信号为该致能电平，该写入控制信号为一禁能电平，并且该斜坡信号为位于该参考电压与该第二系统电压之间的一重置电压，
在一发光期间，该第二系统电压为该高电压，该写入控制信号及该开关控制信号为该禁能电平，并且该斜坡信号形成位于该重置电压与一顶点电压之间的至少一锯齿波，其中该顶点电压位于该参考电压与该第一系统电压之间。
10.一种像素的驱动方法，其特征在于，该像素具有一发光二极管，包括：
在一数据写入期间，判定一数据电压与一参考电压的一电压差；以及
在一发光期间，依据该电压差决定提供一定电流至该发光二极管的一提供时间；
在该发光期间，形成位于一重置电压与一顶点电压之间的至少一锯齿波；
在该发光期间，依据该电压差位移该至少一锯齿波；以及
在该发光期间，比较位移后的该至少一锯齿波与一晶体管的一临界电压以决定该定电流提供至该发光二极管的该提供时间。
11.如权利要求10所述的像素的驱动方法，其特征在于，该参考电压位于该重置电压与该顶点电压之间。
12.如权利要求10所述的像素的驱动方法，其特征在于，更包括：
在该数据写入期间及一重置期间，阻挡该定电流提供至该发光二极管。
CN201710724699.XA 2017-07-20 2017-08-22 显示面板及其像素的驱动方法 Active CN107481662B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW106124262 2017-07-20
TW106124262A TWI623927B (zh) 2017-07-20 2017-07-20 顯示面板及其畫素的驅動方法

Publications (2)

Publication Number Publication Date
CN107481662A CN107481662A (zh) 2017-12-15
CN107481662B true CN107481662B (zh) 2020-01-14

Family

ID=60601982

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710724699.XA Active CN107481662B (zh) 2017-07-20 2017-08-22 显示面板及其像素的驱动方法

Country Status (2)

Country Link
CN (1) CN107481662B (zh)
TW (1) TWI623927B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110033731B (zh) * 2018-04-18 2020-09-25 友达光电股份有限公司 复合式驱动显示面板
US10600356B1 (en) 2018-11-14 2020-03-24 a.u. Vista Inc. Display systems and methods involving time-modulated current control
WO2020140287A1 (zh) * 2019-01-04 2020-07-09 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板和显示设备
CN110689849B (zh) * 2019-11-08 2021-03-02 京东方科技集团股份有限公司 显示面板及其驱动方法、显示装置
CN111785201B (zh) * 2020-07-02 2021-09-24 深圳市华星光电半导体显示技术有限公司 一种像素驱动电路及其驱动方法、显示面板以及显示装置
TWI746267B (zh) * 2020-11-17 2021-11-11 友達光電股份有限公司 顯示面板
US11723131B2 (en) * 2021-04-09 2023-08-08 Innolux Corporation Display device
TWI796723B (zh) * 2021-07-06 2023-03-21 友達光電股份有限公司 顯示裝置
CN114299872B (zh) * 2022-01-04 2023-07-18 京东方科技集团股份有限公司 一种驱动电路及其驱动方法、显示装置
CN116543691B (zh) * 2023-05-19 2024-04-02 华南理工大学 一种栅极驱动电路、有源电致发光显示器及驱动方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100409290C (zh) * 2001-12-14 2008-08-06 三洋电机株式会社 数字驱动型显示装置
CN1666242A (zh) * 2002-04-26 2005-09-07 东芝松下显示技术有限公司 用于场致发光显示屏的驱动电路
JP2004246320A (ja) * 2003-01-20 2004-09-02 Sanyo Electric Co Ltd アクティブマトリクス駆動型表示装置
JP3935891B2 (ja) * 2003-09-29 2007-06-27 三洋電機株式会社 ランプ電圧発生装置及びアクティブマトリクス駆動型表示装置
US7639211B2 (en) * 2005-07-21 2009-12-29 Seiko Epson Corporation Electronic circuit, electronic device, method of driving electronic device, electro-optical device, and electronic apparatus
WO2007066550A1 (ja) * 2005-12-06 2007-06-14 Pioneer Corporation アクティブマトリクス型表示装置及び駆動方法
JP2009109784A (ja) * 2007-10-31 2009-05-21 Hitachi Displays Ltd 画像表示装置
TWI404040B (zh) * 2010-03-10 2013-08-01 Au Optronics Corp 畫素電路與其驅動方法以及所應用之顯示面板與顯示器
JP6333523B2 (ja) * 2013-06-12 2018-05-30 ソニーセミコンダクタソリューションズ株式会社 表示装置
CN103839520B (zh) * 2014-02-28 2017-01-18 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板和显示装置
CN104361857A (zh) * 2014-11-04 2015-02-18 深圳市华星光电技术有限公司 有机发光显示器像素驱动电路
CN104680976B (zh) * 2015-02-09 2017-02-22 京东方科技集团股份有限公司 像素补偿电路、显示装置及驱动方法
TWI603313B (zh) * 2016-10-18 2017-10-21 友達光電股份有限公司 顯示控制電路及其操作方法

Also Published As

Publication number Publication date
CN107481662A (zh) 2017-12-15
TW201909153A (zh) 2019-03-01
TWI623927B (zh) 2018-05-11

Similar Documents

Publication Publication Date Title
CN107481662B (zh) 显示面板及其像素的驱动方法
CN110021265B (zh) 一种像素电路及其驱动方法、显示装置及驱动方法
CN111951718B (zh) 显示装置
US9084331B2 (en) Active matrix organic light emitting diode circuit and operating method of the same
US9691327B2 (en) Pixel driving circuit, driving method thereof and display apparatus
TWI485683B (zh) 畫素電路及其驅動方法與顯示面板
US8648848B2 (en) Display device and displaying method thereof, and driving circuit for current-driven device
US20110084993A1 (en) Oled display panel with pwm control
CN110249378B (zh) 像素电路、驱动方法和显示设备
CN106097976B (zh) 像素驱动电路及显示装置
US9633605B2 (en) Pixel circuit having driving method for threshold compensation and display apparatus having the same
WO2018119747A1 (zh) 有机发光二极管像素补偿电路及有机发光显示装置
CN111243498B (zh) 像素电路及其驱动方法、显示装置
CN109637454B (zh) 发光二极管像素电路及显示面板
CN106486051B (zh) 像素结构
US9472140B2 (en) Drive circuit, optoelectronic device, electronic device, and drive method
US10438531B2 (en) Protection circuit and organic light emitting display device including the same
US10102795B2 (en) Operating method of display device and display device
CN113436570B (zh) 一种像素电路及其驱动方法、显示基板和显示装置
US9384693B2 (en) Pixel circuit and display apparatus using the same
CN114093301A (zh) 显示装置、像素驱动电路及其驱动方法
JP2014215425A (ja) 表示装置および表示装置の駆動方法
CN111508431A (zh) 像素驱动电路、方法以及显示装置
CN103971643B (zh) 一种有机发光二极管像素电路及显示装置
JP2014038168A (ja) 表示装置、電子機器、駆動方法および駆動回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant