CN107453736A - 延迟电路、延迟元件通电及操作方法 - Google Patents

延迟电路、延迟元件通电及操作方法 Download PDF

Info

Publication number
CN107453736A
CN107453736A CN201710378233.9A CN201710378233A CN107453736A CN 107453736 A CN107453736 A CN 107453736A CN 201710378233 A CN201710378233 A CN 201710378233A CN 107453736 A CN107453736 A CN 107453736A
Authority
CN
China
Prior art keywords
delay
delay element
signal
input
certain embodiments
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710378233.9A
Other languages
English (en)
Inventor
穆罕默德·纳摩尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN107453736A publication Critical patent/CN107453736A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
    • H03K5/15026—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with asynchronously driven series connected output stages
    • H03K5/15046—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with asynchronously driven series connected output stages using a tapped delay line
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/131—Digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/14—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of delay lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
    • H03K5/1506—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages
    • H03K5/1508—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages using a plurality of delay lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00234—Layout of the delay element using circuits having two logic levels

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)

Abstract

延迟电路包括响应于控制信号的多个串联延迟元件。每个延迟元件可被配置为接收正向路径上的输入信号并且反馈两条反馈路径上的输入信号。控制单元连接至多个串联延迟元件并且被配置为生成用于限定多个串联延迟元件的第一配置的控制信号的第一集合，控制信号的第二集合用于使多个串联延迟元件中的延迟元件从断电状态改变为通电状态，同时配置为初始化模式，并且控制信号的第三集合用于限定多个串联延迟元件的第二配置。本发明还提供了延迟元件通电及操作方法。

Description

延迟电路、延迟元件通电及操作方法
技术领域
本发明的实施例一般地涉及半导体技术领域，更具体地，涉及延迟电路、延迟元件通电及操作方法。
背景技术
延迟线包括阵列延迟线(LDL)，该延迟线为通过串联延迟元件传送输入信号提供被定义的延迟。阵列延迟线使用延迟元件实施，该延迟元件可被配置为经由控制信号允许输入信号传递至接下来的延迟元件或将输入信号直接连接至反馈路径。对于给定延迟，预定数量的串联延迟元件提供了用于输入信号的正向路径和反馈路径。越过输入信号反馈的串联的点，一系列的串联元件不可用。
在一些方法中，将不可用的延迟元件断电，以降低泄露电流等级。泄露电流是有关使用低阈值电压器件的延迟元件实施方式。可重新配置用于增加的延迟的延迟线包括使先前断电的一个或多个延迟元件通电。在通过延迟线传送输入信号之前，恢复时间被用于允许延迟元件到达可控状态。
发明内容
根据本发明的一方面，提供了一种延迟电路，包括：多个串联延迟元件，响应于控制信号，其中，多个串联延迟元件中的每个延迟元件可被配置为在正向路径上接收输入信号并且在两条反馈路径上反馈所述输入信号；以及控制单元，连接至所述多个串联延迟元件，其中，所述控制单元被配置为：生成所述控制信号中的控制信号的第一子集，以用于限定所述多个串联延迟元件的第一配置；生成所述控制信号中的控制信号的第二子集，以用于使多个串联延迟元件中的延迟元件从断电状态改变为通电状态，同时所述延迟元件被配置为初始化模式；以及生成所述控制信号中的控制信号的第三子集，以用于限定所述多个串联延迟元件的第二配置。
根据本发明的另一方面，提供了一种使多个串联延迟元件中的每个延迟元件通电的方法，所述方法包括：使用控制单元生成控制信号的第一集合；基于所述控制信号的第一集合，通过以下步骤初始化所述延迟元件：将所述延迟元件连接至至少一个电源；将所述延迟元件的正向路径输出接地；配置第一反馈路径输出以接收第一正向路径输入信号；配置第二反馈路径输出以接收第二正向路径输入信号；生成控制信号的第二集合；以及基于所述控制信号的第二集合，配置所述延迟元件以将信号传送至所述多个串联延迟元件中的相邻延迟元件。
根据本发明的又一方面，提供了一种操作延迟元件的方法，所述方法包括：使多个延迟元件的第一子集通电；利用所述多个延迟元件的第一子集将第一输入信号延迟了第一延迟；初始化所述多个延迟元件中的第一延迟元件，所述第一延迟元件与所述多个延迟元件的第一子集分离，初始化所述第一延迟元件包括：使第一延迟元件通电；使所述第一延迟元件的正向路径输出接地；配置第一反馈路径输出以接收第一正向路径输入信号；以及配置第二反馈路径输出以接收第二正向路径输入信号；重新配置所述第一延迟元件以提供第二输入信号的路径；利用所述多个延迟元件的第一子集和所述第一延迟元件将第二输入信号延迟了第二延迟。
附图说明
当结合附图进行阅读时，通过以下详细描述更好地理解本发明的各个方面。应该注意，根据工业中的标准实践，各种部件没有必要按比例绘制。实际上，为了讨论清楚起见，各种部件的尺寸可以任意地增加或减小。
图1是根据一些实施例的用于阵列延迟线的延迟元件的示意图。
图2A至图2E是根据一些实施例的用于包括有信号路径的延迟线的延迟元件的示意图。
图3A至图3C是根据一些实施例的延迟线的示例性配置的框图。
图4是根据一些实施例的使延迟线的延迟元件的通电的方法的流程图。
图5是根据一些实施例的使多个串联延迟元件中的延迟元件的通电的方法的流程图。
图6是根据一些实施例的操作延迟电路的方法的流程图。
图7是根据一些实施例的操作延迟电路的方法的流程图。
具体实施方式
以下公开内容提供了用于实施所提供的主题的部件的不同实施例或实例。以下描述部件和配置的具体实例以简化本发明。当然，这些仅是实例并且不是为了进行限定。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例，并且还可以包括附件部件形成在第一部件和第二部件之间，使得第一部件和第二部件不直接接触的实施例。另外，本发明可以在各个实例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身并未指出所讨论的各个实施例和/或配置之间的关系。
诸如阵列延迟线(LDL)的延迟线的控制单元在两个步骤处理中使延迟元件通电。在第一步骤中，电源施加至延迟元件同时延迟元件处于初始化模式中以用于提供接地输入和信号反馈配置。在该初始化模式中，延迟元件中的每条路径都具有局部接地连接并且快速到达已知状态。在第二步骤中，延迟元件被配置为新的延迟设置。因为每个步骤都应用于所有的近期通电的并联的延迟元件，所以用于新配置的恢复时间更短并且与使用不同方法的延迟线相比较，该延迟线是更快可用的延迟线。
图1是根据一些实施例的用于延迟线的延迟元件100的示意图。延迟元件100可用作下文中关于图3A至图3C所述的延迟线300的延迟元件310。延迟元件100包括正向路径多路复用器FP，该正向路径多路复用器被配置为在控制信号端口FPC处接收控制信号。第一反馈路径多路复用器R1被配置为在控制信号端口R1C处接收控制信号。第二反馈路径多路复用器 R2被配置为在控制信号端口R2C处接收控制信号。正向路径多路复用器 FP被配置为在输入端口110处接收第一输入信号并且在输入端口120处接收第二输入信号。第一反馈路径多路复用器R1被配置为在输入端口130 处接收第一输入信号并且在输入端口140处接收第二输入信号。第二反馈路径多路复用器R2被配置为在输入端口150处接收第一输入信号并且在输入端口160处接收第二输入信号。正向路径多路复用器FP的输入端口110 连接至第一反馈路径多路复用器R1的输入端口130并且从而配置为被接收与在输入端口130处所接收的输入信号相同的输入信号。
正向路径多路复用器FP被配置为从输出端口170输出输出信号。输出端口170也连接至第二反馈路径多路复用器R2的输入端口150。第一反馈路径多路复用器R1被配置为从输出端口180输出输出信号。第二反馈路径多路复用器R2被配置为从输出端口190输出输出信号。在一些实施例中，输入端口120连接至参考地(ground reference)120。
在一些实施例中，延迟元件100是延迟线110的多个串联延迟元件100 中的延迟元件，其中，输入端口110、输出端口180、和输出端口190分别地连接至多个串联延迟元件100的相邻延迟元件100的输出端口170、输入端口140和输入端口160。在这样实施例中，其中，相邻延迟元件100 位于该延迟元件100的左侧，从而输入端口110被配置为接收从相邻延迟元件100的输出端口170接收输出信号，从而输出端口180被配置为将输出信号输出至相邻延迟元件100的输入端口140，并且从而输出端口190 被配置为将输出信号输出至相邻延迟元件100的输入端口160。
在一些实施例中，延迟元件100是延迟线的多个串联延迟元件100中的延迟元件，其中，输出端口170、输入端口140和输入端口160分别连接至多个串联延迟元件100中的相邻延迟元件100的输入端口110、输出端口180和输出端口190。在这些实施例中，其中相邻延迟元件位于该延迟元件100的右侧，从而输出端口170被配置为将输出信号输出至相邻延迟元件100的输出端口110，从而输入端口140被配置为从相邻延迟元件100的输出端口180接收输出信号，从而输入端口160被配置为从相邻延迟元件100的输出端口190接收输出信号。
在一些实施例中，延迟元件100是延迟线的多个串联延迟元件100中的第一个并且输入端口110连接至延迟线的输入端口。在该实施例中，从而输入端口110被配置为接收从延迟线外部的源所输出的输入信号。
在一些实施例中，延迟元件100是延迟线的多个串联延迟元件100中的第一个并且输出端口180连接至延迟线的输出端口。在该实施例中，从而输出端口180被配置为从延迟线的输出端口输出输出信号。
在一些实施例中，延迟元件100是延迟线的多个串联延迟元件100中的第一个并且输出端口190连接至延迟线的输出端口。在该实施例中，从而输出端口190被配置为从延迟线的输出端口输出输出信号。
输入端口120被配置为接收参考电压信号。在一些实施例中，参考电压信号是也被称为静态参考零的参考地121。在一些实施例中，延迟元件 100是延迟线的多个串联延迟元件100中的一个并且每个延迟元件100包括被配置为接收参考地121的输入端口120。
正向路径多路复用器FP被配置为在输入端口110和输入端口120之间进行切换，并且提供选择的输入端口处的信号作为输出端口170处的输出信号。在操作过程中，正向路径多路复用器FP被配置为通过从输出端口 170输出在输入端口110或输入端口120处接收的信号，来响应在控制信号端口FPC处所接收的控制信号。
第一反馈路径多路复用器R1被配置为在输入端口130和输入端口140 之间进行切换并且提供选择的输入端口处的信号作为输出端口180处的输出信号。在操作过程中，第一反馈路径多路复用器R1通过从输出端口180 输出在输入端口130或输入端口140处所接收的输入信号，来响应控制信号端口R1C处所接收的控制信号。
第二反馈路径多路复用器R2被配置为在输入端口150和输入端口160 之间进行切换并且提供选择的输入处的信号作为输出端口190上的输出信号。在操作过程中，第二反馈路径多路复用器R2通过从输出端口190输出在输入端口150或输入端口160处所接收的输入信号，来响应控制信号端口R2C处所接收的控制信号。
延迟元件100被配置为使得在操作过程中，输入信号沿着信号路径传播，该输入信号基于信号路径中存在的正向路径多路复用器FP、第一反馈路径多路复用器R1和第二反馈路径多路复用器R2中的一个或多个而经受预定延迟。正向路径多路复用器FP、第一反馈路径多路复用器R1和第二反馈路径多路复用器R2中的每一个都具有相同的预定延迟长度，使得预定延迟的总长度是如通过延迟元件100的配置所确定的具体信号路径的函数。
通过正向路径多路复用器FP被配置为选择在输入端口110处所接收的信号并且从输出端口170输出信号，在操作过程中，信号沿着正向路径传播通过延迟元件100，其中，预定延迟长度与正向路径多路复用器FP相关联。
通过第一反馈路径多路复用器R1被配置为选择在输入端口140处接收的信号并且从输出端口180输出信号，在操作的过程中，信号沿着直接反馈路径传播通过延迟元件100，其中，预定延迟长度与第一反馈路径多路复用器R1相关联。通过第一反馈路径多路复用器R1被配置为选择在输入端口130处所接收的信号并且从输出端口180输出信号，在操作的过程中，信号沿着延迟元件100的第一反馈路径进行传播，其中，预定延迟长度与第一反馈路径多路复用器R1相关联。
通过第二反馈路径多路复用器R2被配置为选择在输入端口160所接收的信号并且从输出端口190输出信号，在操作过程中，信号沿着直接反馈路径传播通过延迟元件100，其中，预定延迟长度与第二反馈路径多路复用器R2相关联。通过正向路径多路复用器FP被配置为选择在输入端口110 处所接收的信号并且从输出端口170输出信号，并且第二反馈路径多路复用器R2被配置为选择在输入端口150处所接收的信号(从输出端口170 所输出的输出信号)，并且从输出端口190输出信号，在操作过程中，信号沿着延迟元件100的第二反馈路径传播，其中，总的预定延迟长度为与正向路径多路复用器FP相关联的预定延迟长度和与该第二反馈路径多路复用器R2相关联的预定延迟长度之和。在一些实施例中，因为正向路径多路复用器PF和第二反馈路径多路复用器R2具有相同的预定延迟长度，与该信号路径配置相关联的总的预定延迟长度为与其他信号路径配置相关联的预定延迟长度的两倍。
在一些实施例中，延迟元件100是延迟线的多个串联延迟元件100之一并且多个串联延迟元件100的子集被配置为使得在操作过程中，输入信号沿着多个串联延迟元件的子集的每个正向路径多路复用器FP进行传播直到沿着第一反馈路径和第二反馈路径进行反馈。在这种实施例中，用于每个反馈信号的总的预定延迟长度是基于反馈信号的完整路径中的正向路径多路复用器FP和反馈路径多路复用器R1或R2的总数，其中，通过延迟线的多个串联延迟元件100的每个延迟元件100的编程状态来确定该总数。
图2A至图2E是根据一些实施例的包括有信号路径的延迟元件100的示意图。在图2A至图2E中，为了简单，省略了延迟元件100的控制信号端口FPC、R1C和R2C。
图2A包括以下配置，其中，延迟元件100的正向路径多路复用器FP 被配置为选择输入端口110处的输入信号，以用于从输出端口170输出；第一反馈多路复用器R1被配置为选择输入端口140处的输入信号，以用于从输出端口180输出；并且第二反馈多路复用器R2被配置为选择输入端口 160处的输入信号，以用于从输出端口190输出。
如通过信号路径200A所指示的，在操作过程中，在输入端口110处所接收的输入信号从输出端口170被输出。如通过信号路径200A′所指示的，在操作过程中，在输入端口140处所接收的输入信号从输出端口180被输出。如通过信号路径200A″所指示的，在操作过程中，在输入端口160处所接收的输入信号从输出端口190被输出。
在一些实施例中，延迟元件100是延迟线的多个串联延迟元件100中的一个并且图2A的配置是直连模式的示例，其中，信号路径200A是延迟线的正向路径的一部分，信号路径200A′是延迟线的第一反馈路径的一部分，并且信号路径200A″是延迟线的第二反馈路径的一部分。
图2B包括以下配置，其中，延迟元件100的正向路径多路复用器FP 被配置为选择输入端口110处的输入信号，以用于从输出端口170输出；第一反馈多路复用器R1被配置为选择输入端口140处的输入信号，以用于从输出端口180输出；以及第二反馈路径多路复用器R2被配置为选择输入端口150处的输入信号，以用于从输出端口190输出。
如通过路径200B所指出的，在操作过程中，在输入端口110处所接收的输入信号从输出端口170被输出。如通过信号路径200B′所指出的，在操作过程中，在输入端口140处所接收的输入信号从输出端口180输出。因为输入端口150连接至输出端口170，所以在操作中，在输入端口处所接收的并且从输出端口170所输出的信号从输出端口190被输出。如通过信号路径200B″所指出的，在操作过程中，在输入端口150处所接收的输入信号从输出端口190被输出。
在一些实施例中，延迟元件100是延迟线的多个串联延迟元件100中的一个，并且图2B的配置是第二反馈模式的示例，其中，信号路径200B 是延迟线的正向路径的一部分，信号路径200B′是延迟线的第一反馈路径的一部分，信号路径200B″是将正向路径连接至延迟线的第二反馈路径的路径，并且输入端口160与第二反馈路径隔离。
图2C包括以下配置，其中，延迟元件100的正向路径多路复用器FP 被配置为选择输入端口120处的输入信号，以用于从输出端口170输出；第一反馈多路复用器R1被配置为选择输入端口130处的输入信号，以用于从输出端口180输出；以及第二反馈路径多路复用器R2被配置为选择输入端口160处的输入信号，以用于从输出端口190输出。在一些实施例中，输入端口120处的输入信号为参考电压信号。在一些实施例中，输入端口 120连接至参考地121并且输入端口120处的输入信号为参考地信号。
如通过信号路径200C所指出的，在操作过程中，在输入端口120处的所接收的输入信号从输出端口170被输出。如通过信号路径200C′所指出的，在操作过程中，在输入端口130处所接收的输入信号从输出端口180被输出。如通过信号路径200C″所指出的，在操作过程中，在输入端口160处所接收的输入信号从输出端口190被输出。因为输入端口130连接至输入端口110，所以在操作中，在输入端口110处所接收的信号在输入端口130 处被接收。
在一些实施例中，延迟元件100是延迟线的多个串联延迟元件100中的一个，并且图2C的配置为信号路径200C与延迟线的正向路径隔离的第一反馈模式的示例；信号路径200C′是将延迟线的正向路径连接至延迟线的第一反馈路径的路径；输入端口140与延迟线的第一反馈路径隔离，并且信号路径200C″通过位于延迟元件100左侧的相邻延迟元件100与延迟线的第二反馈路径隔离。
在一些实施例中，具有图2C的配置的延迟元件100是延迟线的多个串联延迟元件100的第n个延迟元件100，并且多个串联延迟元件100中的相邻的第(n-1)个延迟元件100位于第n个延迟元件100的左侧并且具有图2B的配置，从而将信号路径200C″与延迟线的第二反馈路径隔离开。在这种实施例中，具有图2B的配置的第(n-1)个延迟元件100的信号路径200B″将延迟线的正向路径连接至延迟线的第二反馈路径，并且具有图2C 的配置的第n个延迟元件100的信号路径200C′将延迟线的正向路径连接至延迟线的第一反馈路径。在这种实施例中，位于第(n-1)个延迟元件100 左侧的所有其他的延迟元件100(即，第1个至第(n-2)个延迟元件100) 具有图2A的配置，并且位于第n个延迟元件100右侧的所有其他的延迟元件具有图2E的配置。
图2D包括以下配置，其中，延迟元件100的正向路径多路复用器FP 被配置为选择输入端口110处的输入信号，以用于从输出端口170输出；第一反馈路径多路复用器R1被配置为选择输入端口130处的输入信号，以用于从输出端口180输出，并且第二反馈路径多路复用器R2被配置为选择输入端口150处的输入信号，以用于从输出端口190输出。
如通过信号路径200D所指出的，在操作过程中，在输入端口110处所接收的输入信号从输出端口170被输出。如通过信号路径200D′所指出的，在操作过程中，在输入端口130处所接收的输入信号从输出端口180被输出。因为输入端口130连接至输入端口110，所以在操作中，在输入端口 110所接收的信号在输入端口130处被接收。如通过信号路径200D″所指出的，在操作过程中，在输入端口150处所接收的输入信号从输出端口190 被输出。因为输入端口150连接至输出端口170，所以在操作中，在输入端口110处接收的且从输出端口170输出的信号从输出端口190被输出。
在一些实施例中，延迟元件100是延迟线的多个串联延迟元件100中的一个并且图2D的配置是全反馈模式的示例，其中，信号路径200D′是将延迟线的正向路径连接至延迟线的第一反馈路径的路径，输入端口140与延迟线的第一反馈路径隔离开，信号路径200D″是将延迟线的正向路径连接至延迟线的第二反馈路径的路径，并且输入端口160与延迟线的第二反馈路径隔离开。
在一些实施例中，具有图2D的配置的延迟元件是延迟线的多个串联延迟元件100中的一个，其中，位于延迟元件100右侧的相邻延迟元件100 具有例如图2E的配置的以下配置，其中，正向路径多路复用器FP被配置为选择输入端口120，从而将延迟线的正向路径与位于相邻延迟元件100 的右侧的另一相邻延迟元件100隔离开。在这种实施例中，位于延迟元件 100左侧的所有其他的延迟元件100都具有图2A的配置，并且位于延迟元件100右侧的所有其他的延迟元件100都具有图2E的配置。
图2E包括一些以下配置，其中，延迟元件100的正向多路复用器FP 被配置为选择输入端口120处的输入信号，以用于从输出端口170输出；第一反馈路径多路复用器R1被配置为选择输入端口130处的输入信号，以用于从输出端口180输出，并且第二反馈路径多路复用器R2被配置为选择输入端口150处的输入信号，以用于从输出端口190输出。在一些实施例中，输入端口120处的输入信号是参考电压信号。在一些实施例中，输入端口120连接至参考地121，并且输入端口120处的输入信号为参考地信号。
如通过信号路径200E所指出的，在操作过程中，在输入端口120处所接收的输入信号从输出端口170被输出。如通过信号路径200E′所指出的，在操作过程中，在输入端口130处所接收的输入信号从输出端口180被输出。因为输入端口130连接至输入端口110，所以在操作过程中，输入端口110处所接收的信号在输入端口130处被接收。如通过信号路径200E″所指出的，在操作过程中，在输入端口150处所接收的输入信号从输出端口190被输出。因为输入端口150连接至输出断开170，所以在输入端口 120处所接收的并且从输出端口170处所输出的信号从输出端口190被输出。在一些实施例中，在操作过程中，在输入端口120处接收的并且从输出端口170所输出的信号为参考地信号。
在一些实施例中，将输入端口120连接至参考地121的图2E的配置是接地输入模式和全反馈模式的示例，也被称为初始化模式。
在操作过程中，在一些实施例中，具有图2E的配置的延迟元件100 导致输出端口170通过输入端口120被驱动至参考地信号，并且输出端口 190通过输入端口120和150被驱动至参考地信号。在操作过程中，在一些实施例中，具有图2E的配置的延迟元件100导致输出端口170通过输入端口120被驱动至参考电压信号，并且输出端口190通过输入端口120和150被驱动至参考电压信号。
在一些实施例中，具有图2E的配置的延迟元件100是延迟线的多个串联延迟元件100中的一个，并且位于延迟元件左侧的相邻延迟元件100也具有图2E的配置。在这样的实施例中，在操作过程中，延迟元件100的输出端口180通过延迟元件100的输入端口130和相邻延迟元件100的输出端口170被驱动至参考地信号或参考电压信号。
在一些实施例中，具有图2E的配置的延迟元件100是延迟线的多个串联延迟元件100中的一个，其中，输出端口170与延迟线的正向路径隔离，输入端口140与延迟线的第一反馈路径隔离，并且输入端口160与延迟线的第二反馈路径隔离。
图3A至图3C是根据一些实施例的延迟线300的示例性配置的框图。在多个实施例中，延迟线300被称为阵列延迟线(LDL)和/或数字控制的延迟线(DCDL)。图3A示出了具有第一示例性配置的延迟线300，图3B 示出了具有第二示例性配置的延迟线300，并且图3C示出了具有第三示例性配置的延迟线300。
延迟线300包括多个串联延迟元件310【1】至310【N】，其中，N是正整数，也被统称为延迟元件310。在一些实施例中，上文中关于图1和图2A至图2E所述的，至少一个串联延迟元件310具有延迟元件100的结构。在一些实施例中，每个串联延迟元件310都具有延迟元件100的结构。控制单元320被配置为将控制信号322提供给延迟线300的部件。延迟线输入330被配置为向延迟元件330【1】提供输入信号。第一延迟线输出340 被配置为从延迟元件310【1】接收第一输出。第二延迟线输出350被配置为从延迟元件310【1】接收第二输出。在图3A至图3C的配置包括5个延迟元件310时，一些实施例包括比5个延迟元件310更多或更少的元件。在一些实施例中，延迟线300包括数十个或数百个延迟元件310。
延迟元件310被配置为通过形成控制线300在延迟线输入330处接收输入信号的配置来响应一个或多个控制信号322，关于在第一延迟线输出340处的输入信号反馈具有第一延迟的第一延迟信号，并且关于第二延迟线输出350处的输入信号反馈具有第二延迟的第二延迟信号。
延迟元件310的子集被配置为提供正向路径370、第一反馈路径380、和第二反馈路径390。在操作过程中，在延迟线输入330处所接收的输入信号沿着正向路径370和第一反馈路径380进行传播，并且在具有第一延迟的第一延迟线输出340处提供该输入信号。在操作过程中，在延迟线输入330处所接收的输入信号沿着正向路径370和第二反馈路径380进行传播并且在具有第二延迟的第二延迟线输出350处提供该输入信号。
如在以下实例中所述的，因为第一反馈路径380和第二反馈路径390 包括不同数量的多路复用器，所以第一延迟不同于第二延迟。在一些配置中，第一反馈路径380包括比第二反馈路径390多一个多路复用器，所以第一延迟大于第二延迟。在一些配置中，第一反馈路径380包括比第二反馈路径390多至少两个多路复用器，所以第一延迟大于第二延迟。在一些配置中，第二反馈路径390包括比第一反馈路径380多一个多路复用器，所以第二延迟大于第一延迟。在一些配置中，第二反馈路径390包括比第一反馈路径380多至少两个多路复用器，所以第二延迟大于第一延迟。
在一些实施例中，每个延迟元件310具有相同的结构，例如，上文中关于图1和图2A至图2E所述的延迟元件100。在一些实施例中，延迟元件310具有延迟元件100的结构，延迟线输入330连接至延迟元件310【1】的输入端口110，第一延迟线输出340连接至延迟元件310【1】的第一反馈路径输出端口180并且第二延迟线输出350连接至延迟元件310【1】的第二反馈路径输出端口190。
在图3A的第一示例性配置中，在一些实施例中，通过延迟元件310【1】和320【2】的输入端口110、正向路径多路复用器FP、和正向路径输出端口170的组合来形成正向路径370。在一些实施例中，通过延迟元件310 【1】和320【2】的输入端口130、输入端口140、第一反馈路径多路复用器R1和第一反馈路径输出端口180的组合来形成第一反馈路径380。在一些实施例中，通过延迟元件310【1】和320【2】的输入端口150、输入端口160、第二反馈路径多路复用器R2和第二反馈路径输出端口190的组合来形成第二反馈路径390。
在图3A的第一示例性配置中，在一些实施例中，延迟元件310【1】被配置为以上关于图2A所述的直连模式，并且延迟元件310【2】被配置为如以上关于图2D所述的全反馈模式，以实现图3A的第一示例性配置。在这样的实施例中，延迟元件310【2】被配置为将正向路径370连接至第一反馈路径380并连接至第二反馈路径390。
在一些实施例中，延迟元件310【1】被配置为以上关于图2B所述的第二反馈模式，并且延迟元件310【2】被配置为以上关于图2C所述的第一反馈模式，以实现延迟线300的可选示例性配置(未示出)。在这样的实施例中，延迟元件310【1】被配置为将正向路径370连接至第二反馈路径390并且延迟元件310【2】被配置为将正向路径370连接至第一反馈路径380。
每个延迟元件310连接至对应的头部(header)312和对应的底部(footer) 314。头部312被配置为将延迟元件310可切换地连接至第一参考电压VDD 并且底部314被配置为将延迟元件310可切换地连接至第二参考电压VCC。在一些实施例中，第二参考电压VCC为参考地。在一些实施例中，头部 312或底部314中的一个或两个包括低泄露晶体管。
头部312和底部314中的每个都被配置为对应于一个或多个控制信号 322，以将延迟元件310可选地连接至参考电压VDD和VCC。在操作过程中，头部312和底部314用于向延迟元件310提供电源。
与VDD和/或VCC断开的延迟元件310具有断电状态，并且连接至 VDD和VCC的延迟元件310具有通电状态。具有通电状态的延迟元件能够响应于接收的输入信号。例如，在图3A中，延迟元件310【1】和310 【2】中的每个都具有通电状态。具有断电状态的延迟元件310不能够对应于接收的输入信号并且处于非可控状态。例如，在图3A中，延迟元件310 【3】、310【N-1】和310【N】中的每个都具有断电状态。
控制单元320包括一个或多个逻辑电路，该逻辑电路被配置为将控制信号322经由控制输出324提供给延迟元件310、头部312和底部314。控制单元320被配置为将控制输出324上的并行控制信号322的集合传送至多个延迟元件310，并且传送至头部312和底部314。在一些实施例中，延迟线300被配置为使得作为在延迟元件310的控制信号输入FPC、R1C和R2C处的输入信号接收通过控制单元320在控制输出324上所输出的一个或多个控制信号322。
在一些实施例中，控制输出324直接将控制单元320连接至延迟元件 310中的每个。在一些实施例中，控制输出324经由一个或多个中间电路连接至延迟元件310。在一些实施例中，控制输出324经由数据或控制总线连接至延迟元件310。
控制单元320包括延迟码输入326，该延迟码输入被配置为接收与用于输入信号的一个或多个预定延迟相对应的延迟码328。控制单元320被配置为基于所接收的延迟码328生成一个或多个控制信号322的集合。一个或多个控制信号322的集合限定延迟线300的配置，其对应于输入信号的一个或多个延迟。控制信号322的一个或多个集合还限定哪个延迟元件 310具有通电状态并且哪个延迟元件310具有断电状态。
在一些实施例中，控制单元320被配置为使用查询表生成一个或多个控制信号322的集合。在一些实施例中，控制单元320包括查询表并且被配置为使用该查询表生成一个或多个控制信号322的集合。在一些实施例中，查询表包括多个控制信号322的集合并且控制信号322中的每个集合都对应于延迟码328。在一些实施例中，控制单元320被配置为使用温度计码或另一适当的信号生成方法生成一个或多个控制信号322的集合。
在图3A所示的第一实例中，延迟线300具有第一配置，该第一配置与提供在控制输出324上的控制信号322的第一集合相对应。控制信号322 的第一集合通过控制单元320生成并且可用于实现通过第一延迟码328所限定的第一总延迟和第二总延迟。第一总延迟对应于沿着从延迟线输入330、沿着正向路径370和第一反馈路径380、到达第一延迟线输出340的路径的信号传播。第二总延迟对应于沿着从延迟线输入330、沿着正向路径370 和第二反馈路径390、到达第二延迟线输出350的信号传播。在一些实施例中，基于第一延迟码328的控制信号322的第一集合是基于第一延迟码 328的多个控制信号322集合中的一个控制信号322集合。
在图3A所示的第一实例中，每个延迟元件310【3】、310【N-1】和 310【N】在信号路径中是不可用的并且具有如通过X所指出的断电状态。在断电状态下，与通电状态下的泄露电流相比较，从电源流经延迟元件的泄露电流大幅降低。
在图3B所示的实例中，延迟线300具有第二配置。如在图3A所示的第一实例中，延迟元件310【1】被配置为直连模式(图2A)并且延迟元件 310【2】被配置为全反馈模式(图2D)，并且延迟元件310(N)具有断电状态。与图3A所示的第一实例相比较，延迟元件310【3】和310【N-1】中的每个都具有通电模式并且被配置为初始化模式(图2E)。
在图3B所示的实例中，延迟线300具有第二配置，该第二配置与提供在控制输出324上的控制信号322的第二集合相对应。通过控制单元320 基于第二延迟码328生成控制信号的第二集合。该第二延迟码对应于比第一延迟码长的第三延迟码并且比第二延迟码长的第四延迟码。为了提供增加的延迟，在操作过程中，通过使用延迟元件310【3】和310【N-1】由第一配置来重新配置延迟线300。从而在第一配置中具有断电状态。
图3B的第二示例性配置表示在重新配置的延迟线300中的中间步骤，以提供增加的延迟，并且图3C的第三示例性配置表示提供增加的延迟的最终配置。在图3C所示的实例中，延迟线具有第三配置，该第三配置对应于提供在控制输出324上的控制信号322的第三集合。
在一些实施例中，控制信号322的第二集合和第三集合都基于第二延迟码328。在一些实施例中，控制信号322的第二集合是基于第二延迟码 328。在一些实施例中，控制信号322的第三集合是基于第三延迟码328，该第三延迟码限定第三总延迟和第四总延迟。
在图3C的第三示例性配置中，第三总延迟对应于沿着从延迟线输入 330、沿着正向路径370和第一反馈路径380、到达第一延迟线输出340的路径的信号传播。第四总延迟对应于沿着从延迟线输入330、沿着正向路径370和第二反馈路径390，到达第二延迟线输入350的路径的信号传播。与图3A的配置相比较，图3C的配置的正向路径和反馈路径包括附加的延迟元件。因此，第三总延迟长于第一总延迟并且第四总延迟长于第二总延迟。
在一些实施例中，通过配置为直连模式(图2A)的延迟元件310【1】 -310【3】中的每一个和配置为全反馈模式(图2D)的延迟元件310【N-1】来实现图3C的配置。延迟元件310【N】具有断电状态。
在操作中，从图3A的第一示例性配置至图3B的第二示例性配置的过渡导致延迟元件310【3】和310【N-1】的子集从断电状态改变为通电状态，同时被配置为初始化模式。通过通电处于初始化模式，该延迟元件310的子集具有当施加电源时接地的所有的路径元件，从而作为先前不可控的状态的结果，使存储在延迟元件310中的任何能量快速放电。
在延迟元件在初始化模式中没有通电的其他方法中，具有断电状态的延迟元件能够具有以下配置，该配置在延迟元件通电以后的时间段内产生不可预测的行为。例如，通过不可控电荷流或存储可以导致不可预测的行为。
一旦对于图3C的第三示例性配置的重新配置完成，延迟线300能够正常操作而不需要较长的恢复时间或者附加步骤的性能，以允许新通电的延迟元件的行为变得不可预测。与延迟元件在初始化模式中没有通电的其他方法相比较，明显降低了完成从图3A的第一示例性配置到图3C的第三示例性配置的重新配置所需要的时间。从而与其他方法相比较，通过减少的重新配置的时间来实现通过使未使用的延迟元件断电而降低泄露的优点。
在图3A至图3C的示例性配置包括5个延迟元件310和两个最近通电的延迟元件310的子集时，其他实施例包括更多或更少近期通电的延迟元件310的子集。在一些实施例中，延迟线300包括数十个或数百个近期通电的延迟元件310的子集。
图4是根据一些实施例的使延迟线的延迟元件通电的方法400的流程图。可结合包括串联延迟元件的延迟线使用方法400。在一些实施例中，可结合包括串联延迟元件的延迟线300使用方法400，例如延迟元件100。在一些实施例中，可结合包括串联延迟元件100的延迟线使用方法400，该串联延迟元件的配置与延迟线300的配置不同。延迟线和串联延迟元件可配置为将一个或多个延迟施加给输入信号。
在操作402中，延迟线的延迟元件接收控制信号的集合。控制信号的集合导致延迟线具有与延迟线的先前配置不同的配置。在一些实施例中，先前配置是延迟线的断电状态。在一些实施例中，先前配置对应于输入信号的一个或多个延迟的第一值，并且控制信号的集合导致延迟线具有以下配置，该配置与输入信号的一个或多个延迟的第二值相对应。在一些实施例中，输入信号的一个或多个延迟的第二值长于输入信号的一个或多个延迟的第一值。在一些实施例中，以上关于图1至图2E所述的延迟元件100 接收控制信号的集合。在一些实施例中，延迟线300的延迟元件310接收以上关于图3A至图3C所述的控制信号322的第二集合。
在操作404中，响应于控制信号的集合，延迟元件从断电状态改变为通电状态，并且延迟元件通电同时被配置为初始化模式。在一些实施例中，初始化模式是上文中关于图2E所述的延迟元件100的所述的初始化模式。在一些实施例中，上文中关于图1至图2E所述的延迟元件100通电同时配置为初始化模式。在一些实施例中，上文中关于图3A至图3C所述的延迟线300的延迟元件310通电同时被配置为初始化模式。
通过执行方法400，延迟线的延迟元件通电并且被配置同时避免较长的恢复时间，以允许新通电的延迟元件的行为是可预测的，从而实现以上关于延迟线300所述的优点。例如，使用方法400通电的延迟元件可以快速地被配置为响应于控制信号的第二集合，将信号传送至延迟线的相邻元件。
图5是根据一些实施例的使多个串联延迟元件中的延迟元件通电的方法500的流程图。可结合包括串联延迟元件的延迟线使用方法500。在一些实施例中，可结合包括串联延迟元件的延迟线300使用方法500，例如延迟元件100。在一些实施例中，可结合包括串联延迟元件100的延迟线使用方法500，该串联延迟元件的配置与延迟线300的配置不同。延迟线和串联延迟元件可配置为将一个或多个延迟施加至输入信号。
方法500可用于以下场景，其中，延迟线通电并且被配置为第一延迟或第一延迟的集合，或者被重新配置为长于第一延迟的第二延迟，第二延迟的子集长于第一延迟的子集。在这些场景的每个场景中，至少一个新通电的延迟元件被初始化并且快速用作一个或多个反馈路径的一部分。在一些实施例中，结合在其上执行附加操作的延迟线使用方法500，其中，在执行方法500的操作之前、期间和/或之后，一个或多个延迟元件也断电。例如，在一些实施例中，一个或多个延迟元件断电作为重新配置延迟线的一部分，以具有比先前配置更短的延迟。
在一些实施例中，在操作502中，控制单元接收第一延迟码。在一些实施例中，上文中关于图3A至图3C所述的，延迟线300的控制单元300 在延迟码输入326处接收第一延迟码328。在一些实施例中，省略操作502。例如，在实施例中省略操作502至508，其中，在一些实施例中，整个延迟线处于断电状态。
在一些实施例中，方法500继续操作504，其中，控制单元生成控制信号的第一集合。在一些实施例中，以上关于图3A至图3C所述的延迟线 300的控制单元320生成控制信号322的第一集合。在一些实施例中，控制单元基于第一延迟码生成控制信号的第一集合。在一些实施例中，控制单元使用查询表生成控制信号的第一集合。在一些实施例中，控制单元包括查询表并且使用查询表包括使用控制单元中的查询表。在一些实施例中，控制信号的第一集合是查询表中的多个控制信号集合中的一个，并且控制单元通过将第一延迟码与控制信号的第一集合相匹配而生成控制信号的第一集合。
在一些实施例中，控制单元使用温度计码或其他适当的信号生成方法而生成控制信号的第一集合。在包括操作504的实施例中，控制单元将控制信号的第一集合发送至多个串联延迟元件。在一些实施例中，上文中关于图3A至图3C所述的，延迟线300的控制单元320经由控制输出324将控制信号322的第一集合发送至延迟元件310。
在一些实施例中，方法继续操作506，其中，基于控制信号的第一集合，多个串联延迟元件设置为第一配置，以接收正向路径上的输入信号并且反馈两个反馈路径上的输入信号。在一些实施例中，基于经由控制输出 324所接收的控制信号322的第一集合，延迟线300的延迟元件310设置为第一配置，以接收以上关于图3A所述的正向路径370上的输入信号并且反馈反馈路径380和390上的输入信号。
在一些实施例中，通过设置多个串联延迟元件的第一延迟元件将多个串联延迟元件设置为第一配置，以沿着两条反馈路径反馈输入信号。在一些实施例中，延迟线300的延迟元件310通过以下方式被设置为第一配置：如上文中关于图2A、图2D和图3A所述的，将延迟元件310【1】设置为直连模式并且将延迟元件310【2】设置为全反射模式。
在一些实施例中，多个串联延迟元件通过以下方式被设置为第一配置：设置多个串联延迟元件中的第一延迟元件以沿着两条反馈路径中的第一条反馈路径反馈输入信号；并且设置多个串联延迟元件中的第二延迟元件以沿着两条反馈路径中的第二条反馈路径反馈输入信号。在一些实施例中，如上文中关于图2B、2C和3A所述的，延迟线300的延迟元件310通过以下方式被设置为第一配置：将延迟元件310【1】设置为第二反馈模式并且将延迟元件310【2】设置为第一反馈模式。
在一些实施例中，方法继续至操作508，其中，第一信号在正向路径和两条反馈路径中的反馈路径上传播，传播通过第一配置生成并且具有第一延迟。在一些实施例中，第一信号在上文中关于图3A所述而配置的延迟线300中的正向路径370以及反馈路径380或反馈路径390中的至少一条上传播。
在一些实施例中，省略操作508。例如，在一些实施例中，当在将输入信号提供给延迟线之前改变所请求的延迟时，省略操作508。通过第一延迟码限定第一延迟，其中，该第一延迟码限定输入信号通过多个串联延迟元件进行传播的方式。
在一些实施例中，方法500继续操作510，其中，控制单元接收第二延迟码。在一些实施例中，上文中关于图3A至图3C所述的，延迟线300 的控制单元320在延迟码输入326处接收第二延迟码328。在一些实施例中，省略操作510。例如，在一些实施例中，当延迟线保持第一延迟时，省略操作510。在一些实施例中，其中省略操作502至508，第二延迟码是通过控制单元所接收的唯一的延迟码。
方法继续操作512，其中，控制单元生成控制信号的第二集合。在一些实施例中，上文中关于图3A至图3C所述的，延迟线300的控制单元320 生成控制信号322的第二集合。在方法500不包括一个或多个操作502至 508的一些实施例中，控制信号的第一集合不在控制信号的第二集合之前。
在一些实施例中，控制单元基于第二延迟码生成控制信号的第二集合。在一些实施例中，上文关于图3至图5所述的，控制单元基于第二延迟码 328而生成控制信号322的第二集合。在一些实施例中，控制单元使用查询表生成控制信号的第二集合。在一些实施例中，控制单元包括查询表并且使用查询表包括使用控制单元中的查询表。在一些实施例中，控制单元的第二集合是查询表中多个控制信号的集合中的一个，并且控制单元通过将第二延迟码与控制信号的第二集合相匹配而生成控制信号的第二集合。
在一些实施例中，控制单元使用温度计码或者另一适当的信号生成方法而生成控制信号的第二集合。在一些实施例中，使用与生成控制信号的第一集合相同的处理而生成控制信号的第二集合。在一些实施例中，使用与生成控制信号的第一集合不同的处理而生成控制信号的第二集合。
控制单元将控制信号的第二集合发送至多个串联延迟元件。在一些实施例中，控制单元将控制信号的第二集合同时(即并行)发送至的多个串联延迟元件。在一些实施例中，如上文中关于图3A至图3C所述的，延迟线300的控制单元320经由控制输出324将控制信号322的第二集合发送至延迟元件310。
方法500继续操作514，其中基于控制信号的第二集合，初始化多个串联延迟元件中的延迟元件。在一些实施例中，基于上文中关于图3B所述的控制信号322的第二集合而初始化延迟线300的延迟元件310【3】。
在一些实施例中，初始化延迟元件是多个串联延迟元件中的多个延迟元件之一，并且初始化延迟元件包括初始化所有的多个延迟元件。在一些实施例中，延迟线300的延迟元件310【3】和310【N-1】是多个延迟元件，并且如上文中关于图3B所述的，初始化延迟元件包括基于控制信号322 的第二集合而初始化延迟元件310【3】和延迟元件310【N-1】。
在一些实施例中，因为整个延迟线不通电，所以初始化延迟元件是先前没有通电的延迟元件。在一些实施例中，因为延迟元件没有用于第一配置，所以初始化延迟元件是先前不通电的延迟元件，第一配置对应于第一延迟，该第一延迟短于与控制信号的第二集合相对应的第二延迟。
初始化延迟元件包括在使延迟元件的正向路径输出接地之后使延迟元件通电，配置第一反馈路径输出以接收第一正向路径输入信号并且配置第二反馈路径输出以接收第二正向路径输入信号。在一些实施例中，上文中关于图2E所述的，初始化延迟元件包括在初始化模式中使延迟元件100 通电。
在一些实施例中，延迟元件的正向路径输出接地包括配置正向路径多路复用器，以选择连接至参考地的第一输入来代替第二输入，该第二输入配置为接收第一相邻延迟元件的正向路径输出信号或者延迟电路的输入信号。在一些实施例中，上文中关于图2E所述的，延迟元件的正向路径输出接地包括配置延迟元件100的正向路径多路复用器FP以选择在输入端口 120处所接收的信号。
在一些实施例中，配置第一反馈路径输出以接收第一正向路径输入信号包括配置第一反馈路径多路复用器，以选择第一输入代替第二输入。第一输入在传播信号的方向上连接至与初始化延迟元件相邻延迟元件的正向路径输出。第二输入在相反的方向上连接至与初始化延迟元件相邻延迟元件的第一反馈路径输出。在一些实施例中，上文中关于图2E所述的，配置第一反馈路径输出以接收第一正向路径输入信号包括配置延迟元件100的第一反馈路径多路复用器R1，以选择输入端口130处的信号。
在一些实施例中，配置第二反馈路径输出以接收第二正向路径输入信号包括配置第二反馈路径多路复用器以选择第一输入代替第二输入。第一输入在信号传播的方向上连接至与初始化延迟元件相邻延迟元件的正向路径输出。第二输入在相反方向上连接至与初始化延迟元件相邻延迟元件的第一反馈路径输出。在一些实施例中，配置第二反馈路径输出以接收第二正向路径输入信号包括配置延迟元件100的第二反馈路径多路复用器R2，以选择上文中关于图2E所述的输入端口150处的信号。
方法继续操作516，其中，控制单元生成控制信号的第三集合。在一些实施例中，延迟线300的控制单元320生成上文中关于图3A至图3C所述的控制信号322的第三集合。在一些实施例中，方法500不包括一个或多个操作502至508，仅控制信号的第二集合在控制信号的第三集合之前。
在一些实施例中，控制单元基于第二延迟码生成控制信号的第三集合。在一些实施例中，控制单元基于上文中关于图3A至图3C所述的第二延迟码328生成控制信号的第三集合。在一些实施例中，控制单元使用查询表生成控制信号的第三集合。在一些实施例中，控制单元包括查询表并且使用查询表包括使用控制单元中的查询表。在一些实施例中，控制信号的第三集合是查询表中的控制信号的多个集合之一，并且控制单元通过第二延迟码与控制信号的第三集合相匹配而生成控制信号的第三集合。
在一些实施例中，控制单元使用温度计码或者另一适当的信号生成方法而生成控制信号的第三集合。在一些实施例中，使用与用于生成控制信号的第一集合或控制信号的第二集合中的至少一个相同的处理来生成控制信号的第三集合。在一些实施例中，使用与用于生成控制信号的第一集合或控制信号的第二集合中的至少一个不同的处理来生成控制信号的第三集合。
控制单元将控制信号的第三集合发送至多个串联延迟元件。在一些实施例中，上文中关于图3A至图3C所述的，延迟线300的控制单元320经由控制输出324将控制信号322的第三集合发送至延迟元件310。在一些实施例中，控制单元将控制信号的第三集合并行即同时发送至多个串联延迟元件。
方法500继续操作518，其中，基于控制信号的第三集合，多个串联延迟元件被设置为第二配置，以接收正向路径上的输入信号并且反馈两条反馈路径上的输入信号。在一些实施例中，基于经由控制输出324所接收的控制信号322的第三集合，延迟线300的延迟元件310设置为第二配置，以接收上文中关于图3C所述的正向路径370上的输入信号并且反馈反馈路径380和390上的输入信号。
多个串联延迟元件设置为第二配置包括配置延迟元件以将信号传送至多个串联延迟元件的相邻延迟元件。在一些实施例中，多个串联延迟元件设置为第二配置包括配置延迟线300的延迟元件310【3】，以将信号传送至上文中关于图3C所述的延迟线300的延迟元件310【N-1】。
在一些实施例中，延迟元件是多个串联延迟元件的多个延迟元件中的一个，并且设置延迟元件包括设置多个延迟元件中的每个，以将信号传送至多个串联延迟元件中的相邻延迟元件。在省略操作502至508的实施例中，第二配置是多个串联延迟元件的唯一配置。
在一些实施例中，方法500继续操作520，其中，方法在正向路径上以及在两条反馈路径的反馈路径上传播第二输入信号，传播通过第二配置进行并具有第二延迟。在一些实施例中，上文中关于图3C所述的，第二信号在延迟线300的反馈路径380或反馈路径390中的至少一条路径上和正向路径370上传播。
在正向路径和两条反馈路径中的该反馈路径上传播第二输入信号包括使用延迟元件传播第二信号，该延迟元件被配置为将信号传送至多个串联延迟元件中的相邻延迟元件。在一些实施例中，在延迟线300的正向路径 370和反馈路径380或反馈路径390中的至少一个上传播第二信号包括使用上文中关于图3C所述而配置的延迟元件310【3】传播第二信号。
在一些实施例中，省略操作520。例如，当在将第二输入信号提供给延迟线之前改变所请求的延迟时，省略操作520。通过限定第二输入信号通过多个串联延迟元件进行传播的方式的第二延迟码来限定第二延迟。
通过执行方法500，延迟线的延迟元件通电并且被配置同时避免较长的恢复时间以允许新通电的延迟元件的行为变得可预测，从而实现上文中关于延迟线300所述的优点。
图6是根据一些实施例的操作延迟电路的方法600的流程图。可结合包括串联延迟元件的延迟线使用方法600。在一些实施例中，可结合包括串联延迟元件(例如，延迟元件100)的延迟线300使用方法600。在一些实施例中，可结合包括具有与延迟线300的配置不同的配置的串联延迟元件100的延迟线使用方法600。
在操作602中，通过使用延迟电路的第一延迟而延迟第一输入信号。在一些实施例中，上文中关于图3A至图3C所述的，通过使用延迟线300 以第一延迟来延迟第一输入信号(或者将第一输入信号延迟了第一延迟时间段)。
在操作604中，延迟电路的延迟元件通电同时被配置为初始化模式。在一些实施例中，初始化模式是上文中关于图2E的延迟元件100所述的初始化模式。在一些实施例中，上文中关于图3A至图3C所述的延迟线300 的延迟元件310通电同时被配置为初始化模式。
在操作606中，使用延迟电路的延迟元件以第二延迟来延迟第二输入信号。在一些实施例中，第二延迟长于第一延迟。在一些实施例中，使用上文中关于图3A至图3C所述的延迟线300以第二延迟来延迟第二输入信号。
通过执行方法600，延迟电路延迟第一信号，使延迟元件通电，并且使用延迟元件延迟第二信号同时避免长恢复时间以允许新通电的延迟元件的行为变得可预测，从而实现上文中关于延迟线300所述的优点。
图7是根据一些实施例的操作延迟电路的方法700的流程图。可结合包括串联延迟元件的延迟线使用方法700。在一些实施例中，可结合包括例如延迟元件100的串联延迟元件的延迟线300使用方法700。在一些实施例中，结合包括延迟元件100的延迟线可使用方法700，该串联延迟元件具有与延迟线300的配置不同的配置。
方法700可在延迟线被重新配置为第二延迟的场景中使用，其中，第二延迟长于第一延迟。在这些场景的每个场景中，至少一个新通电的延迟元件被初始化并且可快速地用作一个或多个反馈路径的一部分。在一些实施例中，结合对其执行附加操作的延迟线使用方法700，在该附加操作中，在执行方法700的操作之前、期间和/或之后，还断开一个或多个延迟元件的电源。例如，在一些实施例中，一个或多个延迟元件被断电作为重新配置的一部分，该延迟线具有比先前配置更短的延迟。
在操作702中，多个延迟元件中的第一子集通电。在一些实施例中，上文中关于图3A所述的，延迟元件310【1】和310【2】是延迟线300的延迟元件310的第一子集并且被通电。
方法继续操作704，其中，多个延迟元件中的第一子集将第一输入信号延迟了第一延迟。在一些实施例中，上文中关于图3A所述的，延迟元件310【1】和310【2】以第一延迟来延迟在延迟线300的延迟线输入330处所接收的输入信号。
方法继续操作706，其中，多个延迟元件中的第一延迟元件被初始化。第一延迟元件与多个延迟元件中的第一子集分离。在一些实施例中，如上文中关于图3B所述的，初始化延迟线300的延迟元件310的第一延迟元件 310【3】。
初始化第一延迟元件包括在第一延迟元件的正向路径输出接地之后使第一延迟元件通电，配置第一反馈路径输出以接收第一正向路径输入信号，并且配置第二反馈路径输出以接收第二正向路径输入信号。在一些实施例中，初始化延迟元件包括在上文中关于图2E所述的初始化模式中使延迟元件100通电。
在一些实施例中，第一延迟元件是延迟元件的第二子集的一部分，并且初始化第一延迟元件包括初始化延迟元件的第二子集中的每个延迟元件。在一些实施例中，延迟线300的延迟元件310【3】和310【N-1】是延迟元件的第二子集中的一部分，并且初始化第一延迟元件包括初始化如上文中关于图3B所述的延迟元件310【3】和延迟元件310【N-1】。
在一些实施例中，第一延迟元件是延迟元件的第二子集的一部分，并且延迟元件的第二子集被并行初始化。在一些实施例中，延迟线300的延迟元件310【3】和310【N-1】是延迟元件的第二子集的一部分，并且初始化第一延迟元件包括并行初始化上文中关于图3B所述的延迟元件310【3】和310【N-1】。
方法700继续操作708，其中，第一延迟元件被重新配置，以提供用于第二输入信号的路径。在一些实施例中，如上文中关于图3C所述的，延迟线300的延迟元件310的第一延迟元件310【3】被重新配置。在一些实施例中，如上文中关于图3C所述的，延迟线300的延迟元件310中的第一延迟元件310【3】和延迟元件310【N-1】被重新配置。
方法700继续操作710，其中，多个延迟元件的第一子集和第一延迟元件以第二延迟来延迟第二输入信号。第二延迟与第一延迟不同。在一些实施例中，第二延迟短于第一延迟。在一些实施例中，第二延迟长于第一延迟。
在一些实施例中，延迟元件310[1]、310[2]、和310[3]以上文中关于图 3C所述的第二延迟来延迟在延迟线300的延迟线输入330处所接收的输入信号。在一些实施例中，延迟元件310[1]-310[N-1]以上文中关于图3C所述的第二延迟来延迟在延迟线300的延迟线输入330处所接收的输入信号。
通过执行方法700，延迟电路延迟第一信号，使延迟元件通电，并且使用延迟元件延迟第二信号同时避免较长的恢复时间，以允许新通电的延迟元件的行为变得的可预测，从而实现上文中关于延迟线300所述的优点。
本说明书的一个方面涉及延迟电路。延迟电路包括响应于控制信号的多个串联延迟元件。每个延迟元件可被配置为接收正向路径上的输入信号并且反馈两条反馈路径上的输入信号。延迟电路还包括控制单元，该控制单元连接至多个串联延迟元件，并且被配置为生成控制信号中的控制信号的第一子集，以用于限定多个串联延迟元件的第一配置；生成多个控制信号中的控制信号的第二集合，以用于使多个串联延迟元件中的延迟元件从断电状态改变为通电状态，同时被配置为初始化模式；并且生成多个控制信号中的控制信号的第三集合，以用于限定多个串联延迟元件中的第二配置。
在实施例中，所述多个串联延迟元件中的每个延迟元件包括：正向路径多路复用器，包括第一输入端口、第二输入端口和正向路径输出端口，其中，所述第一输入端口被配置为接收所述延迟电路的第一相邻延迟元件的正向路径输出信号或输入信号，所述第二输入端口连接至参考地；第一反馈路径多路复用器，包括第三输入端口、第四输入端口和第一反馈路径输出端口，其中，所述第三输入端口连接至所述正向路径多路复用器的第一输入端口，所述第四输入端口被配置为接收第二相邻延迟元件的第一反馈路径输出信号；以及第二反馈路径多路复用器，包括第五输入端口、第六输入端口和第二反馈路径输出端口，其中，所述第五输入端口连接至所述正向路径多路复用器的正向路径输出端口，所述第六输入端口被配置为接收所述第二相邻延迟元件的第二反馈路径输出信号。
在实施例中，所述正向路径多路复用器被配置为输出所述初始化模式的参考地。
在实施例中，所述第一反馈路径多路复用器被配置为将所述第一相邻延迟元件的正向路径输出信号输出至所述第三输入端口处并且所述第二反馈路径多路复用器被配置为在所述初始化模式下将所述正向路径多路复用器的输出信号输出至所述第五输入端口处。
在实施例中，所述延迟元件是所述多个串联延迟元件的子集中的一个延迟元件，所述控制信号的第二子集，可用于导致所述多个串联延迟元件的子集中的每个延迟元件从断电状态改变为通电状态，以及所述控制单元进一步被配置为将所述控制信号的第二集合并行发送至所述多个串联延迟元件的子集。
在实施例中，所述控制单元进一步被配置为将所述控制信号的第三集合并行传送至所述多个串联延迟元件的子集。
在实施例中，所述多个串联延迟元件的第一配置防止所述输入信号在所述正向路径或所述两条反馈路径上传播到所述延迟元件，以及所述多个串联延迟元件的第二配置包括在所述正向路径或所述两条反馈路径的至少一条中的延迟元件。
在实施例中，所述多个串联延迟元件中的每个延迟元件包括顶部电路和底部电路中的至少一个，响应于所述控制信号以将相应的延迟元件连接至电源。
在实施例中，所述控制单元进一步被配置为：接收限定用于所述输入信号延迟的延迟码；以及响应于所述延迟码，确定所述控制信号的第二集合和所述控制信号的第三集合。本说明书的另一方面涉及一种通过以下步骤使多个串联延迟元件中的延迟元件通电的方法：由控制单元生成控制信号的第一集合，并且基于控制信号的第一集合，通过将延迟元件连接至至少一个电源而初始化延迟元件，使延迟元件的正向路径输出接地，配置第一反馈路径输出以接收第一正向路径输入信号，并且配置第二反馈路径输出以接收第二正向路径输入信号。该方法还包括生成控制信号的第二集合，并且基于控制信号的第二集合，配置延迟元件以将信号传送至多个延迟元件中的相邻延迟元件。
在实施例中，将所述延迟元件中的正向路径输出接地包括配置正向路径多路复用器，以选择连接至参考地的第一输入来代替第二输入，所述第二输入被配置为从所述相邻延迟元件接收信号。
在实施例中，配置所述第一反馈路径输出以接收所述第一正向路径输入信号包括：配置第一反馈路径多路复用器，以选择连接至第一相邻延迟元件的正向路径输出的第一输入来代替第二输入，其中所述第二输入配置为接收第二相邻延迟元件的第一反馈路径输出信号。
在实施例中，配置所述第二反馈路径输出以接收所述第二正向路径输入信号包括：配置第二反馈路径多路复用器，以选择连接至延迟元件的正向路径输出的第一输入来代替第二输入，其中所述第二输入被配置为接收相邻延迟元件的第二反馈路径输出信号。
在实施例中，使多个串联延迟元件中的每个延迟元件通电的方法进一步包括：通过所述控制单元接收延迟码；以及基于所述延迟码生成所述控制信号的第一集合和所述控制信号的第二集合。
在实施例中，所述延迟元件是所述多个串联延迟元件的子集中的一个延迟元件，所述方法进一步包括通过所述控制单元将所述控制信号的第一集合并行发送至所述多个串联延迟元件的子集。
在实施例中，使多个串联延迟元件中的每个延迟元件通电的方法进一步包括：初始化所述多个串联延迟元件的子集中的每个延迟元件。
在实施例中，使多个串联延迟元件中的每个延迟元件通电的方法，进一步包括：在所述多个串联延迟元件的正向路径和反馈路径上传播信号，通过所述延迟元件进行传播，所述延迟元件被配置为将所述信号传送至所述多个串联延迟元件中的相邻延迟元件。
本说明书的又一方面涉及通过以下步骤操作延迟电路的一种方法：使多个延迟元件中的第一子集通电，通过多个延迟元件中的第一子集将第一输入信号延迟了第一延迟，并且初始化多个延迟元件中的第一延迟元件，第一延迟元件与延迟元件的子集分离。初始化第一延迟元件包括：使第一延迟元件通电，将第一延迟元件中的正向路径输出接地，配置第一反馈路径输出以接收第一正向路径输入信号，并且配置第二反馈路径输出以接收第二正向路径输入信号。该方法还包括重新配置第一延迟元件，以提供用于第二输入信号的路径，并且通过多个延迟元件中的第一子集和第一延迟元件将第二输入信号延迟了第二延迟。
在实施例中，所述第二延迟长于所述第一延迟。
在实施例中，所述第一延迟元件是延迟元件的第二子集，并且将所述延迟元件的第二子集中的延迟元件并行初始化。
上述内容概述了多个实施例的特征，从而使得本领域技术人员可更好地了解本发明的各个方面。本领域的技术人员应理解，其可以容易地使用本发明作为基础来设计或修改其他工艺和结构，从而实现与本文所介绍实施例的相同目的和/或实现相同的优点。本领域技术人员还应理解，这些等效结构并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下可以对其进行各种更改、替换和变更。

Claims (1)

1.一种延迟电路，包括:
多个串联延迟元件，响应于控制信号，其中，多个串联延迟元件中的每个延迟元件可被配置为在正向路径上接收输入信号并且在两条反馈路径上反馈所述输入信号；以及
控制单元，连接至所述多个串联延迟元件，其中，所述控制单元被配置为：
生成所述控制信号中的控制信号的第一子集，以用于限定所述多个串联延迟元件的第一配置；
生成所述控制信号中的控制信号的第二子集，以用于使多个串联延迟元件中的延迟元件从断电状态改变为通电状态，同时所述延迟元件被配置为初始化模式；以及
生成所述控制信号中的控制信号的第三子集，以用于限定所述多个串联延迟元件的第二配置。
CN201710378233.9A 2016-05-27 2017-05-24 延迟电路、延迟元件通电及操作方法 Pending CN107453736A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662342609P 2016-05-27 2016-05-27
US62/342,609 2016-05-27
US15/419,009 2017-01-30
US15/419,009 US10177751B2 (en) 2016-05-27 2017-01-30 Delay line with short recovery time

Publications (1)

Publication Number Publication Date
CN107453736A true CN107453736A (zh) 2017-12-08

Family

ID=60418399

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710378233.9A Pending CN107453736A (zh) 2016-05-27 2017-05-24 延迟电路、延迟元件通电及操作方法

Country Status (2)

Country Link
US (1) US10177751B2 (zh)
CN (1) CN107453736A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023098064A1 (zh) * 2021-12-03 2023-06-08 无锡中微亿芯有限公司 一种可编程逻辑芯片的时钟偏移可调的芯片时钟架构
US12099377B2 (en) 2021-12-03 2024-09-24 Wuxi Esiontech Co., Ltd. Clock skew-adjustable chip clock architecture of programmable logic chip

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3410922B2 (ja) * 1996-04-23 2003-05-26 株式会社東芝 クロック制御回路
JP3435337B2 (ja) * 1998-03-18 2003-08-11 株式会社東芝 クロック同期遅延制御回路
JP2001014847A (ja) * 1999-06-30 2001-01-19 Toshiba Corp クロック同期回路
KR100414215B1 (ko) * 2002-01-03 2004-01-07 삼성전자주식회사 조절 가능한 동기 범위를 갖는 동기 미러 지연 회로
US7471130B2 (en) * 2005-05-19 2008-12-30 Micron Technology, Inc. Graduated delay line for increased clock skew correction circuit operating range
US7652512B2 (en) * 2008-02-07 2010-01-26 Macronix International Co., Ltd. Clock synchronizing circuit
US7733149B2 (en) * 2008-06-11 2010-06-08 Pmc-Sierra, Inc. Variable-length digitally-controlled delay chain with interpolation-based tuning
US8901938B2 (en) * 2012-02-01 2014-12-02 Nanya Technology Corp. Delay line scheme with no exit tree
US8786339B2 (en) * 2012-12-03 2014-07-22 Micron Technology, Inc. Apparatuses and methods for delaying signals using a delay line with homogenous architecture and integrated measure initialization circuitry
US9443572B2 (en) * 2014-06-06 2016-09-13 Qualcomm Incorporated Programmable power for a memory interface

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023098064A1 (zh) * 2021-12-03 2023-06-08 无锡中微亿芯有限公司 一种可编程逻辑芯片的时钟偏移可调的芯片时钟架构
US12099377B2 (en) 2021-12-03 2024-09-24 Wuxi Esiontech Co., Ltd. Clock skew-adjustable chip clock architecture of programmable logic chip

Also Published As

Publication number Publication date
US20170346467A1 (en) 2017-11-30
US10177751B2 (en) 2019-01-08

Similar Documents

Publication Publication Date Title
JP3626239B2 (ja) プログラマブルアレイ
US5640106A (en) Method and structure for loading data into several IC devices
JP2628538B2 (ja) プログラマブルコネクタとプログラマブル回路内の接続線の状態制御構造
EP1476945B1 (en) Method and apparatus for selectably providing single-ended and differential signaling with controllable impedance and transition time
US8258811B2 (en) Enhanced field programmable gate array
US5023484A (en) Architecture of high speed synchronous state machine
US4879481A (en) Dual I/O macrocell for high speed synchronous state machine
CN104242907B (zh) 可编程高速电压模式差分驱动器
CN106202604B (zh) 用于配置和重新配置部分重新配置区域的方法和装置
US6297684B1 (en) Circuit and method for switching between digital signals that have different signal rates
CN107453736A (zh) 延迟电路、延迟元件通电及操作方法
EP0476159B1 (en) Programmable neural logic device
CN106774767A (zh) 串联供电芯片和系统、虚拟数字币挖矿机、及服务器
TWI407314B (zh) 具有通信匯流排之裝置及操作此裝置之方法
JP4673533B2 (ja) 専用及びプログラム可能論理を有する集積回路
JPH02284215A (ja) コンピユータのシステム・クロツク発生器
CN209914114U (zh) Led驱动器电路以及对应的电子设备
CN102375472B (zh) 用于脉冲锁存器的时钟树
US7218134B1 (en) Adjustable data loading circuit with dynamic test mode switching for testing programmable integrated circuits
CN109344115A (zh) 一种通用化的fpga配置系统及方法与重配置系统及方法
CN107210761A (zh) 串行化发射机
CN102117253A (zh) 同地址iic器件复用系统及其方法
JP2003179149A (ja) 集積回路のスキャンアーキテクチャ用帯域整合方法
CN105591643A (zh) 具输出缓冲器的集成电路及控制输出缓冲器的方法
US6334208B1 (en) Method and apparatus for in-system programming with a status bit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20171208