CN107431772A - 固态成像装置和用于驱动固态成像装置的方法 - Google Patents

固态成像装置和用于驱动固态成像装置的方法 Download PDF

Info

Publication number
CN107431772A
CN107431772A CN201680016300.6A CN201680016300A CN107431772A CN 107431772 A CN107431772 A CN 107431772A CN 201680016300 A CN201680016300 A CN 201680016300A CN 107431772 A CN107431772 A CN 107431772A
Authority
CN
China
Prior art keywords
unit
charge
generation
electric charge
holding unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680016300.6A
Other languages
English (en)
Other versions
CN107431772B (zh
Inventor
工藤義治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN107431772A publication Critical patent/CN107431772A/zh
Application granted granted Critical
Publication of CN107431772B publication Critical patent/CN107431772B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14654—Blooming suppression
    • H01L27/14656—Overflow drain structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/532—Control of the integration time by controlling global shutters in CMOS SSIS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

目的在于减少一个具有全局快门功能的CMOS型成像装置的尺寸。因此，在这一成像装置中，光电转换单元根据规定曝光时间的曝光量来产生电荷。生成电荷保持单元是在半导体基板上以规定的杂质浓度被形成的，并保持电荷。生成电荷传输单元使得：在曝光时间已经过之后，电流能够在光电转换单元和生成电荷保持单元之间流动，由此将电荷从光电转换单元传输到生成电荷保持单元。输出电荷保持单元以与生成电荷保持单元基本相同的杂质浓度形成，并保持电荷。保持电荷分配单元使电流能够在生成电荷保持单元和输出电荷保持单元之间流动，从而将在生成电荷保持单元中保持的电荷均匀分配到生成电荷保持单元和输出电荷保持单元。在保持电荷分配单元分配之后，信号生成单元根据在输出电荷保持单元中保持的电荷，生成作为图像信号的信号。

Description

固态成像装置和用于驱动固态成像装置的方法
技术领域
本技术涉及一种固态成像装置和固态成像装置的驱动方法。更具体地，本技术涉及CMOS型固态成像装置及其驱动方法。
背景技术
通常，互补金属氧化物半导体(CMOS)型的成像装置被用作用于摄像机等的成像装置。该成像装置具有像素阵列单元，其中，包括光电转换单元的像素被设置为二维形状。在这里，光电转换单元是半导体元件，它执行光电转换，以产生与入射光量相对应的电荷。此光电转换的周期对应于成像装置中的曝光时段。交替执行曝光时段、以及用于读取在曝光时段中生成的电荷作为信号的信号读取时段，并可由此获得连续帧的图像信号。在这个成像装置中，为了生成一帧图像信号，需要读取所有行的图像信号。逐行顺次执行了这些信号的读取。在传统的CMOS型成像装置中，在信号读取后立即开始曝光。因此，曝光的开始和结束的时刻对于每一行都有偏移，并由此存在这样的问题：在输出图像中出现失真。
因此，已经提出了一种成像装置，其具有全局快门功能，用于对于所有行都同时开始和结束曝光(例如，专利文件1)。
引用列表
专利文件
专利文件1：特开2004-111590
发明内容
发明要解决的问题
在上述的传统技术中，在每个像素中包括电荷累积单元，用于保持由光电转换单元产生的电荷。在曝光时段过去之后，所产生的电荷在所有像素中被同时传输到电荷累积单元。然后，生成基于传输到电荷累积单元的电荷的图像信号，并将其逐行读出。因此，可以对整行均衡化曝光的开始和结束的时刻，并且可以实现全局快门功能。
该成像装置中的像素被布置成一区域，用于保持在与上述光电转换单元和电荷累积单元同一半导体基板中形成的电荷。这个区域被称为浮动扩散(floating diffusion)，且为连接到用于信号读取的输入线的区域。为了产生图像信号，需要将光电转换单元产生的电荷传输到浮动扩散中。也就是说，有必要执行传输从光电转换单元到电荷累积单元的传输、以及在读取信号时的从电荷累积单元到浮动扩散的传输。为了防止电荷残留、并传输所有电荷，对光电转换单元、电荷累积单元、以及浮动扩散来说，有必要具有阶段电位(stepwise potential)。也就是说，需要在光电转换单元的电位与浮动扩散的电位之间的中间电位上形成电荷累积单元。如上所述，在电位的高度方面限制了累积区域，并需要较大的占用面积来获得期望容量。因此，存在成像装置的尺寸增加的缺点。
本技术是考虑到这种情况而设计的，其目标是使具有全局快门功能的成像装置的减小尺寸。
对问题的解决方案
为解决上述不足，已设计了本技术。本技术的第一方面是一种固态成像装置，包括：光电转换单元，用于生成与预定曝光时段的曝光量相对应的电荷；用于保持电荷的生成电荷保持单元，所述生成电荷保持单元在半导体基板中形成，以具有预定的杂质浓度；生成电荷传输单元，用于在所述曝光时段已经过之后，使所述光电转换单元和所述生成电荷保持单元之间导通，并将电荷从所述光电转换单元传输到所述生成电荷保持单元；用于保持电荷的输出电荷保持单元，其被形成为具有与所述生成电荷保持单元基本相同的杂质浓度；保持电荷分配单元，用于使所述生成电荷保持单元和所述输出电荷保持单元之间导通，以将在所述生成电荷保持单元中保持的电荷均匀分配到所述生成电荷保持单元和所述输出电荷保持单元；以及信号生成单元，用于在所述保持电荷分配单元中分配之后，生成与在所述输出电荷保持单元中保持的电荷相对应的信号，作为图像信号。这产生了这样的效果：使电荷被均匀分配到基本相同电位的所述生成电荷保持单元和所述输出电荷保持单元。
此外，在第一方面中，还可包括电荷放电单元，用于在所述信号生成单元中生成图像信号之后，对在所述输出电荷保持单元中保持的电荷进行放电。在所述电荷放电单元中放电之后，所述信号生成单元还可生成作为基准信号的信号，并且，在所述电荷放电单元中放电时、以及在所述信号生成单元中生成基准信号时，所述保持电荷分配单元也可执行所述分配。这产生了这样的效果：在生成图像信号、以及对电荷放电之后，生成基准信号。
此外，在第一方面中，所述保持电荷分配单元可在所述电荷放电单元中放电和在所述信号生成单元中生成基准信号之间的时段期间，暂时使所述生成电荷保持单元和所述输出电荷保持单元之间不导通，随后使其间导通。这产生了这样的效果：所述输出电荷保持单元在电荷放电和生成基准信号之间的时段暂时变得不导通。
此外，在第一方面中，还可包括信号处理单元，用于从图像信号减去基准信号。这产生了这样的效果：从图像信号减去基准信号。
此外，在第一方面中，还可包括生成电荷保持栅极单元，用于控制所述生成电荷保持单元的电位。所述生成电荷传输单元可包括用于控制导通的生成电荷传输栅极单元，并且，所述生成电荷传输栅极单元可连接到所述生成电荷保持栅极单元。这会产生这样的效果：通过连接到所述生成电荷传输单元的栅极的所述生成电荷保持栅极单元，控制生成电荷保持单元的电位。
此外，在第一方面中，还可包括：用于保持电荷的辅助电荷保持单元，所述辅助电荷保持单元被形成为具有比所述生成电荷保持单元低的杂质浓度；以及辅助电荷传输单元，用于在已经过了曝光时段之后，使所述光电转换单元和所述辅助电荷保持单元之间导通，并将电荷从所述光电转换单元传输到所述辅助电荷保持单元。所述生成电荷传输单元可执行所述辅助电荷保持单元中的电荷到所述生成电荷保持单元的传输作为与所述辅助电荷传输单元中的传输同步的第一传输以及第一传输之后的第二传输，该传输是通过使所述辅助电荷保持单元和所述生成电荷保持单元之间导通而进行的。所述保持电荷分配单元可在所述生成电荷传输单元中的第一传输和第二传输之后，分别执行作为第一分配及第二分配的分配，并且，所述信号生成单元可在所述保持电荷分配单元中的第一分配及第二分配之后分别生成作为第一图像信号和第二图像信号的信号。这产生了这样的效果：光电转换单元产生的电荷被保持在辅助电荷保持单元和生成电荷保持单元中。
此外，在第一方面中，还可包括：电荷放电单元，用于在所述信号生成单元中生成第一图像信号、以及在所述生成电荷传输单元中的第二传输之间的时段期间，对在所述输出电荷保持单元中保持的电荷进行放电。所述信号生成单元还可在所述电荷放电单元中的放电和所述生成电荷传输单元中的第二传输之间的时段期间，生成作为基准信号的信号，并且，所述保持电荷分配单元还可在所述电荷放电单元中放电的时刻、以及在所述信号生成单元中生成基准信号的时刻，执行所述分配。这产生了这样的效果：在第一图像信号的生成和电荷的放电之后生成基准信号。
此外，在第一方面中，所述保持电荷分配单元可在所述电荷放电单元中的放电和所述信号生成单元中的所述基准信号的生成之间的时段期间，暂时使所述生成电荷保持单元和所述输出电荷保持单元之间不导通，随后使其间导通。这产生了这样的效果：所述输出电荷保持单元在电荷放电和基准信号的生成之间的时段暂时变得不导通。
此外，在第一方面中，还可包括信号处理单元，用于从将第一图像信号和第二图像信号相加得到的值减去将基准信号加倍得到的值。这产生了这样的效果：从将第一图像信号和第二图像信号相加得到的值减去将基准信号加倍得到的值。
此外，在第一方面中，还可包括辅助电荷保持栅极单元，用于控制所述辅助电荷保持单元的电位。所述辅助电荷传输单元可包括辅助电荷传输栅极单元，用于控制所述导通，并且，所述辅助电荷传输栅极单元可连接到所述辅助电荷保持栅极单元。这产生了这样的效果：所述辅助电荷保持单元包括所述辅助电荷保持栅极单元，其连接到所述辅助电荷传输单元的栅极。
此外，本技术的第二方面是固态成像装置的驱动方法，所述方法包括：生成电荷传输步骤，将电荷传输到并保持在用于保持与预定曝光时段的曝光量相对应的电荷的生成电荷保持单元中，所述生成电荷保持单元被形成为具有预定的杂质浓度；保持电荷分配步骤，将在所述生成电荷保持单元中保持的电荷均匀分配到输出电荷保持单元和所述生成电荷保持单元，所述输出电荷保持单元被形成为具有与所述生成电荷保持单元基本相同的杂质浓度，并保持电荷；以及信号生成步骤，生成与在所述输出电荷保持单元中保持的电荷相对应的信号，作为图像信号。这产生了这样的效果：使电荷被均匀分配到基本相同电位的所述生成电荷保持单元和所述输出电荷保持单元。
本发明的效果
根据本技术，可实现缩小具有全局快门功能的成像装置的尺寸的有益效果。注意，这里描述的效果不需要是限定性的。可包括在本公开中描述的任一效果。
附图说明
图1是示出根据本技术的实施例的成像装置10的配置示例的图。
图2是示出根据本技术的第一实施例的像素110的配置示例的图。
图3是示出根据本技术的第一实施例的水平传输单元300的配置示例的图。
图4是示出根据本技术的第一实施例的信号处理单元320的配置示例的图。
图5是示出根据本技术的第一实施例的像素110的配置示例的示意图。
图6是例示根据本技术的第一实施例的成像装置10的驱动方法的图。
图7是示出根据本技术的第一实施例的像素110的操作状态(时段T0至T4)的图。
图8是示出根据本技术的第一实施例的像素110的操作状态(时段T5至T7)的图。
图9是示出根据本技术的第一实施例的像素110的操作状态(时段T8至T12)的图。
图10是示出根据本技术的第一实施例的像素110的操作状态(时段T13至T14)的图。
图11是示出根据本技术的第二实施例的像素的配置示例的图。
图12是示出根据本技术的第三实施例的像素110的配置示例的图。
图13是示出根据本技术的第三实施例的信号处理单元320的配置示例的图。
图14是示出根据本技术的第三实施例的像素110的配置示例的示意图。
图15是例示根据本技术的第三实施例的成像装置10的驱动方法的图。
图16是示出根据本技术的第三实施例的像素110的操作状态(时段T0至T4)的图。
图17是示出根据本技术的第三实施例的像素110的操作状态(时段T5至T8)的图。
图18是示出根据本技术的第三实施例的像素110的操作状态(时段T9至T13)的图。
图19是示出根据本技术的第三实施例的像素110的操作状态(时段T14至T17)的图。
具体实施方式
下面将描述用于实现本技术的实施方式(下文中称为“实施例”)。将按照以下顺序给出描述：
1、第一实施例(光电转换单元生成的电荷被保持在生成电荷保持单元中的示例)；
2、第二实施例(输出电荷保持单元的示例)；
3、第三实施例(光电转换单元生成的电荷被辅助电荷保持单元和生成电荷保持单元保持的示例)。
<1、第一实施例>
[成像装置的配置]
图1是示出根据本技术的实施例的成像装置10的配置示例的图。成像装置10包括像素阵列单元100、垂直驱动单元200、水平传输单元300、模数转换器(ADC)400、以及输出缓冲器500。注意，成像装置10是权利要求书中所述的固态成像装置的示例。
在像素阵列单元100中，用于生成图像信号的像素110被布置成二维阵列形状。在像素阵列单元100中，以XY矩阵形状对用于向每个像素110发送控制信号的信号线101、以及用于发送从像素110输出的图像信号的信号线102进行布线。也就是说，一个信号线101被共同布线到在同一行中布置的像素110，而在同一列中布置的像素110的输出被共同布线到一个信号线102。
垂直驱动单元200生成控制信号，并将其输出到像素阵列单元100和水平传输单元300。垂直驱动单元200将控制信号输出到与像素阵列单元100的所有行相对应的信号线101。垂直驱动单元200的控制信号的输出包括用于控制针对像素阵列单元100的像素110的曝光的开始和停止的信号输出、以及用于控制从像素110读出由曝光获得的图像信号的信号输出。用于控制曝光的开始和停止的信号被同时输出到所有像素110。因此，可在成像设备10中实现全局快门功能。另一方面，在像素阵列单元100中逐行地，用于控制图像信号的读出的信号被依次输出到一行中的像素110。也就是说，图像信号的读出是逐行依次执行的。在垂直驱动单元200中的控制细节将在后面被描述。
水平传输单元300对从像素阵列单元100输出的图像信号执行处理。与像素阵列单元100的一行像素110相对应的输出信号被同时输入到水平传输单元300。水平传输单元300对输入的图像信号执行信号处理，执行并行-串行转换，然后再将转换后的信号输出到信号线302。水平传输单元300中的处理细节将在后面进行描述。
模数转换器400将从水平传输单元300输出的图像信号从模拟信号转换为数字信号(AD转换)。
输出缓冲器500将由模数转换器400进行了AD转换后的图像信号输出到成像设备10外部。
[像素的电路配置]
图2是示出根据本技术的第一实施例的像素110的配置示例的图。像素110包括光电转换单元111、生成电荷传输单元112、保持电荷分配单元113、电荷放电单元114、生成电荷保持单元115、输出电荷保持单元116、溢流栅极117、以及信号生成单元120。信号生成单元120还包括金属氧化物半导体(MOS)晶体管121和122。注意，生成电荷传输单元112、保持电荷分配单元113、电荷放电单元114、溢流栅极(overflow gate)117中的每个都由MOS晶体管构成。
除了信号线101和信号线102之外，电源线Vdd和接地线连接到像素110。通过这些信号线提供像素110的电源。此外，信号线101是由多个信号线(OFG、TR1、TR2、SEL、以及RST)构成的。过流栅极(over flow gate，OFG)是将控制信号传送到溢流栅极117的信号线。传输1(TR1)是将控制信号传送到保持电荷分配单元113的信号线。传输2(TR2)是将控制信号传送到生成电荷传输单元112的信号线。选择(SEL)是将控制信号传送到MOS晶体管122的信号线。复位(RST)是将控制信号传送到电荷放电单元114的信号线。如图所示，这些都连接到MOS晶体管的栅极上。当通过这些信号线输入了栅极和源极之间的高于或等于阈值电压的电压(以下被称为“导通(ON)信号”)时，使对应的MOS晶体管导通。
如图所示，光电转换单元111的阳极接地，且阴极连接到生成电荷传输单元112的源极、以及溢流栅极117的源极。溢流栅极117的栅极和漏极分别连接到OFG和Vdd。生成电荷传输单元112的漏极连接到保持电荷分配单元113的源极、以及生成电荷保持单元115的一端。生成电荷保持单元115的另一端接地。生成电荷传输单元112的栅极连接到信号线TR2，保持电荷分配单元113的栅极连接到信号线TR1。注意，如后所述，在生成电荷保持单元115中布置栅极(gate)，并且，此栅极连接到生成电荷传输单元的栅极。
保持电荷分配单元113的漏极连接到电荷放电单元114的源极、MOS晶体管121的栅极和输出电荷保持单元116的一端。输出电荷保持单元116的另一端接地。电荷放电单元114的栅极和漏极分别连接到RST和Vdd。MOS晶体管121的漏极和源极分别连接到Vdd和MOS晶体管122的漏极。MOS晶体管122的栅极和源极分别连接到SEL和信号线102。
光电转换单元111根据照射光量生成电荷，并累积所生成的电荷。光电转换单元111是由光电二极管形成的。
生成电荷传输单元112由TR2控制，以将光电转换单元111生成的电荷传输到生成电荷保持单元115。生成电荷传输单元112使光电转换单元111和生成电荷保持单元115之间导通，由此执行电荷的传输。
生成电荷保持单元115保持由生成电荷传输单元112传输的电荷。生成电荷保持单元115是在生成电荷传输单元112的源极区域中形成的，并具有用于控制该源极区域的电位的栅极。注意，在本技术的这个实施例中，此栅极连接到生成电荷传输单元112的栅极。生成电荷传输单元112和生成电荷保持单元115的详细配置将会在后面描述。
保持电荷分配单元113被TR1控制，以将在生成电荷保持单元115中保持的电荷均匀分配到生成电荷保持单元115和输出电荷保持单元116。保持电荷分配单元113使生成电荷保持单元115和输出电荷保持单元116之间导通，从而分配电荷。
输出电荷保持单元116保持电荷。输出电荷保持单元116保持由保持电荷分配单元113分配的电荷。如后所述，生成电荷保持单元115与输出电荷保持单元116在半导体基板上被形成为具有基本相同的杂质浓度。
由RST控制电荷放电单元114，以对在输出电荷保持单元116中保持的电荷进行放电。电荷放电单元114使输出电荷保持单元116和vdd之间导通，并由此对电荷进行放电。
溢流栅极117对在光电转换单元111中过度生成的电荷进行放电。溢流栅极117还使光电转换单元111和Vdd之间导通，从而进一步对在光电转换单元111中累积的电荷进行放电。这里，由OFG控制溢流栅极117。
信号生成单元120生成与在输出电荷保持单元116中保持的电荷相对应的信号。信号生成单元120包括MOS晶体管121和122。MOS晶体管121向源极输出与在输出电荷保持单元116中保持的电荷相对应的电压。另外，由SEL控制MOS晶体管122，并且，当MOS晶体管122处于导通状态时，MOS晶体管121的源极的电压被下输出到信号线102。
[像素中的操作]
当从OFG输入导通(ON)信号时，使溢流栅极117导通，并且，Vdd被施加到光电转换单元111的阴极。结果，在光电转换单元111中累积的电荷被放电。此后，在光电转换单元111中新生成并累积与曝光量相对应的电荷。
在预定的曝光时间过去之后，从TR2输入导通信号，由此使生成电荷传输单元112导通。由此，使光电转换单元111和生成电荷保持单元115进入导通状态，并且，在光电转换单元111中累积的电荷被传输到生成电荷保持单元115。为了提高光电转换效率、并防止发生残像(afterimage)，需要将在光电转换单元111中累积的全部电荷传输到生成电荷保持单元115，并且清空光电转换单元111。因此，生成电荷保持单元115有必要具有与光电转换单元111相比足够高的电位。
注意，在像素阵列单元100中布置的所有像素110中，同时执行生成电荷传输单元112的传输。这是用于实现全局快门功能。另一方面，在像素阵列单元100中布置的像素110中，逐行依次进行下述操作。
当从TR1输入导通信号时，保持电荷分配单元113变为导通。由此，使生成电荷保持单元115和输出电荷保持单元116进入导通状态，并且，在生成电荷保持单元115中保持的电话被均匀分配到生成电荷保持单元115和输出电荷保持单元116。如上所述，由于生成电荷保持单元115和输出电荷保持单元116被形成为在半导体基板中具有基本相同的杂质浓度，它们具有基本相同的电位。因此，在生成电荷保持单元115中保持的电荷被保持在生成电荷保持单元115和输出电荷保持单元116中。与上述光电转换单元111不同，生成电荷保持单元115未被清空。
在此状态下，信号生成单元120生成信号。具体地，MOS晶体管121生成与在生成电荷保持单元115和输出电荷保持单元116中保持的电荷相对应的信号。接下来，当从SEL输入了导通信号时，使MOS晶体管122导通，并且，MOS晶体管121生成的信号被输出到信号线102。该信号对应于：与入射到成像装置10上的光相对应的图像信号。
此后，当从RST输入导通信号、且使电荷放电单元114导通、同时使保持电荷分配单元113导通时，Vdd被施加到生成电荷保持单元115和输出电荷保持单元116，并且，对在其中保持的电荷进行放电。此后，电荷放电单元114返回到非导通状态。
在此状态下，信号生成单元120进一步生成信号。也就是说，MOS晶体管121生成与在输出电荷保持单元116中保持的电荷相对应的信号。当再次向SEL输入导通信号时，使MOS晶体管122导通，并且，MOS晶体管121生成的信号被输出到信号线102。该信号是当电荷被放电时生成的信号，且对应于基准信号，用作上述图像信号的基准。
通常，即使在已执行了上述放电之后，在每个像素110中仍有固有信号成分，并且，此信号成分被叠加在图像信号上，并作为噪声被输出。因此，通过获得这个基准信号、并从其减去上述图像信号，可减弱噪声。注意，这种方法被称为相关双采样(CDS)，其在成像设备中被广泛使用。
如上所述，当通过电荷传输单元112将电荷在光电转换单元111之间和生成电荷保持单元115之间传输时，执行完整传输，其中，在光电转换单元111中累积的全部电荷被传输到生成电荷保持单元115。另一方面，因为生成电荷保持单元115和输出电荷保持单元116具有基本上相同的电位，在生成电荷保持单元115和输出电荷保持单元116之间传输时，不能通过保持电荷分配单元113执行完整的传输。然而，通过使保持电荷分配单元113导通，有可能将生成电荷保持单元115和输出电荷保持单元116集成到一个电荷保持区域。由此，在生成电荷保持单元115中保持的电荷被均匀分配到生成电荷保持单元115和输出电荷保持单元116。在此状态下，通过由信号生成单元120生成信号，在生成电荷保持单元115和输出电荷保持单元116之间无法执行完整传输的情况下，可获得精确的图像信号和基准信号。
此外，如下所述，在半导体基板中，为了将生成电荷保持单元115的电位设置为与输出电荷保持单元116的高度(深度)基本相同，生成电荷保持单元115可具有在半导体基板表面上按照面积的高容量。这允许减小生成电荷保持单元115的面积。此外，如上所述，由于生成电荷保持单元115和输出电荷保持单元116被集成到一个电荷保持区域，与生成电荷保持单元115相比，输出电荷保持单元116的容量可以更小，这也允许减小输出电荷保持单元116的面积。
在普通CDS系统中，在生成基准信号之后，在生成电荷保持单元115中保持的电荷被传输到输出电荷保持单元116，以生成图像信号。另一方面，在本技术的第一实施例中，在生成图像信号之后，生成基准信号。将描述其原因。如上所述，在本技术的第一实施例中，生成图像，同时使保持电荷分配单元113导通。为了提高基准信号的生成精度，需要在与图像信号的生成相同的条件下生成基准信号。由于此原因，在生成基准信号时也有必要使保持电荷分配单元113导通。这不能在生成图像信号之前被执行，因此在生成图像信号和电荷放电单元114的放电之后被执行。
此外，如上所述，在本技术的第一实施例中，在生成图像信号之前，使保持电荷分配单元113进入导通状态。由此引起的噪声产生，并被叠加在图像信号上。因此，在生成基准信号之前，可使保持电荷分配单元113暂时进入非导通状态，然后再进入导通状态。由此，在基准信号上叠加了类似的噪声。通过执行CDS，抵消了上述噪声，并可降低图像信号的噪声。注意，后面将描述成像设备10中的驱动方法的细节。
[水平传输单元的配置]
图3是示出根据本技术的第一实施例的水平传输单元300的配置示例的图。水平传输单元300包括恒流源310、信号处理单元320、以及开关330。
信号线102连接到恒流源310的一端、以及信号处理单元320的输入。恒流源310的另一端接地。信号处理单元320的输出连接到开关330的输入。注意，通过信号线301连接信号处理单元320和开关330。
注意，这些在连接到水平传输单元300的所有信号线120中被类似地布置。所有开关330的输出都连接到信号线302。
恒流源310用作图2所示的MOS晶体管121的负载。也就是说，连同MOS晶体管121，恒流源310形成源极跟随电路。
信号处理单元320执行从像素110输出的信号的处理。信号处理单元320执行上述CDS。
开关330切换信号处理单元320的输出，以执行并行-串行转换。在完成信号处理单元320中的处理之后，从最左边起，依次导通和关断开关330。由此，连接到各个信号线301的信号处理单元320的输出信号被依次地输出到信号线302，由此执行并行-串行转换。
[信号处理单元的配置]
图4是示出根据本技术的第一实施例的信号处理单元320的配置示例的图。信号处理单元320包括采样维持电路(S/H)321和322和减法器323。另外，信号线201由多个信号线(SH1和SH2)形成。
采样维持电路321和322分别由SH1和SH2控制，并对输出到信号线102的信号执行采样和维持。将作为示例描述采样维持电路321。当导通信号被输入到SH1时，采样维持电路321执行信号采样。此后，当导通信号的输入停止时，采样信号被维持，并被保持直到导通信号被再次输入到SH1为止。图中的采样维持电路321和322分别对图像信号和基准信号执行采样和维持。
减法器323从在采样维持电路321中维持的图像信号中减去在采样维持电路322中维持的基准信号。通过此减法，执行CDS。
[像素的配置]
图5是示出根据本技术的第一实施例的像素110的配置示例的示意图。该图是半导体基板部分的截面图，包括光电转换单元111、生成电荷传输单元112、保持电荷分配单元113、电荷放电单元114、生成电荷保持单元115、输出电荷保持单元116、以及溢流栅极117。此外，在该图中还进一步说明了一个信号生成单元120。在根据本技术的第一实施例的像素110中，上述各个单元可被形成在例如在n型半导体基板中形成的p型阱区域141中。溢流栅极117、光电转换单元111、生成电荷传输单元112、生成电荷保持单元115、保持电荷分配单元113、输出电荷保持单元116、以及电荷放电单元114以所述次序被形成在所述阱区域141中。
光电转换单元111由光电二极管(PD)形成，所述光电二极管(PD)具有在阱区域141中形成的n型半导体区域144和n型半导体区域144周围的p型半导体区域之间的边界面处pn结。当光进入pn结部分时，生成电荷。来自所生成的电荷的电子在n型半导体区域144中被累积。n型半导体区域144被形成为具有比n型半导体区域146低的杂质浓度，例如，1016/cm3。后面将描述n型半导体区域146。注意，在n型半导体区域144上形成具有高杂质浓度的p型半导体区域145。p型半导体区域145通过钉入(pin)半导体的边界面来抑制由界面状态(interface state)引起的暗电流。
生成电荷保持单元115由在阱区域141中形成的n型半导体区域146形成，并作为电荷保持区域(C1)操作。通过硅氧化物膜153，在n型半导体区域146上布置生成电荷保持栅极133。另外，n型半导体区域146被形成为具有例如1018至1019/cm3的杂质浓度。n型半导体区域146具有比光电转换单元111的n型半导体区域144高的杂质浓度，因此具有比n型半导体区域144的高的电位。注意，例如，大约-1V的负偏压可被施加到生成电荷保持栅极133。这是为了在n型半导体区域146和氧化硅膜153之间形成空穴累积区域来执行钉入。
通过使用在光电转换单元111和生成电荷保持单元115之间的p型半导体区域作为沟道区域，并经由硅氧化物膜152在沟道区域上布置栅极132，来形成生成电荷传输单元112。此外，该栅极132连接到生成电荷保持栅极133。当正电压被施加到栅极132时，使生成电荷传输单元112导通。由此，在光电转换单元111的n型半导体区域144中累积的电荷被传输到生成电荷保持单元115的n型半导体区域146。以这种方式，生成电荷传输单元112相当于分别具有n型半导体区域144和146作为源极区域和栅极区域的MOS晶体管。此外，可认为生成电荷保持单元115是在该MOS晶体管的源极区域中形成的。
输出电荷保持单元116由在阱区域141中形成的n型半导体区域147形成。n型半导体区域147被称为浮动扩散(FD)，即，与信号生成单元120连接的区域。n型半导体区域147被形成为具有与生成电荷保持单元115的n型半导体区域146基本相同的杂质浓度。因此，输出电荷保持单元116的n型半导体区域147和生成电荷保持单元115的n型半导体区域146具有相同高度的电位。注意，用于与信号生成单元120布线的区域(未示出)需要在杂质浓度(例如，1021/cm3)方面被增强。这是为了减小布线的接合部分的电阻。
保持电荷分配单元113具有在生成电荷保持单元115和输出电荷保持单元116之间的p型半导体区域，作为沟道区域，并且，栅极134经由硅氧化物膜154被布置在沟道区域上。当正电压被施加到栅极134时，使保持电荷分配单元113导通。由此，在生成电荷保持单元115的n型半导体区域146中保持的电荷被均匀分配到生成电荷保持单元115的n型半导体区域146和输出电荷保持单元116的n型半导体区域147。
电荷放电单元114具有在输出电荷保持单元116的n型半导体区域147和n型半导体区域148之间的p型半导体区域，作为沟道区域，并且，栅极135经由硅氧化物膜155被布置在沟道区域上。当正电压倍施加到该栅极135时，使电荷放电单元114导通。由于n型半导体区域148与Vdd连接，在输出电荷保持单元116的n型半导体区域147中维持的电荷被放电到Vdd。
溢流栅极117具有在光电转换单元111的n型半导体区域144和n型半导体区域143之间的p型半导体区域，作为沟道区域，并且，栅极131经由硅氧化物膜151被布置在沟道区域上。当向该栅极131施加正电压时，使溢流栅极117导通。由于n型半导体区域143与Vdd连接，在光电转换单元111的n型半导体区域144中保持的电荷被放电到Vdd。
除了这些元件之外，在像素110中布置布线层、层间绝缘层、遮光金属和其它层。注意，遮光金属对生成电荷传输单元112、生成电荷保持单元115和保持电荷分配单元113屏蔽，从而减小其中流动的暗电流。
注意，在上述例子中，输出电荷保持单元116的n型半导体区域147的杂质浓度被设置为1018至1019/cm3，其与在生成电荷保持单元115的n型半导体区域146的杂质浓度相同。然而，例如，杂质浓度可被设置为1021/cm3。此外，在这种情况下，n型半导体区域147和n型半导体区域146可具有基本相同的电位。因此，当使保持电荷分配单元113导通时，在生成电荷保持单元115中保持的电荷被均匀分配到生成电荷保持单元115和输出电荷保持单元116。
[成像装置的驱动方法]
图6是例示根据本技术的第一实施例的成像装置10的驱动方法的图。该图是时序图，其示出了成像装置10中的输入信号线(OFG、RST、TR1、TR2、SEL、SH1和SH2)和输出信号线(信号线102和信号线301)的信号。该图中的每个输入信号线的状态被表示为值“0”或“1”。值“0”表示未输入导通信号的状态，而值“1”表示输入导通信号的状态。在该图中，在时段T0到T7中，像素阵列单元的100的所有像素110被同时驱动，并且，在时段T8至T15中，像素阵列单元100的像素110被逐行依次驱动。
[时段T0到T7]
图7是示出根据本技术的第一实施例的像素110的操作状态(时段T0至T4)的图。此外，图8是示出根据本技术的第一实施例的像素110的操作状态(时段T5至T7)的图。这些图是电位图，其示出了与图6中的时段T0至T4和时段T5至T7相对应的像素110的操作状态。此外，在这些图中，示出了光电转换单元111、生成电荷传输单元112、保持电荷分配单元113、电荷放电单元114、生成电荷保持115单元、输出电荷保持单元116和溢流栅极117的状态。注意，这些布置与图5所描述的半导体基板中的相同。
在曝光开始之前的待机状态中，无输入信号被施加到生成电荷传输单元112、保持电荷分配单元113、电荷放电单元114和溢流栅极117，从而其处于非导通状态(图6中的T0，图7的a)。
接下来，导通信号被输入到OFG，使溢流栅极117导电。由此，在光电转换单元111中累积的电荷被放电(图6中的T1，图7的b)。
在对此电荷放电之后，使溢流栅极117非导通。由此，执行所谓的重置，并且，在所有像素110中同时开始曝光。对应于曝光量的电荷(图7中的阴影区域)被累积在光电转换单元111(图6的中的T2，图7的c)中。
在预定曝光时间已经过之后，导通信号被输入到RST和TR1，以使保持电荷分配单元113和电荷放电单元114导通。由此，基于在生成电荷保持单元115和输出电荷保持单元116中累积的暗电流的电荷被放电(图6中的T3，图7的d)。
接下来，使保持电荷分配单元113非导通(图6中的T4，图7的e)，并且，使电荷放电单元114非导通(图6中的T5，图8的f)。
接下来，导通信号被输入到TR2，以使生成电荷传输单元112导通，在光电转换单元111累积的电荷被传输到生成电荷保持单元115(图6中的T6，图8的g)。此后，使生成电荷传输单元112非导通。由此，在所有像素110中同时停止曝光(图6中的T7，图8的h)。
[时段T8到T15]
图9是示出根据本技术的第一实施例的像素110的操作状态(时段T8至T12)的图。此外，图10是示出根据本技术的第一实施例的像素110的操作状态(时段T13至T14)的图。
在时段T7之后，导通信号被输入到RST，以使电荷放电单元114导通(图6中的T8，图9的a)。由此，基于在输出电荷保持单元116中累积的暗电流的电荷被放电。之后，使电荷放电单元114非导通(图6中的T9，图9的b)。
接下来，导通信号被输入到TR1和SEL，以使保持电荷分配单元113和MOS晶体管122导通。由此，在生成电荷保持单元115中保持的电荷被均匀分配到生成电荷保持单元115和输出电荷保持单元116，并且，图像信号(由图6中的“A”表示)被生成并输出到信号线102。此外，通过将导通信号输入到SH1，被输出到信号线102的图像信号被信号处理单元320的采样维持电路321采样(图6中的T10，图9的c)。
接下来，在导通信号被输入到TR1的状态下，导通信号被输入到RST，以使保持电荷分配单元113和电荷放电单元114导通。由此，在生成电荷保持单元115和输出电荷保持单元116中保持的电荷被放电(图6中的T11，图9的d)。注意，一旦从时段T10过渡到时段T11，便停止SH1处的导通信号的输入。由此，输出到信号线102的图像信号(A)被维持在采样维持电路321中。
接下来，使保持电荷分配单元113非导通(图6中的T12，图9的e)。此外，使电荷放电单元114非导通(图6中的T13，图10的f)。
接下来，导通信号被输入到TR1和SEL，以使保持电荷分配单元113和MOS晶体管122导通。由此，基准信号(由图6中的“B”表示)被输出到信号线102。此外，通过输入导通信号到SH2，输出到信号线102的基准信号被信号处理单元320的采样维持电路322采样(图6中的T14，图10的g)。注意，紧接在生成基准信号之前，使保持电荷分配单元113暂时非导通(图6中的T12)，然后使其导通(图6中的T14)。由此，与在生成图像信号时类似的噪声被叠加在基准信号上。
接下来，使保持电荷分配单元113和MOS晶体管122非导通(图6中的T15)。另外，一旦从时段T14过渡到时段T15，便停止SH2处的导通信号的输入。由此，输出到信号线102的基准信号(B)被维持在采样维持电路322中。注意，信号处理单元320的减法器323执行减法(A-B)，并且，计算结果被输出到信号线301。由此，完成一行图像信号的处理。
通过对像素阵列单元100的所有行执行时段T8至T14的处理，完成一帧中的图像信号的传输。在静止状态之后，执行到时段T1中的处理的过渡，由此开始下一帧的曝光。
以这种方式，在本技术的第一实施例中，电荷被均匀分配到生成电荷保持单元115和输出电荷保持单元116，由此生成图像信号。此外，生成电荷保持单元115的n型半导体区域146的杂质浓度基本上与输出电荷保持单元116的n型半导体区域147相同。这允许n型半导体区域146的单位面积容量增加，并减小生成电荷保持单元115的面积。
<第二实施例>
在上面的实施例中，所有像素都包括输出电荷保持单元116、电荷放电单元114、以及信号生成单元120。而在本技术的第二实施例中，由两个像素110共享这些。
[成像装置的配置]
图11是示出根据本技术的第二实施例的像素的配置示例的图。该图示出了半导体基板表面上的像素布置。该图中的像素包括第一像素、以及连接到第一像素的输出电荷保持单元的第二像素。图3所示的像素110可被用作第一像素。此外，作为第二像素，可使用包括光电转换单元171、生成电荷传输单元172、生成电荷保持单元175(未示出)、保持电荷分配单元173和溢流栅极177的像素。
在该图的中央，布置了输出电荷保持单元116的n型半导体区域147，并且，在该中央上方和下方布置了两个像素。在输出电荷保持单元116上方，依次彼此相邻地布置电荷分配单元113的栅极134和生成电荷保持单元115的栅极133。此外，在栅极133之上，依次彼此相邻地布置生成电荷传输单元112的栅极132、以及光电转换单元111的n型半导体区域144。另外，在光电转换单元111的左侧上，依次彼此相邻地布置溢流栅极117的栅极131和n型半导体区域143。
同时，在输出电荷保持单元116之下，依次彼此相邻地布置保持电荷分配单元173的栅极184、以及生成电荷保持单元175的栅极183。此外，在生成电荷保持栅极183之下，依次彼此相邻地布置生成电荷传输单元172的栅极182和光电转换单元171的n型半导体区域194。另外，在光电转换单元171的左侧上，依次彼此相邻地布置溢流栅极177的栅极181和n型半导体区域193。
在电荷保持单元116的左侧上，依次布置电荷放电单元114的栅极135和n型半导体区域161。此外，在光电转换单元171之下，形成信号生成单元120的MOS晶体管121和122串联连接。MOS晶体管121包括与漏极相对应的n型半导体区域162、栅极163、以及与源极相对应的n型半导体区域164。此外，MOS晶体管122包括与漏极相对应且也作为MOS晶体管121的源极的n型半导体区域164、栅极165和与源极相对应的n型半导体区域166。输出电荷保持单元116的n型半导体区域147和MOS晶体管121的栅极163通过布线167连接。由于电荷放电单元114和MOS晶体管122被第一像素和第二像素共享，用于控制它们的信号线(RST和SEL)类似地被第一像素和第二像素共享。
像素110和成像设备10的其他配置类似于图3所描述的像素110和图1中描述的成像设备10的那些配置，因此省略了对其的描述。
如上所述，根据本技术的第二实施例，由于输出电荷保持单元116、电荷放电单元114和信号生成单元120被两个像素共享，可减小像素110的尺寸。
<第三实施例>
在上述实施例中，光电转换单元111生成的电荷被传输到生成电荷保持单元115。另一方面，在本技术的第三实施例中，包括辅助电荷保持单元。光电转换单元111生成的电荷经由辅助电荷保持单元被传输到生成电荷保持单元115。
[像素的电路配置]
图12是示出根据本技术的第三实施例的像素110的配置示例的图。该图中的像素110与图2中描述的像素110的不同在于它还包括辅助电荷传输单元118和辅助电荷保持单元119。辅助电荷传输单元118由MOS晶体管形成。辅助电荷保持单元119被布置有类似于生成电荷保持单元115的栅极。此外，信号线101还包括信号线“传输3(TR3)”。这是用于将控制信号传送到辅助电荷传输单元118的信号线。
辅助电荷传输单元118的源极连接到光电转换单元111的阴极和溢流栅极117的源极。辅助电荷传输单元118的漏极连接到生成电荷传输单元112的源极和辅助电荷保持单元119的一端。辅助电荷保持单元119的另一端接地。辅助电荷传输单元118的栅极连接到TR3信号线，并且，辅助电荷保持单元119的栅极连接到辅助电荷传输单元118的栅极。
辅助电荷传输单元118由TR3控制，以将光电转换单元111生成的电荷传输到辅助电荷保持单元119。辅助电荷传输单元118使光电转换单元111和辅助电荷保持单元119之间导通，从而执行电荷的传输。
辅助电荷保持单元119保持由辅助电荷传输单元118传输的电荷。辅助电荷保持单元119被形成在辅助电荷传输单元118的源极区域中。此外，类似于生成电荷保持单元115，可以通过栅极控制电位。如后所述，该辅助电荷保持单元119被形成为具有比生成电荷保持单元115低的杂质浓度。
生成电荷传输单元112将在辅助电荷保持单元119中保持的电荷传输到生成电荷保持单元115。
像素110的其他配置与图2中描述的像素110的配置类似，因此省略了其描述。
[像素中的操作]
在本技术的第三实施例中，光电转换单元111生成的电荷被传输到辅助电荷保持单元119和生成电荷保持单元115。因此，辅助电荷保持单元119可具有比生成电荷保持单元115小的容量。另外，辅助电荷保持单元119被形成为具有比生成电荷保持单元115低、且比光电转换单元111高的杂质浓度。因此，光电转换单元111、辅助电荷保持单元119和生成电荷保持单元115的电位的大小是按照所述顺序的。也就是说，逐步形成电位。
在已经过预定曝光时间之后，使辅助电荷传输单元118导通，以将光电转换单元111的电荷传输到辅助电荷保持单元119，并使生成电荷传输单元112导通。由此，光电转换单元111生成的电荷被维持在辅助电荷保持单元119中。在光电转换单元111中生成了超过辅助电荷保持单元119的容量的电荷的情况下，过量电荷被传输到生成电荷保持单元115。如上所述，与辅助电荷传输单元118的传输同步进行的生成电荷传输单元112的传输被称为第一传输。
接下来，使保持电荷分配单元113导通，以将在生成电荷保持单元115中保持的电荷均匀分配到生成电荷保持单元115和输出电荷保持单元116，然后，信号生成单元120生成图像信号。保持电荷分配单元113的这种分配被称为第一分配，信号生成单元120生成的图像信号被称为第一图像信号。
接下来，使保持电荷分配单元113和电荷放电单元114导通，以将电荷放电。此外，使保持电荷分配单元113暂时不导通，然后，使信号生成单元120导通，以产生基准信号。
在生成基准信号之后，使生成电荷传输单元112导通、而保持电荷分配单元113维持在导通状态，并且，在辅助电荷保持单元119中保持的电荷被传输到生成电荷保持单元115。由于保持电荷分配单元113处于导通状态，向生成电荷保持单元115传输的电荷被均匀分配到生成电荷保持单元115和输出电荷保持单元116。生成电荷传输单元112的这种传输和保持电荷分配单元113的分配分别被称为第二传输和第二分配。由于生成电荷传输单元112的第二传输和保持电荷分配单元113的第二分配，在辅助电荷保持单元119中保持的电荷被传输到生成电荷保持单元115和输出电荷保持单元116。
如上所述，由于辅助电荷保持单元119与生成电荷保持单元115之间的电位处于阶段方式，辅助电荷保持单元119被清空。也就是说，完成传输。此后，由信号生成单元120生成图像信号。所生成的图像信号被称为第二图像信号。第一图像信号和第二图像信号的和形成基于在光电转换单元111中生成的电荷的图像信号。
在生成第一图像信号时，紧挨在之前需要使保持电荷分配单元113导通的过程。因此，在第一图像信号中混合了噪声。同时，从如上所述生成基准信号到生成第二图像信号，使保持电荷分配单元113维持在导通状态。由于可以防止由保持电荷分配单元113的导通引起的噪声的混合，有可能在生成第二图像信号时生成高精度的信号。在入射光量较小的情况下，在光电转换单元111中生成的电荷也减少。在这种情况下，在上述辅助电荷传输单元118的传输和生成电荷传输单元112的第一传输的期间，光电转换单元111生成的电荷仅被保持在辅助电荷保持单元119中。此后，生成基于该电荷的图像信号，作为第二图像信号。由于如上所述高精度地执行第二图像信号的生成，可以在入射光量较小的环境中执行高精度成像。
[信号处理单元的配置]
图13是示出根据本技术的第三实施例的信号处理单元320的配置示例的图。信号处理单元320与图4中所述的信号处理单元320的不同在于它还包括采样维持电路324、减法器325和加法器326。此外，信号线201还包括信号线SH3。
该图中的采样维持电路321、322和324分别对第一图像信号、基准信号和第二图像信号执行采样和保持。信号线102公共连接到这些输入。此外，SH3连接到用于控制信号的采样维持电路324。
减法器323从在采样维持电路321中维持的第一图像信号中减去在采样维持电路322中维持的基准信号。减法器325从在采样维持电路324中维持的第二图像信号中减去在采样维持电路322中维持的基准信号。加法器326将减法器323和减法器325的输出相加。
加法器326以及减法器323和325执行从通过将第一图像信号与第二图像信号相加获得的值中减去通过将基准信号加倍获得的值的计算。由此，可获得消除噪声的图像信号。
除上述之外的配置类似于根据本技术的第一实施例的成像设备10的配置，因此省略了对其的描述。
[像素的配置]
图14是示出根据本技术的第三实施例的像素110的配置示例的示意图。该图中的像素110与图5中描述的像素110的不同在于它还包括辅助电荷传输单元118和辅助电荷保持单元119。辅助电荷传输单元118和辅助电荷保持单元119被布置在光电转换单元111和生成电荷传输单元112之间。
辅助电荷保持单元119由形成在阱区域141中的n型半导体区域149形成，并且作为电荷保持区域(C2)操作。经由硅氧化物膜157在n型半导体区域149上布置辅助电荷保持栅极137。另外，n型半导体区域149被形成为具有例如1016至1017/cm3的杂质浓度。由于n型半导体区域149被形成具有光电转换单元111的n型半导体区域144和生成电荷保持单元115的n型半导体区域146之间的中间杂质浓度，形成上述阶段电位。
通过使用在光电转换单元111和辅助电荷保持单元119之间的p型半导体区域作为沟道区域、并经由硅氧化物膜156在沟道区域上布置栅极136，形成辅助电荷传输单元118。此外，栅极136连接到栅极137。当正电压被施加到该栅极136时，使辅助电荷传输单元118导通。由此，在光电转换单元111的n型半导体区域144中累积的电荷被传输到辅助电荷保持单元119的n型半导体区域149。以这种方式，辅助电荷传输单元118等价于分别具有n型半导体区域144和149作为源极区域和漏极区域的MOS晶体管。此外，辅助电荷保持单元119可被认为是在该MOS晶体管的源极区域中形成的。
[成像装置的驱动方法]
图15是例示根据本技术的第三实施例的成像装置10的驱动方法的图。该图是时序图，其示出了成像装置10中的输入信号线(OFG、RST、TR1、TR2、TR3、SEL、SH1、SH2和SH3)和输出信号线(信号线102和信号线301)的信号。在该图中，在时段T0到T8中，像素阵列单元的100的所有像素110被同时驱动，并且，在时段T9至T18中，像素阵列单元100的像素110被逐行依次驱动。
[时段T0到T8]
图16是示出根据本技术的第三实施例的像素110的操作状态(时段T0至T4)的图。此外，图17是示出根据本技术的第三实施例的像素110的操作状态(时段T5至T8)的图。这些图是电位图，其示出了与图15中的时段T0至T4和时段T5至T8相对应的像素110的操作状态。此外，在这些图中，示出了在图14中的半导体基板上布置的各个单元的状态。
在曝光开始之前的待机状态中，无输入信号被施加到辅助电荷传输单元118、生成电荷传输单元112、保持电荷分配单元113、电荷放电单元114和溢流栅极117，从而其处于非导通状态(图15中的T0，图16的a)。
接下来，导通信号被输入到OFG，以使溢流栅极117导电。由此，在光电转换单元111中累积的电荷被放电(图15中的T1，图16的b)。
在此电荷被放电之后，使溢流栅极117非导通。由此，在所有像素110中同时开始曝光(图15的中的T2，图16的c)。
在预定曝光时间已经过之后，导通信号被输入到RST、TR1和TR2，以使生成电荷传输单元112、保持电荷分配单元113和电荷放电单元114导通。由此，基于在辅助电荷保持单元119和生成电荷保持单元115中累积的暗电流的电荷被放电(图15中的T3，图16的d)。
接下来，使生成电荷传输单元112非导通(图15中的T4，图16的e)，使保持电荷分配单元113非导通(图15中的T5，图17的f)，并且，使电荷放电单元114非导通(图15中的T6，图17的g)。
接下来，导通信号被输入到TR3和TR2，以使辅助电荷传输单元118和生成电荷传输单元112导通。由此，在光电转换单元111中累积的电荷被传输到辅助电荷保持单元119和生成电荷保持单元115(图15中的T7，图17的h)。注意，生成电荷传输单元112的该传输对应于上述生成电荷传输单元112的第一传输。此后，使辅助电荷传输单元118和生成电荷传输单元112非导通。由此，在所有像素110中同时停止曝光(图15中的T8，图17的i)。
[时段T9到T18]
图18是示出根据本技术的第三实施例的像素110的操作状态(时段T9至T13)的图。此外，图19是示出根据本技术的第三实施例的像素110的操作状态(时段T14至T17)的图。
在时段T8之后，导通信号被输入到RST，以使电荷放电单元114导通(图15中的T9，图18的a)。在基于在输出电荷保持单元116中累积的暗电流的电荷被放电之后，使电荷放电单元114非导通(图15中的T10，图18的b)。
接下来，导通信号被输入到TR1和SEL，以使保持电荷分配单元113和MOS晶体管122导通。由此，在生成电荷保持单元115中保持的电荷被均匀分配到生成电荷保持单元115和输出电荷保持单元116(对应于在保持电荷分配单元113中的第一分配)，并且，第一图像信号(A)被输出到信号线102。此外，通过将导通信号输入到SH1，被输出到信号线102的第一图像信号被信号处理单元320的采样维持电路321采样(图15中的T11，图18的c)。
接下来，在导通信号被输入到TR1的状态下，导通信号被输入到RST，以使保持电荷分配单元113和电荷放电单元114导通。由此，在生成电荷保持单元115和输出电荷保持单元116中保持的电荷被放电(图15中的T12，图18的d)。注意，一旦从时段T11过渡到时段T12，便停止SH1处的导通信号的输入。由此，输出到信号线102的第一图像信号(A)被维持在采样维持电路321中。
接下来，使保持电荷分配单元113非导通(图15中的T13，图18的e)，并使电荷放电单元114非导通(图15中的T14，图19的f)。
接下来，导通信号被输入到TR1和SEL，以使保持电荷分配单元113和MOS晶体管122导通。由此，基准信号(B)被输出到信号线102。此外，通过输入导通信号到SH2，输出到信号线102的基准信号被信号处理单元320的采样维持电路322采样(图15中的T15，图19的g)。注意，紧接在生成基准信号之前，使保持电荷分配单元113暂时非导通(图15中的T13)，然后使其导通(该图中的T15)。由此，与在生成第一图像信号时类似的噪声被叠加在基准信号上。
接下来，导通信号被输入到TR2，以使生成电荷传输单元112导通(图15中的T16，图19的h)，同时，保持电荷分配单元113处于导通状态。由此，在辅助电荷保持单元119中保持的电荷被传输到生成电荷保持单元115(对应于生成电荷传输单元112中的第二传输)。注意，一旦从时段T15过渡到时段T16，便停止SH2处的导通信号的输入，并且，在采样维持电路322中维持输出到信号线102的基准信号(B)。
接下来，使生成电荷传输单元112非导通，并将导通信号输入到SEL，以使MOS晶体管122导通。同时，保持电荷分配单元113维持在导通状态。由此，在生成电荷保持单元115中保持的电荷被均匀分配到生成电荷保持单元115和输出电荷保持单元116(对应于保持电荷分配单元113中的第二分配)，并且，第二图像信号(C)被输出到信号线102。此外，通过将导通信号输入到SH3，在信号处理单元320的采样维持电路324中对输出到信号线102的第二图像信号采样(图15中的T17，图19的i)。
接下来，使保持电荷分配单元113和MOS晶体管122非导通(图15中的T18)。另外，一旦从时段T17过渡到时段T18，便停止SH3处的导通信号的输入。由此，输出到信号线102的第二图像信号(C)在采样维持电路324中被维持。之后，信号处理单元320的减法器323和325、以及加法器326执行计算(A+C-B×2)，并且，计算结果被输出到信号线301。由此，完成一行图像信号的处理。
通过对所有行执行时段T9至T17的处理，完成一帧中的图像信号的传输。在静止状态之后，执行到时段T1中的处理的过渡，由此开始下一帧的曝光。
如上所述，在本技术的第三实施例中，包括辅助电荷保持单元119，其具有n型半导体区域149，其被形成为具有比生成电荷保持单元115的n型半导体区域146低的杂质浓度。在辅助电荷保持单元119和生成电荷保持单元115中保持电荷。当生成基于在辅助电荷保持单元119中保持的电荷的图像信号时，需要在导通状态和非导通状态之间切换保持电荷分配单元113。因此，可减弱噪声的影响。由此，可在低照明环境下执行高精度成像。
如上所述，在本技术的第三实施例中，电荷被均匀分配到生成电荷保持单元115和输出电荷保持单元116，由此生成图像信号。此外，生成电荷保持单元115的n型半导体区域146的杂质浓度基本上与输出电荷保持单元116的n型半导体区域147相同，可增大n型半导体区域146的容量，同时可减小生成电荷保持单元115的面积。因此，可减小成像装置10的尺寸。
注意，如上所述的实施例示出了用于体现本技术的示例，并且实施例中的事项和在权利要求中指明发明的事项彼此对应。同样，在权利要求中指明发明的事项和通过相同名称所表示的本技术的实施例的事项彼此对应。然而，本技术不限于实施例，并且可以在不违背其原理的情况下而对实施例进行各种修改，来实现实施例。
此外，在上述实施例中描述的处理过程可被视为具有一系列程序的方法，或作为使计算机执行一系列过程的程序，或作为存储程序的记录介质。例如，作为这种记录介质，可以使用光盘(CD)、微型光盘(MD)、数字多用光盘(DVD)、存储卡、光盘等。
注意，这里描述的效果仅为示例。还可包括其他效果。
注意，本技术可采用如下配置。
(1)一种固态成像装置，包括：
光电转换单元，用于生成与预定曝光时段的曝光量相对应的电荷；
用于保持电荷的生成电荷保持单元，所述生成电荷保持单元在半导体基板中形成，以具有预定的杂质浓度；
生成电荷传输单元，用于在所述曝光时段已经过之后，使所述光电转换单元和所述生成电荷保持单元之间导通，并将电荷从所述光电转换单元传输到所述生成电荷保持单元；
用于保持电荷的输出电荷保持单元，所述输出电荷保持单元被形成为具有与所述生成电荷保持单元基本相同的杂质浓度；
保持电荷分配单元，用于使所述生成电荷保持单元和所述输出电荷保持单元之间导通，以将在所述生成电荷保持单元中保持的电荷均匀分配到所述生成电荷保持单元和所述输出电荷保持单元；以及
信号生成单元，用于在所述保持电荷分配单元中分配之后，生成与在所述输出电荷保持单元中保持的电荷相对应的信号，作为图像信号。
(2)根据(1)的固态成像装置，还包括：
电荷放电单元，用于在所述信号生成单元中生成图像信号之后，对在所述输出电荷保持单元中保持的电荷进行放电，
其中，在所述电荷放电单元中放电之后，所述信号生成单元还生成作为基准信号的信号，并且，
在所述电荷放电单元中放电时、以及在所述信号生成单元中生成基准信号时，所述保持电荷分配单元进一步执行所述分配。
(3)根据(2)的固态成像装置，
其中，所述保持电荷分配单元在所述电荷放电单元中放电和在所述信号生成单元中生成基准信号之间的时段期间，暂时使所述生成电荷保持单元和所述输出电荷保持单元之间不导通，随后使其间导通。
(4)根据(2)或(3)的固态成像装置，还包括：
信号处理单元，用于从图像信号减去基准信号。
(5)根据(1)至(3)中的任一个的固态成像装置，还包括：
生成电荷保持栅极单元，用于控制所述生成电荷保持单元的电位，
其中，所述生成电荷传输单元包括用于控制导通的生成电荷传输栅极单元，并且，
所述生成电荷传输栅极单元连接到所述生成电荷保持栅极单元。
(6)根据(1)的固态成像装置，还包括：
用于保持电荷的辅助电荷保持单元，所述辅助电荷保持单元被形成为具有比所述生成电荷保持单元低的杂质浓度；以及
辅助电荷传输单元，用于在已经过了曝光时段之后，使所述光电转换单元和所述辅助电荷保持单元之间导通，并将电荷从所述光电转换单元传输到所述辅助电荷保持单元，
其中，所述生成电荷传输单元执行所述辅助电荷保持单元中的电荷到所述生成电荷保持单元的传输作为与所述辅助电荷传输单元中的传输同步的第一传输以及第一传输之后的第二传输，该传输是通过使所述辅助电荷保持单元和所述生成电荷保持单元之间导通而进行的，
所述保持电荷分配单元在所述生成电荷传输单元中的第一传输和第二传输之后，分别执行作为第一分配及第二分配的分配，并且，
所述信号生成单元在所述保持电荷分配单元中的第一分配及第二分配之后分别生成作为第一图像信号和第二图像信号的信号。
(7)根据(6)的固态成像装置，还包括：
电荷放电单元，用于在所述信号生成单元中生成第一图像信号、以及在所述生成电荷传输单元中的第二传输之间的时段期间，对在所述输出电荷保持单元中保持的电荷进行放电，
其中，所述信号生成单元还在所述电荷放电单元中的放电和所述生成电荷传输单元中的第二传输之间的时段期间，生成作为基准信号的信号，并且，
所述保持电荷分配单元在所述电荷放电单元中放电的时刻、以及在所述信号生成单元中生成基准信号的时刻，进一步执行所述分配。
(8)根据(7)的固态成像装置，
其中，所述保持电荷分配单元在所述电荷放电单元中的放电和所述信号生成单元中的所述基准信号的生成之间的时段期间，暂时使所述生成电荷保持单元和所述输出电荷保持单元之间不导通，随后使其间导通。
(9)根据(7)或(8)的固态成像装置，还包括：
信号处理单元，用于从将第一图像信号和第二图像信号相加得到的值减去将基准信号加倍得到的值。
(10)根据(6)至(8)中的任一个的固态成像装置，还包括：
辅助电荷保持栅极单元，用于控制所述辅助电荷保持单元的电位，
其中，所述辅助电荷传输单元包括辅助电荷传输栅极单元，用于控制所述导通，并且，
所述辅助电荷传输栅极单元连接到所述辅助电荷保持栅极单元。
(11)一种固态成像装置的驱动方法，所述方法包括：
生成电荷传输步骤，将电荷传输到并保持在用于保持与预定曝光时段的曝光量相对应的电荷的生成电荷保持单元中，所述生成电荷保持单元被形成为具有预定的杂质浓度；
保持电荷分配步骤，将在所述生成电荷保持单元中保持的电荷均匀分配到输出电荷保持单元和所述生成电荷保持单元，所述输出电荷保持单元被形成为具有与所述生成电荷保持单元基本相同的杂质浓度，并保持电荷；以及
信号生成步骤，生成与在所述输出电荷保持单元中保持的电荷相对应的信号，作为图像信号。
附图标记列表
10 成像装置
100 像素阵列单元
110 像素
111、171 光电转换装置
112、172 生成电荷传输单元
113、173 保持电荷分配单元
114 电荷放电单元
115、175 生成电荷保持单元
116 输出电荷保持单元
117、177 溢流栅极
118 辅助电荷传输单元
119 辅助电荷保持单元
120 信号生成单元
121、122 MOS晶体管
133、183 生成电荷保持栅极
137 辅助电荷保持栅极
200 垂直驱动单元
300 水平传输单元
310 恒流源
320 信号处理单元
321、322、324 采样维持电路
323、325 减法器
326 加法器
330 开关
400 模数转换器
500 输出缓冲器。

Claims (11)

1.一种固态成像装置，包括：
光电转换单元，用于生成与预定曝光时段的曝光量相对应的电荷；
用于保持电荷的生成电荷保持单元，所述生成电荷保持单元在半导体基板中形成，以具有预定的杂质浓度；
生成电荷传输单元，用于在所述曝光时段已经过之后，使所述光电转换单元和所述生成电荷保持单元之间导通，并将所述电荷从所述光电转换单元传输到所述生成电荷保持单元；
输出电荷保持单元，用于保持所述电荷，所述输出电荷保持单元被形成为具有与所述生成电荷保持单元基本相同的杂质浓度；
保持电荷分配单元，用于使所述生成电荷保持单元和所述输出电荷保持单元之间导通，以将在所述生成电荷保持单元中保持的所述电荷均匀分配到所述生成电荷保持单元和所述输出电荷保持单元；以及
信号生成单元，用于在所述保持电荷分配单元中分配之后，生成与在所述输出电荷保持单元中保持的所述电荷相对应的信号，作为图像信号。
2.根据权利要求1所述的固态成像装置，还包括：
电荷放电单元，用于在所述信号生成单元中生成图像信号之后，对在所述输出电荷保持单元中保持的所述电荷进行放电，
其中，在所述电荷放电单元中放电之后，所述信号生成单元还生成作为基准信号的信号，并且，
在所述电荷放电单元中放电时以及在所述信号生成单元中生成所述基准信号时，所述保持电荷分配单元进一步执行所述分配。
3.根据权利要求2所述的固态成像装置，
其中，所述保持电荷分配单元在所述电荷放电单元中放电和在所述信号生成单元中生成所述基准信号之间的时段期间，暂时使所述生成电荷保持单元和所述输出电荷保持单元之间不导通，随后使其间导通。
4.根据权利要求2所述的固态成像装置，还包括：
信号处理单元，用于从所述图像信号减去所述基准信号。
5.根据权利要求1所述的固态成像装置，还包括：
生成电荷保持栅极单元，用于控制所述生成电荷保持单元的电位，
其中，所述生成电荷传输单元包括用于控制导通的生成电荷传输栅极单元，并且，
所述生成电荷传输栅极单元连接到所述生成电荷保持栅极单元。
6.根据权利要求1所述的固态成像装置，还包括：
辅助电荷保持单元，用于保持所述电荷，所述辅助电荷保持单元被形成为具有比所述生成电荷保持单元低的杂质浓度；以及
辅助电荷传输单元，用于在已经过了曝光时段之后，使所述光电转换单元和所述辅助电荷保持单元之间导通，并将所述电荷从所述光电转换单元传输到所述辅助电荷保持单元，
其中，所述生成电荷传输单元执行所述辅助电荷保持单元中的所述电荷到所述生成电荷保持单元的传输作为与所述辅助电荷传输单元中的传输同步的第一传输以及第一传输之后的第二传输，该传输是通过使所述辅助电荷保持单元和所述生成电荷保持单元之间导通而进行的，
所述保持电荷分配单元在所述生成电荷传输单元中的第一传输和第二传输之后，分别执行作为第一分配及第二分配的分配，并且，
所述信号生成单元在所述保持电荷分配单元中的第一分配及第二分配之后分别生成作为第一图像信号和第二图像信号的信号。
7.根据权利要求6所述的固态成像装置，还包括：
电荷放电单元，用于在所述信号生成单元中生成第一图像信号以及在所述生成电荷传输单元中的第二传输之间的时段期间，对在所述输出电荷保持单元中保持的所述电荷进行放电，
其中，所述信号生成单元在所述电荷放电单元中的放电和所述生成电荷传输单元中的所述第二传输之间的时段期间，进一步生成作为基准信号的所述信号，并且，
所述保持电荷分配单元在所述电荷放电单元中放电时、以及在所述信号生成单元中生成所述基准信号时，进一步执行所述分配。
8.根据权利要求7所述的固态成像装置，
其中，所述保持电荷分配单元在所述电荷放电单元中的放电和所述信号生成单元中的所述基准信号的生成之间的时段期间，暂时使所述生成电荷保持单元和所述输出电荷保持单元之间不导通，随后使其间导通。
9.根据权利要求7所述的固态成像装置，还包括：
信号处理单元，用于从将所述第一图像信号和所述第二图像信号相加得到的值减去将所述基准信号加倍得到的值。
10.根据权利要求6所述的固态成像装置，还包括：
辅助电荷保持栅极单元，用于控制所述辅助电荷保持单元的电位，
其中，所述辅助电荷传输单元包括辅助电荷传输栅极单元，用于控制所述导通，并且，
所述辅助电荷传输栅极单元连接到所述辅助电荷保持栅极单元。
11.一种固态成像装置的驱动方法，所述方法包括：
生成电荷传输步骤，将电荷传输到并保持在用于保持与预定曝光时段的曝光量相对应的所述电荷的生成电荷保持单元中，所述生成电荷保持单元被形成为具有预定的杂质浓度；
保持电荷分配步骤，将在所述生成电荷保持单元中保持的所述电荷均匀分配到所述输出电荷保持单元和所述生成电荷保持单元，所述输出电荷保持单元被形成为具有与所述生成电荷保持单元基本相同的杂质浓度，并保持所述电荷；以及
信号生成步骤，生成与在所述输出电荷保持单元中保持的所述电荷相对应的信号，作为图像信号。
CN201680016300.6A 2015-03-25 2016-01-07 固态成像装置和用于驱动固态成像装置的方法 Active CN107431772B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-062303 2015-03-25
JP2015062303 2015-03-25
PCT/JP2016/050338 WO2016152184A1 (ja) 2015-03-25 2016-01-07 固体撮像装置および固体撮像装置の駆動方法

Publications (2)

Publication Number Publication Date
CN107431772A true CN107431772A (zh) 2017-12-01
CN107431772B CN107431772B (zh) 2020-06-16

Family

ID=56978782

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680016300.6A Active CN107431772B (zh) 2015-03-25 2016-01-07 固态成像装置和用于驱动固态成像装置的方法

Country Status (4)

Country Link
US (1) US10205893B2 (zh)
JP (1) JP6593435B2 (zh)
CN (1) CN107431772B (zh)
WO (1) WO2016152184A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111670500A (zh) * 2018-03-22 2020-09-15 索尼半导体解决方案公司 摄像装置和电子设备

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11425321B1 (en) * 2021-11-18 2022-08-23 Cmos Sensor, Inc. Anti-blooming passive sensors

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101562707A (zh) * 2008-04-03 2009-10-21 索尼株式会社 固体摄像器件、固体摄像器件的驱动方法以及电子装置
US20110241089A1 (en) * 2010-03-31 2011-10-06 Sony Corporation Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
CN102214669A (zh) * 2010-04-08 2011-10-12 索尼公司 固态成像器件及其制造方法和电子设备
JP2012147187A (ja) * 2011-01-11 2012-08-02 Olympus Imaging Corp 撮像装置
US20130215305A1 (en) * 2012-02-17 2013-08-22 Canon Kabushiki Kaisha Image pickup apparatus and image pickup system
CN104137536A (zh) * 2012-01-27 2014-11-05 索尼公司 固态成像元件及其驱动方法以及电子设备

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4403687B2 (ja) 2002-09-18 2010-01-27 ソニー株式会社 固体撮像装置およびその駆動制御方法
JP4069918B2 (ja) * 2004-09-27 2008-04-02 セイコーエプソン株式会社 固体撮像装置
JP4285388B2 (ja) * 2004-10-25 2009-06-24 セイコーエプソン株式会社 固体撮像装置
JP2012009697A (ja) * 2010-06-25 2012-01-12 Panasonic Corp 固体撮像素子
JP2012204403A (ja) * 2011-03-23 2012-10-22 Toshiba Corp 固体撮像装置及びその製造方法
TWI505453B (zh) * 2011-07-12 2015-10-21 Sony Corp 固態成像裝置，用於驅動其之方法，用於製造其之方法，及電子裝置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101562707A (zh) * 2008-04-03 2009-10-21 索尼株式会社 固体摄像器件、固体摄像器件的驱动方法以及电子装置
US20110241089A1 (en) * 2010-03-31 2011-10-06 Sony Corporation Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
CN102214669A (zh) * 2010-04-08 2011-10-12 索尼公司 固态成像器件及其制造方法和电子设备
JP2012147187A (ja) * 2011-01-11 2012-08-02 Olympus Imaging Corp 撮像装置
CN104137536A (zh) * 2012-01-27 2014-11-05 索尼公司 固态成像元件及其驱动方法以及电子设备
US20130215305A1 (en) * 2012-02-17 2013-08-22 Canon Kabushiki Kaisha Image pickup apparatus and image pickup system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111670500A (zh) * 2018-03-22 2020-09-15 索尼半导体解决方案公司 摄像装置和电子设备
CN111670500B (zh) * 2018-03-22 2024-09-13 索尼半导体解决方案公司 摄像装置和电子设备

Also Published As

Publication number Publication date
WO2016152184A1 (ja) 2016-09-29
US10205893B2 (en) 2019-02-12
US20180295299A1 (en) 2018-10-11
CN107431772B (zh) 2020-06-16
JPWO2016152184A1 (ja) 2018-01-18
JP6593435B2 (ja) 2019-10-23

Similar Documents

Publication Publication Date Title
JP7008445B2 (ja) 撮像装置及びチップ
JP7322239B2 (ja) 撮像装置および電子機器
JP7335990B2 (ja) 撮像装置
TWI516122B (zh) 固態成像裝置，固態成像裝置之信號處理方法，及電子設備
EP3404718B1 (en) Electronic device
KR102030178B1 (ko) 촬상 소자, 촬상 소자의 구동 방법, 촬상 소자의 제조 방법, 및 전자 기기
US8686339B2 (en) Solid-state imaging device, driving method thereof, and electronic device
CN105474628B (zh) 固体摄像装置
JP2023029438A (ja) 撮像装置及び電子機器
CN103703759A (zh) 固体摄像装置及固体摄像装置的驱动方法
TW201705753A (zh) 固體攝像裝置及其控制方法、以及電子機器
EP2216820A2 (en) Solid-state image pickup device and camera system
CN107221543A (zh) 固态成像器件、用于驱动其的方法、用于制造其的方法
CN102214669A (zh) 固态成像器件及其制造方法和电子设备
CN103581579A (zh) 固态成像装置、信号读取方法以及电子装置
US8183657B2 (en) Solid state imaging device comprising charge retention region and buried layer below gate
US20130063631A1 (en) Solid-state imaging apparatus and camera
CN104137263A (zh) 固态图像拾取单元、制造固态图像拾取单元的方法以及电子设备
JP2021158686A (ja) 撮像素子
WO2015170533A1 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
US20150155315A1 (en) Method for driving photoelectric conversion apparatus
US10340298B2 (en) Semiconductor device having negative fixed charge, positive fixed charge and electronic apparatus capable of reducing a leaking current of a PN junction region
CN107431772A (zh) 固态成像装置和用于驱动固态成像装置的方法
JP2000101059A (ja) 固体撮像装置
CN105991943A (zh) 固态成像设备、驱动固态成像设备的方法以及成像系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant