CN107431118B - 光电子半导体芯片、光电子半导体器件和用于制造光电子半导体芯片的方法 - Google Patents
光电子半导体芯片、光电子半导体器件和用于制造光电子半导体芯片的方法 Download PDFInfo
- Publication number
- CN107431118B CN107431118B CN201680021246.4A CN201680021246A CN107431118B CN 107431118 B CN107431118 B CN 107431118B CN 201680021246 A CN201680021246 A CN 201680021246A CN 107431118 B CN107431118 B CN 107431118B
- Authority
- CN
- China
- Prior art keywords
- carrier
- contact
- layer
- light emitting
- emitting diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 227
- 230000005693 optoelectronics Effects 0.000 title claims abstract description 54
- 238000000034 method Methods 0.000 title claims description 35
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000004020 conductor Substances 0.000 claims abstract description 40
- 230000005670 electromagnetic radiation Effects 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 247
- 239000011248 coating agent Substances 0.000 claims description 82
- 238000000576 coating method Methods 0.000 claims description 82
- 239000000463 material Substances 0.000 claims description 71
- 238000006243 chemical reaction Methods 0.000 claims description 51
- 230000005855 radiation Effects 0.000 claims description 40
- 238000005538 encapsulation Methods 0.000 claims description 28
- 239000011241 protective layer Substances 0.000 claims description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 229910052594 sapphire Inorganic materials 0.000 claims description 9
- 239000010980 sapphire Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 238000002310 reflectometry Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims 1
- 238000010521 absorption reaction Methods 0.000 abstract description 3
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 239000010408 film Substances 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 9
- 239000000969 carrier Substances 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 7
- 230000007704 transition Effects 0.000 description 7
- 230000008878 coupling Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 6
- 238000005859 coupling reaction Methods 0.000 description 6
- 238000002161 passivation Methods 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 229920000297 Rayon Polymers 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000003292 glue Substances 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 239000004411 aluminium Substances 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 229920001296 polysiloxane Polymers 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229920002050 silicone resin Polymers 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 239000012780 transparent material Substances 0.000 description 3
- 238000005253 cladding Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 230000002285 radioactive effect Effects 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 241001062009 Indigofera Species 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 229910019990 cerium-doped yttrium aluminum garnet Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000004811 fluoropolymer Substances 0.000 description 1
- 229920002313 fluoropolymer Polymers 0.000 description 1
- 238000011010 flushing procedure Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000008187 granular material Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000011343 solid material Substances 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 239000012815 thermoplastic material Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N titanium dioxide Inorganic materials O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/50—Wavelength conversion elements
- H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
一种光电子半导体芯片(100),包括基本体,所述基本体具有载体(3)和设置在载体(3)的上侧(30)上的半导体层序列(1),所述半导体层序列在正常运行中发射或吸收电磁辐射。此外,半导体芯片(100)包括两个设置在半导体层序列(1)上并且背离载体(3)的接触面(20,21),经由所述接触面能够电接触半导体层序列(1)。此外,半导体芯片(100)具有两个接触元件(40,41),所述接触元件施加在接触面(20,21)上并且与所述接触面导电连接。基本体的载体(3)包括横向于上侧(30)伸展的侧面(32)和与上侧(30)相对置的下侧(31)。接触元件(40,41)构成为印制导线,所述印制导线从接触面(20,21)开始经过基本体的棱边引导直至载体(3)的侧面(32)上。
Description
技术领域
提出一种光电子半导体芯片。此外,提出一种发光二极管、一种光电子半导体器件以及一种用于制造光电子半导体芯片和发光二极管的方法。
发明内容
待实现的目的在于:例如通过将接触结构的遮暗面最小化,提供具有有效的辐射耦合输出的光电子半导体芯片以及发光二极管。另一要实现的目的在于:提出一种光电子器件,其中加工多个所提出的半导体芯片和/或发光二极管。另一要实现的目的在于:提出一种用于制造这种光电子半导体芯片以及这种发光二极管的方法。
通过本发明的方法和实体实现所述目的。有利的设计方案和改进形式是下面的描述的主题。
根据至少一个实施方式,光电子半导体芯片包括基本体,所述基本体具有载体和设置在载体的上侧上的半导体层序列。优选地,半导体层序列在载体的上侧之上连续地、连贯地且无中断地延伸,并且几乎完全地覆盖载体的上侧,例如以至少90%或95%或99%。半导体层序列构建用于:在正常运行中发射或吸收尤其在400nm和800nm之间的可见波长范围中的电磁辐射。载体优选一件式地构成。
半导体层序列例如基于III-V族化合物半导体材料。半导体材料例如是氮化物化合物半导体材料如AlnIn1-n-mGamN或者是磷化物化合物半导体材料如AlnIn1-n-mGamP或者也是砷化物化合物半导体材料如AlnIn1-n-mGamAs,其中分别有0≤n≤1,0≤m≤1并且n+m≤1。在此,半导体层序列能够具有掺杂物以及附加的组成部分。然而,为了简单性仅说明半导体层序列的晶格的主要组成部分,即Al、As、Ga、In、N或P,即使这些主要组成部分能够部分地由少量的其他物质替代和/或补充时也如此。优选地,半导体层序列基于AlInGaN。
半导体层序列优选包括有源层,所述有源层具有至少一个pn结和/或呈单量子阱、简称SQW的形式或呈多量子阱结构、简称MQW的量子阱结构。
载体优选是自承的并且构建用于机械地稳定基本体。因此,在基本体中除了载体之外于是不需要另外的稳定化措施。
根据至少一个实施方式,光电子半导体芯片具有两个设置在半导体层序列上的并且背离载体的接触面,经由所述接触面能够电接触半导体层序列。因此,接触面设置在半导体层序列的背离载体的一侧上并且例如基本上平行于载体的上侧伸展。在此,可电接触尤其表示:半导体层序列能够经由两个接触面电连接。接触面例如设置在载体的上侧的两个相对置的边缘区域上,并且优选由半导体层序列的半导体材料形成。如果半导体层序列应具有多于两个用于电接触的接触面,那么例如全部所述接触面都设置在半导体层序列的背离载体的侧上。
根据至少一个实施方式,两个接触元件施加到接触面上并且与所述接触面导电连接。接触元件优选用于:建立与半导体层序列的电接触。对此,接触元件例如能够具有金属或金属合金或半导体材料或透明导电材料或由其构成。
根据至少一个实施方式,基本体的载体具有横向于上侧伸展的侧面和与上侧相对置的下侧。因此,侧面将上侧与下侧连接。特别地,载体能够构成为是立方体形的或六面体形的,其中上侧和下侧例如为载体的主侧,即基本体中具有最大面积的侧。载体的侧面和下侧例如也同时形成载体的侧面和下侧。
根据至少一个实施方式,接触元件构成为印制导线。在此,印制导线经过基本体的棱边引导直至载体的侧面上。因此特别地,印制导线从接触面开始首先平行于半导体层序列的主延伸方向伸展,随后在基本体的棱边之上弯折,并且随后平行于载体的侧面伸展。因此,优选地,半导体层序列的一部分设置在接触元件和载体之间。为了避免在棱边区域中在接触元件和半导体层序列之间的短路,半导体层序列能够设有钝化部,例如由SiO2构成的钝化部。在此,钝化部例如已经是基本体的组成部分。
在至少一个实施方式中,光电子半导体芯片包括基本体,所述基本体具有载体和设置在载体的上侧上的半导体层序列,所述半导体层序列在正常运行中发射或吸收电磁辐射。此外,半导体芯片包括两个设置在半导体层序列上并且背离载体的接触面,经由所述接触面能够电接触半导体层序列。此外,半导体芯片具有两个接触元件,所述接触元件施加在接触面上并且与所述接触面导电连接。基本体的载体包括横向于上侧伸展的侧面和与上侧相对置的下侧。接触元件构成为印制导线,所述印制导线从接触面开始经过基本体的棱边引导直至载体的侧面上。
在此描述的发明还基于如下知识:通常用于接触半导体层序列的接触线、英语bond wires(键合线)引起对由半导体层序列发射的辐射的相对大的遮暗。该遮暗尤其在于:接触线不是齐平地或形状配合地贴靠半导体芯片,而是弧形地引导远离半导体芯片。这又造成接触线的相对大的长度进而伴随着接触线的大的遮暗面。
此外,接触线由于其几何形状增大整个半导体器件或半导体芯片的横向的和竖直的伸展。
在此处描述的发明中,还使用如下思想:接触元件不构成为接触线,而是构成为印制导线,所述印制导线从接触面引导直至基本体的侧面上并且优选形状配合地且直接地贴靠基本体。由此,减小接触元件的整体长度进而遮暗的面积。此外,通过接触元件齐平地且形状配合地贴靠基本体能够减小整个半导体芯片的竖直的和横向的扩展。
此外,接触元件在本发明中绝大部分从半导体层序列移动到侧面上,使得半导体层序列的面积的更大部分准备用于发射光。
此外,印制导线能够用于在半导体芯片中产生的热量的有效的散热。
在此和在下文中,提出或已经提出两个接触元件的特性。然而,所述特性也能够分别仅由接触元件中的一个满足。
根据至少一个实施方式,接触元件构成为一件式的印制导线。因此尤其地,印制导线由唯一的材料或由唯一的材料组合物形成。但是替选地也可行的是:印制导线具有不同材料的、例如不同金属的多个上下相叠分层的层。特别地,印制导线从接触面起连续地、连贯地且无中断地伸展至侧面。
根据至少一个实施方式,接触元件从接触面开始直至侧面形状配合地贴靠基本体。这就是说例如:接触元件在接触面和侧面的整个区域中形状配合地贴靠基本体,即与基本体直接接触,并且在印制导线和基本体之间不形成空隙或间隙。在此,基本体不强制性地仅由载体和半导体层序列构成。更确切地说,载体和半导体层序列能够由其他的层、例如钝化层和/或镜层包盖,于是例如印制导线形状配合地贴靠所述其他的层。
根据至少一个实施方式,载体是用于半导体层序列的生长衬底。换言之,载体能够由生长衬底构成。载体例如能够具有蓝宝石或硅或GaN或GaAs或SiC或由其构成。
根据至少一个实施方式,接触元件从接触面开始引导到载体的两个相对置的侧面上。
根据至少一个实施方式,除了两个侧面之外,载体的全部其余侧面不具有印制导线和/或辐射不可穿透的覆层,例如金属覆层。因此优选地,载体的仅两个侧面由印制导线遮盖或遮挡。
根据至少一个实施方式,接触元件、尤其全部接触元件引导到载体的相同的侧面上。借助接触元件覆盖的侧面于是能够形成用于半导体芯片的安装面或连接面。特别地,如此构成的半导体芯片能够用作为所谓的Side-Looker(侧面观察器),其中主发射方向平行于安装面。
根据至少一个实施方式,基本体的至少一侧用镜层覆盖。镜层能够覆盖基本体的相应的侧的至少90%或95%或者完全地覆盖相应的侧。优选地,除了基本体的一侧之外,全部侧由镜层遮盖、尤其完全地遮盖。例如,载体的下侧和全部侧面用镜层覆盖。于是,光发射主要或仅经由未被覆盖的侧、例如经由半导体芯片的背离载体的下侧的一侧发生。
镜层对于由半导体层序列发射的辐射而言例如具有至少90%或95%或99%的反射率。对此,镜层例如多层地构成,尤其构成为布拉格镜。此外,镜层优选设置在钝化层和载体之间。以该方式,能够防止经由镜层短路,尤其当接触元件施加到镜层上时防止经由镜层短路。
镜层例如构成为具有如下层序列的多层的镜:ZnO/Ag/Pt/Au/SiN。在此,ZnO层朝向基本体。
根据至少一个实施方式,镜层是结构化的。这就是说,镜层能够具有中断部,在所述中断部中基本体或载体不被镜层覆盖,或者镜层不构成为是连续的。例如,镜层由单独条带形成。通过这种结构化,能够设定经由基本体或载体的相应的侧发射的辐射的辐射性能、放射强度以及角度相关性。
例如,镜层的结构化部的结构大小能够处于由半导体层序列发射的波长的数量级中,即例如在波长的0.5倍和2倍之间,其中包括边界值。以该方式,镜层能够以偏转光的方式影响发射的辐射。在该情况下,将波长例如理解为最大波长,其中出现发射的辐射强度的最大值。最大波长例如位于200nm和400nm之间的UV范围中或位于400nm和800nm之间的可见范围中,其中包括边界值。
根据至少一个实施方式,在结构化的镜层上施加有转换元件。通过将结构化的镜层和转换元件连接,能够经由通过结构化部设定的放射特性来影响发射的光的颜色。例如,由于半导体芯片和转换元件的几何形状,在转换元件中得到长度不同的光路。例如,经由半导体芯片的棱边发射的光需要经过转换元件的更长的路径。借助结构化的镜层能够设定优选的光路,以便避免色坐标移动。此外,这就是说:为了施加转换元件能够应用完全不同的方法,尤其也应用如下方法,所述方法不允许基本体的保持原形的或均匀的或形状配合的覆层。
根据至少一个实施方式,半导体芯片是蓝宝石体积发射器,其中载体是蓝宝石载体,并且半导体层序列、优选基于AlInGaN的半导体层序列在蓝宝石载体上生长。在体积发射器中,在半导体层序列中产生的辐射的至少一部分耦合输入到载体中并且经由侧面和下侧从载体中再次耦合输出。
根据至少一个实施方式,半导体层序列具有第一传导类型的朝向载体的第一层、例如n型掺杂的或p型掺杂的层。此外,半导体层序列具有第二传导类型的背离载体的第二层,那么例如p型掺杂的或n型掺杂的层。在第一层和第二层之间设置有用于发射辐射或吸收辐射的有源层。
根据至少一个实施方式,第二接触面设置在第二层上并且在此背离载体。例如,经由第二接触面能够电接触第二层。
根据至少一个实施方式,第一接触面在半导体层序列的凹部中设置在第一层上。在凹部中移除第二层和有源层,并且露出第一层。凹部例如能够设置在半导体层序列的边缘处并且包括基本体的棱边。于是,凹部不完全地由有源层的和/或第二层的连贯地且连续地构成的轨道包围。
根据至少一个实施方式,经由第一接触面能够电接触第一层。
第一接触面和第二接触面因此优选设置在不同的、彼此错开的平面上。第一接触面在此与第二接触面相比更靠近载体。
根据至少一个实施方式,接触元件直接地贴靠载体的相应的侧面,并且在载体和接触元件之间未设置有另外的层。替选地,在载体的侧面和接触元件之间能够设置有薄层或薄层堆,例如由电绝缘材料构成的薄层或薄层堆。于是例如,接触元件和由其覆盖的侧面之间的间距分别最高为1μm或最高为500nm或最高为200nm。
根据至少一个实施方式,光电子半导体芯片为薄膜半导体芯片,其中移除生长衬底,用于稳定的载体因此与生长衬底不同。载体于是例如能够是金属载体或者是硅或锗载体。
根据至少一个实施方式,半导体芯片和/或载体具有矩形棱柱的几何基本形状,所述矩形棱柱具有六个侧表面。特别地,矩形棱柱在此和在下文中能够是六面体或立方体。但是,侧表面不必强制性地成对彼此平行地伸展,更确切地说,在侧视图或横截面视图中,载体也能够梯形地构成,其中载体的上侧和下侧基本上平行地伸展,并且上侧具有比下侧更小的横向扩展或反之亦然。
例如,载体具有两个彼此相对置的端侧和两个彼此相对置的纵向侧,所述端侧和纵向侧形成载体的侧面。端侧的面积例如能够小于纵向侧和上侧和下侧。特别地,载体的包围端侧的棱边比载体的其余四个棱边更短,例如最高为其70%长或最高为其一半长或最高为其30%长,使得载体具有长形形状,在所述长形形状的端部处分别设置有端侧。
接触元件例如引导到两个相对置的端侧上。替选地,接触元件也能够引导到相对置的纵向侧上或引导到同一纵向侧上。
根据至少一个实施方式,在运行中经由半导体芯片的全部六个侧面发射辐射。在半导体层序列中发射的辐射的一部分例如直接沿远离载体的方向从半导体芯片中发射。从半导体层序列中朝载体的方向放射的另一部分例如射入到载体中,在那里散射并且经由载体的全部侧面以及下侧从半导体芯片中耦合输出。因此,以该方式,半导体芯片能够经由全部六个侧表面发射辐射。
根据至少一个实施方式,半导体芯片的总面积的能够用于在运行中发射辐射的面积份额为至少90%或95%或99%。
根据至少一个实施方式,接触元件具有至少100nm或200nm或300nm的垂直于相应的侧面的厚度。替选地或附加地,接触元件的厚度最高为500nm或最高为400nm或最高为300nm。例如,当接触元件经由溅射或蒸镀工艺施加到基本体上时,能够达到这种厚度。在此,将接触元件的厚度尤其理解为沿着印制导线的总扩展的平均厚度或最大厚度。
但是,接触元件的厚度也能够经由电镀工艺扩大,使得厚度为至少2μm或5μm或10μm。替选地或附加地,厚度于是最高为100μm或最高为30μm或最高为20μm或最高为15μm。
根据至少一个实施方式,半导体层序列上的接触元件具有为至少5μm或10μm或20μm的沿平行于上侧的横向方向的宽度。替选地或附加地,半导体层序列上的宽度最高为100μm或最高为50μm或最高为30μm。在侧面的区域中,接触元件例如具有为至少10μm或30μm或100μm的宽度。替选地或附加地,接触元件在侧面的区域中的宽度最高为400μm或300μm或100μm。如同厚度,也能够经由最大宽度或平均宽度来限定宽度。
根据至少一个实施方式,用于形成接触元件的材料具有至少80W/(m·K)或100W/(m·K)或200W/(m·K)的比热导率。接触元件的厚度和宽度和比热导率选择得越大,例如由半导体芯片在运行中产生的热量就能够越有效地经由接触元件导出。
根据至少一个实施方式,接触面和/或接触元件在半导体层序列的俯视图中遮盖半导体层序列的总面积的最高10%或5%或2%。替选地或附加地,接触面和/或接触元件覆盖半导体层序列的至少0.5%或1%或1.5%。在此,半导体层序列的剩余面积优选在运行中用于发射辐射。
根据至少一个实施方式,接触元件覆盖载体的相应的侧面的最高15%或10%或5%或者替选地或附加地遮盖至少1%或3%或5%。以该方式,也能够经由载体的借助印制导线遮盖的侧面在运行中足够地发射辐射。
根据至少一个实施方式,接触元件具有下述金属中的至少一种金属或由其构成:银、铝、铜、镍、铂、钛、锌、钯、钼、钨。例如,接触元件包括Ti(0.1μm)/Pt(0.1μm)/Au(0.1-1μm)层序列或Ti(0.1μm)/Ni(1μm)/Au(1μm)层序列,其中在括号中说明的值是单层的可行的层厚度。接触元件能够以电镀的方式加强,例如借助附加的Cu电镀。
也可行的是:接触元件具有透明导电材料、英文为Transparent ConductiveOxyde,简称TCO,如氧化铟锡、简称ITO,或ZnO或由其构成。掺有导电金属晶格的透明材料也能够考虑用于印制导线。
此外能够考虑的是:半导体层序列上的接触元件是透明的,例如具有上述材料中的一种或由其构成,并且在侧面的区域中是金属的,例如具有上述金属中的一种或由其构成。
根据至少一个实施方式,接触元件对于由半导体层序列发射的辐射构成为是镜反射的。特别地,接触元件于是对于由半导体层序列发射的辐射具有至少80%或90%或95%的反射率。
根据至少一个实施方式,接触元件在横向于上侧的方向上、即沿着侧面或从上侧朝下侧的方向测量的长度为载体的厚度的最高75%或最高50%或最高40%。在此,载体的厚度经由上侧和下侧之间的间距限定。在该实施方案中,接触元件因此从上侧不引导直至载体的下侧。
根据至少一个实施方式,接触元件从上侧引导直至载体的下侧。
根据至少一个实施方式,接触元件在下侧的区域中分别具有连接区域,经由所述连接区域能够将半导体芯片安装在连接载体上和/或电接触。在连接区域中,于是将相应的接触元件优选作为接片或底座沿横向方向引导远离载体。在下侧的该区域中,接触元件于是优选平行于或基本上平行于载体的下侧伸展。
根据至少一个实施方式,连接区域在远离下侧的方向上与载体的下侧齐平。这尤其表示:接触元件的连接区域和载体的下侧形成半导体芯片的共同的、优选平面的支承面,经由所述支承面能够将半导体芯片例如安放在连接载体上。
根据至少一个实施方式,将转换元件施加到半导体层序列上,所述转换元件将由半导体层序列发射的辐射的至少一部分转换成另一波长范围的辐射。转换元件在此例如能够是陶瓷的转换元件,所述陶瓷的转换元件的横向扩展匹配于半导体芯片的横向扩展,即与该横向扩展相差小于10%。也可行的是:转换元件是转换薄膜,所述转换薄膜安放到半导体层序列上并且相应地修整。
但是,转换元件除了半导体层序列之外也能够部分地或完全地遮盖载体的侧面。
根据至少一个实施方式,转换元件具有最高70μm或50μm或30μm的厚度。替选地或附加地,厚度为至少10μm或20μm或30μm。通过转换元件的小的层厚度,能够改进整个半导体芯片的热学特性。
根据至少一个实施方式,在基本体和转换元件上施加囊封材料,例如透光的囊封材料。囊封材料能够对基本体和接触元件完全地环绕成形。优选地,基本体的下侧和接触元件的连接区域部分地或完全地没有囊封材料。于是,载体的下侧和连接区域还能够用于安装和电接触半导体芯片。在此,基本体上的囊封材料的层厚度例如在100μm和500μm之间,其中包括边界值。
囊封材料能够对半导体芯片具有稳定作用,但这不是必须的。优选地,半导体芯片也能够在没有囊封材料的情况下是自承的且机械稳定的。这就是说,仅基本体与接触元件就已经能够形成自承的半导体芯片,所述半导体芯片丝毫不需要其他的稳定措施。
根据至少一个实施方式,囊封材料包括发光材料颗粒,并且构建用于:将由半导体层序列发射的辐射的一部分转换成另一波长范围的辐射。囊封材料例如能够是基础材料,如硅树脂或液体硅树脂或树脂或塑料或含氟聚合物或热塑性材料,所述基础材料具有在其中均匀分布的发光材料颗粒,如YAG:Ce3+或量子点。
此外,提出一种发光二极管。发光二极管例如包括如上面描述的半导体芯片,尤其刚好一个如上面描述的半导体芯片。这就是说,全部结合光电子半导体芯片公开的特征也针对发光二极管公开并且反之亦然。
根据至少一个实施方式,发光二极管包括两个、尤其刚好两个所述导电的接触块。接触块施加在两个侧面上,尤其施加在两个相对置的侧面上,优选施加在载体的端侧上,并且能够与侧面直接接触。例如,接触块施加在与接触元件相同的侧面上。
例如,接触块包括金属或金属合金、例如结合接触元件提出的材料或由其构成。接触块例如一件式地构成。但是优选地,接触块不与接触元件一件式地构成。在接触元件和接触块之间因此构成至少一个边界面,在所述边界面处至少在结晶层面上可见接触块与接触元件的过渡部。
接触块例如具有至少5μm或至少10μm或至少30μm或至少100μm或至少500μm的垂直于相应的侧面测量的厚度,所述接触块施加到所述侧面上。替选地或附加地,接触块的厚度最高为1mm或最高为500μm或最高为100μm或最高为70μm或最高为50μm。
根据至少一个实施方式,接触块与接触元件导电连接。接触块能够与接触元件处于直接的机械接触或者经由导电材料、如导电胶或焊料与接触元件电连接。
根据至少一个实施方式,包覆件环形地围绕基本体设置,使得基本体的未由接触块覆盖的部位完全地或部分地由包覆件覆盖。特别地,包覆件因此覆盖半导体芯片的或基本体的一些或全部未被接触块覆盖的侧。那么,所述侧优选完全地由包覆件覆盖。因此优选地,包覆件和接触块完全地包围半导体芯片。包覆件能够与载体和/或半导体层序列处于直接接触。
包覆件能够具有如上面描述的转换元件或如上面描述的囊封材料或者由其构成。包覆件能够一件式地构成,但是或者具有不同的区域,如转换光的和不可透光的/反射光的区域。例如,在半导体层序列的区域中,包覆件构成为是转换光的,而包覆件在下侧的区域中不可透光地/反射光地构成。根据期望的放射特性,由包覆件覆盖的侧面、例如彼此相对置的纵向侧能够由不可透光的/反射光的包覆件或转换光的包覆件覆盖。
例如,包覆件的不可透光的/反射光的区域包括如上面提出的基本材料,所述基本材料具有在其中分布的TiO2颗粒。由半导体芯片发射的辐射的反射率例如在如下波长下测量例如为至少95%或99%,在所述波长下半导体芯片的辐射强度具有其最大值。
对于转换光的区域,由透明材料、例如透光硅树脂构成的包覆件也是可行的。包覆件于是能够在透明材料的背离半导体芯片的一侧上具有转换材料层。
根据至少一个实施方式,在发光二极管的外面处在发光二极管的未安装的状态下露出接触块。于是,接触块的露出的部位在正常运行中能够用于外部电接触发光二极管。
发光二极管的外面优选完全地由包覆件和接触块形成。外面例如在发光二极管的未安装的状态下邻接于周围介质,如空气。因此,外面是由固体材料构成的完全包围未安装的发光二极管的最靠外的面。因此,外面形成如下作用面,发光二极管能够在所述作用面处拾起、保持或接触,以便例如定位发光二极管。
根据至少一个实施方式,接触块完全地遮盖载体的侧面。尤其优选地,接触块在对被遮盖的侧面的俯视图中观察部分地或完全地超出相应的侧面。例如,接触块在相应的侧面的一个或多个或全部棱边处超出相应的侧面。
接触块超出相应的侧面的棱边例如最少5μm或10μm或30μm或100μm或500μm。替选地或附加地,接触块超出侧面的棱边最高1mm或500μm或100μm或最高70μm或最高50μm。
但是替选地也可行的是:接触块小于相应的侧面,进而仅由接触块遮盖相应的侧面的一部分。于是,该侧面的未被接触块覆盖的部分优选同样由包覆件覆盖。
根据至少一个实施方式,包覆件在发光二极管的外面处与接触块齐平。换言之,接触块与包覆件在远离载体的方向上彼此齐平。因此,在外面上,在接触块和包覆件之间于是在制造公差的范围内不形成阶梯或折弯。
根据至少一个实施方式,通过接触块或包覆件、优选仅通过接触块和包覆件形成发光二极管的在制造公差的范围内平滑的外面。例如,接触块在对由其覆盖的侧面的俯视图中观察具有矩形的或圆形的或椭圆形的横截面。包覆件能够具有相应的侧表面,以便在半导体芯片的外面上确保从接触元件到包覆件的齐平的过渡。例如,发光二极管的由接触块和包覆件形成的外面具有矩形棱柱的或柱体的或卵形体的或椭圆体形的外面的几何形状。
如此提供的发光二极管能够用作为发光的积木块,所述积木块通过各个发光二极管的电连接、例如通过发光二极管的彼此焊接或彼此粘贴形成具有可自由设定的形状的较大的发光二极管。发光二极管中的半导体芯片通过包覆件和接触块抵御外部影响。
此外,提出一种光电子半导体器件。半导体器件例如包括如上面描述的半导体芯片和/或如上面描述的发光二极管。这就是说,全部结合光电子半导体芯片和发光二极管公开的特征也针对光电子半导体器件公开并且反之亦然。
根据至少一个实施方式,光电子半导体器件具有至少两个上面描述的半导体芯片和/或发光二极管,其中一个半导体芯片的接触元件与另一半导体芯片的接触元件导电连接。两个相邻的半导体芯片的设有接触元件的侧面于是优选彼此朝向。由此,半导体芯片尤其串联连接。也可行的是,多个、例如至少三个或五个或十个上述半导体芯片和/或发光二极管经由侧向的接触元件串联连接,并且由此形成半导体芯片链或发光二极管链。替选地,例如通过半导体芯片或发光二极管芯片上下相叠地堆叠,半导体芯片或发光二极管也能够并联连接。
根据至少一个实施方式,两个相邻的半导体芯片或发光二极管的接触元件或接触块彼此直接机械和电接触。相邻的半导体芯片或相邻的发光二极管的接触元件或接触块于是例如仅经由焊料彼此导电地且机械稳定地连接。以该方式,能够实现串联连接的或并联连接的半导体芯片或发光二极管的紧凑的链或紧凑的堆叠。
此外,提出一种用于制造光电子半导体芯片的方法。该方法尤其适合于制造如上描述的光电子半导体芯片。这就是说:全部结合半导体芯片公开的特征也针对该方法公开并且反之亦然。
根据至少一个实施方式,方法包括步骤A),其中提供基本体,所述基本体具有载体,所述载体具有上侧、与上侧相对置的下侧和横向于上侧伸展的侧面,其中侧面将上侧和下侧彼此连接。此外,基本体包括施加在载体的上侧上的半导体层序列,所述半导体层序列在正常运行中发射或吸收电磁辐射。
根据至少一个实施方式,方法包括步骤B),其中将基本体施加在辅助载体上,使得半导体层序列背离辅助载体。于是,基本体的载体设置在辅助载体和半导体层序列之间。
根据至少一个实施方式,在步骤C)中,将保护层施加到基本体上,使得半导体层序列上的至少背离载体的接触面没有保护层。接触面随后应用于电接触半导体层序列。
根据至少一个实施方式,在步骤D)中,将导电层施加到保护层、接触面和载体的侧面上。在此,优选基本体的全部未被保护层覆盖的区域都由导电层遮盖。导电层在此优选连贯地、连续地且无中断地伸展。
根据至少一个实施方式,在步骤E)中,剥离保护层与位于其上的导电层,使得形成或保留呈印制导线的形式的接触元件,所述接触元件从接触面开始经过基本体的棱边引导直至载体的侧面上,并且在此形状配合地贴靠基本体。
因此,在此处描述的方法中,经由保护层的结构限定基本体上的印制导线的随后的结构。印制导线随后应在其中伸展的区域不被保护层保护,使得将导电层施加到所述区域上。
导电层的施加例如经由溅射工艺或蒸镀工艺和/或电镀工艺进行。
根据至少一个实施方式,步骤A)至步骤E)以所提出的顺序执行。
根据至少一个实施方式,在步骤C)中首先将呈光刻胶的形式的保护层施加到基本体和辅助载体上。在此,光刻胶优选遮盖整个基本体和辅助载体的子区域,使得不露出基本体的任何区域。
根据至少一个实施方式,在随后的步骤中,例如借助于掩模经由曝光工艺结构化光刻胶,使得基本体的和辅助载体的如下区域被露出,即没有光刻胶,所述区域随后应当由接触元件遮盖。例如,在步骤E)中通过借助溶剂冲洗能够移除结构化的光刻胶与所施加的导电层。
根据至少一个实施方式,在步骤E)之后,将设有接触元件的基本体借助呈转换薄膜的形式的转换元件或囊封料遮盖。
根据至少一个实施方式,在步骤E)之后,将辅助载体从基本体剥离,使得形成没有辅助载体的单独的半导体芯片。
此外,提出一种用于制造发光二极管的方法。该方法尤其适合于制造如上面描述的发光二极管。这就是说,全部结合发光二极管公开的特征也针对用于制造发光二极管的方法公开并且反之亦然。
根据至少一个实施方式,在步骤E)之后,将接触块施加到载体的两个侧面上。优选地,接触块与载体的侧面直接机械接触。接触块与接触元件导电连接,例如经由焊料或导电粘胶连接。
随后,在另一步骤中,半导体芯片的全部未由接触块遮盖的区域优选完全地由包覆件包围,其中分别形成发光二极管的外面。外面优选完全地通过包覆件和通过接触块形成。
包覆件的施加能够在一个步骤中或在多个步骤中进行。
附图说明
在下文中,参照附图根据实施例详细阐述在此描述的光电子半导体芯片、在此描述的发光二极管、在此描述的光电子半导体器件以及用于制造光电子半导体芯片和发光二极管的方法。在此,相同的附图标记在各个附图中说明相同的元件。然而,在此不示出合乎比例的关系,更确切地说,为了更好的理解能够夸大地示出个别元件。
附图示出:
图1A至图1F和图6A至图6F示出用于制造光电子半导体芯片的一个实施例的不同的方法步骤,
图1G示出现有技术中的光电子半导体芯片的横截面图,
图1H示出光电子半导体芯片的一个实施例的局部的横截面图,
图1I示出具有光电子半导体芯片的不同实施例的温度测量值的图表,
图2A至图3A和图7A至图7D示出光电子半导体芯片的实施例的三维图和侧视图,
图3B至图4C、图12示出光电子半导体器件的实施例的不同视图,
图5示出安装在连接载体上的光电子半导体芯片的三维图,
图8A、图8B、图9A、图10A示出发光二极管的实施例的不同的三维图,
图9B至图9E、图10B至图10I示出发光二极管的不同实施例的不同的横截面图,
图11A和图11B示出发光二极管的实施例的不同的侧视图,和
图13A至图13F、图14A至图14C和图15A至图15D示出用于发光二极管的制造方法的实施例中的不同位置。
具体实施方式
在图1A中示出用于制造光电子半导体芯片100的一个实施例的第一方法步骤的横截面图。在此,在辅助载体6上施加具有载体3和半导体层序列1的基本体。辅助载体6例如是玻璃衬底或金属衬底或半导体衬底。
当前,半导体层序列1施加在载体3的背离辅助载体6的上侧30上。载体3还包括与上侧30相对置的下侧31和横向于上侧30伸展的侧面32,所述侧面将下侧31与上侧30连接。载体3例如是蓝宝石载体,所述蓝宝石载体同时是用于半导体层序列1的生长衬底。半导体层序列1本身包括第一传导类型的朝向载体3的第一层10和第二传导类型的施加在第一层10上的层12。
第一层10例如是n型传导的,第二层12是p型传导的。当前,半导体层序列1例如基于AlInGaN。在第一层10和第二层12之间还设置有有源层11,所述有源层在半导体层序列1正常运行中发射或吸收电磁辐射。有源层11例如能够是pn结或具有量子阱结构。
此外,在图1A中可见:在半导体层序列1的边缘区域中局部地移除第二层12以及有源层11,使得在半导体层序列1中形成凹部,在所述凹部中露出第一层10。
半导体层序列1当前沿着平行于载体3的上侧30的整个横向扩展连贯地且无中断地延伸。
在图1B中示出另一方法步骤,其中将保护层7施加到基本体和辅助载体6上。在此,保护层7在全部未被辅助载体6遮盖的侧上优选完全地覆盖基本体。保护层7例如是光刻胶。
在图1C中示出如下方法步骤,其中例如借助于光刻工艺将保护层7结构化。通过结构化,基本体的特定区域从保护层7露出。半导体层序列1上的背离载体3的接触面20、21以及侧面32的子区域露出并且不被保护层7覆盖。在此,第一接触面20设置在之前提到的凹部之内,在所述凹部中露出第一层10。在第二接触面21的区域中露出第二层12。在此,第一接触面20和第二接触面21设置在上侧30的相对置的侧上。此外,接触面20、21延伸直至基本体的棱边。
此外,在图1C中导电层4已经施加到保护层7和基本体上。在此,导电层4覆盖基本体的不被保护层7覆盖的全部区域。因此当前,保护层7尤其部分地覆盖接触面20、21以及载体3的两个相对置的侧面32。
在图1D中示出如下方法步骤,其中保护层7连同位于其上的导电层4被剥离,例如经由溶剂剥离。由此,在基本体上保留导电层4的子区域,所述子区域当前形成接触元件40、41。在此,第一接触元件40构成为印制导线,所述印制导线从第一接触面20经过基本体的棱边延伸直至载体3的侧面32上。第二接触元件41设置在第二接触面21上并且从所述第二接触面21经过基本体的棱边延伸直至载体3的另一侧面32上。当前,接触元件40、41不延伸至载体3的下侧31。
在此,接触元件40、41在接触面20、21的区域和相应的侧面32中形状配合地贴靠基本体。此外,接触元件40、41一件式地、连贯地且无中断地构成。
经由接触元件40、41能够电接触接触面20、21进而电接触整个半导体层序列1。接触元件40、41是印制导线,所述印制导线例如具有在10μm和30μm之间的厚度,并且例如由铝、银或铜构成。为了达到接触元件40、41的足够的厚度,例如能够以电镀的方式加强接触元件40、41。例如可行的是Ti/Pt/Cu-或Ti/Pd/Cu-或Pd/Cu-层序列,其中Cu层以电镀的方式施加。
在图1D中已经示出完成的光电子半导体芯片100的一个实施例,所述半导体芯片还安装在辅助载体6上。
在图1E中,辅助载体6从半导体芯片100剥离。半导体芯片100优选是自承的。与图1D不同,接触元件40、41现在引导直至载体3的下侧31。接触元件40、41在下侧31的区域中具有连接区域400,经由所述连接区域能够将半导体芯片1安装在连接载体上。在连接区域400中,接触元件40、41作为接片或底座引导远离载体3。此外,接触元件40、41在连接区域400中与载体3的下侧31齐平。连接区域400因此能够与载体3的下侧31一起形成用于连接载体的安装面或支承面。
此外,囊封材料50施加到基本体和接触元件40、41上,所述囊封材料除了在下侧31上和在连接区域400上以外完全地覆盖基本体和接触元件40、41。例如,囊封体50能够是硅树脂或树脂,所述硅树脂或树脂设有发光材料颗粒,所述发光材料颗粒将由半导体层序列1发射的辐射的一部分转换成另一波长范围的辐射。
囊封材料50垂直于载体3的上侧30的厚度例如在100μm和300μm之间,其中包括边界值。
在图1F的实施例中,示出光电子半导体芯片100,所述半导体芯片关于接触元件40、41和基本体与图1E的半导体芯片100相同地构成。与图1E不同,在基本体和接触元件40、41上没有施加囊封材料50,而是施加呈转换薄膜或陶瓷转换小板的形式的转换元件5。转换元件5例如具有最高50μm的垂直于载体3的上侧30的层厚度,并且至少部分地覆盖半导体层序列1和侧面32。图1F的转换元件5与图1E的囊封材料50相比由于其厚度较小而具有与蓝宝石载体3的更好的热耦合。优选地,图1F的半导体芯片100同样自承地构成。
在图1G中示出现有技术中的半导体芯片的横截面图。在此,具有半导体层序列的基本体不经由印制导线40、41电接触,而是经由接触线、英文为bond wires(键合线)接触。由于接触线的弯曲的几何形状,所述接触线引起由半导体层序列1发射的光的与印制导线40、41相比显著更大的遮挡。此外,如在图1F中可见的:每个接触线弯曲地构成并且伸出半导体层序列。由此,在这种半导体芯片中,不能够使用如在图1F中的这种薄的转换元件5。更确切地说,在此,类似于在图1E中示出的,需要囊封料,所述囊封料的厚度通常大于100μm,由此与薄的转换元件相比降低与载体的热耦合。
在图1H中示出光电子半导体芯片100的一个实施例的局部。可见基本体,所述基本体由呈转换薄膜的形式的转换元件5在载体3的上侧30上和侧面32上遮盖。转换薄膜具有例如50μm的厚度。
在图1I中示出如下图表,其中借助囊封料或转换薄膜遮盖半导体芯片的热学特性类似。示出半导体芯片的温度作为馈入的电流密度的函数。实心点是如下半导体芯片的测量值,在所述半导体芯片上既不施加转换薄膜、也不施加囊封材料。空心点示出使用具有50μm层厚度的转换薄膜时的温度特性,和使用具有250μm厚度的囊封料的半导体芯片时的温度特性。
如从图1I的图表中可见:在使用囊封料的情况下,与使用50μm的薄的转换薄膜时相比,出现半导体芯片的显著更强的变热。
在图2A中示出光电子半导体芯片100的一个实施例的三维图。半导体芯片100具有矩形棱柱的几何形状,所述矩形棱柱具有六个侧表面,其中经由全部所述侧表面在运行中耦合输出电磁辐射。可见的是:载体3的借助接触元件40、41遮盖的侧面32仅部分地、例如以最高10%由接触元件40、41遮盖。在此,接触元件40、41例如具有最高30μm的平行于载体的上侧31的宽度。当前,半导体芯片100的整个表面的用于在运行中发射辐射的面积份额至少为99%。
此外,施加到载体3上的半导体层序列1具有电流分配结构101、121,经由所述电流分配结构能够将经由接触元件40、41馈入的电流有效地沿着半导体层序列1分配。
在图2B中仅从其他视角示出与在图2A中相同的光电子半导体芯片100。
在图2C中示出如下实施例,其中与图2A和2B的实施例不同,接触元件40、41引导直至载体3的下侧31并且在下侧31的区域中作为接片或底座引导远离载体3。所述接片或底座当前形成连接区域400,经由所述连接区域能够将半导体芯片100例如安装在连接载体上。
此外,在图2C中,施加基本体上的囊封材料50和接触元件40、41,使得除了下侧31和连接区域400之外,基本体和接触元件40、41完全地由囊封材料50遮盖。但是,囊封材料50仅是可选的,并且在没有囊封材料的情况下,半导体芯片100也可用并且是自承的。
在图2D中示出与在图2C中相同的半导体芯片100,其中现在观察载体3的下侧31。如在图2D中可见:接触元件40、41在连接区域400的区域中与下侧31齐平,使得优选通过下侧31和连接区域400形成平面的面,经由所述平面的面能够将半导体芯片100安装在连接载体上并且电接触。连接区域400和下侧31在图2D中露出并且未由囊封材料50遮盖。
在图3A中示出图2A和2B的半导体芯片100。附加地,在图3A的半导体芯片100中,在接触元件40、41上分别施加有连接元件45,所述连接元件从接触元件40开始沿远离半导体芯片100的方向延伸。连接元件45当前构成为连接棒,所述连接棒例如由金属、如金、银、铜、镍或铝形成。
在图3B中示出光电子半导体器件1000的一个实施例的三维图,其中在图3A中描述的光电子半导体芯片100中的三个经由连接元件45彼此串联连接。在此,连接元件45分别将半导体芯片100的第一接触元件40与同其相邻的第二半导体芯片100的第二接触元件41连接。连接元件45例如与接触元件40、41粘接或焊接。
通过图3B的半导体器件1000实现由多个半导体芯片100构成的棒形的发光元件,所述发光元件仅能够经由两个电端子通电或接触。半导体芯片100相互间通过连接元件45串联连接。
在图4A中示出光电子半导体器件1000的另一实施例的三维图。与之前的实施例不同,现在两个光电子半导体芯片100在没有位于之间的连接元件45的情况下串联连接。两个相邻的半导体芯片100的接触元件40、41直接彼此贴靠,并且例如借助于导电粘胶或焊料彼此导电地且机械稳定地连接。
图4B的半导体器件1000的实施例与图4A的实施例的区别在于:现在,四个半导体芯片100通过接触元件40、41的彼此直接贴靠而串联连接。以该方式,在图4B中实现棒形的或线形的发光元件。也可见的是:半导体芯片100具有倾斜于上侧30伸展的侧面32。优选地,半导体芯片100的两个相对置的且设有接触元件40、41的侧面32沿相同方向倾斜。这引起,图4B的半导体芯片100仅能够以如下方式彼此贴靠:侧面32齐平地彼此贴靠。以该方式,能够在半导体器件1000中实现极保护。各个半导体芯片的电和机械连接例如能够经由焊接垫、如AuSn垫进行。为了熔化焊接垫,例如能够在大约300℃的温度下压合半导体芯片100。
在图4C中示出如在图4B中示出的光电子半导体器件1000的横截面图。在此,观察半导体芯片100的借助接触元件40、41覆盖的侧面32。串联连接的半导体芯片100设置在管60中,所述管的主延伸方向平行于串联连接的半导体芯片100的主延伸方向。管60例如是由玻璃构成的、具有圆形的或椭圆形的横截面的空心柱体。在半导体芯片100和管60的侧表面之间设置有囊封材料50,所述囊封材料填充在管60和半导体芯片100之间的中间区域并且给予管之内的半导体芯片100机械稳定性并且保持其位置。囊封材料50例如能够为透明的、尤其透光的材料,如硅树脂或树脂。也可行的是:囊封材料50设有发光材料颗粒,所述发光材料颗粒将由半导体芯片100发射的辐射的一部分转换成另一波长范围的辐射。替选地或附加地也可行的是:转换材料施加在管60的侧表面上。
如在图4C中可见的:在那里示出的光电子半导体器件经由管60的整个柱形的侧表面放射光。以该方式例如实现由LED构成的荧光灯。
在图5中示出如结合图2A和2B讨论的光电子半导体芯片100,所述光电子半导体芯片设置在连接载体200上。与图2A和2B不同,在图5中,将接触元件40、41中的至少一个从载体3的上侧30引导直至下侧31并且在连接区域400中作为接片引导远离载体3。在连接区域400的区域中,接触元件40位于连接载体200上并且能够与载体200的接触区域电接触。连接载体200例如为电路板或活性基体元件,例如由透明的或透光的材料构成的活性基体元件。
在图6A中示出用于制造半导体芯片100的一个实施例的方法步骤,其中如结合图1A描述的基本体首先设置在中间载体上。半导体层序列1朝向中间载体。此外,基本体的全部背离中间载体的侧、尤其载体3的下侧31和侧面32借助连贯地且无中断地构成的镜层8遮盖。
随后,将基本体与镜层8从中间载体剥离,并且执行在图6B至6E中示出的方法步骤。所述方法步骤基本上与在图1A至1D中示出的方法步骤相同。但是在此,与图1不同,接触元件40、41不在两个相对置的侧面32上构成,更确切地说,接触元件40、41从接触面20、21开始引导到相同的侧面32上,如其在图6E中可见的。于是,其余的三个侧面32没有接触元件40、41。接触元件40、41在此施加到镜层8上,但是与镜层8例如通过钝化层、如SiN或SiO2电绝缘。
但是替选于或除了钝化层之外也能够考虑:镜层8结构化成,使得不出现短路,或者因为在镜层8和接触元件40、41之间不存在电接触,或者因为镜层8结构化成n和p区域,所述n和p区域虽然分别本身与接触元件40、41之一导电连接,但是彼此不处于电接触。
在图6F中移除载体2并且示出完成的半导体芯片100的实施例。
图7A示出图6F的半导体芯片100的三维图,其中可见:除了半导体芯片100的背离下侧31的侧之外,半导体芯片100的全部侧都完全用镜层8包覆。半导体芯片100因此优选仅经由一侧发射辐射。
图7B和7C示出与图7A相同的半导体芯片100,但是现在以半导体层序列1的俯视图或以未被接触元件40、41覆盖的侧面32的侧视图示出。
在图7D的实施例中,如在图7C中那样示出半导体芯片100的侧视图。但是与图7C不同,下侧31未被镜层8遮盖,使得能够经由下侧31从半导体芯片100中发射辐射。在侧面32上施加有呈条带的形式结构化的镜层8,其中通过镜层8的结构化设定关于所述侧面32的放射特性。
此外,在图7D中,将经由半导体芯片100的背离下侧31的一侧发射的辐射耦合输入到光导体中。从具有结构化的镜层8的侧面32发射的辐射定向到显示器上。在半导体芯片100的与显示器相对置的一侧上存在连接载体200。设有接触元件40、41的侧面32朝向连接载体,其中接触元件40、41经由连接载体200电接触。
在图8A中示出发光二极管500的一个实施例的三个不同的三维图。发光二极管500包括根据例如上述实施例之一的半导体芯片100。特别地,半导体芯片100的载体3具有六面体的形状,所述六面体具有两个相对置的端侧。端侧是载体3的侧面32。载体3的其余两个侧面32是纵向侧。矩形棱柱的形状是在端部具有两个端侧的长形形状。特别地,端侧是六面体的面积最小的面。当前,六面体的全部其他面具有至少为端侧双倍大的面积。
在两个端侧上分别施加有接触块401、411。接触块401、411例如由金属构成并且完全地覆盖端侧。特别地,接触块401、411大于端侧,使得接触块401、411在全部平行于端侧的方向上超出端侧。此外,接触块401、411与接触元件40、41导电连接。
半导体芯片100的其余的侧、即纵向侧、载体3的下侧31和半导体层序列1由包覆件501完全包围。半导体芯片100由此整体上完全地由包覆件501和接触块401、411包围。包覆件501和接触块401、411因此封装半导体芯片100。包覆件501例如构建用于:转换由半导体芯片100发射的辐射的一部分或全部。
当前,将半导体芯片100的侧上的包覆件501选择成,使得其厚度对应于接触块401、411的伸出端侧的区域的厚度。整体上,由此,包覆件501沿远离半导体芯片100的方向与接触块401、411齐平。发光二极管500的通过包覆件501和接触块401、411形成的外面由此在制造公差的范围内是平滑的。当前,发光二极管500的外面对应于矩形棱柱的、尤其六面体的外面。六面体的端侧完全地通过接触块401、411形成。
然而,接触块401、411的形状和包覆件501的形状也能够选择为,使得发光二极管500的外面例如对应于柱体的或椭圆体的外面。
在图8B中又以三个不同的三维图示出基本上与在图8A中相同的发光二极管500。然而,出于更好示出的理由,这次未示出包覆件501。在一个视图中也放弃示出第一接触块401。
尤其可见的是:接触元件40、41拉到载体3的共同的纵向侧上。然而,接触元件40、41在与端侧的棱边处与接触块401、411处于电接触。
此外,在图8B中良好可见:接触块401、411在全部方向上超出端侧,例如超出至少20μm。
在图9A中同样示出发光二极管500的三维图。该发光二极管500的不同的实施方式结合图9B至9E以横截面图示出。在此,分别沿着在图9A中示出的箭头示出横截面。
在图9B中,包覆件501完全地由转换材料、例如由上面描述的转换元件5或囊封材料50形成。下侧31和半导体层序列1完全地由包覆件501覆盖。同样地,载体3的在图9B中不可见的其余的侧面32能够完全地用包覆件501覆盖。图9B的包覆件501一件式地构成。
在图9C中示出另一实施例,其中包覆件501在下侧31上由反射材料、例如由具有TiO2的材料形成。相反,半导体层序列1又由转换光的包覆件501覆盖。当前,包覆件501因此具有至少两个区域并且不一件式地构成。
在图9D中示出一个实施例,其中第二接触块411一件式地构成并且在此从侧面32引导直至下侧31。例如,第二接触块411覆盖下侧31的至少50%或70%或90%。半导体层序列1又由转换光的包覆件501覆盖。
在图9E中,两个接触块401、411从侧面32拉动直至下侧31上,并且在此,同样例如覆盖下侧31的至少50%或70%或90%。
在图10A中又示出发光二极管500的三维图。该发光二极管500的不同的实施方式结合图10B至10H以横截面图示出。在此,分别沿着在图10A中示出的箭头示出横截面。
在图10B中可见:包覆件501是一件式的。包覆件501完全地由转换材料、例如由上面描述的转换元件5或囊封材料50形成。发光二极管500沿纸平面的全部方向发射转换光。
在图10C中,包覆件501分成两个区域。第一区域是转换光的并且例如由转换元件5的材料构成。第二区域是反射光的。第二区域覆盖下侧31和侧面32并且与载体3的上侧30齐平。在半导体层序列1上施加有包覆件501的转换光的第二区域。如此构成的发光二极管500主要向上发射转换光。
在图10D中同样示出主要向上发射的发光二极管500。包覆件501的不可透光的第二区域沿远离下侧31的方向伸出上侧30和半导体层序列1。由此,在半导体层序列1之上形成腔室,所述腔室用包覆件501的转换光的第一区域填充。
在图10E中,示出发光二极管500,其中包覆件501的转换光的第一区域覆盖载体3的侧面32和半导体层序列1并且与载体3的下侧31齐平。在下侧31上施加有包覆件501的反射光的第二区域。图10E的发光二极管500向上和向侧向发射。
在图10F的发光二极管500中,包覆件501的转换光的第一区域仅覆盖载体3的侧面32。第一区域与下侧31和半导体层序列1齐平。在半导体层序列1和下侧31上施加有包覆件501的反射光的第二区域。这种发光二极管500主要向侧向发射。
图10G的发光二极管500类似于图10F的发光二极管500并且同样主要向侧向发射。当前,包覆件501的第一区域不与半导体层序列1和下侧31齐平,而是分别超出所述半导体层序列和下侧。在下侧31下方和在半导体层序列1上方由此形成的腔室借助包覆件501的反射光的第二区域填充。
图10H的发光二极管500包括包覆件501的转换光的第一区域,所述第一区域完全地覆盖载体3的侧面32和半导体层序列1。对此,第一区域还超出下侧31。在下侧31下方由此形成的腔室用包覆件501的反射光的第二区域填充。
在图10I的发光二极管中,包覆件501的转换光的第一区域施加在半导体层序列1和仅一个侧面32上。下侧31和其余的侧面32由包覆件501的反射光的第二区域覆盖。
在图11A中示出发光二极管500的另一实施例的侧视图。包覆件501具有椭圆形的横截面。因此,包覆件501的外面是椭圆体。包覆件501例如由透光硅树脂构成,所述透光硅树脂具有转换材料外部层。
接触块401、411从包覆件501中伸出。与在之前的实施例中不同,接触块401、411因此在发光二极管500的外面处不与包覆件501齐平。
在图11B中以对第一接触块401的俯视图示出发光二极管500。与在图11A和之前的实施例中不同,接触块401、411小于载体3的侧面32,在所述侧面上施加有接触块401、411。因此,相应的侧面32不完全由接触块401、411遮盖。此外,接触块401、411具有圆形的基本面。图11B的发光二极管500的外面能够是柱体的或椭圆体的或卵形体的外面。
在图12中示出光电子半导体器件1000的一个实施例,其中多个上述发光二极管500上下相叠地堆叠。在此,相邻的发光二极管500的接触块401、411彼此电连接,使得实现多个发光二极管500的并联连接。不同的发光二极管500在运行中例如能够发射不同颜色的光。
然而与在图12中示出的不同,也能够考虑多个发光二极管500的串联连接。
在图13A至13E中示出用于一个或多个发光二极管500的制造方法中的不同位置。
在图13A中提供两个接触块401、411。每个接触块401、411具有阶梯,所述阶梯具有支承区域,将半导体芯片100安放到所述支承区域上。通过该支承区域机械地承载用于制造发光二极管500的半导体芯片100。
此外,在接触块401、411的支承区域上施加有粘胶滴或焊料滴。在安装半导体芯片100时,所述粘胶滴或焊料滴用于将接触块401、411与半导体芯片100机械持久地连接。此外,粘胶滴或焊料滴能够在接触块401、411和接触元件40、41之间产生电连接。
在图13B中示出方法中的如下位置,在所述位置中半导体芯片100固定地且持久地与接触块401、411连接。在半导体芯片100的半导体层序列1上已经施加有呈转换元件的形式的包覆件501。半导体芯片100的下侧31由于支承区域悬于空气中并且当前尚未用包覆件501覆盖。
在图13C中示出制造方法中的如下位置,在所述位置中接触块401、411的支承区域不同地构成。与在图13A和13B中不同,支承区域不是齐平地安放在底部上,而是构成为接触块401、411处的悬空的凸出部。接触块401、411在安装半导体芯片100之后不完全地覆盖半导体芯片100的侧面32。
在图13D公开接触块401、411的另一设计方案。在此,支承区域也构成为接触块401、411处的凸出部。当然,接触块401、411本身大于在图13C中,使得在安装半导体芯片100之后,半导体芯片100的侧面32完全地由接触块401、411覆盖。
在图13E中示出制造方法中的如下位置,所述位置跟随图13D的位置。半导体芯片100的全部未被接触块401、411覆盖的侧完全地用包覆件501囊封或包围。包覆件501当前一件式地构成并且在发光二极管500的正常运行中例如用于转换光。
在图13F中示出:如何将晶片复合件中的多个半导体芯片100安装到接触块401、411上。
在图14A至14C中示出用于发光二极管500的制造方法的另一实施例中的位置。与在之前描述的方法中不同,在此使用辅助载体600。接触块401、411安放到辅助载体600上。在接触块401、411之间,在辅助载体600上设置有台面601。半导体芯片100以下侧31安放到台面601上。由此的结果是:半导体芯片100的下侧31设置在相对于接触块401、411在辅助载体600上的支承面提高的位置中。以该方式实现:接触块401、411伸出由接触块401、411覆盖的侧面32。该效果在图13A至13F的实施例中分别通过接触块401、411的支承区域来实现。
在图14B中还示出:包覆件501已经施加到半导体层序列1上。这例如能够通过囊封进行。
在图14C中示出:如何能够在晶片复合件中制造多个发光二极管500。
在图15A至15D中示出发光二极管500的制造方法的另一实施例中的位置。
在图15A中,多个载体3与分别施加在其上的半导体层序列1安放到辅助载体6上。随后,例如如结合图1A至1D描述的那样构成接触元件40、41。由此,首先形成半导体芯片100。
如在图15B中可见:两个相邻的半导体芯片100的接触元件40、41连贯地构成。因此,辅助载体6在半导体芯片100之间的区域中同样用导电的接触元件40、41覆盖。辅助载体6的用接触元件40、41覆盖的所述区域用作为用于形成接触块401、411的种子区域或种子区。
如在图15C中示出,接触块401、411经由电镀法在种子区域中生长。接触块401、411沿远离辅助载体6的方向超出半导体芯片100。
最后,如在图15D中示出的那样,半导体芯片100还用包覆件501包围,例如囊封。
本发明不通过根据实施例进行的描述局限于此。更确切地说,本发明包括任意的新特征以及特征的任意的组合,这尤其包含实施例中的特征的任意的组合,即使当所述特征或所述组合自身没有明确地在实施例中说明时也如此。
本申请要求德国专利申请10 2015 104 886.8的优先权,其公开内容通过参考并入本文。
附图标记列表
1 半导体层序列
3 载体
4 导电层
5 转换元件
6 辅助载体
7 保护层
8 镜层
10 第一层
11 有源层
12 第二层
20 第一接触面
21 第二接触面
30 载体3的上侧
31 载体3的下侧
32 载体3的侧面
40 第一接触元件
41 第二接触元件
45 连接元件
50 囊封材料
60 管
100 光电子半导体芯片
101 电流分配结构
121 电流分配结构
200 连接载体
400 连接面
401 第一接触块
411 第二接触块
500 发光二极管
501 包覆件
600 辅助载体
601 台面
1000 光电子半导体器件
Claims (17)
1.一种发光二极管(500),所述发光二极管包括:
-光电子半导体芯片(100),其中所述光电子半导体芯片具有:
-基本体,所述基本体具有载体(3)和设置在所述载体(3)的上侧(30)上的半导体层序列(1),所述半导体层序列在正常运行中发射电磁辐射,
-两个设置在所述半导体层序列(1)上并且背离所述载体(3)的接触面(20,21),经由所述接触面能够电接触所述半导体层序列(1),和
-两个接触元件(40,41),所述接触元件施加在所述接触面(20,21)上并且与所述接触面导电连接,其中
-所述载体(3)具有横向于所述上侧(30)伸展的侧面(32)和与所述上侧(30)相对置的下侧(31),
-所述接触元件(40,41)构成为印制导线,所述印制导线从所述接触面(20,21)开始经过所述基本体的棱边引导直至所述载体(3)的所述侧面(32)上,
-所述载体(3)是用于所述半导体层序列(1)的生长衬底,
-所述接触元件(40,41)直接地贴靠所述载体(3)的相应的所述侧面(32),
-所述发光二极管(500)包括两个导电的接触块(401,411),所述接触块施加到所述载体(3)的两个侧面(32)上,
-所述接触块(401,411)与所述接触元件(40,41)导电地连接,
-环形地围绕所述基本体设置包覆件(501),所述包覆件完全或部分地覆盖所述基本体的未被所述接触块(401,411)覆盖的部位,
-所述接触块(401,411)在所述发光二极管(500)的未安装的状态下在所述发光二极管(500)的外面处露出,并且在运行中用于外部电接触所述发光二极管(500)。
2.根据权利要求1所述的发光二极管(500),其中
-所述接触元件(40,41)构成为一件式的印制导线,
-所述接触元件(40,41)从所述接触面(20,21)开始直至所述侧面(32)形状配合地贴靠所述基本体。
3.根据权利要求1或2所述的发光二极管(500),其中
-所述接触元件(40,41)引导到所述载体(3)的两个相对置的侧面(32)上,
-所述载体(3)的全部其余的侧面(32)没有印制导线或辐射不可穿透的覆层。
4.根据权利要求1或2所述的发光二极管(500),其中
-所述接触元件(40,41)引导到所述载体(3)的相同的侧面(32)上,
-全部侧面(32)和所述下侧(31)完全地借助镜层(8)镜面化,
-所述镜层(8)对于由所述半导体层序列(1)在运行中发射的辐射而言具有至少90%的反射率。
5.根据权利要求1所述的发光二极管(500),其中
-所述基本体或载体的至少一侧用镜层(8)覆盖,
-所述镜层(8)是结构化的并且经由结构化部设定从所述基本体或载体的相应侧中的辐射性能,
-在结构化的所述镜层上施加有转换元件(5)。
6.根据权利要求1或2所述的发光二极管(500),其中
-所述半导体芯片(100)是蓝宝石体积发射器,其中所述载体(3)是蓝宝石载体,并且所述半导体层序列(1)在所述蓝宝石载体上生长,
-所述半导体层序列(1)具有第一传导类型的朝向所述载体(3)的第一层(10)、第二传导类型的背离所述载体(3)的第二层(12)和设置在所述第一层(10)和所述第二层(12)之间的有源层(11),
-第二接触面(21)设置在所述第二层(12)上,
-能够经由所述第二接触面(21)电接触所述第二层(12),
-第一接触面(20)在所述半导体层序列(1)的凹部中设置在所述第一层(10)上,其中在所述凹部之内移除所述第二层(12)和所述有源层(11),并且露出所述第一层(10),
-能够经由所述第一接触面(20)电接触所述第一层(10),
-所述接触元件(40,41)直接地贴靠所述载体(3)的相应的所述侧面(32),并且在载体(3)和接触元件(40,41)之间未设有另外的层。
7.根据权利要求1或2所述的发光二极管(500),其中
-所述半导体芯片(100)具有矩形棱柱的几何基本形状,所述矩形棱柱具有六个侧表面,
-在运行中经由所述半导体芯片(100)的全部侧面发射辐射,
-在所述半导体芯片(100)的总面积的至少99%的面积份额范围能够在运行中发射辐射。
8.根据权利要求1或2所述的发光二极管(500),其中
-所述接触元件(40,41)引导直至所述载体(3)的下侧(31),
-所述接触元件(40,41)在所述下侧(31)的区域中分别具有连接区域(400),经由所述连接区域能够将所述半导体芯片(100)安装在连接载体(200)上并且电接触,
-在所述连接区域(400)中,相应的所述接触元件(40,41)作为接片被引导远离所述载体(3),
-所述连接区域(400)在远离所述下侧(31)的方向上与所述载体(3)的所述下侧(31)齐平。
9.根据权利要求1或2所述的发光二极管(500),其中
-在所述半导体层序列(1)上施加有转换元件(5),所述转换元件将由所述半导体层序列(1)发射的辐射的至少一部分转换成另一波长范围的辐射,
-所述转换元件(5)具有最高50μm的厚度。
10.根据权利要求8所述的发光二极管(500),其中
-除了所述下侧(31)和所述连接区域(400)之外,所述基本体和所述接触元件(40,41)完全地由囊封材料(50)环绕成形,
-所述囊封材料(50)将由所述半导体层序列(1)发射的辐射的一部分转换成另一波长范围的辐射。
11.根据权利要求1或2所述的发光二极管(500),其中
-所述接触块(401,411)完全地遮盖两个所述侧面(32),并且在两个所述侧面(32)的俯视图中超出这两个侧面(32)。
12.根据权利要求1或2所述的发光二极管(500),其中
-所述接触块(401,411)施加在所述载体(3)的两个彼此相对置的侧面(32)上,
-所述半导体芯片(100)完全地由所述包覆件(501)和所述接触块(401,411)包围,
-在所述发光二极管(500)的外面上,所述包覆件(501)与所述接触块(401,411)齐平,
-所述发光二极管(500)的通过所述接触块(401,411)和包覆件(501)形成的所述外面在制造公差的范围内是平滑的,
-所述发光二极管(500)的所述外面具有圆柱体的或矩形柱体的或椭圆体的外面的几何形状。
13.一种光电子半导体器件(1000),所述光电子半导体器件具有至少两个根据权利要求1或2所述的发光二极管(500),
其中一个发光二极管(500)的接触元件(40,41)与另一发光二极管(500)的接触元件(40,41)导电连接,并且其中所述发光二极管(500)电串联连接或电并联连接。
14.根据权利要求13所述的光电子半导体器件(1000),
其中相邻的发光二极管(500)的所述接触块(401,411)彼此直接接触。
15.一种用于制造发光二极管(500)的方法,所述方法具有如下步骤:
A)提供基本体,所述基本体包括:
-具有上侧(30)的载体(3)、与所述上侧(30)相对置的下侧(31)和横向于所述上侧(30)伸展的侧面(32),经由所述侧面,所述上侧(30)与所述下侧(31)连接,
-施加在所述载体(3)的所述上侧(30)上的半导体层序列(1),所述半导体层序列在正常运行中发射电磁辐射;
B)将所述基本体施加到辅助载体(6)上,使得所述半导体层序列(1)背离所述辅助载体(6);
C)将保护层(7)施加到所述基本体上,使得所述半导体层序列(1)上的至少背离所述载体(3)的接触面(20,21)没有所述保护层(7),其中经由所述接触面(20,21)能够电接触所述半导体层序列(1);
D)将导电层(4)施加到所述保护层(7)、所述接触面(20,21)和所述载体(3)的侧面(32)上;
E)剥离所述保护层(7)与位于其上的所述导电层(4),使得形成呈印制导线的形式的接触元件(40,41),所述接触元件从所述接触面(20,21)开始经过所述基本体的棱边引导直至所述载体(3)的侧面(32),并且在此形状配合地贴靠所述基本体,其中
-所述载体(3)是用于所述半导体层序列(1)的生长衬底,
-所述接触元件(40,41)直接地贴靠所述载体(3)的相应的所述侧面(32),
-在步骤E)之后,将接触块(401,411)施加到所述载体(3)的两个侧面(32)上,
-随后,用包覆件(501)包围所述半导体芯片(100)的全部未由所述接触块(401,411)遮盖的区域。
16.根据权利要求15所述的方法,其中
-在步骤C)中,首先将呈光刻胶的形式的所述保护层(7)施加到所述基本体和所述辅助载体(6)上,
-随后将所述光刻胶结构化,使得所述基本体的和/或所述辅助载体(6)的如下区域没有所述光刻胶,所述区域随后应当由所述接触元件(40,41)遮盖。
17.根据权利要求15或16所述的方法,其中
-在步骤E)之后,将设有所述接触元件(40,41)的所述基本体用呈转换薄膜的形式的转换元件(5)或囊封料遮盖,
-在步骤E)之后,将所述辅助载体(6)从所述基本体剥离。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102015104886.8 | 2015-03-30 | ||
DE102015104886.8A DE102015104886A1 (de) | 2015-03-30 | 2015-03-30 | Optoelektronischer Halbleiterchip, optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips |
PCT/EP2016/056819 WO2016156329A1 (de) | 2015-03-30 | 2016-03-29 | Optoelektronischer halbleiterchip, optoelektronisches halbleiterbauelement und verfahren zur herstellung eines optoelektronischen halbleiterchips |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107431118A CN107431118A (zh) | 2017-12-01 |
CN107431118B true CN107431118B (zh) | 2019-04-26 |
Family
ID=55629052
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201680021246.4A Expired - Fee Related CN107431118B (zh) | 2015-03-30 | 2016-03-29 | 光电子半导体芯片、光电子半导体器件和用于制造光电子半导体芯片的方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10270019B2 (zh) |
JP (1) | JP6558654B2 (zh) |
CN (1) | CN107431118B (zh) |
DE (2) | DE102015104886A1 (zh) |
WO (1) | WO2016156329A1 (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102015107588B4 (de) | 2015-05-13 | 2023-08-03 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung optoelektronischer Bauelemente und oberflächenmontierbares optoelektronisches Bauelement |
DE102015107586B4 (de) | 2015-05-13 | 2023-10-26 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung optoelektronischer Bauelemente und oberflächenmontierbares optoelektronisches Bauelement |
DE102015109852A1 (de) | 2015-06-19 | 2016-12-22 | Osram Opto Semiconductors Gmbh | Leuchtdiode und Verfahren zur Herstellung einer Leuchtdiode |
DE102016104202A1 (de) | 2016-03-08 | 2017-09-14 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauteil |
DE102016106570A1 (de) | 2016-04-11 | 2017-10-12 | Osram Opto Semiconductors Gmbh | Lichtemittierender Halbleiterchip, lichtemittierendes Bauelement und Verfahren zur Herstellung eines lichtemittierenden Bauelements |
DE102016106571A1 (de) | 2016-04-11 | 2017-10-12 | Osram Opto Semiconductors Gmbh | Lichtemittierender Halbleiterchip, lichtemittierendes Bauelement und Verfahren zur Herstellung eines lichtemittierenden Bauelements |
DE102016111059A1 (de) | 2016-06-16 | 2017-12-21 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen und optoelektronischen Modulen sowie optoelektronisches Halbleiterbauelement und optoelektronisches Modul |
DE102016114277B4 (de) | 2016-08-02 | 2021-08-05 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Lichtemittierendes Bauteil |
CN109698208B (zh) * | 2017-10-20 | 2023-06-30 | 新加坡有限公司 | 图像传感器的封装方法、图像传感器封装结构和镜头模组 |
DE102019104436A1 (de) * | 2019-02-21 | 2020-08-27 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102009036622A1 (de) * | 2009-08-07 | 2011-02-10 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauteil |
CN104022216A (zh) * | 2013-02-28 | 2014-09-03 | 日亚化学工业株式会社 | 发光装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006015117A1 (de) * | 2006-03-31 | 2007-10-04 | Osram Opto Semiconductors Gmbh | Optoelektronischer Scheinwerfer, Verfahren zum Herstellen eines optoelektronischen Scheinwerfers und Lumineszenzdiodenchip |
JP5486759B2 (ja) | 2006-04-14 | 2014-05-07 | 日亜化学工業株式会社 | 半導体発光素子の製造方法 |
DE102008045653B4 (de) * | 2008-09-03 | 2020-03-26 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauteil |
JP5277066B2 (ja) * | 2009-04-24 | 2013-08-28 | ローム株式会社 | 半導体発光素子およびその製造方法 |
DE102009032606A1 (de) * | 2009-07-10 | 2011-01-13 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauteil und Flachlichtquelle |
DE102009042205A1 (de) | 2009-09-18 | 2011-03-31 | Osram Opto Semiconductors Gmbh | Optoelektronisches Modul |
DE102012106364B4 (de) | 2012-07-16 | 2021-09-09 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips |
DE102013103226A1 (de) * | 2013-03-28 | 2014-10-02 | Osram Opto Semiconductors Gmbh | Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements |
DE102013104840A1 (de) | 2013-05-10 | 2014-11-13 | Osram Opto Semiconductors Gmbh | Strahlungsemittierendes Halbleiterbauelement und Verfahren zur Herstellung von strahlungsemittierenden Halbleiterbauelementen |
DE102013107862A1 (de) | 2013-07-23 | 2015-01-29 | Osram Opto Semiconductors Gmbh | Oberflächenmontierbares optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung zumindest eines oberflächenmontierbaren optoelektronischen Halbleiterbauteils |
JP2015153793A (ja) * | 2014-02-11 | 2015-08-24 | 豊田合成株式会社 | 半導体発光素子とその製造方法および発光装置 |
DE102015107590A1 (de) | 2015-05-13 | 2016-11-17 | Osram Opto Semiconductors Gmbh | Verfahren zur Verspiegelung von Mantelflächen von optischen Bauelementen für die Verwendung in optoelektronischen Halbleiterkörpern und oberflächenmontierbarer optoelektronischer Halbleiterkörper |
DE102015107588B4 (de) | 2015-05-13 | 2023-08-03 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung optoelektronischer Bauelemente und oberflächenmontierbares optoelektronisches Bauelement |
-
2015
- 2015-03-30 DE DE102015104886.8A patent/DE102015104886A1/de not_active Withdrawn
-
2016
- 2016-03-29 DE DE112016001544.5T patent/DE112016001544A5/de not_active Withdrawn
- 2016-03-29 CN CN201680021246.4A patent/CN107431118B/zh not_active Expired - Fee Related
- 2016-03-29 JP JP2017547470A patent/JP6558654B2/ja not_active Expired - Fee Related
- 2016-03-29 WO PCT/EP2016/056819 patent/WO2016156329A1/de active Application Filing
- 2016-03-29 US US15/561,161 patent/US10270019B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102009036622A1 (de) * | 2009-08-07 | 2011-02-10 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauteil |
CN104022216A (zh) * | 2013-02-28 | 2014-09-03 | 日亚化学工业株式会社 | 发光装置 |
Also Published As
Publication number | Publication date |
---|---|
US20180102466A1 (en) | 2018-04-12 |
WO2016156329A1 (de) | 2016-10-06 |
CN107431118A (zh) | 2017-12-01 |
JP6558654B2 (ja) | 2019-08-14 |
JP2018510508A (ja) | 2018-04-12 |
US10270019B2 (en) | 2019-04-23 |
DE102015104886A1 (de) | 2016-10-06 |
DE112016001544A5 (de) | 2017-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107431118B (zh) | 光电子半导体芯片、光电子半导体器件和用于制造光电子半导体芯片的方法 | |
JP7007350B2 (ja) | 反射構造を有する半導体発光ダイオードおよびその製造方法 | |
KR102543183B1 (ko) | 반도체 발광소자 | |
US7095061B2 (en) | Contacting scheme for large and small area semiconductor light emitting flip chip devices | |
JP5820503B2 (ja) | 発光素子 | |
KR101978968B1 (ko) | 반도체 발광소자 및 발광장치 | |
KR102135624B1 (ko) | 발광 다이오드 및 그것을 갖는 발광 다이오드 모듈 | |
KR100694784B1 (ko) | 다층 코팅으로 형성한 플립칩 전극 발광 소자 | |
US6903376B2 (en) | Selective placement of quantum wells in flipchip light emitting diodes for improved light extraction | |
CN107223285B (zh) | 发光元件以及发光二极管 | |
CN109075184A (zh) | 发光二极管 | |
US10304998B2 (en) | Light emitting diode chip and light emitting device having the same | |
CN105322067B (zh) | 发光二极管 | |
TWI415302B (zh) | 光電半導體本體 | |
CN105308765A (zh) | 具有通过焊膏粘结的发光二极管的发光二极管模块以及发光二极管 | |
CN110676367A (zh) | 发光二极管 | |
US9129834B2 (en) | Submount for LED device package | |
CN110021691B (zh) | 一种半导体发光器件 | |
JP2006073618A (ja) | 光学素子およびその製造方法 | |
KR20170061225A (ko) | 반도체 발광소자 | |
KR20150142121A (ko) | 반도체 발광소자 | |
KR20120048881A (ko) | 발광 소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20190426 |