CN107424931A - 一种制备半导体薄膜场效应晶体管器件的方法 - Google Patents

一种制备半导体薄膜场效应晶体管器件的方法 Download PDF

Info

Publication number
CN107424931A
CN107424931A CN201710236801.1A CN201710236801A CN107424931A CN 107424931 A CN107424931 A CN 107424931A CN 201710236801 A CN201710236801 A CN 201710236801A CN 107424931 A CN107424931 A CN 107424931A
Authority
CN
China
Prior art keywords
thin film
semiconductive thin
fet device
absorption layer
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710236801.1A
Other languages
English (en)
Inventor
张睿
赵毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University ZJU
Original Assignee
Zhejiang University ZJU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU filed Critical Zhejiang University ZJU
Priority to CN201710236801.1A priority Critical patent/CN107424931A/zh
Publication of CN107424931A publication Critical patent/CN107424931A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明公开了一种制备半导体薄膜场效应晶体管器件的方法。该方法首先在支撑衬底上沉积半导体薄膜和保护绝缘层;其次在保护绝缘层上沉积激光吸收层,并通过刻蚀激光吸收层定义器件区域;利用激光脉冲退火诱导器件区域内的非晶半导体薄膜形核结晶并使得晶粒由器件区域内部向外长大,在器件区域内形成局部单晶结构的半导体薄膜;最后沉积栅极绝缘层和金属栅极,形成半导体薄膜场效应晶体管器件。本发明方法通过激光吸收层阻挡激光脉冲,在衬底表面的局部区域内产生退火效果,控制半导体晶粒的形成位置,避免在器件内部的位置产生晶界。

Description

一种制备半导体薄膜场效应晶体管器件的方法
技术领域
本发明属于半导体材料领域,涉及一种制备高性能半导体薄膜场效应晶体管器件的方法。
背景技术
场效应晶体管(MOSFET)是现代集成电路最基本的组成单元,是集成电路实现运算、存储等功能的基础。衡量MOSFET器件性能高低最主要的指标是器件的开启电流,开启电流越大则集成电路的运算速度越快、性能越高。传统的MOSFET器件制备在半导体(如硅、锗等)晶圆的表面。半导体晶圆具有单晶结构,因此MOSFET器件中较高的载流子迁移率,保证了传统MOSFET器件较大的开启电流。但是,在针对显示器、触摸屏等应用场景时,需要将MOSFET器件制备在半导体晶圆以外的衬底的表面,如玻璃、聚合物等。实现这一目标通常采取两种方法:1,在半导体衬底表面制备MOSFET器件后,通过贴片或转移等方法将MOSFET器件转移至所需要的衬底表面;2,直接在所需要的衬底表面沉积半导体薄膜,并利用该半导体薄膜制备薄膜场效应晶体管(TFT)。其中第1种方法能够获得电学性能优异的晶体管器件,但是无法满足现代集成电路产业大规模生产的要求,同时器件的转移工艺导致生产成本急剧上升。利用第2种方法能够大面积地进行TFT器件的制备,大幅降低生产成本。由于在玻璃、聚合物等衬底材料表面沉积的半导体薄膜一般为非晶形态,因此载流子迁移率极低。因此,在半导体薄膜晶体管中获得高迁移率对当前集成电路产业具有非常有重要的推进作用。
通过退火等方法能够使半导体薄膜重结晶,形成多晶结构的半导体薄膜,提高载流子迁移率,但是多晶半导体薄膜中的晶界仍将对载流子产生严重的散射。因此,如果多晶半导体薄膜中的晶界位于TFT器件中,将导致TFT器件的电学性能劣化。在半导体薄膜重结晶的过程中,形核的位置具有随机性。而在TFT器件制备的过程中,器件的位置需要根据集成电路的版图设计提前决定。因此,根据集成电路的版图设计对半导体薄膜重结晶过程的形核位置进行调控,使重结晶后的晶界位于TFT器件区域之外,能够保证集成电路中TFT器件具有较高的载流子迁移率,是获得基于TFT器件的高性能集成电路的可行方法。
发明内容
本发明的目的在于针对现有技术的不足,提供一种制备高性能半导体薄膜场效应晶体管器件的方法,通过该方法可以制备高迁移率的半导体薄膜场效应晶体管,在显示技术以及超大规模集成电路等领域有广阔的应用前景。
本发明的目的是通过以下技术方案来实现的:一种制备半导体薄膜场效应晶体管器件的方法,该方法包括如下步骤:
(1)在支撑衬底上沉积半导体薄膜、保护绝缘层和激光吸收层;
(2)在激光吸收层上定义器件区域,对器件区域内的激光吸收层进行刻蚀,形成器件窗口;
(3)通过激光退火使器件窗口内的半导体薄膜发生重结晶,在器件区域内形成单晶半导体薄膜;
(4)形成源极和漏极,沉积栅极绝缘层和金属栅极,形成半导体场效应晶体管器件。
进一步地,所述步骤1中支撑衬底的材料包括但不限于硅、石英玻璃、聚合物。
进一步地,所述步骤1中半导体薄膜的材料包含但不限于硅、锗,沉积工艺为蒸镀或溅射。
进一步地,所述步骤1中保护绝缘层的材料包含但不限于氧化硅、氮化硅,沉积工艺为物理气相沉积或化学气相沉积。
进一步地,所述步骤1中激光吸收层的材料包含但不限于氧化硅、氮化硅,沉积工艺为物理气相沉积或化学气相沉积。
进一步地,所述步骤2中器件区域的形状为矩形,矩形边长为50纳米至5微米。
进一步地,所述步骤3中的激光退火过程可以在大气气氛、真空气氛或包含但不限于氩气、氮气的保护气氛中进行。
进一步地,所述步骤3中,激光脉冲的时间为10飞秒至1纳秒,激光脉冲的能量为10毫焦耳每平方厘米至500毫焦耳每平方厘米。
进一步地,所述半导体场效应晶体管器件的结构包含但不限于平面结构器件、绝缘层上半导体结构器件、鳍型结构器件、纳米线结构器件。
本发明的有益效果是:在制备TFT器件的过程中,由于半导体薄膜晶化的形核过程具有随机性,因此半导体薄膜中的晶界有可能位于器件内部,这将导致TFT中的载流子迁移率下降,难以提升器件的电学性能。本发明方法通过控制半导体薄膜晶化过程中形核的位置,使半导体薄膜中的晶界位于器件外部,从而在器件中保持半导体薄膜的单晶状态。有效解决了TFT器件中载流子迁移率低的问题,比传统的半导体薄膜场效应晶体管具有更好的前景。
附图说明
图1(a)为在支撑衬底上生长半导体薄膜示意图;
图1(b)为在半导体薄膜上生长保护绝缘层示意图;
图1(c)为在保护绝缘层上生长激光吸收层示意图;
图2(a)为在激光吸收层上刻蚀孔洞示意图;
图2(b)为激光退火示意图;
图2(c)为刻蚀激光吸收层和保护绝缘层示意图;
图3(a)为刻蚀半导体薄膜示意图;
图3(b)为制备源极/漏极区域、沉积栅绝缘层和金属栅极示意图;
图4(a)为鳍型结构薄膜场效应晶体管平行沟道方向的侧面视图;
图4(b)为鳍型结构薄膜场效应晶体管垂直沟道方向的侧面视图;
图4(c)为鳍型结构薄膜场效应晶体管平行沟道方向的沟道剖面图;
图4(d)为鳍型结构薄膜场效应晶体管垂直沟道方向的沟道剖面图;
图5(a)为纳米线结薄膜构场效应晶体管平行沟道方向的侧面视图;
图5(b)为纳米线结薄膜构场效应晶体管垂直沟道方向的侧面视图;
图5(c)为纳米线结薄膜构场效应晶体管平行沟道方向的沟道剖面图;
图5(d)为纳米线结薄膜构场效应晶体管垂直沟道方向的沟道剖面图;
图中,石英衬底10、锗11、保护绝缘层12、激光吸收层13、锗晶粒20、锗源漏30、栅氧化层31、栅电极32。
具体实施方式
下面结合附图及具体实施方式对本发明作进一步详细说明。
本发明提供的一种制备半导体薄膜场效应晶体管器件的方法,包括如下步骤:
(1)在支撑衬底上沉积半导体薄膜、保护绝缘层和激光吸收层;
(2)在激光吸收层上定义器件区域,对器件区域内的激光吸收层进行刻蚀,形成器件窗口;
(3)通过激光退火使器件窗口内的半导体薄膜发生重结晶,在器件区域内形成单晶半导体薄膜;
(4)形成源极和漏极,沉积栅极绝缘层和金属栅极,形成半导体场效应晶体管器件。
进一步地,所述步骤1中支撑衬底的材料包括但不限于硅、石英玻璃、聚合物。
进一步地,所述步骤1中半导体薄膜的材料包含但不限于硅、锗,沉积工艺为蒸镀或溅射。
进一步地,所述步骤1中保护绝缘层的材料包含但不限于氧化硅、氮化硅,沉积工艺为物理气相沉积或化学气相沉积。
进一步地,所述步骤1中激光吸收层的材料包含但不限于氧化硅、氮化硅,沉积工艺为物理气相沉积或化学气相沉积。
进一步地,所述步骤2中器件区域的形状为矩形,矩形边长为50纳米至5微米。
进一步地,所述步骤3中的激光退火过程可以在大气气氛、真空气氛或包含但不限于氩气、氮气的保护气氛中进行。
进一步地,所述步骤3中,激光脉冲的时间为10飞秒至1纳秒,激光脉冲的能量为10毫焦耳每平方厘米至500毫焦耳每平方厘米。
进一步地,所述半导体场效应晶体管器件的结构包含但不限于平面结构器件、绝缘层上半导体结构器件、鳍型结构器件、纳米线结构器件。
实施例1:本实施例中,支撑衬底为石英玻璃衬底10,半导体薄膜为锗膜11,制备方法包括如下步骤:
(1)如图1(a)所示,在石英玻璃衬底10上沉积锗膜11,沉积方法为蒸镀或溅射,厚度为几纳米至几百纳米;
(2)如图1(b)所示,在锗膜11上沉积保护绝缘层12,沉积方法为物理气相沉积或化学气相沉积,厚度为几十至几百纳米;
(3)如图1(c)所示,在保护绝缘层12上沉积激光吸收层13,沉积方法为物理气相沉积或化学气相沉积,厚度为几十至几百纳米;
(4)如图2(a)所示,利用光刻和刻蚀的方法在激光吸收层13上刻蚀孔洞直至保护绝缘层12,孔洞的位置为半导体薄膜场效应晶体管器件区域;
(5)如图2(b)所示,在大气或保护气氛中,利用激光脉冲对第(4)步中得到的结构进行退火,使得锗膜11重结晶,其中锗晶粒20位于薄膜场效应晶体管器件区域;激光脉冲的时间为10飞秒至1纳秒,激光脉冲的能量为10毫焦耳每平方厘米至500毫焦耳每平方厘米;
(6)如图2(c)所示,通过刻蚀工艺除去保护绝缘层12和激光吸收层13,直至锗晶粒20表面;
(7)如图3(a)所示,通过刻蚀工艺除去半导体薄膜场效应晶体管区域外的锗膜,仅保留锗晶粒20;
(8)如图3(b)所示,在锗晶粒20上制备源极/漏极30,沉积栅绝缘层31和金属栅极32,形成半导体薄膜场效应晶体管器件。
(9)图4为具有鳍型结构、通过本实施例制备的半导体薄膜场效应晶体管器件的结构示意图;
(10)图5为具有纳米线结构、通过本实施例制备的半导体薄膜场效应晶体管器件的结构示意图。

Claims (8)

1.一种制备半导体薄膜场效应晶体管器件的方法,其特征在于,该方法包括如下步骤:
(1)在支撑衬底上沉积半导体薄膜、保护绝缘层和激光吸收层;
(2)在激光吸收层上定义器件区域,对器件区域的激光吸收层进行刻蚀,形成器件窗口;
(3)通过激光退火使器件窗口内的半导体薄膜发生重结晶,在器件区域内形成单晶半导体薄膜;
(4)形成源极和漏极,沉积栅极绝缘层和金属栅极,形成半导体场效应晶体管器件。
2.根据权利要求1所述的一种制备半导体薄膜场效应晶体管器件的方法,其特征在于,所述步骤1中的支撑衬底的材料包括但不限于硅、石英玻璃、聚合物。
3.根据权利要求1所述的一种制备半导体薄膜场效应晶体管器件的方法,其特征在于,所述步骤1中沉积的半导体薄膜材料包括但不限于硅、锗。
4.根据权利要求1所述的一种制备半导体薄膜场效应晶体管器件的方法,其特征在于,所述步骤1中沉积半导体薄膜的工艺为蒸镀或溅射。
5.根据权利要求1所述的一种制备半导体薄膜场效应晶体管器件的方法,其特征在于,所述步骤1中激光吸收层的材料包含但不限于氧化硅、氮化硅。
6.根据权利要求1所述的一种制备半导体薄膜场效应晶体管器件的方法,其特征在于,所述步骤3中的激光退火过程可以在大气气氛、真空气氛或包含但不限于氩气、氮气的保护气氛中进行。
7.根据权利要求1所述的一种制备半导体薄膜场效应晶体管器件的方法,其特征在于,所述步骤3中,激光脉冲的时间为10飞秒至1纳秒,激光脉冲的能量为10毫焦耳每平方厘米至500毫焦耳每平方厘米。
8.根据权利要求1所述的一种制备半导体薄膜场效应晶体管器件的方法,其特征在于,所述半导体薄膜场效应晶体管器件的结构包含但不限于平面结构器件、绝缘层上半导体结构器件、鳍型结构器件、纳米线结构器件。
CN201710236801.1A 2017-04-12 2017-04-12 一种制备半导体薄膜场效应晶体管器件的方法 Pending CN107424931A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710236801.1A CN107424931A (zh) 2017-04-12 2017-04-12 一种制备半导体薄膜场效应晶体管器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710236801.1A CN107424931A (zh) 2017-04-12 2017-04-12 一种制备半导体薄膜场效应晶体管器件的方法

Publications (1)

Publication Number Publication Date
CN107424931A true CN107424931A (zh) 2017-12-01

Family

ID=60423898

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710236801.1A Pending CN107424931A (zh) 2017-04-12 2017-04-12 一种制备半导体薄膜场效应晶体管器件的方法

Country Status (1)

Country Link
CN (1) CN107424931A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111755471A (zh) * 2019-03-27 2020-10-09 陕西坤同半导体科技有限公司 可弯折柔性显示装置及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1614741A (zh) * 2004-10-10 2005-05-11 友达光电股份有限公司 制作低温多晶硅薄膜的方法
US20050136612A1 (en) * 2003-12-23 2005-06-23 Jia-Xing Lin Method of forming poly-silicon crystallization
CN104505404A (zh) * 2014-12-23 2015-04-08 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050136612A1 (en) * 2003-12-23 2005-06-23 Jia-Xing Lin Method of forming poly-silicon crystallization
CN1614741A (zh) * 2004-10-10 2005-05-11 友达光电股份有限公司 制作低温多晶硅薄膜的方法
CN104505404A (zh) * 2014-12-23 2015-04-08 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
言益军等: "准分子激光晶化制备TFT多晶硅薄膜的研究进展", 《微电子学》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111755471A (zh) * 2019-03-27 2020-10-09 陕西坤同半导体科技有限公司 可弯折柔性显示装置及其制作方法

Similar Documents

Publication Publication Date Title
KR100785020B1 (ko) 하부 게이트 박막 트랜지스터 및 그 제조방법
TWI328288B (en) Field-effect transistor
US9269820B2 (en) Manufacturing method of polysilicon layer, and polysilicon thin film transistor and manufacturing method thereof
US9142409B2 (en) Polysilicon thin film and manufacturing method thereof, array substrate and display device
WO2021259361A1 (zh) 薄膜晶体管及其制备方法、阵列基板、显示面板
CN102623459A (zh) 一种薄膜晶体管存储器及其制备方法
KR20030069779A (ko) 박막트랜지스터 및 그 제조방법
Tsai et al. High-performance top and bottom double-gate low-temperature poly-silicon thin film transistors fabricated by excimer laser crystallization
Kim et al. A poly-Si TFT fabricated by excimer laser recrystallization on floating active structure
CN107342297A (zh) 薄膜晶体管阵列基板及其制备方法、显示装置
WO2016065768A1 (zh) 低温多晶硅的制作方法及tft基板的制作方法
Hara et al. Self-aligned metal double-gate low-temperature polycrystalline silicon thin-film transistors on glass substrate using back-surface exposure
CN107424931A (zh) 一种制备半导体薄膜场效应晶体管器件的方法
WO2014153841A1 (zh) 低温多晶硅薄膜制作方法、薄膜晶体管制作方法
JPH01187875A (ja) 半導体素子の製造方法
JP2013128107A (ja) ナノワイヤのシードを横方向に結晶化することにより生成される単結晶シリコンの薄膜トランジスタ(tft)
Tsai et al. High-performance self-aligned bottom-gate low-temperature poly-silicon thin-film transistors with excimer laser crystallization
CN107611140A (zh) 低温多晶硅阵列基板及制作方法、显示面板
CN102969364A (zh) 一种改善器件均匀性的顶栅结构金属氧化物薄膜晶体管及其制作方法
CN107039282B (zh) 一种制备高性能半导体场效应晶体管器件的方法
Wang et al. High-performance polycrystalline silicon thin-film transistors prepared via the laser crystallization of the prepatterned channel layer on the bottom-gate structure
Suzuki et al. Performance of n-and p-ch self-aligned planar double-gate Cu-MIC poly-Ge TFTs on glass substrates
CN110459601B (zh) 一种二维非晶氧化物半导体与薄膜晶体管及其制备方法
Shin et al. 24.2: Invited Paper: High Mobility Oxide Thin‐Film Transistors on Basis of a Microstructure Modification
KR100379685B1 (ko) 실리콘층의평탄화방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20171201

RJ01 Rejection of invention patent application after publication