CN107404322A - 针对低码率ldpc码的校验矩阵及ldpc码字 - Google Patents

Abstract

本发明提供了一种针对低码率LDPC码的校验矩阵及LDPC码字，该校验矩阵依据所述LDPC码的参数确定出所述校验矩阵H的大小,其特征在于,包括：由六个子矩阵组成的信息矩阵部分和校验矩阵部分，均由包含大小均为qxq的整数个循环偏移的单位子矩阵和零矩阵的循环子阵组成，第一子矩阵的大小为M1x(n‑m)，第二子矩阵的大小为M2x(n‑m)，第四子矩阵的大小为M2xM1，且均由子矩阵p_i,j组成，该子矩阵p_i,j是单位矩阵或者单位矩阵向右循环偏移得到的矩阵或者零矩阵，第五子矩阵为大小是M1xM2的零矩阵，第六子矩阵是大小为M2xM2的单位矩阵，第三子矩阵的大小为M1xM1包括循环向右偏移量为(q‑s)的单位矩阵和单位矩阵，本发明能够实现比现有最新标准中的同码率码字更接近香浓限的性能。

Description

针对低码率LDPC码的校验矩阵及LDPC码字

本申请是原案的分案申请，原案的申请号201410475184.7，申请日2014年9月17日，发明创造名称“针对低码率LDPC码的校验矩阵、LDPC码字及编码方法”。

技术领域

本发明涉及编码领域，特别涉及一种针对低码率LDPC码的校验矩阵及LDPC码字。

背景技术

低密度奇偶校验码字(Low density Parity Check，LDPC)根据其结构主要可以分为两类，一类是随机的码字，最经典的当属MacKay码，他还有专门的网页给出他的各种码字(MacKay 1999)(Richardson 2001)(Luby 2001)(Richardson and Urbanke 2001)；另外一类是基于代数组合结构(Combinatorial)来设计的码字。随机码字能够非常好的逼近香农极限，但是由于‘1’分布的随机性，导致编码器的设计和译码器的设计并不具有并行或者规律性可遵循，所以不适合需要具备一定吞吐量系统，因此也就没有被广泛应用了。

而基于结构化的LDPC码字的出现很好的解决了这方面的问题，这其中，有一类基于有限域(Finite Geometry)设计的码字具有很好的性能(Y.Kou and S.Lin 2001)，但是这类码字的缺点是由于其H矩阵密度比较高(大的行重列重)，所以当使用基于置信传播的一类算法时，复杂度非常高。而另一类准循环码字(Quasi-cyclic LDPC，QC-LDPC)是一类非常重要的基于代数组合构造的码字。QC-LDPC码字主要的构造是基于准循环的单位子矩阵。(J.L.Fan 2000)(R.M.Tanner 2001)(R.M.Tanner 2001)(T.Okamura 2003)(R.M.Tanner2004)这种准循环的单位子矩阵结构非常适合实现并行操作的硬件，比如译码实现并行度大、进而高吞吐率的译码器。传统的这种QC-LDPC码字尽管适合并行度高的译码器实现，提高了吞吐率，但是通过逆向方法得到了QC结构的生成矩阵可能并不稀疏，或者就算稀疏，其用生成矩阵来编码得到校验比特并不是显然的，要通过求线性方程组来获得，因此传统的QC-LDPC码字的编码器还是相对复杂的。为了解决这个问题，学者Zhang和Ryan首先提出的结构化的重复累积码(Structured Irregular Repeat Accumulator code，S-IRA)LDPC码字(Zhang and Ryan 2006)，该结构在适合高并行译码器的实现的同时，可以以非常简便高效的方法来完成编码。

该种S-IRA码字结构有如下特点，信息比特所对应的矩阵部分由准循环子矩阵组成，而校验比特所对应的矩阵部分是由双对角阵组成的。

目前S-IRA码字已经被广泛应用在各大通信标准中，主要包括，欧洲第二代数字广播电视传输标准DVB系列(ETSI,2006,DVBT2 2009,DVB-C22009,DVB-NGH 2012)；IEEE802.11n无线局域网标准(IEEE 802.11n 2009)；IEEE802.11e无线广域网标准(IEEE802.16e 2006)；中国数字电视地面传输标准(DTTB)(GB20600-2006)；移动多媒体广播(CMMB 2006)；北美CCSDS的近地深空通信系统(CCSDS 2007)；以及一些磁盘存储设备的标准等等。

分析现在最新标准中所采用的结构化的重复累加码，我们发现在中高码率，该种类的LDPC码字可以借助于密度进化理论或者外信息图(EXIT)来设计，并展现出逼近香浓限的性能。但是在低码率，比如1/5，1/4，1/3，1/2等码率，采用结构化的重复累加结构并不能很好的逼近香浓限。

下面给出DVBT2、NGH(2012年年底颁布)的16200码长的码字在BER为1e-8处的门限值与BIAWGN香浓限的对比，如图3所示，我们发现在中高码率段，DVBT2和NGH这些先进的标准的码字非常好的逼近香浓限，距离差不多在1dB左右，有的码率如3/5甚至离香浓限1dB以内。但是我们同时又发现了一个规律，对于中低码率，随着码率的降低，该重复累积结构的LDPC码字离香浓限的距离在变大，比如NGH的7/15码字离香浓限只有1dB，但是随着码率降低到1/5码率，其离香浓限的距离就变为2dB。实际上由于度2节点严格的被码率所限制，即随着码率的降低，度2节点的大大的增多，影响了码字的度分布的设计空间，进而影响了码字的性能，因此我们可以给出结论，结构化的重复累积码字并设计出低码率的LDPC码字并不能很好的逼近香浓限。

发明内容

本发明解决的问题是现有技术中，采用结构化的重复累积码字并设计出低码率的LDPC码字并不能很好的逼近香浓限。

为解决上述问题，本发明实施例提供了一种专门针对低码率LDPC码的校验矩阵、LDPC码字及编码方法。

本发明实施例提供了一种针对低码率LDPC码的校验矩阵，依据LDPC码的校验比特数量m和码长n分别确定出校验矩阵H的大小,包括：信息矩阵部分和校验矩阵部分，其中，信息矩阵部分包括：对应于信息比特部分的第一子矩阵A和第二子矩阵B，校验矩阵部分包括：对应于比特数量为M1的第一校验比特部分的第三子矩阵P和第四子矩阵C；及对应比特数量为M2的第二校验比特部分的第五子矩阵Z和第六子矩阵I，第一子矩阵A、第二子矩阵B、第三子矩阵P、第四子矩阵C、第五子矩阵Z以及第六子矩阵I分别由循环子阵组成，该循环子阵包含大小均为qxq的整数个循环偏移的单位子矩阵和零矩阵，令m＝M1+M2，n>m，第一子矩阵A的大小为M1x(n-m)，第二子矩阵B的大小为M2x(n-m)，第四子矩阵C的大小为M2xM1，且均由子矩阵p_i,j组成，该子矩阵p_i,j是单位矩阵或者单位矩阵向右循环偏移得到的矩阵或者零矩阵，第三子矩阵P的大小为M1xM1，具有如下结构：

是大小为qxq且循环向右偏移量为(q-s)的单位矩阵，s表示预定参数值，I_q×q是大小为qxq的单位矩阵，在第三子矩阵P的第一列中夹在两个之间的I_q×q的位置为该列第k块，第五子矩阵Z为大小是M1xM2的零矩阵，第六子矩阵I是大小为M2xM2的单位矩阵。

另外，本发明实施例还提供了一种LDPC码字，其特征在于：该LDPC码是依据如上述本发明实施例所提供的校验矩阵来确定的。

另外，本发明实施例还提供了一种LDPC码的编码方法，其特征在于，包括如下步骤：

基于信源编码后的比特流得到与如上述的校验矩阵中信息矩阵部分相对应的信息比特部分，并设定校验矩阵的循环子阵的大小，以及设定与校验矩阵部分相对应的第一校验比特部分、第二校验比特部分的大小；

初始化校验矩阵部分所对应的第一校验比特部分和第二校验比特部分；

依照循环子阵的大小将信息比特部分进行分组以得到多个信息比特组，其中每个信息比特组按顺序对应于预设码表中的一行校验比特地址；

将各个信息比特组中的第一个信息比特与预设码表中相匹配的一行校验比特地址所对应的校验比特分别依照第一累加方式进行累加处理，并将各个信息比特组中的其他信息比特根据相匹配的校验比特地址所对应的校验比特分别依照第二累加方式进行累加处理，以得到经过累加处理后的校验比特部分；

针对经过累加处理后的校验比特部分中属于第一校验比特部分的校验比特依照预定处理规律进行处理，以得到初步编码后的第一校验比特部分，进一步将该初步编码后的第一校验比特部分的最前面的循环子阵大小(q)校验比特(p₀,p₁,p₂,...,p_q-1)按照预定重排规律进行重新排列，以得到最终编码后的第一校验比特部分；

将最终编码后的第一校验比特部分依照循环子阵的大小(q)进行分组以得到多个校验比特组，其中每个校验比特组对应预设码表中属于第二校验矩阵部分的一行校验比特地址，基于预设码表，将第一校验比特部分的各个校验比特组中的第一个校验比特和其他校验比特分别依照第一累加方式和第二累加方式对第二校验比特部分进行处理，以得到编码后的第二校验比特部分；

至此，最终编码后的第一校验比特部分和编码后的第二校验比特部分组成编码后的校验比特部分。

可选的，将各个信息比特组中的第一个信息比特与预设码表中与信息比特组相匹配的一行校验比特地址所对应的校验比特分别依照所述第一累加方式进行累加处理包括：用q个比特为一组的信息比特组中的第一个信息比特对该信息比特组所对应的预设码表中对应的一行数字为地址的校验比特分别依照公式进行累加处理，其中，p_x表示以x为地址的校验比特，i_j代表该组中第一个信息比特的值，x表示该组信息比特组所对应的预设码表中的一行地址数字。

可选的，将所属第一校验比特部分的各个校验比特组中的第一个校验比特依照所述第一累加方式对第二校验比特部分进行处理包括：用q个比特为一组的校验比特组中的第一个校验比特对该校验比特组所对应的预设码表中的一行数字为地址的属于第二校验比特部分的校验比特依照公式进行累加处理，其中，p_x表示以x为地址的校验比特，p_j表示该组中第一个校验比特，x表示该组校验比特组所对应的预设码表中的一行地址数字。

可选的，将各个信息比特组中的其他信息比特根据对应的校验比特地址依照所述第二累加方式对校验比特进行处理包括：将每个信息比特组中的其他信息比特分别对按照y为地址的校验比特进行累加处理，其中，y的表达式为：

其中，x是指与每个信息比特组中第一个信息比特相关的校验比特对应的地址，即该信息比特组所对应的预设码表中的一行数字，i表示每个信息比特组中除了第一个信息比特之外的信息比特的序号，序号的数值范围为1到(q-1)之间。

可选的，将各个校验比特组中其他校验比特依照所述第二累加方式对第二校验比特部分进行处理包括：将每个校验比特组中的其他校验比特分别对按照y为地址的校验比特进行累加处理，其中，y的表达式为：

其中，x是指与每个校验比特组中第一个校验比特相关的校验比特对应的地址，即该校验比特组所对应的预设码表中的一行数字，i表示每个校验比特组中除了第一个校验比特之外的校验比特的序号，序号的数值范围为1到q-1之间。

可选的，所述预定处理规律包括：经过信息比特累加处理后的校验比特部分中属于第一校验比特部分的校验比特以每q个比特一组对其进行顺序分组，将第一校验比特部分的大小与循环矩阵的大小的比值Q₁利用表达式为另外将第三子矩阵P的第一列的块中夹在两个之间的I_q×q块的位置K利用表达式为并行地或串行地进行如下的子步骤处理：

第一子步骤：

得到编码后的(p_Kq',p_Kq+1',p_Kq+2',...,p_(K+1)q-1')。

第二子步骤：

根据上一步得到的编码后的(p_Kq',p_Kq+1',p_Kq+2',...,p_(K+1)q-1')，并行的进行如下累加处理

第三子步骤：

如此按照上述规律累加可得到：

并由此得到：

再以此规律累加：

再以此规律最终得到：

至此，得到了所有初步编码后的第一校验比特部分

可选的，所述预定重排规律包括：将初步编码后的第一校验比特部分的最前面q个校验比特(p₀,p₁,p₂,...,p_q-1)按照如下公式进行一次重新排列：p_i'＝p_mod(i+s,q)，得到作为最终的编码后的第一部分校验比特，其中s为预定参数值。

可选的，预设码表的码率为1/5，码长n＝16200，信息比特k＝n-m＝3240，校验比特部分的大小m＝12960，其中第一校验比特部分的大小为M1＝1080，第二校验比特部分的大小为M2＝11880，循环矩阵的大小q＝360，第一校验比特部分的大小与循环矩阵的大小的比值Q1＝M1/q＝3，第二校验比特部分的大小与循环矩阵的大小的比值Q2＝M2/q＝33，预定参数值s＝2，该预设码表为：

与现有技术相比，本发明技术方案具有以下有益效果：

根据本发明实施例提出的专门针对低码率LDPC码的校验矩阵、LDPC码字及编码方法，具有比现有最新标准中的同码率码字更接近香浓限的性能。

附图说明

图1是本发明的一种LDPC码的编码方法的具体实施方式的流程示意图；

图2是采用本发明的一种LDPC码的编码方法获得的码字与采用NGH、DVB-T2标准的编码方法获得的码字的性能对比示意图；以及

图3是现有技术中采用最新NGH、DVBT2标准中的16200码长下的各个码率LDPC码字在1e-8处的性能与香浓限曲线的性能对比示意图。

具体实施方式

发明人发现现有技术中，采用结构化的重复累积码字并设计出低码率的LDPC码字并不能很好的逼近香浓限。

针对上述问题，发明人经过研究，提供了一种校验矩阵、LDPC码字及编码方法，通过大量仿真模拟，发现本发明实施例提出的专门针对低码率LDPC码的校验矩阵、LDPC码字及编码方法，基于低码率的码字具有比现有最新标准中的同码率码字更接近香浓限的性能。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

已知的是，由LDPC码字的校验矩阵(既H矩阵)唯一确定出一个LDPC码字，LDPC码字的结构是对应于H矩阵的结构的，因而，定义的针对低码率的校验矩阵的示意结构为：

该H矩阵的大小是mxn，m表示校验比特的数量，n表示码字的码长。该H矩阵分为信息矩阵部分和校验矩阵部分，也就是，该H矩阵由第一子矩阵A、第二子矩阵B、第四子矩阵C、第三子矩阵P、第五子矩阵Z、第六子矩阵I这六个子矩阵进行如上排列而组成。

其中，信息矩阵部分包含第一子矩阵A和第二子矩阵B,该信息矩阵部分是对应于信息比特部分的。

校验矩阵部分又分为第一校验矩阵部分和第二校验矩阵部分，第一校验矩阵部分包含第三子矩阵P和第四子矩阵C，第二校验矩阵部分包含第五子矩阵Z和第六子矩阵I。其中，第一校验矩阵部分是对应于比特数量为M1的第一校验比特部分的，相应地，第二校验矩阵部分是对应于比特数量为M2的第二校验比特部分的。

而令校验比特的数量m＝M1+M2，n>m，所有上述六个子矩阵(A、B、C、P、Z以及I)都是由整数个循环偏移的单位子矩阵和零矩阵组成，循环偏移的单位子矩阵和零矩阵的大小均是qxq。

以下对六个子矩阵(A、B、C、P、Z以及I)的具体结构分别进行说明。

针对第一子矩阵A来说，该第一子矩阵A的大小为M1x(n-m)，结构为：

第一子矩阵A中的子矩阵p_i,j通常是单位矩阵或者单位矩阵向右循环偏移得到的单位循环矩阵或者零矩阵。

其中，子矩阵p_i,j为如下的单位矩阵：

或者，子矩阵p_i,j为单位矩阵向右循环偏移得到的单位循环矩阵，以下列举一个单位循环矩阵的例子：

或者子矩阵p_i,j为是0矩阵：

p_i,j＝0_q×q

针对第二子矩阵B来说，该第二子矩阵B的大小为M2x(n-m)，其结构和第一子矩阵A相类似，第四子矩阵C矩阵的大小为M2xM1，其结构也是和第一子矩阵A相类似，且第二子矩阵B和第四子矩阵C也是由子矩阵p_i,j组成，省略与上述相同的说明，该子矩阵p_i,j是单位矩阵或者单位矩阵向右循环偏移得到的单位循环矩阵或者零矩阵。

针对第三子矩阵P来说，第三子矩阵P的大小为M1xM1，具有的结构如下：

其中是大小为qxq的，是循环向偏移量为(q-s)的单位矩阵，s表示预定参数值，该s值被预先设定。I_q×q是大小为qxq的单位矩阵。

实际上，从循环子块的角度来看，第三子矩阵P有行个qxq循环子块或者从列上来看第三子矩阵P也有列个qxq循环子块，而在第三子矩阵P中的第一列的块中夹在两个之间的I_q×q的位置为该列第k块，(注意这里的k从0开始，即)。

第五子矩阵Z为大小是M1xM2的0矩阵。

第六子矩阵I是大小为M2xM2的单位矩阵。

一方面，校验矩阵(H矩阵)唯一确定了一个LDPC码字，另一方面，校验矩阵(H矩阵)也对应了一个码表，也就是，说一个码表唯一确定了一个LDPC码的H矩阵。以如下预设码表1为例：

该预设码表的码率为1/5，码长n＝16200，校验部分的大小m＝12960，信息比特k＝n-m，得出k＝3240，其中，第一校验比特部分的大小为M1＝1080、第二校验比特部分的大小为M2＝11880，循环矩阵的大小q＝360，第一校验比特部分的大小与循环矩阵的大小的比值Q1＝M1/q＝3，第二校验比特部分的大小与循环矩阵的大小的比值Q2＝M2/q＝33，预定参数值s＝2。

预设码表1如下：

如图1所示的是本发明的一种LDPC码的编码方法的具体实施方式的流程示意图。

编码方法就是基于上述预设码表和信息比特，来得到校验比特的过程。

参考图1，该LDPC码的编码方法包括如下步骤：

步骤S1：基于信源编码后的比特流得到与如权利要求1中的校验矩阵中信息矩阵部分相对应的信息比特部分，并设定校验矩阵的循环子阵的大小，以及设定与校验矩阵部分相对应的第一校验比特部分、第二校验比特部分的大小；

步骤S2：初始化校验矩阵部分所对应的第一校验比特部分和第二校验比特部分；

步骤S3：依照循环子阵的大小将信息比特部分进行分组以得到多个信息比特组，其中每个信息比特组按顺序对应于预设码表中的一行校验比特地址；

步骤S4：将各个信息比特组中的第一个信息比特与预设码表中相匹配的一行校验比特地址所对应的校验比特分别依照第一累加方式进行累加处理，并将各个信息比特组中的其他信息比特根据相匹配的校验比特地址所对应的校验比特分别依照第二累加方式进行累加处理，以得到经过累加处理后的校验比特部分；

步骤S5：针对经过累加处理后的校验比特部分中属于第一校验比特部分的校验比特依照预定处理规律进行处理，以得到初步编码后的第一校验比特部分；

步骤S6：进一步将该初步编码后的第一校验比特部分的最前面的循环子阵大小(q)校验比特(p₀,p₁,p₂,...,p_q-1)按照预定重排规律进行重新排列，以得到最终编码后的第一校验比特部分；

步骤S7：将最终编码后的第一校验比特部分依照循环子阵的大小(q)进行分组以得到多个校验比特组，其中每个校验比特组对应预设码表中属于第二校验矩阵部分的一行校验比特地址，基于预设码表，将第一校验比特部分的各个校验比特组中的第一个校验比特和其他校验比特分别依照第一累加方式和第二累加方式对第二校验比特部分进行处理，以得到编码后的第二校验比特部分；

步骤S8：最终编码后的第一校验比特部分和编码后的第二校验比特部分组成编码后的校验比特部分。

下面结合具体实施例对上述编码方法的实施方式进行描述。

可以从上述编码方法看出，步骤S4和步骤S7是均涉及第一累加方式的，步骤S4和步骤S7是均涉及第二累加方式的。那么，以下按照步骤顺序依次对S4中第一累加方式、第二累加方式、S5中预定处理规律、S6中预定重排规律、S7中第一累加方式、第二累加方式分别进行具体说明。

具体地，关于步骤S4中的第一累加方式：

将各个信息比特组中的第一个信息比特与预设码表中与信息比特组相匹配的一行校验比特地址所对应的校验比特分别依照第一累加方式进行累加处理包括：

用q个比特为一组的信息比特组中的第一个信息比特对该信息比特组所对应的预设码表中对应的一行数字为地址的校验比特分别依照公式进行累加处理，其中，p_x表示以x为地址的校验比特，i_j代表该组中第一个信息比特的值，x表示该组信息比特组所对应的预设码表中的一行地址数字。

具体举例来说，第一组信息比特所对应的上述预设码表1中的第一行的地址数字为：

58 713 838 1348 1530 3289 6352 7999 8950 11196 12127。

该行其实是对应着校验比特p₅₈，p₇₁₃，p₈₃₈，p₁₃₄₈，……,p₁₂₁₂₇。

那么，第一累加方式就是将信息比特组(i₀,i₁,i₂,...,i_q-1)中的第一个比特(此例为第一信息比特组所以该组中的第一个信息比特为i₀)与上述校验比特分别进行累加处理：

具体地，关于步骤S4中的第二累加方式：

将各个信息比特组中的其他信息比特根据对应的校验比特地址依照第二累加方式对校验比特进行处理包括：

将每个信息比特组中的其他信息比特分别对按照y为地址的校验比特进行累加处理，其中，y的表达式为：

其中，x是指与每个信息比特组中第一个信息比特相关的校验比特对应的地址，即该信息比特组所对应的预设码表中的一行数字，i表示每个信息比特组中除了第一个信息比特之外的信息比特的序号，序号的数值范围为1到(q-1)之间。

继续依照上述具体情况来举例，第一组信息比特组(i₀,i₁,i₂,...,i_q-1)对应预设码表1中的第一行地址数字为：

58 713 838 1348 1530 3289 6352 7999 8950 11196 12127。

该行其实是对应着校验比特p₅₈，p₇₁₃，p₈₃₈，p₁₃₄₈，……,p₁₂₁₂₇。

那么，对第一组信息比特组(i₀,i₁,i₂,...,i_q-1)中的第2个比特即i₁对这些校验比特按照第二累加方式进行处理，此时，中的i＝1,由于x分别为：

58 713 838 1348 1530 3289 6352 7999 8950 11196 12127。

所以基于y的表达式，得出y分别为：59 714 839 1349 1531 3290 6353 80008951 11197 12128。

那么这时候即有：

对于剩下的比特(i₂,...,i_q-1)依次对对应的以y为地址的校验比特做同样的累加处理。

具体地，对于编码方法中步骤S5所涉及的预定处理规律进行如下说明。

预定处理规律包括：

经过信息比特累加处理后的校验比特部分中属于第一校验比特部分的校验比特对其进行顺序分组，每q个比特一组；

将第一校验比特部分的大小与循环矩阵的大小的比值Q₁利用表达式为另外将所述第三子矩阵P的第一列的块中夹在两个之间的I_q×q块的位置K利用表达式为

然后可并行地或串行地进行如下的子步骤处理：

第一子步骤：可并行处理如下，

得到编码后的(p_Kq',p_Kq+1',p_Kq+2',...,p_(K+1)q-1')。

第二子步骤：可并行处理如下，

根据上一步得到的编码后的(p_Kq',p_Kq+1',p_Kq+2',...,p_(K+1)q-1')，并行的进行如下累加处理：

第三子步骤：可并行处理如下，

如此按照上述规律累加(可并行处理)可得到：

并由此得到(可并行处理)：

再以此规律累加：

再以此规律最终得到：

至此，得到了所有初步编码后的第一校验比特部分

具体地，对于编码方法中步骤S6所涉及的预定重排规律进行如下说明。

按照预定重排规律进行重新排列，即将初步编码后的第一校验部分的最前面q个校验比特(p₀,p₁,p₂,...,p_q-1)按照如下公式进行一次重新排列：p_i'＝p_mod(i+s,q)，得到作为最终的编码后的第一部分校验比特。其中预定参数值s被预先设定，在本实施例中，s＝2。

之后将最终编码后的第一部分校验比特对其进行顺序分组，每q个比特一组。每一组也分别对应预设码表中的一行校验比特地址，只是这时候的校验比特地址是对应第二部分校验比特的。

具体地，基于和步骤S4中所涉及的第一累加方式、第二累加方式同样的原理，以下针对上述步骤S7中所涉及的第一累加方式和第二累加方式进行说明。

关于步骤S7中的第一累加方式：

将所属第一校验比特部分的各个校验比特组中的第一个校验比特依照所述第一累加方式对第二校验比特部分进行处理包括：

用q个比特为一组的校验比特组中的第一个校验比特对该校验比特组所对应的预设码表中的一行数字为地址的属于第二校验比特部分的校验比特依照公式进行累加处理，其中，p_x表示以x为地址的校验比特，p_j表示该组中第一个校验比特，x表示该组校验比特组所对应的预设码表中的一行地址数字。

关于步骤S7中的第二累加方式：

将各个校验比特组中其他校验比特依照所述第二累加方式对第二校验比特部分进行处理包括：

将每个校验比特组中的其他校验比特分别对按照y为地址的校验比特进行累加处理，其中，y的表达式为：

其中，x是指与每个校验比特组中第一个校验比特相关的校验比特对应的地址，即该校验比特组所对应的预设码表中的一行数字，i表示每个校验比特组中除了第一个校验比特之外的校验比特的序号，序号的数值范围为1到(q-1)之间。

具体举例来说明步骤S7中的第一累加方式和第二累加方式，实际上从预定码表1中可以看出，Q1＝M1/q＝3，说明该预设码表1中的最后三行数字其实对应着第一校验部分比特的3组校验比特组。同样基于该预设码表1，将第一校验部分的各个校验比特组中的第一个校验比特和其他校验比特分别依照第一累加方式和第二累加方式对应的第二校验比特部分进行处理，以得到编码后的第二校验部分。

以预设码表1中的最后一行数字为例：

2509 2888 3756 4887 6610 7817 7972 10948 11702 12401。

实际上该行对应的是第一校验比特部分中的第三个校验比特组(p_2q,p_2q+1,p_2q+2,...,p_2q+q-1)，而该行数字表示的地址实际上是第二校验比特部分中的校验比特的地址,其中，通过上述得知，在本实施例中为将q值设定为360。

所以，根据2509 2888 3756 4887 6610 7817 7972 10948 11702 12401进行的第一累加方式为：

然后对第三校验比特组中的剩下(q-1)个比特，根据X＝2509 2888 3756 48876610 7817 7972 10948 11702 12401和y的公式：

对第二校验比特部分以第二累加方式进行累加。

最终，得到了编码后的第一校验比特部分和第二校验比特部分，并和信息比特一起组成码字：c＝(i₀,i₁,...,i_j,...,i_k-1,p₀,p₁,...,p_m-1)。

图2是采用本发明的一种LDPC码的编码方法获得的码字与采用NGH、DVB-T2标准的编码方法获得的码字的性能对比示意图。

通过图2给出了基于本专利结构而设计的16200码长低码率码字(这里的特例是1/5码率的码字)和现存的最先进广播标准(DVBT2和NGH)的同样码长同样码率的码字的性能对比。发现在1e-8的误比特率下，本发明的码字的性能比DVB-T2和NGH的要分别好0.55dB和0.65dB，获得了一个非常大的增益。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (3)

1.一种针对低码率LDPC码的校验矩阵，依据所述LDPC码的校验比特数量m和码长n分别确定出所述校验矩阵H的大小，其特征在于，包括：

信息矩阵部分和校验矩阵部分，

其中，所述信息矩阵部分包括：对应于信息比特部分的第一子矩阵A和第二子矩阵B，

所述校验矩阵部分包括：对应于比特数量为M1的第一校验比特部分的第三子矩阵P和第四子矩阵C，及对应于比特数量为M2的第二校验比特部分的第五子矩阵Z和第六子矩阵I，

第一子矩阵A、第二子矩阵B、第三子矩阵P、第四子矩阵C、第五子矩阵Z以及第六子矩阵I分别由循环子阵组成，所述循环子阵包含大小均为qxq的整数个循环偏移的单位子矩阵和零矩阵。

2.根据权利要求1所述的校验矩阵，其特征在于：

令m＝M1+M2，n>m，

所述第一子矩阵A的大小为M1x(n-m)，所述第二子矩阵B的大小为M2x(n-m)，所述第四子矩阵C的大小为M2xM1，且均由子矩阵p_i,j组成，所述子矩阵p_i,j是单位矩阵或者单位矩阵向右循环偏移得到的矩阵或者零矩阵，

所述第三子矩阵P的大小为M1xM1，具有如下结构：

是大小为qxq且循环向右偏移量为(q-s)的单位矩阵，s表示预定参数值，I_q×q是大小为qxq的单位矩阵，在所述第三子矩阵P的第一列中夹在两个之间的I_q×q的位置为该列第k块，

所述第五子矩阵Z为大小是M1xM2的零矩阵，

所述第六子矩阵I是大小为M2xM2的单位矩阵。

3.一种LDPC码字，其特征在于：

所述LDPC码字是依据如权利要求1所述的校验矩阵来确定的。