CN113037297B - Ldpc码字的编码方法、编码系统及存储介质 - Google Patents

Ldpc码字的编码方法、编码系统及存储介质 Download PDF

Info

Publication number
CN113037297B
CN113037297B CN201911355799.5A CN201911355799A CN113037297B CN 113037297 B CN113037297 B CN 113037297B CN 201911355799 A CN201911355799 A CN 201911355799A CN 113037297 B CN113037297 B CN 113037297B
Authority
CN
China
Prior art keywords
check bit
bit
check
sub
length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911355799.5A
Other languages
English (en)
Other versions
CN113037297A (zh
Inventor
徐胤
徐康
徐斌
高娜
鞠灏
何大治
张文军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Jiaotong University
Original Assignee
Shanghai Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Jiaotong University filed Critical Shanghai Jiaotong University
Priority to CN201911355799.5A priority Critical patent/CN113037297B/zh
Publication of CN113037297A publication Critical patent/CN113037297A/zh
Application granted granted Critical
Publication of CN113037297B publication Critical patent/CN113037297B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

本发明提供了一种LDPC码字的编码方法、编码系统及存储介质，包括以下步骤：校验位初始化步骤：初始化校验位，所述校验位包括：内校验位和外校验位；信息位累加步骤：根据编码码表将信息位累加到内、外校验位上；内校验位更新步骤：对内校验位进行自增，得到新的内校验位；外校验位更新步骤：根据编码码表将内校验位累加到外校验位上，得到新的外校验位。本发明提供的LDPC码字的编码方法、编码系统与现有技术相比，该编码方法具有编码简便，性能良好的特点。

Description

LDPC码字的编码方法、编码系统及存储介质
技术领域
本发明涉及通信编码技术领域，具体地，涉及LDPC码字的编码方法、编码系统及存储介质。
背景技术
自从Shannon在其1948年发表的论文中提出了香农信道编码定理之后，众多信道编码领域的学者们一心极力寻找、设计合适的纠错码，以期望可以达到Shannon极限的性能。于是在1963年，Gallager第一次提出了低密度奇偶校验码(Low Dens ity ParityCheck,LDPC)，并且将其基于迭代原理的译码方法推演出来，同时证明了这种译码方法的时间复杂度随码长线性增长。但由于当时集成电路技术的短板，加之未经优化的迭代译码算法复杂度仍然较高，人们并没有把LDPC码重视并应用起来，导致LDPC码被遗忘了接近30年。直到1993年，一个里程碑式的研究成果——Turbo码的出现，引发了学者们对同样基于迭代原理译码的LDPC码重新考量。Mackay和Spielman随后于90年代中期分别发现了基于随机图和扩展图构造具备稀疏特性LDPC码的方法，由这些方法构造出的LDPC码字具备瀑布区逼近香农限的优秀性能。Luby和MacKay等学者又论证了LDPC码译码复杂度随码长线性增长和逼近香农限的特性。关于LDPC码研究成果的不断涌现，加之集成电路技术的长足发展，使得工业界和理论界对LDPC码的研究兴趣再次达到高潮。
传统的LDPC编码不受任何结构约束，对度分布设计的较大自由度使得这种编码方法更容易获得性能较好的码字，但是它的致命缺点就是编码复杂度极高，不适合实际应用。QC、QC-IRA、QC-IRA-raptor等结构化的码字降低了随机码字在编码乃至译码方面的复杂度，从而被广泛应用于实际系统中：5G；IEEE802.11n无线局域网标准；IEEE802.11e无线广域网标准；欧洲第二代数字广播电视传输标准DVB2系列；北美CCSDS的近地、深空通信系统；中国数字电视地面传输标准(DTTB)等等。
发明内容
针对现有技术中的缺陷，本发明的目的是提供一种LDPC码字的编码方法、编码系统及存储介质。
根据本发明提供的一种LDPC码字的编码方法，包括以下步骤：
校验位初始化步骤：初始化校验位，所述校验位包括：内校验位和外校验位；
信息位累加步骤：根据编码码表将信息位累加到内、外校验位上；
内校验位更新步骤：对内校验位进行自增，得到新的内校验位；
外校验位更新步骤：根据编码码表将内校验位累加到外校验位上，得到新的外校验位。
优选地，其特征在于，
所述LDPC码字的校验矩阵H为M行N列，N＝K+M，N表示LDPC码字的码长，M表示校验位长度，K表示LDPC码字的信息位长度，M＝M1+M2，M1表示内校验位长度，M2表示外校验位长度；
M行按照M1和M2的长度，N列按照K、M1和M2的长度，将校验矩阵H划分为2行3列的六个子矩阵，子矩阵均由大小为q×q的循环子块组成，所述循环子块为全零矩阵、单位矩阵或者单位矩阵向右循环偏移得到的准循环子块，其中，组成第1行第2个子矩阵的循环子块均为单位矩阵，第1行第3个子矩阵为全零矩阵，第2行第3个子矩阵为单位矩阵。
优选地，所述校验位初始化步骤：
对码率为K/N的LDPC码字的校验位(p0,p1,…,pM-1)进行初始化，即令p0＝p1＝p2＝…＝pM-1＝0，其中
Figure GDA0002414772820000021
为内校验位，
Figure GDA0002414772820000022
为外校验位。
优选地，所述信息位累加步骤：
设信息位为(s0,s1,…,sK-1)，对于任意整数k,0≤k＜K，令
Figure GDA0002414772820000023
将信息位sk累加到校验位pq(i,j,l)上，即：使pq(i,j,l)的值变为pq(i,j,l)+sk，j＝0,1,…,w(i)-1，其中w(i)为码表第i+1行的元素个数，l＝0,1,…,q-1，q(i,j,l)的值如下计算可得：
q(i,j,0)为LDPC码字的码表中第i+1行第j+1列元素，则对任意整数l,0＜l＜q，
Figure GDA0002414772820000024
其中
Figure GDA0002414772820000025
优选地，所述内校验位更新步骤：
p0不变，对于所有整数n,0＜n＜M1，依次令pn自增pn-1；
所述外校验位更新步骤：
对于任意整数k,0≤k＜M1，令
Figure GDA0002414772820000031
将pk累加到pq(i,j,l)上，即：
pq(i,j,l)＝pq(i,j,l)+pk,j＝0,1,…,w(i)-1
根据本发明提供的一种LDPC码字的编码系统，包括以下模块：
校验位初始化模块：初始化校验位，所述校验位包括：内校验位和外校验位；
信息位累加模块：根据编码码表将信息位累加到内、外校验位上；
内校验位更新模块：对内校验位进行自增，得到新的内校验位；
外校验位更新模块：根据编码码表将内校验位累加到外校验位上，得到新的外校验位。
优选地，其特征在于，
所述LDPC码字的校验矩阵H为M行N列，N＝K+M，N表示LDPC码字的码长，M表示校验位长度，K表示LDPC码字的信息位长度，M＝M1+M2，M1表示内校验位长度，M2表示外校验位长度；
M行按照M1和M2的长度，N列按照K、M1和M2的长度，将校验矩阵H划分为2行3列的六个子矩阵，子矩阵均由大小为q×q的循环子块组成，所述循环子块为全零矩阵、单位矩阵或者单位矩阵向右循环偏移得到的准循环子块，其中，组成第1行第2个子矩阵的循环子块均为单位矩阵，第1行第3个子矩阵为全零矩阵，第2行第3个子矩阵为单位矩阵。
优选地，所述校验位初始化模块：
对码率为K/N的LDPC码字的校验位(p0,p1,…,pM-1)进行初始化，即令p0＝p1＝p2＝…＝pM-1＝0，其中
Figure GDA0002414772820000032
为内校验位，
Figure GDA0002414772820000033
为外校验位。
优选地，所述信息位累加模块：
设信息位为(s0,s1,…,sK-1)，对于任意整数k,0≤k＜K，令
Figure GDA0002414772820000034
将信息位sk累加到校验位pq(i,j,l)上，即：使pq(i,j,l)的值变为pq(i,j,l)+sk，j＝0,1,…,w(i)-1，其中w(i)为码表第i+1行的元素个数，l＝0,1,…,q-1，q(i,j,l)的值如下计算可得：
q(i,j,0)为LDPC码字的码表中第i+1行第j+1列元素，则对任意整数l,0＜l＜q，
Figure GDA0002414772820000041
其中
Figure GDA0002414772820000042
所述内校验位更新模块：
p0不变，对于所有整数n,0＜n＜M1，依次令pn自增pn-1；
所述外校验位更新模块：
对于任意整数k,0≤k＜M1，令
Figure GDA0002414772820000043
将pk累加到pq(i,j,l)上，即：
pq(i,j,l)＝pq(i,j,l)+pk,j＝0,1,…,w(i)-1
根据本发明提供的一种存储有计算机程序的计算机可读存储介质，其特征在于，所述计算机程序被处理器执行时实现上述中任一项所述的LDPC码字的编码方法的步骤。
与现有技术相比，本发明具有如下的有益效果：
本发明提供的LDPC码字的编码方法、编码系统，采用将校验位分为内、外校验位并分别进行编码的方法，相比现有技术，产生了意料不到的LDPC码字性能上的提升；LDPC码字的校验矩阵H为QC-IRA-Raptor-like结构，并且为该LDPC码字在某个特定码率下设计了编码码表。与现有技术相比，该编码方法具有编码简便，性能良好的特点。
具体实施方式
下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变化和改进。这些都属于本发明的保护范围。
根据本发明提供的一种LDPC码字的编码方法，包括以下步骤：
校验位初始化步骤：初始化校验位，所述校验位包括：内校验位和外校验位；
信息位累加步骤：根据编码码表将信息位累加到内、外校验位上；
内校验位更新步骤：对内校验位进行自增，得到新的内校验位；
外校验位更新步骤：根据编码码表将内校验位累加到外校验位上，得到新的外校验位。
具体地，其特征在于：
所述LDPC码字的校验矩阵H为M行N列，N＝K+M，N表示LDPC码字的码长，M表示校验位长度，K表示LDPC码字的信息位长度，M＝M1+M2，M1表示内校验位长度，M2表示外校验位长度；
M行按照M1和M2的长度，N列按照K、M1和M2的长度，将校验矩阵H划分为2行3列的六个子矩阵，子矩阵均由大小为q×q的循环子块组成，所述循环子块为全零矩阵、单位矩阵或者单位矩阵向右循环偏移得到的准循环子块，其中，组成第1行第2个子矩阵的循环子块均为单位矩阵，第1行第3个子矩阵为全零矩阵，第2行第3个子矩阵为单位矩阵。
具体地，所述校验位初始化步骤：
对码率为K/N的LDPC码字的校验位(p0,p1,…,pM-1)进行初始化，即令p0＝p1＝p2＝…＝pM-1＝0，其中
Figure GDA0002414772820000051
为内校验位，
Figure GDA0002414772820000052
为外校验位。
具体地，所述信息位累加步骤：
设信息位为(s0,s1,…,sK-1)，对于任意整数k,0≤k＜K，令
Figure GDA0002414772820000053
将信息位sk累加到校验位pq(i,j,l)上，即：使pq(i,j,l)的值变为pq(i,j,l)+sk，j＝0,1,…,w(i)-1，其中w(i)为码表第i+1行的元素个数，l＝0,1,…,q-1，q(i,j,l)的值如下计算可得：
设q(i,j,0)为LDPC码字的码表中第i+1行第j+1列元素，则对任意整数l,0＜l＜q，
Figure GDA0002414772820000054
其中
Figure GDA0002414772820000055
具体地，所述内校验位更新步骤：
p0不变，对于所有整数n,0＜n＜M1，依次令pn自增pn-1；
所述外校验位更新步骤：
对于任意整数k,0≤k＜M1，令
Figure GDA0002414772820000056
将pk累加到pq(i,j,l)上，即：
pq(i,j,l)＝pq(i,j,l)+pk,j＝0,1,…,w(i)-1
根据本发明提供的一种LDPC码字的编码系统，包括以下模块：
校验位初始化模块：初始化校验位，所述校验位包括：内校验位和外校验位；
信息位累加模块：根据编码码表将信息位累加到内、外校验位上；
内校验位更新模块：对内校验位进行自增，得到新的内校验位；
外校验位更新模块：根据编码码表将内校验位累加到外校验位上，得到新的外校验位。
具体地，其特征在于，
所述LDPC码字的校验矩阵H为M行N列，N＝K+M，N表示LDPC码字的码长，M表示校验位长度，K表示LDPC码字的信息位长度，M＝M1+M2，M1表示内校验位长度，M2表示外校验位长度；
M行按照M1和M2的长度，N列按照K、M1和M2的长度，将校验矩阵H划分为2行3列的六个子矩阵，子矩阵均由大小为q×q的循环子块组成，所述循环子块为全零矩阵、单位矩阵或者单位矩阵向右循环偏移得到的准循环子块，其中，组成第1行第2个子矩阵的循环子块均为单位矩阵，第1行第3个子矩阵为全零矩阵，第2行第3个子矩阵为单位矩阵。
具体地，所述校验位初始化模块：
对码率为K/N的LDPC码字的校验位(p0,p1,…,pM-1)进行初始化，即令p0＝p1＝p2＝…＝pM-1＝0，其中
Figure GDA0002414772820000061
为内校验位，
Figure GDA0002414772820000062
为外校验位。
具体地，所述信息位累加模块：
设信息位为(s0,s1,…,sK-1)，对于任意整数k,0≤k＜K，令
Figure GDA0002414772820000063
将信息位sk累加到校验位pq(i,j,l)上，即：使pq(i,j,l)的值变为pq(i,j,l)+sk，j＝0,1,…,w(i)-1，其中w(i)为码表第i+1行的元素个数，l＝0,1,…,q-1，q(i,j,l)的值如下计算可得：
q(i,j,0)为LDPC码字的码表中第i+1行第j+1列元素，则对任意整数l,0＜l＜q，
Figure GDA0002414772820000064
其中
Figure GDA0002414772820000065
所述内校验位更新模块：
p0不变，对于所有整数n,0＜n＜M1，依次令pn自增pn-1；
所述外校验位更新模块：
对于任意整数k,0≤k＜M1，令
Figure GDA0002414772820000066
将pk累加到pq(i,j,l)上，即：
pq(i,j,l)＝pq(i,j,l)+pk,j＝0,1,…,w(i)-1
根据本发明提供的一种存储有计算机程序的计算机可读存储介质，所述计算机程序被处理器执行时实现上述中任一项所述的LDPC码字的编码方法的步骤。
下面通过优选例，对本发明进行更为具体地说明。
优选例1：
下面结合实施例进一步说明本发明的技术方案。
本发明提供了一种LDPC码的编码方法，以及对应的编码码表，并对相应的码字结构和编码方法进行详细说明。
一种LDPC码字的编码方法，码字结构为QC-IRA-Raptor-like结构，校验矩阵H中包含M个行和N个列，N个列中包含K个信息位和M个校验位。其中：所述K为LDPC码字的信息位长，所述N为LDPC码字的码字长，且N＝K+M。
QC-IRA-Raptor-like LDPC码的具体结构如下所示：
Figure GDA0002414772820000071
对QC-IRA-Raptor-like结构做出如下说明：
H表示校验矩阵，H矩阵由六个矩阵组成，A、P、Z、C、D和I。这六个矩阵均是由整数个大小为q×q的循环子块组成，该循环子块可为全零阵、单位阵、或者单位阵向右循环偏移得到的准循环子块。所述校验矩阵H每一行包括J个循环子矩阵，每一列包括L个循环子矩阵，其中每个子矩阵的大小为q×q。
矩阵A的大小为M1×K，结构为：
Figure GDA0002414772820000072
其中每个子块Hj,l的大小为q×q,满足如下关系1≤j≤JA,1≤l≤LA,JA·q＝M1,LA·q＝K。
矩阵C的大小为M2×K，结构为：
Figure GDA0002414772820000081
其中每个子块Hj,l的大小为q×q,满足如下关系1≤j≤JC,1≤l≤LC,JC·q＝M2,LC·q＝K。
矩阵D的大小为M2×M1，结构为：
Figure GDA0002414772820000082
其中每个子块Hj,l的大小为q×q,满足如下关系1≤j≤JD,1≤l≤LD,JD·q＝M2,LD·q＝M1。
矩阵P的大小为M1×M1，结构为：
Figure GDA0002414772820000083
其中每个子块均为大小为q×q的单位矩阵。矩阵I为M2×M2的单位矩阵，矩阵Z为M1×M2的全零矩阵。
一个具体的实施例中，码字码率为3/15，信息位长度K为12288，码长N为61440，子块大小为256*256。因此使用(i0,i1,…,i12287)代表信息位，(p0,p1,…,p49151)代表校验位，进而获得最终码字(i0,i1,…,i12287,p0,p1,…,p49151)。
针对这个具体的实施例的母码，编码方法如下：
步骤一、对校验位进行初始化。即令p0＝p1＝p2＝…＝p49151＝0。
步骤二、根据附录I码率为3/15、码长为61440的LDPC码字的编码码表，将信息位循环累加到校验位上。即对于任意k,0≤k＜49152，令
Figure GDA0002414772820000084
将sk累加到pq(i,j,l)上，即pq(i,0,j)＝pq(i,0,j)+sk；pq(i,1,j)＝pq(i,1,j)+sk；pq(i,2,j)＝pq(i,2,j)+sk；...；pq(i,w(i)-1,j)＝pq(i,w(i)-1,j)+sk。
其中，q(i,j,0)为第j+1次读取码表中第i+1行的元素，码表见附录I，对任意l,0＜l＜256，
Figure GDA0002414772820000091
以上所有的累加计算都在GF(2)中进行。
步骤三、对于所有区间(0,1536)中的整数n，有更新后的pn＝更新前的pn+pn-1。
步骤四、根据附录I码率为3/15、码长为61440的LDPC码字的编码码表，将内校验位循环累加到外校验位上。对于任意k,0≤k＜49152，令i＝48+[k/256],l＝k mod 256。将pk累加到pq(i,j,l)上，即pq(i,0,j)＝pq(i,0,j)+pk；pq(i,1,j)＝pq(i,1,j)+pk；pq(i,2,j)＝pq(i,2,j)+pk；...；pq(i,w(i)-1,j)＝pq(i,w(i)-1,j)+pk。
其中，q(i,j,0)为第j+1次读取码表中第i+1行的元素，码表见附录I，对任意l,0＜l＜256，
Figure GDA0002414772820000092
以上所有的累加计算都在GF(2)中进行。
码率为3/15、码长为61440的LDPC码字的编码码表如下所示：
Figure GDA0002414772820000093
Figure GDA0002414772820000101
Figure GDA0002414772820000111
与现有技术相比，采用将校验位分为内、外校验位并分别进行编码的方法，LDPC码字的校验矩阵H为QC-IRA-Raptor-like结构，并且为该LDPC码字在某个特定码率下设计了编码码表，本发明具有编码简便，性能良好的优点。
优选例2：
依据上述目的，实施本发明的一种LDPC码字的编码方法，其特征在于，包括以下步骤：
步骤S1：初始化校验位；
步骤S2：根据编码码表将信息位累加到内、外校验位上；
步骤S3：对内校验位进行自增，得到新的内校验位；
步骤S4：根据编码码表将内校验位累加到外校验位上，得到新的外校验位；
其中，所述校验位包括内校验位和外校验位。
可选的，所述LDPC码字的校验矩阵H为M行N列，N＝K+M，N表示LDPC码字的码长，M表示校验位长度，K表示信息位长度，M＝M1+M2，M1表示内校验位长度，M2表示外校验位长度；
M行按照M1和M2的长度，N列按照K、M1和M2的长度，将校验矩阵H划分为2行3列的6个子矩阵，其中，第1行第3个子矩阵为全零矩阵，第1行第2个和第2行第3个子矩阵为单位矩阵，剩余的子矩阵为均由大小为q×q的循环子块组成，所述循环子块为全零矩阵、单位矩阵或者单位矩阵向右循环偏移得到的准循环子块。
可选的，在所述步骤S1中：对码率为K/N的LDPC码字的校验位(p0,p1,…,pM-1)进行初始化，即令p0＝p1＝p2＝…＝pM-1＝0，其中，M＝N-K，M表示校验位长度，N表示LDPC码字的码长，K表示LDPC码字的信息位长度；
校验矩阵H中包含M个行和N个列，N个列中包含K个信息位和M个校验位，M个校验位又包含M1个内校验位和M2个外校验位；所述校验矩阵H每一行包括L个循环子矩阵，每一列包括J个循环子矩阵，其中每个子矩阵的大小为q×q；J×q＝M，L×q＝N；设
Figure GDA0002414772820000112
在所述步骤S2中：根据LDPC码字的编码码表，将信息位(s0,s1,…,sK-1)累加到校验位(p0,p1,…,pM-1)上；
在所述步骤S3中：对内校验位
Figure GDA0002414772820000121
进行累加；
在所述步骤S4中：根据LDPC码字的编码码表，将内校验位
Figure GDA0002414772820000122
累加到外校验位
Figure GDA0002414772820000123
上。
可选的，设q(i,j,0)为LDPC码字的码表中第i+1行第j+1列元素，则对任意l,0＜l＜q，
Figure GDA0002414772820000124
其中
Figure GDA0002414772820000125
所述步骤S2为：
对于任意k,0≤k＜K，令
Figure GDA0002414772820000126
将sk累加到pq(i,j,l)上，即：
pq(i,j,l)＝pq(i,j,l)+sk,j＝0,1,…,w(i)-1；
其中w(i)为码表第i+1行的元素个数；
所述步骤S3为：
p0不变，对于所有n,0＜n＜M1，依次令pn自增pn-1；
所述步骤S4为：
对于任意k,0≤k＜M1，令
Figure GDA0002414772820000127
将pk累加到pq(i,j,l)上，即：
pq(i,j,l)＝pq(i,j,l)+pk,j＝0,1,…,w(i)-1
其中w(i)为码表第i+1行的元素个数；
其中，pn、pk表示校验位，sk表示信息位。
可选的，所述LDPC码字的码率为3/15，N＝61400，M1＝1536,M2＝47616,q＝256,Q1＝6，Q2＝166。
可选的，每个子矩阵的大小为256*256。
依据上述目的，实施本发明的一种LDPC码字的编码系统，采用前述的LDPC码字的编码方法进行编码，其特征在于，包括：
校验位进行初始化模块：对校验位进行初始化；
信息位累加模块：根据编码码表将信息位累加到校验位上；
校验位自增模块：对内校验位进行自增；
校验位累加模块：根据编码码表将内校验位累加到外校验位上。
依据上述目的，实施本发明的一种计算机可读存储介质，其特征在于，其处理器用于执行权利要求前述任一项所述的LDPC码字的编码方法。
本领域技术人员知道，除了以纯计算机可读程序代码方式实现本发明提供的系统、装置及其各个模块以外，完全可以通过将方法步骤进行逻辑编程来使得本发明提供的系统、装置及其各个模块以逻辑门、开关、专用集成电路、可编程逻辑控制器以及嵌入式微控制器等的形式来实现相同程序。所以，本发明提供的系统、装置及其各个模块可以被认为是一种硬件部件，而对其内包括的用于实现各种程序的模块也可以视为硬件部件内的结构；也可以将用于实现各种功能的模块视为既可以是实现方法的软件程序又可以是硬件部件内的结构。
以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变化或修改，这并不影响本发明的实质内容。在不冲突的情况下，本申请的实施例和实施例中的特征可以任意相互组合。

Claims (4)

1.一种LDPC码字的编码方法，其特征在于，包括以下步骤：
校验位初始化步骤：初始化校验位，所述校验位包括：内校验位和外校验位；
信息位累加步骤：根据编码码表将信息位累加到内、外校验位上；
内校验位更新步骤：对内校验位进行自增，得到新的内校验位；
外校验位更新步骤：根据编码码表将内校验位累加到外校验位上，得到新的外校验位；
所述LDPC码字的校验矩阵H为M行N列，N＝K+M，N表示LDPC码字的码长，M表示校验位长度，K表示LDPC码字的信息位长度，M＝M1+M2，M1表示内校验位长度，M2表示外校验位长度；
M行按照M1和M2的长度，N列按照K、M1和M2的长度，将校验矩阵H划分为2行3列的六个子矩阵，子矩阵均由大小为q×q的循环子块组成，所述循环子块为全零矩阵、单位矩阵或者单位矩阵向右循环偏移得到的准循环子块，其中，组成第1行第2个子矩阵的循环子块均为单位矩阵，第1行第3个子矩阵为全零矩阵，第2行第3个子矩阵为单位矩阵；
所述校验位初始化步骤：
对码率为K/N的LDPC码字的校验位(p0,p1,…,pM-1)进行初始化，即令p0＝p1＝p2＝…＝pM-1＝0，其中
Figure FDA0003770736650000011
为内校验位，
Figure FDA0003770736650000012
为外校验位；
所述信息位累加步骤：
设信息位为(s0,s1,…,sK-1)，对于任意整数k,0≤k<K，令
Figure FDA0003770736650000013
l＝kmodq，将信息位sk累加到校验位pq(i,j,l)上，即：使pq(i,j,l)的值变为pq(i,j,l)+sk，j＝0,1,…,w(i)-1，其中w(i)为码表第i+1行的元素个数，l＝0,1,…,q-1，q(i,j,l)的值如下计算可得：
q(i,j,0)为LDPC码字的码表中第i+1行第j+1列元素，则对任意整数l,0<l<q，
Figure FDA0003770736650000014
其中
Figure FDA0003770736650000015
2.根据权利要求1所述的LDPC码字的编码方法，其特征在于，所述内校验位更新步骤：
p0不变，对于所有整数n,0<n<M1，依次令pn自增pn-1；
所述外校验位更新步骤：
对于任意整数k,0≤k<M1，令
Figure FDA0003770736650000021
将pk累加到pq(i,j,l)上，即：
pq(i,j,l)＝pq(i,j,l)+pk,j＝0,1,…,w(i)-1。
3.一种LDPC码字的编码系统，其特征在于，包括以下模块：
校验位初始化模块：初始化校验位，所述校验位包括：内校验位和外校验位；
信息位累加模块：根据编码码表将信息位累加到内、外校验位上；
内校验位更新模块：对内校验位进行自增，得到新的内校验位；
外校验位更新模块：根据编码码表将内校验位累加到外校验位上，得到新的外校验位；
所述LDPC码字的校验矩阵H为M行N列，N＝K+M，N表示LDPC码字的码长，M表示校验位长度，K表示LDPC码字的信息位长度，M＝M1+M2，M1表示内校验位长度，M2表示外校验位长度；
M行按照M1和M2的长度，N列按照K、M1和M2的长度，将校验矩阵H划分为2行3列的六个子矩阵，子矩阵均由大小为q×q的循环子块组成，所述循环子块为全零矩阵、单位矩阵或者单位矩阵向右循环偏移得到的准循环子块，其中，组成第1行第2个子矩阵的循环子块均为单位矩阵，第1行第3个子矩阵为全零矩阵，第2行第3个子矩阵为单位矩阵；
所述校验位初始化模块：
对码率为K/N的LDPC码字的校验位(p0,p1,…,pM-1)进行初始化，即令p0＝p1＝p2＝…＝pM-1＝0，其中
Figure FDA0003770736650000022
为内校验位，
Figure FDA0003770736650000023
为外校验位；
所述信息位累加模块：
设信息位为(s0,s1,…,sK-1)，对于任意整数k,0≤k<K，令
Figure FDA0003770736650000024
l＝kmodq，将信息位sk累加到校验位pq(i,j,l)上，即：使pq(i,j,l)的值变为pq(i,j,l)+sk，j＝0,1,…,w(i)-1，其中w(i)为码表第i+1行的元素个数，l＝0,1,…,q-1，q(i,j,l)的值如下计算可得：
设q(i,j,0)为LDPC码字的码表中第i+1行第j+1列元素，则对任意整数l,0<l<q，
Figure FDA0003770736650000031
其中
Figure FDA0003770736650000032
所述内校验位更新模块：
p0不变，对于所有整数n,0<n<M1，依次令pn自增pn-1；
所述外校验位更新模块：
对于任意整数k,0≤k<M1，令
Figure FDA0003770736650000033
l＝kmodq，将pk累加到pq(i,j,l)上，即：
pq(i,j,l)＝pq(i,j,l)+pk,j＝0,1,…,w(i)-1。
4.一种存储有计算机程序的计算机可读存储介质，其特征在于，所述计算机程序被处理器执行时实现权利要求1至2中任一项所述的LDPC码字的编码方法的步骤。
CN201911355799.5A 2019-12-25 2019-12-25 Ldpc码字的编码方法、编码系统及存储介质 Active CN113037297B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911355799.5A CN113037297B (zh) 2019-12-25 2019-12-25 Ldpc码字的编码方法、编码系统及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911355799.5A CN113037297B (zh) 2019-12-25 2019-12-25 Ldpc码字的编码方法、编码系统及存储介质

Publications (2)

Publication Number Publication Date
CN113037297A CN113037297A (zh) 2021-06-25
CN113037297B true CN113037297B (zh) 2022-09-06

Family

ID=76458071

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911355799.5A Active CN113037297B (zh) 2019-12-25 2019-12-25 Ldpc码字的编码方法、编码系统及存储介质

Country Status (1)

Country Link
CN (1) CN113037297B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105429645A (zh) * 2014-09-17 2016-03-23 上海数字电视国家工程研究中心有限公司 针对低码率ldpc码的校验矩阵、ldpc码字及编码方法
CN105471444A (zh) * 2014-09-10 2016-04-06 上海数字电视国家工程研究中心有限公司 Ldpc码的编码方法
CN109379086A (zh) * 2018-10-11 2019-02-22 西安电子科技大学 低复杂度的码率兼容的5g ldpc编码方法和编码器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101481431B1 (ko) * 2008-12-08 2015-01-12 삼성전자주식회사 저밀도 패리티 검사 행렬 재배열 방법 및 이를 이용하는 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105471444A (zh) * 2014-09-10 2016-04-06 上海数字电视国家工程研究中心有限公司 Ldpc码的编码方法
CN105429645A (zh) * 2014-09-17 2016-03-23 上海数字电视国家工程研究中心有限公司 针对低码率ldpc码的校验矩阵、ldpc码字及编码方法
CN109379086A (zh) * 2018-10-11 2019-02-22 西安电子科技大学 低复杂度的码率兼容的5g ldpc编码方法和编码器

Also Published As

Publication number Publication date
CN113037297A (zh) 2021-06-25

Similar Documents

Publication Publication Date Title
CN1866751B (zh) 一种低密度奇偶校验码的构造方法及装置
CN107370490B (zh) 结构化ldpc的编码、译码方法及装置
EP1909394A2 (en) Overlapping sub-matrix based LDPC (low density parity check) decoder
KR20100096102A (ko) 데이터 처리 장치, 및 데이터 처리 방법, 및 부호화 장치, 및 부호화 방법
CN107786306B (zh) 用于多点协同通信系统的低码率ldpc码字结构和编码方法
JP2008035524A (ja) 反復確率伝搬を使用して記号ブロックを復号化する装置および方法
CN107404322B (zh) 针对低码率ldpc码的校验矩阵及ldpc码字
CN103053116A (zh) 低密度奇偶校验码的编码方法和装置
US20100077277A1 (en) Multi-CSI (Cyclic Shifted Identity) sub-matrix based LDPC (Low Density Parity Check) codes
WO2007125076A1 (en) Method for encoding a data message k&#39; for transmission from a sending station to a receiving station as well as method for decoding, sending station, receiving station and software
CN107786210B (zh) 用于多点协同通信系统的中高码率ldpc码字结构和编码方法
Xie et al. Design of rate-compatible protograph-based LDPC codes with mixed circulants
Zhang et al. Construction of multi-rate quasi-cyclic LDPC codes for satellite communications
CN102055485A (zh) 准循环低密度奇偶校验码及其修正和线性编码方法
CN113037297B (zh) Ldpc码字的编码方法、编码系统及存储介质
CN104426553B (zh) 低密度奇偶校验矩阵的编码方法
CN109150192B (zh) 一种ldpc码字结构及码字编码方法
CN111371463B (zh) Ldpc码字结构的码字编码方法及系统和介质
EP3771105B1 (en) Transmitter, receiver, communication system, and coding rate revision method
Genga et al. A low complexity encoder construction for systematic quasi-cyclic LDPC codes
CN113708776A (zh) 基于ldpc码的编码方法、系统、介质及装置
CN107465414A (zh) Ldpc码的编码方法
CN107204777A (zh) Ldpc码的编码方法和编码器
Liu et al. Rate-compatible QC-LDPC codes design based on EXIT chart analysis
Ge et al. LDPC codes based on Berlekamp-Justesen codes with large stopping distances

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant